JPH0687490B2 - 薄膜コンデンサおよびその製造方法 - Google Patents

薄膜コンデンサおよびその製造方法

Info

Publication number
JPH0687490B2
JPH0687490B2 JP1226030A JP22603089A JPH0687490B2 JP H0687490 B2 JPH0687490 B2 JP H0687490B2 JP 1226030 A JP1226030 A JP 1226030A JP 22603089 A JP22603089 A JP 22603089A JP H0687490 B2 JPH0687490 B2 JP H0687490B2
Authority
JP
Japan
Prior art keywords
film
dielectric
ruthenium
lower electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1226030A
Other languages
English (en)
Other versions
JPH0387055A (ja
Inventor
正吾 松原
洋一 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1226030A priority Critical patent/JPH0687490B2/ja
Priority to EP90309477A priority patent/EP0415750B1/en
Priority to US07/575,368 priority patent/US5122923A/en
Priority to DE69014027T priority patent/DE69014027T2/de
Publication of JPH0387055A publication Critical patent/JPH0387055A/ja
Publication of JPH0687490B2 publication Critical patent/JPH0687490B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は小型電子回路に用いる薄膜コンデンサに関す
る。
(従来の技術) 集積回路技術の発達によって電子回路がますます小型化
しており、各種電子回路に必須の回路素子であるコンデ
ンサの小型化も一段と重要になっている。誘電体薄膜を
用いた薄膜コンデンサが、トランジスタ等の能動素子と
同一の基板上に形成されて利用されているが、能動素子
の小型化が急速に進む中で薄膜コンデンサの小型化は遅
れており、より一層の高集積化を阻む大きな要因となっ
てきている。これは、従来用いられている誘電体薄膜材
料がSiO2、Si3N4等のような誘電率がたかだか10以下の
材料に限られているためであり、薄膜コンデンサを小型
化する手段として誘電率の大きな誘電体薄膜を開発する
ことが必要となっている。化学式ABO3で表されるペロブ
スカイト型酸化物であるBaTiO3、SrTiO3,PbZrO3および
イルメナイト型酸化物LiNBO3あるいはBi4Ti3O12等の強
誘電体に属する酸化物は、上記の単一組成並びに相互の
固溶体組成で、単結晶あるいはセラミックにおいて100
以上10000にも及ぶ誘電率を有することが知られてお
り、セラミック・コンデンサに広く用いられている。こ
れら材料の薄膜化は上述の薄膜コンデンサの小型化が極
めて有効であり、かなり以前から研究が行われている。
それらの中で比較的良好な特性が得られている例として
は、プロシーディング・オブ・アイ・イー・イー・イー
(Proceedings of the IEEE)第59巻10号1440−1447頁
に所載の論文があり、スパッタリングによる成膜および
熱処理を行ったBaTiO3薄膜で16(室温で作成)から1900
(1200℃で熱処理)の誘電率が得られている。
(発明が解決しようとする課題) 上記のような従来作成されているBaTiO3等の誘電体薄膜
は、高い誘電率を得るためには薄膜作成時に高温を必要
とし、いずれも白金、パラジウム等の高融点貴金属材料
からなる下部電極の上に作成されたものである。一般に
電極材料として用いられるアルミニウムやニクロム、銅
などでは、高温での電極の蒸発や誘電体膜との相互反応
により誘電体膜の誘電率の著しい低下を招く。しかし、
上記のような高融点貴金属電極でも、300℃以上での誘
電体成膜において、再結晶による電極表面荒れを生じ
る。このような電極上に形成された誘電体膜は膜厚が一
様でなく、電圧を印加したときに膜厚が薄い部分に電界
が強くかかるために絶縁特性に問題がある。
現在の高集積回路に広く用いられている電極材料は多結
晶シリコンあるいはシリコン基板自体の一部に不純物を
高濃度にドーピングした低抵抗シリコン層である。以下
これらを総してシリコン電極と呼ぶ。シリコン電極は微
細加工技術が確立されており、すでに広く用いられてい
るため、シリコン電極上に良好な高誘電率薄膜が作製で
きれば、集積回路用コンデンサへの利用が可能となる。
しかしながら、従来技術では例えばIBM・ジャーナル・
オブ・リサーチ・アンド・ディベロップメント(IBM Jo
urnal of Research and Development)1969年11月号686
−695頁に所載のSrTiO3膜に関する論文において687−68
8頁の記載に、シリコン上に高誘電率材料の薄膜を形成
する場合には約100Åの二酸化シリコン(SiO2)に等価
な層が界面に形成されてしまうと報告されている。この
界面層は誘電率が低い層であるため、結果としてシリコ
ン上に形成した高誘電率薄膜の実効的な誘電率は大きく
低下してしまい、高誘電率材料を用いる利点がほとんど
損なわれていた。同様の報告の他の例としてはジャーナ
ル・オフ・バキューム・サイエンス・アンド・テクノロ
ジー(Journal of Vaccum Science and Technology)第
16巻2号315−318頁に所載のBaTiO3に関する論文におい
て、316頁の記載に見ることができる。
本発明はBaTiO3、SrTiO3に代表される高誘電率材料の薄
膜を用いて、高い容量密度と優れた絶縁特性を有し、シ
リコン集積回路に適用可能な薄膜コンデンサを実現する
ことを目的としている。
(課題を解決するための手段) 本発明は、基板上に形成され、下部電極、誘電体、上部
電極が順次積層された構造の薄膜コンデンサにおいて、
誘電体を直接成膜する下部電極がルテニウムシリサイド
であること、もしくはシリコン層とルテニウム、酸化ル
テニウム、ルテニウムシリサイドより選ばれた1以上の
材料からなることを特徴とする薄膜コンデンサおよびそ
の製造方法である。
(実施例1) 以下、本発明の実施例について図面を参照して説明す
る。
第1図は実施例1の薄膜コンデンサの構造図で、シリコ
ン基板1の表面に絶縁層として酸化シリコン層2が形成
され、酸化シリコン層上に下部電極3が形成され、下部
電極上に誘電体のBaTiO3膜4が形成され、その上に上部
電極のAl膜5が形成されている。
まず、水蒸気熱酸化法により単結晶シリコンの表面に酸
化シリコン層を1μm形成した。雰囲気は酸素ガスと水
素ガスの流量比をそれぞれ1:1に制御し、温度は1100℃
で熱酸化を行った。下部電極膜は直流マグネトロンスパ
ッタ法で0.5μmの膜厚のものを作製した。RuまたはRuS
i2組成の焼結体ターゲットを用い、Arガス雰囲気(また
はArとO2の混合ガス雰囲気)、4×10-3Torr、基板温度
100℃で行った。BaTiO3膜は化学量論組成の粉末ターゲ
ットを用い、高周波マグネトロンスパッタ法で0.5μm
の膜厚のものを作製した。Ar−O2混合ガス中、1×10-2
Torr、基板温度600℃でスパッタ成膜した。上部電極に
は0.5μmのAlを直流スパッタ法により成膜した。本コ
ンデンサの有効面積は3×5mm2である。
つぎに下部電極に高融点貴金属であるPd膜を用いた場合
と本方法の膜を用いた場合のBaTiO3膜の特性の違いにつ
いて述べる。第2図(a)は本方法の下部電極膜を用い
た場合のBaTiO3膜の、第2図(b)は膜厚0.5μmのPd
膜を用いた場合のBaTiO3膜の絶縁破壊強度のヒストグラ
ムである。絶縁破壊強度は1×10-4A/cm2の電流が流れ
たときの電界強度と定義した。絶縁破壊強度は本方法の
方が約3倍も大きく、かつ、その分布にばらつきがな
く、優れた絶縁特性を示している。BaTiO3膜の一部をエ
ッチングで除去し、下部電極の表面粗さを触針式表面段
差計で測定したところ、ルテニウムなどの膜とPd膜の平
均粗さRaは、それぞれ、50Å、380Åであり、ルテニウ
ムなどの膜の方が表面平坦性に優れていることがわかっ
た。なお、BaTiO3を成膜する前の下部電極の表面粗さは
それぞれ30Å程度である。従って、両者の絶縁特性の違
いはBaTiO3成膜の高温プロセスでの下部電極の表面粗れ
に起因していると考えられる。この場合、下部電極とし
てルテニウム、酸化ルテニウム、ルテニウムシリサイ
ド、またはこれらの積層構造においても効果は同じであ
った。
(実施例2) 第3図は実施例2の薄膜コンデンサの構造図で、単結晶
シリコン基板6の表面に絶縁層として酸化シリコン層7
が形成され、酸化シリコン層上に下部電極として多結晶
シリコン膜8とその上にルテニウムなどの膜9が形成さ
れ、これら下部電極膜上に誘電体のBaTiO3膜10が形成さ
れ、その上に上部電極のAl膜11が形成されている。
多結晶シリコン膜はプラズマCVD法により、300℃で膜厚
0.3μmのものを作製した。この多結晶シリコン膜にヒ
素イオンを70KVの加速電圧で2×1016cm-2の量をイオン
注入し、更に900℃で20分間熱処理することにより約100
Ω/□のシート抵抗とした。その他の膜の成膜は実施例
1と同様に行った。
この場合、多結晶シリコン膜は絶縁層の酸化シリコンと
下部電極との密着性を良くするために用いているが、ル
テニウムなどの膜を多結晶シリコン膜の上に形成して
も、実施例1と同様に優れた絶縁特性を有する薄膜コン
デンサが得られた。なお、ルテニウム又は酸化ルテニウ
ムの場合は多結晶シリコンの代わりに、ルテニウムシリ
サイドなどのメタルシリサイドとルテニウムもしくは多
結晶シリコンなどを含む多層膜でもよい。
(実施例3) 第4図は実施例3の薄膜コンデンサの構造図である。単
結晶シリコン12の表面の一部にリンを高濃度にドーピン
グして低抵抗層13が形成され、その上に層間絶縁膜とし
て酸化シリコン膜14が形成されている。酸化シリコン膜
の一部は、低抵抗層を通じて下部電極を引き出すための
コンタクトホールが2箇所形成されており、一方のコン
タクトホールは下部電極のルテニウムなどの膜15で埋め
られ、もう一方のコンタクトホールはAl膜16で埋められ
ている。従って、Al膜16は下部電極の端子となる。下部
電極膜はコンタクトホールを埋めると共にその一部が酸
化シリコン膜上へ形成されていてもよい。下部電極膜上
にはBaTiO3膜17が形成され、その上には上部電極として
A18が形成されている。
本実施例では下部電極を単結晶シリコンの低抵抗層を通
じて引き出すために、下部電極膜を単結晶シリコンの上
に作製しているが、その薄膜コンデンサの絶縁特性は実
施例1と同様に優れていることを確認した。
次に下部電極に多結晶シリコン膜を用いた場合と本発明
の膜を用いた場合のBaTiO3膜の誘電率の違いについて述
べる。多結晶シリコン膜は現在のシリコンLSIの電極膜
として一般に用いられている材料である。第5図はBaTi
O3膜の誘電率と膜厚の関係を調べたもので、本発明の膜
を用いた場合と多結晶シリコン膜を用いた場合の結果で
ある。本発明の膜を用いた場合、BaTiO3膜の誘電率はそ
の膜厚に依存せず、約240で一定であるのに対して、多
結晶シリコン膜を用いた場合のBaTiO3膜の誘電率は膜厚
に依存し、膜厚が薄くなるにつれて誘電率が小さくなっ
ている。これは従来技術で述べたように、低誘電率の酸
化シリコン膜がBaTiO3と多結晶シリコンとの界面に形成
され、BaTiO3膜の見かけの誘電率が低下したものと考え
られる。
また、実施例2と同様に、下部電極はルテニウムなどの
膜とその下に多結晶シリコンがある二重構造でもよい。
この場合の多結晶シリコン膜はルテニウムなどの膜と単
結晶シリコン、及び、酸化シリコンとの密着性をよくす
る効果がある。更に、多結晶シリコン膜でコンタクトホ
ールを埋める平坦化技術は確立しており、下部電極の一
部として用いる利点は大きい。
本実施例に示すように下部電極にルテニウム、酸化ルテ
ニウム、ルテニウムシリサイドの1以上からなる膜を用
いることにより、誘電体膜の膜厚に依存せず一定の高い
誘電率を有する薄膜コンデンサをシリコン上に作製する
ことができる。
(発明の効果) 本発明は以上説明したように、薄膜コンデンサの下部電
極に高温プロセスで表面荒れを起こさないルテニウムな
どの膜を用いることにより、絶縁特性に優れた高誘電率
の薄膜コンデンサを提供することができる。また、従来
のシリコン電極のように誘電体との界面に低誘電率の酸
化シリコン層を形成することがないので、誘電体膜の膜
厚に依存せず一定の高い誘電率を有する薄膜コンデンサ
をシリコン上に作製することができる。
【図面の簡単な説明】
第1図は本発明における実施例を示す薄膜コンデンサの
断側面図、第2図(a),(b)は絶縁破壊強度のヒス
トグラム図、第3図、第4図は実施例を示す薄膜コンデ
ンサの断側面図、第5図はBaTiO3膜の誘電率と膜厚の関
係を示す図。 1,6,12は単結晶シリコン基板、2,7,14は酸化シリコン、
3,9,15は下部電極、4,10,17はBaTiO3、5,11,16,18はA
l、8は多結晶シリコン、13は単結晶シリコンの低抵抗
層。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板上に形成され、下部電極、誘電体、上
    部電極が順次積層された構造の薄膜コンデンサにおい
    て、誘電体を直接成膜する下部電極がルテニウムシリサ
    イドからなることを特徴とする薄膜コンデンサ。
  2. 【請求項2】基板上に形成され、下部電極、誘電体、上
    部電極が順次積層された構造の薄膜コンデンサにおい
    て、誘電体を直接成膜する下部電極がルテニウム、酸化
    ルテニウム、ルテニウムシリサイドから選ばれた1以上
    の材料からなる層と、その下に形成されたシリコン電極
    の層からなることを特徴とする薄膜コンデンサ。
  3. 【請求項3】基板上にルテニウムシリサイドからなる下
    部電極を形成する工程と、該下部電極上に誘電体を形成
    し、この上に上部電極を形成する工程とを備えたことを
    特徴とする薄膜コンデンサの製造方法。
  4. 【請求項4】基板上にシリコン電極層を形成し、該シリ
    コン電極層上にルテニウム、酸化ルテニウム、ルテニウ
    ムシリサイドから選ばれた1以上の材料を形成して下部
    電極とする工程と、該下部電極上に誘電体を形成し、こ
    の上に上部電極を形成する工程とを備えたことを特徴と
    する薄膜コンデンサの製造方法。
  5. 【請求項5】シリコン基板に不純物を高濃度にドーピン
    グした低抵抗シリコン電極層を形成する工程と、該コン
    タクトホールを通じて該低抵抗シリコン電極層と接続さ
    れるように該層間絶縁膜上にルテニウム、酸化ルテニウ
    ム、ルテニウムシリサイドから選ばれた1以上の材料を
    形成して下部電極とする工程と、該下部電極上に誘電体
    を形成し、この上に上部電極を形成する工程とを備えた
    ことを特徴とする薄膜コンデンサの製造方法。
  6. 【請求項6】シリコン基板に不純物を高濃度にドーピン
    グした低抵抗シリコン電極層を形成する工程と、該コン
    タクトホールを通じて該低抵抗シリコン電極層と接続さ
    れるように該層間絶縁膜上に第2のシリコン電極層とル
    テニウム、酸化ルテニウム、ルテニウムシリサイドから
    選ばれた1以上の材料を形成して下部電極とする工程
    と、該下部電極上に誘電体を形成し、この上に上部電極
    を形成する工程とを備えたことを特徴とする薄膜コンデ
    ンサの製造方法。
JP1226030A 1989-08-30 1989-08-30 薄膜コンデンサおよびその製造方法 Expired - Lifetime JPH0687490B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1226030A JPH0687490B2 (ja) 1989-08-30 1989-08-30 薄膜コンデンサおよびその製造方法
EP90309477A EP0415750B1 (en) 1989-08-30 1990-08-30 Thin-film capacitors and process for manufacturing the same
US07/575,368 US5122923A (en) 1989-08-30 1990-08-30 Thin-film capacitors and process for manufacturing the same
DE69014027T DE69014027T2 (de) 1989-08-30 1990-08-30 Dünnfilmkondensatoren und deren Herstellungsverfahren.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1226030A JPH0687490B2 (ja) 1989-08-30 1989-08-30 薄膜コンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH0387055A JPH0387055A (ja) 1991-04-11
JPH0687490B2 true JPH0687490B2 (ja) 1994-11-02

Family

ID=16838678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1226030A Expired - Lifetime JPH0687490B2 (ja) 1989-08-30 1989-08-30 薄膜コンデンサおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0687490B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746670B2 (ja) * 1991-06-07 1995-05-17 日本電気株式会社 薄膜キャパシタ
JP3380373B2 (ja) 1995-06-30 2003-02-24 三菱電機株式会社 半導体記憶装置及びその製造方法
JP3396131B2 (ja) * 1996-06-28 2003-04-14 三菱電機株式会社 半導体装置およびその製造方法
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
JPH10261772A (ja) 1997-01-14 1998-09-29 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US7817043B2 (en) 2004-11-30 2010-10-19 Canon Kabushiki Kaisha Radio frequency tag
JP4708905B2 (ja) * 2005-08-05 2011-06-22 イビデン株式会社 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222616A (ja) * 1986-03-25 1987-09-30 宇部興産株式会社 耐熱性電極薄膜
JP2545107B2 (ja) * 1987-12-28 1996-10-16 松下電器産業株式会社 回路基板

Also Published As

Publication number Publication date
JPH0387055A (ja) 1991-04-11

Similar Documents

Publication Publication Date Title
US5122923A (en) Thin-film capacitors and process for manufacturing the same
KR100371891B1 (ko) 마이크로 일렉트로닉 구조물 및 이의 형성 방법
KR100386539B1 (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
JP2006523153A (ja) 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造
JPH11177051A (ja) 薄膜キャパシタ及びその製造方法
JPH0936309A (ja) 容量素子の製造方法
JP2000049285A (ja) 薄膜キャパシタおよびその製造方法
US7382013B2 (en) Dielectric thin film, dielectric thin film device, and method of production thereof
JPH0687493B2 (ja) 薄膜コンデンサ
JPH0687490B2 (ja) 薄膜コンデンサおよびその製造方法
JP3087672B2 (ja) 薄膜キャパシタ
JPH09246496A (ja) 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法
JPH0687491B2 (ja) 薄膜コンデンサ
JP2000022105A (ja) 半導体装置の製造方法
JP2924753B2 (ja) 薄膜キャパシタの製造方法
JP4604939B2 (ja) 誘電体薄膜、薄膜誘電体素子およびその製造方法
JPH03253065A (ja) 薄膜コンデンサ及びその製造方法
JPH10214947A (ja) 薄膜誘電体素子
JPH0644601B2 (ja) 薄膜コンデンサおよびその製造方法
JPH03257857A (ja) 薄膜コンデンサ及びその製造方法
JP3120568B2 (ja) 薄膜キャパシタ
JPH0652775B2 (ja) 薄膜コンデンサおよびその製造方法
JPH0624222B2 (ja) 薄膜コンデンサの製造方法
JP2776115B2 (ja) 薄膜コンデンサ及びその製造方法
JP2000091531A (ja) 薄膜キャパシタ及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 15

EXPY Cancellation because of completion of term