JP3087672B2 - 薄膜キャパシタ - Google Patents
薄膜キャパシタInfo
- Publication number
- JP3087672B2 JP3087672B2 JP09000553A JP55397A JP3087672B2 JP 3087672 B2 JP3087672 B2 JP 3087672B2 JP 09000553 A JP09000553 A JP 09000553A JP 55397 A JP55397 A JP 55397A JP 3087672 B2 JP3087672 B2 JP 3087672B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- perovskite oxide
- film capacitor
- columnar structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は集積回路で使用され
る薄膜キャパシタに関するもので、特に大規模集積回路
（ＬＳＩ）に適用可能な、単位面積当たりの容量が大き
な薄膜キャパシタに関する。
る薄膜キャパシタに関するもので、特に大規模集積回路
（ＬＳＩ）に適用可能な、単位面積当たりの容量が大き
な薄膜キャパシタに関する。
【０００２】
【従来の技術】１Ｇｂｉｔ以上の次世代高密度ＤＲＡＭ
に用いられる容量膜として、誘電特性、絶縁性、化学的
安定性の優れたＳｒＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、
（Ｐｂ，Ｚｒ）ＴｉＯ3等のペロブスカイト型酸化物誘
電体薄膜の研究が行われている。
に用いられる容量膜として、誘電特性、絶縁性、化学的
安定性の優れたＳｒＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、
（Ｐｂ，Ｚｒ）ＴｉＯ3等のペロブスカイト型酸化物誘
電体薄膜の研究が行われている。
【０００３】酸化物誘電体の成膜方法としては、スパッ
タ法、ＣＶＤ法、ゾルゲル法等が知られている。Ｇｂｉ
ｔ級のＤＲＡＭを実現するにはスタック構造の側面積を
利用することが重要であることから、段差被覆性の優れ
るＣＶＤ法による成膜技術の確立が望まれている。
タ法、ＣＶＤ法、ゾルゲル法等が知られている。Ｇｂｉ
ｔ級のＤＲＡＭを実現するにはスタック構造の側面積を
利用することが重要であることから、段差被覆性の優れ
るＣＶＤ法による成膜技術の確立が望まれている。
【０００４】ＣＶＤ法により成膜された酸化物誘電体薄
膜（多結晶）はカラムナー構造であることが報告されて
いる（エイジ・フジイら、アプライド・フィジクス・レ
ターズ、６５巻、３６５頁、１９９４年）。
膜（多結晶）はカラムナー構造であることが報告されて
いる（エイジ・フジイら、アプライド・フィジクス・レ
ターズ、６５巻、３６５頁、１９９４年）。
【０００５】一般に、ペロブスカイト型酸化物誘電体を
Ｇｂｉｔ級ＤＲＡＭに適用する場合、ＳｉＯ2換算膜厚
を薄くするために誘電体膜を３０ｎｍ程度以下に薄膜化
する必要がある。しかし、カラムナー構造は、グレイン
バウンダリーが膜厚に対してほぼ垂直に形成されるため
に、上部電極と下部電極間に電圧を加えたときに、グレ
インバウンダリーがリークパスになり易い。従って、カ
ラムナー構造をキャパシタに用いた場合、絶縁特性が悪
化し、リーク電流が増加し、耐圧特性が低下する問題点
があった。
Ｇｂｉｔ級ＤＲＡＭに適用する場合、ＳｉＯ2換算膜厚
を薄くするために誘電体膜を３０ｎｍ程度以下に薄膜化
する必要がある。しかし、カラムナー構造は、グレイン
バウンダリーが膜厚に対してほぼ垂直に形成されるため
に、上部電極と下部電極間に電圧を加えたときに、グレ
インバウンダリーがリークパスになり易い。従って、カ
ラムナー構造をキャパシタに用いた場合、絶縁特性が悪
化し、リーク電流が増加し、耐圧特性が低下する問題点
があった。
【０００６】
【発明が解決しようとする課題】本発明は上記の問題点
を解決すべくなされたものであり、比誘電率の大きなペ
ロブスカイト型酸化物誘電体を用いながら、絶縁特性の
優れた薄膜キャパシタを提供することを目的とする。
を解決すべくなされたものであり、比誘電率の大きなペ
ロブスカイト型酸化物誘電体を用いながら、絶縁特性の
優れた薄膜キャパシタを提供することを目的とする。
【０００７】
【発明を解決するための手段】本発明は、ペロブスカイ
ト型酸化物薄膜と、このペロブスカイト型酸化物薄膜を
挟持する一対の電極膜とを有する薄膜キャパシタにおい
て、前記ペロブスカイト型酸化物薄膜が、カラムナー構
造の層とグラニュラー構造の層の積層構造からなること
を特徴とする薄膜キャパシタに関する。
ト型酸化物薄膜と、このペロブスカイト型酸化物薄膜を
挟持する一対の電極膜とを有する薄膜キャパシタにおい
て、前記ペロブスカイト型酸化物薄膜が、カラムナー構
造の層とグラニュラー構造の層の積層構造からなること
を特徴とする薄膜キャパシタに関する。
【０００８】ペロブスカイト型酸化物の多結晶構造とし
て、組成、製造方法等が異なると、カラムナー構造また
はグラニュラー構造のどちらかの構造をとることが知ら
れている。カラムナー構造（柱状構造）は、グレインバ
ウンダリーが膜厚に対してほぼ垂直に形成されている構
造であり、空孔、空隙が多く含まれることが多くリーク
パスになり易い性質を持っている。一方グラニュラー構
造（塊状構造）は、不規則な粒径のグレインをランダム
に隙間なく積み重ねた構造で、グレインバウンダリーの
方向が不規則かつ密に詰まっているためリークパスにな
り難い性質を持っている。グラニュラー構造はカラムナ
ー構造に比べて絶縁特性の面では優れているが、比誘電
率はカラムナー構造の方が大きい。
て、組成、製造方法等が異なると、カラムナー構造また
はグラニュラー構造のどちらかの構造をとることが知ら
れている。カラムナー構造（柱状構造）は、グレインバ
ウンダリーが膜厚に対してほぼ垂直に形成されている構
造であり、空孔、空隙が多く含まれることが多くリーク
パスになり易い性質を持っている。一方グラニュラー構
造（塊状構造）は、不規則な粒径のグレインをランダム
に隙間なく積み重ねた構造で、グレインバウンダリーの
方向が不規則かつ密に詰まっているためリークパスにな
り難い性質を持っている。グラニュラー構造はカラムナ
ー構造に比べて絶縁特性の面では優れているが、比誘電
率はカラムナー構造の方が大きい。
【０００９】即ち本発明では、比誘電率の大きなカラム
ナー構造と、絶縁特性の優れたグラニュラー構造とを積
層することで大きな誘電率を保持しながら高い絶縁性を
得ることができるのである。
ナー構造と、絶縁特性の優れたグラニュラー構造とを積
層することで大きな誘電率を保持しながら高い絶縁性を
得ることができるのである。
【００１０】
【発明の実施の形態】本発明で用いられるペロブスカイ
ト型酸化物は、一般式ＡＢＯ3で表される構造であり、
Ａは２価金属元素、Ｂは４価金属元素である。Ａとして
は、ストロンチウム、バリウム、鉛等が好ましく、特に
ストロンチウムおよびバリウムが好ましい。Ｂとして
は、チタン、ジルコニウム等が好ましく、特にチタンが
好ましい。また、ＡおよびＢは２種以上の金属元素から
なっていてもよく、例えば、（Ｘ，Ｙ）ＢＯ3と表記さ
れる。
ト型酸化物は、一般式ＡＢＯ3で表される構造であり、
Ａは２価金属元素、Ｂは４価金属元素である。Ａとして
は、ストロンチウム、バリウム、鉛等が好ましく、特に
ストロンチウムおよびバリウムが好ましい。Ｂとして
は、チタン、ジルコニウム等が好ましく、特にチタンが
好ましい。また、ＡおよびＢは２種以上の金属元素から
なっていてもよく、例えば、（Ｘ，Ｙ）ＢＯ3と表記さ
れる。
【００１１】本発明でペロブスカイト型酸化物薄膜を製
造するには、Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ（ＥＣＲ）−ＣＶＤ装置、スパッタ
装置等を用いて、形成するペロブスカイト型酸化物の組
成により、成膜温度やアニール温度等の製造条件を変え
ることでカラムナー構造およびグラニュラー構造を選択
する。
造するには、Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ（ＥＣＲ）−ＣＶＤ装置、スパッタ
装置等を用いて、形成するペロブスカイト型酸化物の組
成により、成膜温度やアニール温度等の製造条件を変え
ることでカラムナー構造およびグラニュラー構造を選択
する。
【００１２】本発明において、前記の一般式ＡＢＯ3に
おけるＢ元素の比率を上げる方がリーク電流を低減する
ことができるので、Ａ元素／Ｂ元素比を０．８〜１、特
に０．９０〜０．９９とするのが好ましい。この場合、
カラムナー構造の層とグラニュラー構造の層の少なくと
も一方をこのようなＢ元素の比率を上げたペロブスカイ
ト型酸化物で構成する。また、（Ｂａ，Ｓｒ）ＴｉＯ3
においては、Ｂ元素（Ｔｉ）を過剰にした方が容易にグ
ラニュラー構造を得ることができるので、特にグラニュ
ラー構造の層をＢ元素過剰とすることが好ましい。
おけるＢ元素の比率を上げる方がリーク電流を低減する
ことができるので、Ａ元素／Ｂ元素比を０．８〜１、特
に０．９０〜０．９９とするのが好ましい。この場合、
カラムナー構造の層とグラニュラー構造の層の少なくと
も一方をこのようなＢ元素の比率を上げたペロブスカイ
ト型酸化物で構成する。また、（Ｂａ，Ｓｒ）ＴｉＯ3
においては、Ｂ元素（Ｔｉ）を過剰にした方が容易にグ
ラニュラー構造を得ることができるので、特にグラニュ
ラー構造の層をＢ元素過剰とすることが好ましい。
【００１３】さらに、ペロブスカイト型酸化物が（Ｂ
ａ，Ｓｒ）ＴｉＯ3である場合には、Ｓｒに対してＢａ
元素の割合を低減させるとリーク電流が低下するので、
２つの層の少なくとも一方がＢａ／（Ｂａ＋Ｓｒ）元素
比が０〜０．５である（Ｂａ，Ｓｒ）ＴｉＯ3で構成さ
れていることが好ましい。
ａ，Ｓｒ）ＴｉＯ3である場合には、Ｓｒに対してＢａ
元素の割合を低減させるとリーク電流が低下するので、
２つの層の少なくとも一方がＢａ／（Ｂａ＋Ｓｒ）元素
比が０〜０．５である（Ｂａ，Ｓｒ）ＴｉＯ3で構成さ
れていることが好ましい。
【００１４】本発明ではこのように、カラムナー構造の
層とグラニュラー構造の層の組成を必要に応じて互いに
異なるよう形成することで、比誘電率とのバランスを考
慮しつつリーク電流を低減することができる。
層とグラニュラー構造の層の組成を必要に応じて互いに
異なるよう形成することで、比誘電率とのバランスを考
慮しつつリーク電流を低減することができる。
【００１５】
【実施例】以下に実施例を示しさらに具体的に本発明を
説明する。
説明する。
【００１６】（実施例１）図４は、本発明の実施例１に
用いたＥｌｅｃｔｒｏｎ ＣｙｃｌｏｔｒｏｎＲｅｓｏ
ｎａｎｃｅ（ＥＣＲ）−ＣＶＤ装置の成膜室部分の概略
図である。成膜室９の上部のＥＣＲ生成部１１からＯ2
プラズマ１２が生成され、インジェクションノズル１３
から導入された他の有機金属原料と反応することによ
り、基板ｌ０上に誘電体膜が形成される。基板温度は輻
射加熱により５０〜７００℃に制御される。
用いたＥｌｅｃｔｒｏｎ ＣｙｃｌｏｔｒｏｎＲｅｓｏ
ｎａｎｃｅ（ＥＣＲ）−ＣＶＤ装置の成膜室部分の概略
図である。成膜室９の上部のＥＣＲ生成部１１からＯ2
プラズマ１２が生成され、インジェクションノズル１３
から導入された他の有機金属原料と反応することによ
り、基板ｌ０上に誘電体膜が形成される。基板温度は輻
射加熱により５０〜７００℃に制御される。
【００１７】図ｌは本実施例の薄膜キャパシタの断面図
である。まず、スパッタ法により６インチＳｉ基板５上
にバリア層４としてＴｉＮを、下部電極３としてＲｕＯ
2をそれぞれ５０ｎｍおよび２００ｎｍの膜厚で積層し
た。ここでバリア層は、ＲｕＯ2とＳｉの反応を防ぐた
めに設けている。
である。まず、スパッタ法により６インチＳｉ基板５上
にバリア層４としてＴｉＮを、下部電極３としてＲｕＯ
2をそれぞれ５０ｎｍおよび２００ｎｍの膜厚で積層し
た。ここでバリア層は、ＲｕＯ2とＳｉの反応を防ぐた
めに設けている。
【００１８】次にこのウエハをＥＣＲ−ＣＶＤ装置の成
膜室９に導入し、第１ペロブスカイト型酸化物誘電体層
１として、（Ｂａ，Ｓｒ）ＴｉＯ3（ＢＳＴと略す。）
を５ｎｍ厚堆積した。膜組成は、（Ｂａ＋Ｓｒ）／Ｔｉ
は０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比は０．４となるよ
うに設計した。アモルファスＢＳＴ膜を堆積するため
に、成膜温度は３００℃とした。その後、ウエハを装置
外に取り出し窒素雰囲気中で６００℃のアニ一ルを行い
グラニュラー構造の誘電体膜を形成した。
膜室９に導入し、第１ペロブスカイト型酸化物誘電体層
１として、（Ｂａ，Ｓｒ）ＴｉＯ3（ＢＳＴと略す。）
を５ｎｍ厚堆積した。膜組成は、（Ｂａ＋Ｓｒ）／Ｔｉ
は０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比は０．４となるよ
うに設計した。アモルファスＢＳＴ膜を堆積するため
に、成膜温度は３００℃とした。その後、ウエハを装置
外に取り出し窒素雰囲気中で６００℃のアニ一ルを行い
グラニュラー構造の誘電体膜を形成した。
【００１９】このウエハを再びＥＣＲ−ＣＶＤ装置の成
膜室９に導入し、ウエハを５５０℃に加熱した状態で第
２ペロブスカイト型酸化物誘電体層２としてＢＳＴを２
５ｎｍ形成した。膜組成は第１層と同様に（Ｂａ＋Ｓ
ｒ）／Ｔｉは、０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比は
０．４となるように設計した。
膜室９に導入し、ウエハを５５０℃に加熱した状態で第
２ペロブスカイト型酸化物誘電体層２としてＢＳＴを２
５ｎｍ形成した。膜組成は第１層と同様に（Ｂａ＋Ｓ
ｒ）／Ｔｉは、０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比は
０．４となるように設計した。
【００２０】その後、スパッタ法により上部電極６とし
てＲｕを２００ｎｍ堆積した。
てＲｕを２００ｎｍ堆積した。
【００２１】以上のような工程により作製された薄膜キ
ャパシタに対し、断面ＴＥＭ観察を行った結果、ＢＳＴ
の膜構造は膜厚方向に対して５ｎｍのグラニュラー構造
と２５ｎｍのカラムナー構造の積層構造になっていた。
ャパシタに対し、断面ＴＥＭ観察を行った結果、ＢＳＴ
の膜構造は膜厚方向に対して５ｎｍのグラニュラー構造
と２５ｎｍのカラムナー構造の積層構造になっていた。
【００２２】さらに、キャパシタの電気特性を評価した
結果、比誘電率３３０、リ一ク電流密度３×ｌ０-8Ａ／
ｃｍ2（１Ｖ印加時）、誘電損失１％以下という良好な
特性を示した。
結果、比誘電率３３０、リ一ク電流密度３×ｌ０-8Ａ／
ｃｍ2（１Ｖ印加時）、誘電損失１％以下という良好な
特性を示した。
【００２３】（実施例２）図２は、実施例２の薄膜キャ
パシタの断面図である。製造装置は実施例１に用いたも
のと同じ装置を用いた。まず、Ｓｉ基板５上の熱酸化に
より形成したＳｉＯ2層７（６００ｎｍ）の層中にｐｏ
ｌｙ−Ｓｉプラグ８を形成し、その上にスパッタ法によ
りバリア層４（ＴｉＮ５０ｎｍ）、下部電極３（ＲｕＯ
2５００ｎｍ）を積層した。ＲｕＯ／ＴｉＮ積層構造を
フォトリソグラフィとプラズマエッチングによりパター
ニングし、パターン幅は０．４μｍの立体構造のスタッ
ク電極に加工した。
パシタの断面図である。製造装置は実施例１に用いたも
のと同じ装置を用いた。まず、Ｓｉ基板５上の熱酸化に
より形成したＳｉＯ2層７（６００ｎｍ）の層中にｐｏ
ｌｙ−Ｓｉプラグ８を形成し、その上にスパッタ法によ
りバリア層４（ＴｉＮ５０ｎｍ）、下部電極３（ＲｕＯ
2５００ｎｍ）を積層した。ＲｕＯ／ＴｉＮ積層構造を
フォトリソグラフィとプラズマエッチングによりパター
ニングし、パターン幅は０．４μｍの立体構造のスタッ
ク電極に加工した。
【００２４】このウエハをＥＣＲ−ＣＶＤ装置の成膜室
９に導入し、第ｌペロブスカイト型酸化物誘電体層１と
して、ＢＳＴを成膜温度３００℃で５ｎｍ堆積した。Ｂ
ＳＴ膜の組成は、（Ｂａ＋Ｓｒ）／Ｔｉ比は０．９０、
Ｂａ／（Ｂａ＋Ｓｒ）比は０．４になるように設計し
た。その後、ウエハを装置外に取り出し窒素雰囲気中で
６00℃のアニールを行いグラニュラー構造とした。ここ
で、このようなＴｉ過剰な組成であれば、高温で成膜し
た場合でもグラニュラー構造となるので、成膜温度は５
５０℃としてもよい。この場合は後のアニールを行う必
要は必要ない。
９に導入し、第ｌペロブスカイト型酸化物誘電体層１と
して、ＢＳＴを成膜温度３００℃で５ｎｍ堆積した。Ｂ
ＳＴ膜の組成は、（Ｂａ＋Ｓｒ）／Ｔｉ比は０．９０、
Ｂａ／（Ｂａ＋Ｓｒ）比は０．４になるように設計し
た。その後、ウエハを装置外に取り出し窒素雰囲気中で
６00℃のアニールを行いグラニュラー構造とした。ここ
で、このようなＴｉ過剰な組成であれば、高温で成膜し
た場合でもグラニュラー構造となるので、成膜温度は５
５０℃としてもよい。この場合は後のアニールを行う必
要は必要ない。
【００２５】次に、このウエハを再びＥＣＲ−ＣＶＤ装
置の成膜室９に導入し、ウエハを５５０℃に加熱した状
態で第２ペロブスカイト型酸化物誘電体層２としてＢＳ
Ｔをスタック上面に対して８０ｎｍ形成した。尚、ステ
ップカバレジが約４０％であることから、側面における
膜厚は約３０ｎｍとなる。膜組成は、（Ｂａ＋Ｓｒ）／
Ｔｉは０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比は０．４とな
るように設計した。
置の成膜室９に導入し、ウエハを５５０℃に加熱した状
態で第２ペロブスカイト型酸化物誘電体層２としてＢＳ
Ｔをスタック上面に対して８０ｎｍ形成した。尚、ステ
ップカバレジが約４０％であることから、側面における
膜厚は約３０ｎｍとなる。膜組成は、（Ｂａ＋Ｓｒ）／
Ｔｉは０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比は０．４とな
るように設計した。
【００２６】その後、スパッタ法により上部電極６とし
てＲｕを７００ｎｍ堆積した。
てＲｕを７００ｎｍ堆積した。
【００２７】以上のような工程により作製された薄膜キ
ャパシダに対し、断面ＴＥＭ観察を行った結果、ＢＳＴ
膜のグレイン構造は膜厚方向に対してグラニュラーとカ
ラムナー構造の積層構造となっていた。
ャパシダに対し、断面ＴＥＭ観察を行った結果、ＢＳＴ
膜のグレイン構造は膜厚方向に対してグラニュラーとカ
ラムナー構造の積層構造となっていた。
【００２８】キャパシタのリーク電流密度を測定した結
果、７×１０-9Ａ／ｃｍ2（１Ｖ印加時）という良好な
特性を示した。
果、７×１０-9Ａ／ｃｍ2（１Ｖ印加時）という良好な
特性を示した。
【００２９】（実施例３）図３は実施例３の薄膜キャパ
シタの断面図である。製造装置は実施例１に用いたもの
と同じ装置を用いた。まず、スパッタ法により６インチ
Ｓｉ基板５上にバリア層４としてＴｉＮを、下部電極３
としてＲｕＯ2をそれぞれ５０ｎｍおよび２００ｎｍの
膜厚で積層した。
シタの断面図である。製造装置は実施例１に用いたもの
と同じ装置を用いた。まず、スパッタ法により６インチ
Ｓｉ基板５上にバリア層４としてＴｉＮを、下部電極３
としてＲｕＯ2をそれぞれ５０ｎｍおよび２００ｎｍの
膜厚で積層した。
【００３０】次にこのウエハをＥＣＲ−ＣＶＤ装置の成
膜室９に導入し、第１ペロブスカイト型酸化物誘電体層
１として、ＢＳＴを５ｎｍ厚堆積した。膜組成は、（Ｂ
ａ＋Ｓｒ）／Ｔｉは０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比
は０．２となるように設計した。アモルファスＢＳＴ膜
を堆積するために、成膜温度は３００℃とした。その
後、ウエハを装置外に取り出し窒素雰囲気中で６００℃
のアニ一ルを行いグラニュラー構造の誘電体膜を形成し
た。
膜室９に導入し、第１ペロブスカイト型酸化物誘電体層
１として、ＢＳＴを５ｎｍ厚堆積した。膜組成は、（Ｂ
ａ＋Ｓｒ）／Ｔｉは０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比
は０．２となるように設計した。アモルファスＢＳＴ膜
を堆積するために、成膜温度は３００℃とした。その
後、ウエハを装置外に取り出し窒素雰囲気中で６００℃
のアニ一ルを行いグラニュラー構造の誘電体膜を形成し
た。
【００３１】このウエハを再びＥＣＲ−ＣＶＤ装置の成
膜室９に導入し、ウエハを５５０℃に加熱した状態で第
２ペロブスカイト型酸化物誘電体層２としてＢＳＴを２
５ｎｍ形成した。膜組成は第１層と同様に（Ｂａ＋Ｓ
ｒ）／Ｔｉは、０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比は
０．４となるように設計した。
膜室９に導入し、ウエハを５５０℃に加熱した状態で第
２ペロブスカイト型酸化物誘電体層２としてＢＳＴを２
５ｎｍ形成した。膜組成は第１層と同様に（Ｂａ＋Ｓ
ｒ）／Ｔｉは、０．９７、Ｂａ／（Ｂａ＋Ｓｒ）比は
０．４となるように設計した。
【００３２】その後、スパッタ法により上部電極６とし
てＲｕを２００ｎｍ堆積した。
てＲｕを２００ｎｍ堆積した。
【００３３】以上のような工程により作製された薄膜キ
ャパシタに対し、断面ＴＥＭ観察を行った結果、ＢＳＴ
の膜構造は膜厚方向に対して５ｎｍのグラニュラー構造
と２５ｎｍのカラムナー構造の積層構造になっていた。
ャパシタに対し、断面ＴＥＭ観察を行った結果、ＢＳＴ
の膜構造は膜厚方向に対して５ｎｍのグラニュラー構造
と２５ｎｍのカラムナー構造の積層構造になっていた。
【００３４】さらに、キャパシタの電気特性を評価した
結果、比誘電率３３０、リ一ク電流密度７×ｌ０-9Ａ／
ｃｍ2（１Ｖ印加時）、誘電損失１％以下という良好な
特性を示した。
結果、比誘電率３３０、リ一ク電流密度７×ｌ０-9Ａ／
ｃｍ2（１Ｖ印加時）、誘電損失１％以下という良好な
特性を示した。
【００３５】（比較例）実施例１において、グラニュラ
ー構造の層を形成することなく、すべてカラムナー構造
のペロブスカイト型酸化物誘電体層を形成した以外は実
施例１を繰り返した。その結果、リ一ク電流密度５×ｌ
０-7Ａ／ｃｍ2（１Ｖ印加時）であり、リーク電流が大
きかった。
ー構造の層を形成することなく、すべてカラムナー構造
のペロブスカイト型酸化物誘電体層を形成した以外は実
施例１を繰り返した。その結果、リ一ク電流密度５×ｌ
０-7Ａ／ｃｍ2（１Ｖ印加時）であり、リーク電流が大
きかった。
【００３６】以上の実施例では、積層構造としてグラニ
ュラー構造とカラムナー構造の２層の積層構造のみを示
したが、例えばグラニュラー構造−カラムナー構造−グ
ラニュラー構造というように３層以上の積層構造として
も同様の効果が得られる。また、積層する順を変えても
同様な効果が得られる。
ュラー構造とカラムナー構造の２層の積層構造のみを示
したが、例えばグラニュラー構造−カラムナー構造−グ
ラニュラー構造というように３層以上の積層構造として
も同様の効果が得られる。また、積層する順を変えても
同様な効果が得られる。
【００３７】
【発明の効果】本発明によれば、比誘電率の大きなペロ
ブスカイト型酸化物誘電体を用いながら、絶縁特性の優
れた薄膜キャパシタを提供することができる。
ブスカイト型酸化物誘電体を用いながら、絶縁特性の優
れた薄膜キャパシタを提供することができる。
【図１】実施例１の薄膜キャパシタの断面図である。
【図２】実施例２の薄膜キャパシタの断面図である。
【図３】実施例３の薄膜キャパシタの断面図である。
【図４】本発明で用いられるＥＣＲ−ＣＶＤ装置の成膜
室の概略図である。
室の概略図である。
１ 第１ペロブスカイト型酸化物誘電体（グラニュラー
構造ＢＳＴ） ２ 第２ペロブスカイト型酸化物誘電体（カラムナー構
造ＢＳＴ） ３ 下部電極 ４ バリア層 ５ Ｓｉ基板 ６ 上部電極 ７ ＳｉＯ2層 ８ ｐｏｌｙ−Ｓｉプラグ ９ ＥＣＲ−ＣＶＤ装置の成膜室 １０ 基板 １１ ＥＣＲ生成部 １２ プラズマ １３ インジェクションノズル
構造ＢＳＴ） ２ 第２ペロブスカイト型酸化物誘電体（カラムナー構
造ＢＳＴ） ３ 下部電極 ４ バリア層 ５ Ｓｉ基板 ６ 上部電極 ７ ＳｉＯ2層 ８ ｐｏｌｙ−Ｓｉプラグ ９ ＥＣＲ−ＣＶＤ装置の成膜室 １０ 基板 １１ ＥＣＲ生成部 １２ プラズマ １３ インジェクションノズル
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−173140（ＪＰ，Ａ) 特開 平５−347391（ＪＰ，Ａ) 特開 平８−17939（ＪＰ，Ａ) 特開 平８−31951（ＪＰ，Ａ) 特開 平10−50960（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (6)
- 【請求項１】 ペロブスカイト型酸化物薄膜と、このペ
ロブスカイト型酸化物薄膜を挟持する一対の電極膜とを
有する薄膜キャパシタにおいて、 前記ペロブスカイト型酸化物薄膜が、カラムナー構造の
層とグラニュラー構造の層の積層構造からなることを特
徴とする薄膜キャパシタ。 - 【請求項２】 前記カラムナー構造の層とグラニュラー
構造の層は、互いに組成が異なることを特徴とする請求
項１記載の薄膜キャパシタ。 - 【請求項３】 前記カラムナー構造の層とグラニュラー
構造の層の少なくとも一方が、ペロブスカイト型酸化物
を一般式ＡＢＯ3（但し、Ａは２価金属元素、Ｂは４価
金属元素である。）で表記したときのＡ元素／Ｂ元素比
が０．８〜１であるペロブスカイト型酸化物であること
を特徴とする請求項１記載の薄膜キャパシタ。 - 【請求項４】 前記カラムナー構造の層とグラニュラー
構造の層は、少なくとも一方がＡ元素／Ｂ元素比が０．
８〜１であるペロブスカイト型酸化物であり、Ａ元素／
Ｂ元素比が、カラムナー構造の層とグラニュラー構造の
層の間で互いに異なることを特徴とする請求項３記載の
薄膜キャパシタ。 - 【請求項５】 前記カラムナー構造の層およびグラニュ
ラー構造の層を構成するペロブスカイト型酸化物が（Ｂ
ａ，Ｓｒ）ＴｉＯ3であり、２つの層の少なくとも一方
がＢａ／（Ｂａ＋Ｓｒ）元素比が０〜０．５である（Ｂ
ａ，Ｓｒ）ＴｉＯ3で構成されていることを特徴とする
請求項１記載の薄膜キャパシタ。 - 【請求項６】 前記カラムナー構造の層とグラニュラー
構造の層の少なくとも一方がＢａ／（Ｂａ＋Ｓｒ）元素
比が０〜０．５であり、２つの層の間で、Ｂａ／（Ｂａ
＋Ｓｒ）元素比が、カラムナー構造の層とグラニュラー
構造の層の間で互いに異なることを特徴とする請求項５
記載の薄膜キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09000553A JP3087672B2 (ja) | 1997-01-07 | 1997-01-07 | 薄膜キャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09000553A JP3087672B2 (ja) | 1997-01-07 | 1997-01-07 | 薄膜キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200069A JPH10200069A (ja) | 1998-07-31 |
| JP3087672B2 true JP3087672B2 (ja) | 2000-09-11 |
Family
ID=11476924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09000553A Expired - Fee Related JP3087672B2 (ja) | 1997-01-07 | 1997-01-07 | 薄膜キャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3087672B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3092659B2 (ja) | 1997-12-10 | 2000-09-25 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| KR100505397B1 (ko) | 1998-12-30 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체메모리소자의캐패시터제조방법 |
| KR100454582B1 (ko) * | 1999-01-15 | 2004-10-28 | 오리온전기 주식회사 | 저온 동시 소성 세라믹 커패시터 및 그 제조 방법 |
| KR100376987B1 (ko) * | 1999-12-28 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| KR100372018B1 (ko) * | 2000-04-25 | 2003-02-14 | 주식회사 에버테크 | 반도체 메모리 소자의 캐패시터 및 그 제조 방법 |
| JP2002208678A (ja) * | 2001-01-11 | 2002-07-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100418581B1 (ko) * | 2001-06-12 | 2004-02-11 | 주식회사 하이닉스반도체 | 메모리 소자의 제조방법 |
| KR20030002063A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 비에스티 박막의 형성 방법 및 그를 이용한 캐패시터의제조 방법 |
| KR100410469B1 (ko) * | 2001-06-30 | 2003-12-18 | 주식회사 하이닉스반도체 | 비에스티 박막의 제조 방법 |
| JP6451481B2 (ja) * | 2015-05-07 | 2019-01-16 | Tdk株式会社 | 誘電体膜および誘電体素子 |
-
1997
- 1997-01-07 JP JP09000553A patent/JP3087672B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200069A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092659B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP3171170B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| EP0797244A2 (en) | Thin ferroelectric film element and method for manufacturing the same | |
| EP0747937A2 (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| KR100478748B1 (ko) | 비스무스층구조의강유전성박막형성방법 | |
| EP1056125B1 (en) | Lead germanate ferroelectric structure with multi-layered electrode | |
| US7271054B2 (en) | Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode | |
| JP3087672B2 (ja) | 薄膜キャパシタ | |
| JP2884917B2 (ja) | 薄膜キャパシタおよび集積回路 | |
| JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| JPH0687493B2 (ja) | 薄膜コンデンサ | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| US6504228B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6812510B2 (en) | Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory | |
| JPH09129827A (ja) | 強誘電体キャパシタ | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| JPH08222711A (ja) | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 | |
| JP3381969B2 (ja) | 強誘電体薄膜作製方法 | |
| EP1077478B1 (en) | Method of making a ferroelectric thin film, a ferroelectric capacitor, and a ferroelectric memory | |
| JPH10214947A (ja) | 薄膜誘電体素子 | |
| JP2000091531A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP5030349B2 (ja) | 誘電体膜の作製方法 | |
| JP3277097B2 (ja) | 強誘電体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |