KR100454582B1

KR100454582B1 - 저온 동시 소성 세라믹 커패시터 및 그 제조 방법

Info

Publication number: KR100454582B1
Application number: KR10-1999-0000993A
Authority: KR
Inventors: 김인태
Original assignee: 오리온전기 주식회사
Priority date: 1999-01-15
Filing date: 1999-01-15
Publication date: 2004-10-28
Also published as: KR20000050861A

Abstract

저온 동시 소성 세라믹이 형성되는 커패시터의 커패스턴스를 향상시킬 수 있는 저온 동시 소성 커패시터 및 그 제조 방법이 개시되어 있다. 저온 동시 소성 커패시터 제조 방법은 a) 제1 그린 테이프에 하부 장벽층을 도포하는 단계; b) 단계 a)에 의해 장벽층이 도포된 제1 그린 테이프에 하부 전극을 형성하는 단계; c) 상기 하부 전극 상부에 유전 물질을 도포하는 단계; d) 상기 절연 물질 상부에 상부 전극을 형성하는 단계; e) 상부 장벽층이 도포된 제2 그린 테이프 및 상기 상부 전극이 형성된 제1 그린 테이프를 적층하는 단계; f) 단계 e)에 의해 형성된 적층판 및 금속 기판을 적층한 다음, 소정의 온도로 동시 소성하는 단계로 구성된다.

Description

저온 동시 소성 세라믹 커패시터 및 그 제조 방법{LTCC-M Embedded Capacitor And Manufacture Method Thereof}

본 발명은 저온 동시 소성 세라믹 커패시터 제조 방법 및 그 구조에 관한 것으로, 보다 상세하게는, 저온 동시 소성 세라믹이 형성되는 커패시터의 커패스턴스를 향상시킬 수 있는 저온 동시 소성 커패시터 제조 방법 및 그 구조에 관한 것이다.

도 1은 종래의 저온 동시 소성 세라믹 커패시터를 도시한 단면도이다.

도 1을 참조하면, 종래의 저온 동시 소성 세라믹 커패시터는 금속 기판(10) 상부에 형성된다. 상기 금속 기판(10)의 상부에는 하부 세라믹(20)이 형성되며, 다시 그 상부에는 하부 전극(30)이 형성된다. 상기 하부 전극(30)에는 커패시터의 유전층(40)이 형성되며, 그 상부에는 상부 전극(50)이 형성된다. 상기 상부 전극(50) 상부에는 다시 상기 하부 세라믹(20)과 같이, 상부 세라믹이 형성된다. 따라서, 커패시터는 금속 기판 상부의 상하부 세라믹 사이에 형성된다.

이어, 도 1에 도시한 저온 동시 소성 세라믹 커패시터의 제조 공정을 설명한다.

먼저, 준비된 그린 테이프에 하부 전극을 인쇄한다. 상기 하부 전극이 인쇄된 그린 테이프 상부에 절연 물질로 절연층을 인쇄 형성시킨다. 이어, 절연층 상부에 상부 전극을 인쇄한 다음, 그 상부에 그린 테이프를 올려 놓고 적층시킨다. 그리고, 상기 적층된 그린 테이프들을 금속 기판과 함께 소정의 온도로 소성시켜 도 1에 도시한 바와 같은 저온 동시 소성 세라믹 커패시터를 완성시킨다. 이 때, 상기 두 전극의 상부 및 하부 그린 테이프는 상기 소성시 상기 상부 및 하부 세라믹으로 변환된다.

그런데, 상기 저온 동시 소성 세라믹 커패시터는 금속 기판 및 적층 그린 테이프들을 동시 소성시, 상기 상하부 그린 테이프들의 성분들이 상기 전극을 통과하여 상기 유전층에 유입되어, 상기 상하부 전극 근처 상기 절연층 상하부에 고체 혼합층(Solid Solution)을 형성시키게 되는데, 이러한 고체 혼합층의 유전율은 상기 절연층의 유전율보다 낮아져, 결국 커패시터의 커패시턴스를 저하시키는 문제가 있다.

이러한 이유로, 커패시터를 저온 동시 소성 방법으로 제조할 때, 소성시에도 커패시턴스가 저하되지 않는 저온 동시 소성 세라믹 커패시터 및 그 제조 방법을 창출할 필요가 있다.

이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 본 발명의 목적은 저온 동시 소성시에도 커패시턴스가 저하되지 않는 저온 동시 소성 세라믹 커패시터를 제공하는 것이다.

본 발명의 다른 목적은 저온 동시 소성시에도 커패시턴스가 저하되지 않는 저온 동시 소성 세라믹 커패시터의 제조 방법을 제공하는 것이다.

상기와 같은 목적들을 달성하기 위한 본 발명의 제1 관점에 따른 저온 동시 소성 세라믹 커패시터 제조 방법은 a) 제1 그린 테이프에 하부 장벽층을 도포하는 단계; b) 단계 a)에 의해 장벽층이 도포된 제1 그린 테이프에 하부 전극을 형성하는 단계; c) 상기 하부 전극 상부에 유전 물질을 도포하는 단계; d) 상기 절연 물질 상부에 상부 전극을 형성하는 단계; e) 상부 장벽층이 도포된 제2 그린 테이프 및 상기 상부 전극이 형성된 제1 그린 테이프를 적층하는 단계; f) 단계 e)에 의해 형성된 적층판 및 금속 기판을 적층한 다음, 소정의 온도로 동시 소성하는 단계로 구성되는 것을 특징으로 한다.

또한, 본 발명의 제2 관점에 따른 저온 동시 소성 세라믹 커패시터는 하부 세라믹의 상부에 형성된 하부 장벽층; 상기 하부 장벽층 상부에 형성된 하부 전극; 상부 세라믹의 하부에 형성된 상부 장벽층; 상기 상부 장벽층 하부에 형성된 하부 전극; 및 상기 하부 전극 및 상부 전극 사이에 형성된 절연층으로 구성되는 것을 특징으로 한다.

본 발명에 따른 저온 동시 소성 세라믹 커패시터 및 그 제조 방법에 의하면, 세라믹의 상하부 전극 및 상하부 그린 테이프 사이에 장벽층이 형성되어, 저온 동시 소성시 그린 테이프의 성분들이 상하부 전극을 통해 절연층에 유입되는 것을 방지함으로써, 절연층의 유전율이 저하되는 것을 방지할 수 있게 된다.

도 2a 내지 2f는 본 발명의 일 실시 예에 따른 저온 동시 소성 세라믹 커패시터 제조 방법을 설명하기 위한 단면도들이다.

〈도면의 주요부분에 대한 부호의 설명〉

111 및 151: 세라믹 20, 140: 유전층

110, 150: 그린 테이프120, 160: 장벽층

30, 50, 130, 170: 전극10, 180: 금속 기판

이하, 도면을 참조하여 본 발명의 실시 예를 통해 본 발명을 보다 상세히 설명한다.

먼저, 커패시터를 제조에 필요한 저온 동시 소성용 금속 기판 및 그린 테이프를 준비해야 한다.

통상적으로, 상기 저온 동시 소성용 금속 기판은 다음과 같은 과정을 통해 준비된다. 먼저, 코바아(Kovar)와 같은 금속을 커패시터의 크기에 해당되는 치수로 절삭하여 준비한다. 이어, 상기 금속의 표면에 도금용 금속 Ni을 도금하여 금속 도금층(도시하지 않음)을 형성한다. 이어 상기 금속 도금층을 산화하여 금속 산화물 NiO을 형성한다. 상기 금속 산화물의 표면의 일부를 유약으로 인쇄하여 접합층을 형성한다. 상기 금속 산화물의 표면에 인쇄된 상기 접합층을 소성하여 소성 유약층(도시하지 않음)을 형성한다. 그 후, 상기 금속 산화물의 표면에 형성된 소성 유약층에 결합제 및 용제로 구성된 접착제를 접착시켜 상기 저온 소성용 금속 기판(이하, 금속 기판이라 함)을 만든다.

또한, 상기 저온 동시 소성용 그린 테이프는 ZnO-Mg0-B₂O₃-SiO₂-Al₂O₃으로 이루어진 결정화 유리 150g, Al₂O₃-PbO-SiO₂-ZnO로 이루어진 비정질 유리 18.7g, 충전제로서의 포스트라이트 19.5g 및 코르디에라이트(cordierite) 2.9g, 착색제 Cr₂O₃0.5g를 예비 혼합한다. 분산제 및 용제로 구성된 분산 용액 39.1g, 결합제, 가소제, 용제로 구성된 수지 용액 32.7g를 상기 예비 혼합된 원료와 함께 1 ℓ의 알루미나 단지(도시안됨)에 넣고 85rpm에서 2시간 밀링한다. 이때 밀링 매체로서 지르코니아 볼 150㎖를 사용한다. 밀링이 끝난 후, 인출된 슬러리 내의 기포를 제거하기 위해 탈기를 실시한다. 슬러리 표면에 스킨이 생기는 것을 방지하기 위해 교반기(도시안됨)를 고속으로 회전시키면서 진공에서 2-3분 유지한다. 캐스터(Caster)에 필름 및 블레이드(blade)를 세팅한 후 슬러리를 투입하여 상기 저온 동시 소성용 그린 테이프를 준비한다.

이하, 상기 준비된 금속 기판 및 그린 테이프를 기초로 하여 저온 동시 소성 커패시터의 제조 공정을 도 2a 내지 2f을 참조하여 설명한다.

단계 1에서, 도 2a에 도시한 바와 같이, 제1 그린 테이프(110) 상부에 하부 장벽층(110)을 도포한다.

단계 2에서, 도 2b에 도시한 바와 같이, 단계 1에 의해 하부 장벽층(120)이 형성된 제1 그린 테이프(110) 상부에 하부 전극(130)을 형성한다. 이 때, 상기 하부 전극(130)은 바람직하게는 스크린 프린트 방법에 의해 형성시킨다.

단계 3에서, 단계 2에 의해 하부 전극(130)이 형성된 상기 제1 그린 테이프(110) 상부에 유전 물질(140)을 도포하여 도 2c에 되시한 바와 같이, 상기 하부 전극(130)의 상부에 유전층을 형성시킨다.

단계 4에서, 제2 그린 테이프(150)를 준비한 다음 단계 1 및 2과 같은 과정을 통해 도 2d에 되시한 바와 같이, 제2 그린 테이프(150)에 상부 장벽층(160) 및 상부 전극(170)을 형성시킨다.

단계 5에서, 단계 1 내지 단계 3에 의해 하부 장벽층(120), 하부 전극(130) 및 유전층(140)이 차례로 형성된 제1 그린 테이프(110) 및 단계 4에서 의해 상부 장벽층(160) 및 상부 전극(170)이 차례로 형성된 제2 그린 테이프(110)을 도 2e에 도시한 바와 같이 적층체를 형성시킨다. 이 때, 상기 제1 및 제2 그린 테이프(110)의 적층 온도는 90 내지 100℃중 어느 한 온도에서 4에서 5분 정도 가압하여 적층시키며, 바람직하게는 95 ℃이다.

이어, 단계 6에서, 상기 준비된 금속 기판(180) 및 상기 적층된 제1 및 제2 그린 테이프를 동시에 소성시켜, 도 2f에 도시한 바와 같이, 상기 제1 및 제2 그린 테이프(110 및 150)는 소성 온도에 의해 제1 및 제2 세라믹(111 및 151)으로 변환되고, 상기 제1 및 제2 세라믹(111 및 151) 사이에 커패시터가 형성시킨다. 이 때, 상기 소성 온도는 750∼950℃ 중 선택된 어느 한 온도이며, 바람직하게는 850℃이다.

또한 바람직하게는, 상기 유전 물질은 Pb(Mg_1/3Nb_2/3)O₃이며, 상기 상부 및 하부 장벽층은 BaTiO₃, PbTiO₃, ZrTiO₃, SrTiO₃, 및 TiO₂중 어느 하나이다.

상기한 방법에 의하면, 적층된 그린 테이프들 및 상하부 전극 및 상하부 사이 각각에 상하부 장벽층을 각각 형성한 상태에서, 금속 기판과 동시 소성함으로써 상하부 장벽층에 의해 그린 테이프의 성분들이 상하부 전극을 통해 절연층에 유입되는 것을 방지함으로써, 절연층의 유전율이 저하되는 것을 방지할 수 있게 된다.

이상 설명한 바와 같이, 본 발명에 의하면, 저온 동시 소성 세라믹 커패시터 제조시 금속 기판 및 적층체를 동시 소성시 커패시터의 유체층의 유전율 저하에 따른 커패시터의 커패시턴스의 저하를 방지할 수 있는 저온 동시 소성 세라믹 커패시터 및 그 방법을 실현할 수 있게 된다.

또한, 본 발명을 상기한 실시 예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것이 아니고, 당업자의 통상의 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims

하부 세라믹의 상부에 형성된 하부 장벽층;

상기 하부 장벽층 상부에 형성된 하부 전극;

상부 세라믹의 하부에 형성된 상부 장벽층;

상기 상부 장벽층 하부에 형성된 상부 전극; 및

상기 하부 전극 및 상부 전극 사이에 형성된 절연층으로 구성되는 것을 특징으로 하는 저온 동시 소성 세라믹 커패시터.
제1 항에 있어서, 상기 커패시터는 금속 기판 상부에 형성되는 것을 특징으로 하는 저온 동시 소성 세라믹 커패시터.
제1 항에 있어서, 상부 전극 및 하부 전극은 스크린 프린트하여 형성하는 것을 특징으로 하는 저온 동시 소성 세라믹 커패시터.
제1 항에 있어서, 상기 상부 및 하부 세라믹 각각은 그린 테이프를 750∼950 ℃ 중 어느 한 온도로 소성하여 형성되는 것을 특징으로 하는 저온 동시 소성 세라믹 커패시터.
제1 항에 있어서, 상기 유전 물질은 Pb(Mg_1/3Nb_2/3)O₃이고, 상기 상부 및 하부 장벽층은 BaTiO₃, PbTiO₃, ZrTiO₃, SrTiO₃, 및 TiO₂중 어느 하나인 것을 특징으로 하는 저온 동시 소성 세라믹 커패시터.
a) 제1 그린 테이프에 하부 장벽층을 도포하는 단계;

b) 단계 a)에 의해 장벽층이 도포된 제1 그린 테이프에 하부 전극을 형성하는 단계;

c) 상기 하부 전극 상부에 유전 물질을 도포하는 단계;

d) 상기 절연 물질 상부에 상부 전극을 형성하는 단계;

e) 상부 장벽층이 도포된 제2 그린 테이프 및 상기 상부 전극이 형성된 제1 그린 테이프를 적층하는 단계;

f) 단계 e)에 의해 형성된 적층체 및 금속 기판을 적층한 다음, 소정의 온도로 동시 소성하는 단계로 구성되는 것을 특징으로 하는 저온 동시 소성 세라믹 커패시터 제조 방법.
제6 항에 있어서, 상기 상부 전극 및 하부 전극은 스크린 프린트하여 형성하는 것을 특징으로 하는 저온 동시 소성 세라믹 커패시터 제조 방법.
제6 항에 있어서, 상기 소성 온도는 750∼950 ℃ 중 선택된 온도인 것을 특징으로 하는 저온 동시 소성 세라믹 커패시터 제조 방법.
제6 항에 있어서, 상기 유전 물질은 Pb(Mg_1/3Nb_2/3)O₃이고, 상기 상부 및 하부 장벽층은 BaTiO₃, PbTiO₃, ZrTiO₃, SrTiO₃, 및 TiO₂중 어느 하나인 것을 특징으로 하는 저온 동시 소성 세라믹 커패시터 제조 방법.