KR20000003226A - 강유전체 커패시터 제조방법 - Google Patents

강유전체 커패시터 제조방법 Download PDF

Info

Publication number
KR20000003226A
KR20000003226A KR1019980024418A KR19980024418A KR20000003226A KR 20000003226 A KR20000003226 A KR 20000003226A KR 1019980024418 A KR1019980024418 A KR 1019980024418A KR 19980024418 A KR19980024418 A KR 19980024418A KR 20000003226 A KR20000003226 A KR 20000003226A
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric
etch stop
tio
stop layer
Prior art date
Application number
KR1019980024418A
Other languages
English (en)
Other versions
KR100304875B1 (ko
Inventor
이헌민
김동천
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980024418A priority Critical patent/KR100304875B1/ko
Priority to US09/339,211 priority patent/US6277760B1/en
Publication of KR20000003226A publication Critical patent/KR20000003226A/ko
Application granted granted Critical
Publication of KR100304875B1 publication Critical patent/KR100304875B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

강유전체 커패시터 제조방법에 관한 것으로, 기판 위에 TiO2식각 정지층, 하부전극, 강유전체층, 상부전극, Ti 마스크층을 순차적으로 형성하고, Ti 마스크층을 소정 형상으로 패터닝한 후, 상부전극, 강유전체층, 하부전극을 한 번에 일괄적으로 식각하여 TiO2식각 정지층을 노출시킨 다음, 노출된 TiO2식각 정지층 및 Ti 마스크층을 제거함으로써, 단차의 존재 유무와 상관 없이 용이하게 강유전체 커패시터를 제작할 수 있으며, 공정이 간단하다.

Description

강유전체 커패시터 제조방법
본 발명은 커패시터에 관한 것으로, 특히 강유전체 커패시터 제조방법에 관한 것이다.
최근 Fe-RAM(Ferroelectric Random Access Memory)은 기존의 비휘발성 메모리에 비해 저전력 소모와 고속 동작 및 좋은 내스위칭 특성으로 많은 관심이 모아지고 있다.
Fe-RAM의 이러한 특성은 기존의 비휘발성 메모리 뿐만 아니라 DRAM 까지도 대체가 가능한 메모리로서 인식되고 있다.
이러한 Fe-RAM을 제작하기 위해서는 강유전체막을 형성하는 기술과 형성된 막을 건식 식각하는 기술 및 기본적인 CMOS 공정 상에서 강유전 특성을 데미지(damage) 없이 유지할 수 있도록 하는 기술 등의 개발이 동반되어야 한다.
도 1은 가장 기본적으로 사용되고 있는 종래의 Fe-RAM 구조를 보여주는 도면으로서, 이러한 구조를 구현하기 위해서는 도 1에 도시된 바와 같이 종래의 CMOS 공정을 이용하여 트랜지스터 구조를 형성하고 그 위에 강유전체를 이용하여 커패시터를 형성하게 된다.
여기서 사용되는 강유전체 커패시터 물질로는 Y1 계열이나 또는 PZT 계열이 사용되며, 하부전극 물질로는 Pt, Ir, Ru, IrO2, RuO2등을 단일이나 복합 형태로 사용하고 그에 해당하는 상부전극을 사용하게 된다.
일반적으로 CMOS 공정에 의해 트랜지스터 구조를 형성한 후에는 도 1에 도시된 바와 같이 토폴로지(topology) 측면에서 활성영역과 필드영역간의 심한 단차가 형성된다.
이러한 단차는 강유전체 건식 식각 공정으로 커패시터를 형성할 때, 몇가지 문제점을 유발시킨다.
단차가 형성되는 부위의 면적이 마이크론 크기로 줄어들거나 또는 단차의 골과 산의 깊이가 깊어지면 단차의 골 부분에서 강유전체 및 전극 물질의 건식 식각 속도가 단차가 없는 부분에서의 건식 식각 속도보다 느려지게 되므로 도 1에 도시된 바와 같이 ILD(Inter layer Dielectric)의 두께를 더욱 두껍게 보충하거나 CMOS 공정후 ILD를 증착한 후, CMP와 같은 평탄화 공정을 추가해야 하는 문제점이 생긴다.
한편, 도 2는 단차가 있는 영역에 형성된 강유전체 커패시터를 보여주는 도면으로서, 도 2에 도시된 바와 같이 하부전극, 강유전체, 상부전극이 순차적으로 형성되었다.
그러나, 강유전체 증착시 일반적으로 많이 사용하는 졸-겔(sol-gel)방법을 사용하는데, 이 경우 단차의 골과 산에서 평탄화가 이루어져 PZT의 두께 편차가 심하게 일어난다.
이러한 편차를 극복하기 위해서는 건식 식각 공정시 상하부 전극과 강유전체간에 그리고 하부전극과 ILD 물질간에 매우 높은 식각비를 가져야만 한다.
하지만, 이러한 건식 식각 공정은 알려져 있지 않은 상태이다.
또한, 기존의 강유전체 커패시터 형성을 위한 건식 식각 공정에서, 포토레지스트를 사용할 경우 선택비(selectivity)의 확보가 어려우므로 식각 경사(etch slope)를 60도 이상 유지할 수 없다.
그리고, 하드 마스크(hard mask) 물질을 사용할 경우 포토레지스트에 비하여 선택비는 다소 향상되지만 획기적인 개선은 어려울 뿐만 아니라 하부의 커패시터 구조 위에 하드 마스크를 두껍게 증착하는 것이 매우 어려운 공정이다.
그러므로 고밀도 Fe-RAM을 제작하기 위해서는 이러한 문제점들이 해결되어야 할 것이다.
종래 기술에 따른 강유전체 커패시터 제조방법에 있어서는 다음과 같은 문제점이 있었다.
종래에는 구조적인 단차로 인하여 건식 식각 공정이 매우 어려우며 평탄화 공정 등을 추가해야 하므로 공정이 복잡하다.
본 발명은 이와 같은 문제들을 해결하기 위한 것으로, 단차의 유무에 상관 없이 간단하게 안정된 커패시터를 제조할 수 있는 강유전체 커패시터 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 Fe-RAM 구조를 보여주는 도면
도 2는 단차가 있는 영역에 형성된 강유전체 커패시터를 보여주는 도면
도 3a 내지 3d는 본 발명에 따른 강유전체 커패시터 제조공정을 보여주는 도면
도 4a 및 도 4b는 TiO2식각 정지층을 사용한 본 발명과 TiO2식각 정지층이 없는 종래 기술을 비교한 도면
도 5는 본 발명의 상부전극/강유전체층/하부전극을 일괄 식각한 후의 모습을 보여주는 사진
도 6은 토폴로지 측면에서 단차를 가지고 있는 시료를 상부전극/강유전체층/하부전극을 일괄 식각한 후를 보여주는 사진
도 7은 건식 식각 공정전, 건식 식각 공정후, 그리고 열처리(annealing)후 일때의 강유전체 P-E 특성을 비교한 그래프
도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 식각 정지층
13 : 하부전극 14 : 강유전체층
15 : 상부전극 16 : 마스크층
본 발명에 따른 강유전체 커패시터 제조방법의 특징은 기판 위에 TiO2식각 정지층, 하부전극, 강유전체층, 상부전극, 마스크층을 순차적으로 형성하는 제 1 단계와, 마스크층을 소정 형상으로 패터닝하는 제 2 단계와, 상부전극, 강유전체층, 하부전극을 한 번에 식각하여 TiO2식각 정지층을 노출시키는 제 3 단계와, 노출된 TiO2식각 정지층 및 마스크층을 제거하는 제 4 단계로 이루어지는데 있다.
상기와 같은 특징을 갖는 본 발명에 따른 강유전체 커패시터 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명의 개념은 식각 공정시 Cl2/O2가스 분위기에서 식각율이 낮은 Ti 마스크층과 TiO2식각정지층을 이용하여 상부전극, 강유전체층, 하부전극을 일괄적으로 식각함으로써, 단차에 영향을 받지 않고 공정을 단순화시키는데 있다.
도 3a 내지 3d는 본 발명에 따른 강유전체 커패시터 제조공정을 보여주는 도면으로서, 도 3a에 도시된 바와 같이, 먼저 기판(11) 위에 식각 정지층(12), 하부전극(13), 강유전체층(14), 상부전극(15), 마스크층(16)을 순차적으로 형성한다.
여기서, 식각 정지층(12)의 두께는 식각될 막의 두께를 고려하여 결정한다.
또한, 식각 정지층(12)은 TiO2로 이루어지며, 마스크층(16)은 Ti로 이루어진다.
TiO2와 Ti를 식각정지층 및 마스크층으로 사용하는 이유에 대해서는 후술하기로 한다.
이어, 도 3b에 도시된 바와 같이 포토리소그래피 방법을 사용하여 마스크층(16)을 소정 형상으로 패터닝한다.
여기서, 사용되는 포토레지스트는 AZ1512이고, 소프트 베이킹(soft baking)은 약 90℃의 온도로 약 90초간 실시하며, 현상 후 하드 베이킹(hard baking)은 약 110℃의 온도로 약 3 분간 핫 플레이트 오븐(hot plate oven)에서 실시한다.
그리고, 도 3c에 도시된 바와 같이, 상부전극(15), 강유전체층(14), 하부전극(13)을 일괄적으로 한 번에 식각하여 식각 정지층(12)을 노출시킨다.
여기서, 식각시 ICP(Inductively Coupled Plasma) 에춰(etcher)를 이용하며, Cl2/O2가스 분위기에서 식각한다.
이어, 도 3d에 도시된 바와 같이, 노출된 식각 정지층(12) 및 마스크층(16)을 제거하여 강유전체 커패시터를 제작한다.
여기서, 식각 정지층(12)은 ICP 에춰로 제거되며, 마스크층(16)은 상온에서 SC1(H2O2: NH4OH : H2O = 1 : 1 : 5)을 이용하여 제거한다.
이와 같이 제작된 본 발명의 강유전체 커패시터는 한 번에 식각 공정이 이루어지므로 공정이 간단하고 커패시터 하부 영역에 구조적으로 단차가 있다 할지라도 공정이 용이하다.
그 이유는 Cl2/O2가스 분위기에서 상부전극, 강유전체, 하부전극을 식각할 때, Cl2/O2가스 분위기에서 식각 정지층과 마스크층에 사용되는 TiO2와 Ti가 식각율이 매우 낮기 때문이다.
즉, 하기의 표 1을 보면 이를 잘 알 수 있다.
식각 상태(IPC) 식각율(Å/min) 선택비(Pt/PZT/Ti, Pt/TiO2)
Cl2/O2가스 플로우(sccm) RIE 파워 (W)/ICP 파워(W)/압력(mTorr) Pt PZT Ti TiO2
20/30 150/700/10 154 11 14
20/30 300/700/10 380 60 6.3
20/30 150/700/10 27 11 2.5
20/30 300/700/10 232 60 3.9
20/30 150/700/10 154 ≅ 5 ≅ 30.8
20/30 300/700/10 380 ≅ 5 ≅ 76
상기 표 1에 도시된 바와 같이, TiO2와 Ti가 Cl2/O2가스 분위기에서 식각율이 매우 낮음을 알 수 있으며, 이러한 특성은 TiO2와 Ti를 Cl2/O2가스 분위기에서 식각 정지층이나 마스크층으로 사용할 수 있음을 보여주고 있다.
도 4a 및 도 4b는 TiO2식각 정지층을 사용한 본 발명과 TiO2식각 정지층이 없는 종래 기술을 비교한 도면으로서, 도 4a는 상부전극/강유전체층/하부전극을 일괄 식각한 경우를 비교한 도면이고, 도 4b는 Ti 마스크층을 제거한 후를 비교한 도면이다.
도 4a 및 도 4b에 도시된 바와 같이, TiO2식각 정지층을 사용하지 않은 종래의 경우는 심한 오버 에치(over etch)가 발생한다.
도 5는 본 발명의 상부전극/강유전체층/하부전극을 일괄 식각한 후의 모습을 보여주는 사진으로서, 도 5에 도시된 바와 같이, 식각 후 잔류물이 형성되지 않았고 전극 Pt의 재증착에 의한 펜스(fence)도 형성되지 않았다.
식각 후, 경사면의 기울기는 약 70도를 보여주고 있는데, 이러한 식각 특성은 고밀도(1기가-비트 이상)의 Fe-RAM용 커패시터를 형성하는데 적용 가능한 건식 식각 공정인 것으로 판단된다.
도 6은 토폴로지 측면에서 단차를 가지고 있는 시료를 상부전극/강유전체층/하부전극을 일괄 식각한 후를 보여주는 사진으로서, 도 6에 도시된 바와 같이, 식각 정지층이 없는 경우, 단차가 낮은 부분의 측벽에 하부전극의 잔류물이 남아 있는 것을 볼 수 있다.
이것은 단차의 크기가 커지면 식각율의 차이도 커진다는 것을 의미하며, 이러한 식각율의 차이는 단차의 골이 깊은 곳에서는 플라즈마 내에 있는 이온의 도달 확률이 낮아지기 때문이다.
또한, 잔류물의 모양이 낟알(granular) 모양인 것은 PZT와 같은 강유전체가 식각될 때, 그레인 바운더리(grain boundary)를 따라 좀 더 빨리 식각이 진행되기 때문인 것으로 판단된다.
이러한 잔류물의 제거는 식각 정지층을 사용할 경우, 충분한 오버 에치가 가능하므로 깨끗하게 제거할 수 있다.
도 7은 건식 식각 공정전, 건식 식각 공정후, 그리고 열처리(annealing)후 일때의 강유전체 P-E 특성을 비교한 그래프이다.
도 7에 도시된 바와 같이, 식각 공정을 거치면 Pr(잔류 분극)값이 작아지고 이력 곡선 자체가 편이하는 것을 알 수 있다.
또한, 이러한 편이 특성은 급속 열처리(rapid thermal annealing) 공정을 통해 회복되는 것을 알 수 있다.
본 발명에 따른 강유전체 커패시터 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 건식 식각 공정시 TiO2식각 정지층을 사용함으로써, 구조적으로 단차의 존재 유무와 상관 없이 용이하게 강유전체 커패시터를 제작할 수 있다.
둘째, 하나의 마스크를 이용하여 일괄적으로 상부전극/강유전체층/하부전극을 식각할 수 있으므로 공정이 간단하다.

Claims (7)

  1. 기판 위에 TiO2식각 정지층, 하부전극, 강유전체층, 상부전극, 마스크층을 순차적으로 형성하는 제 1 단계;
    상기 마스크층을 소정 형상으로 패터닝하는 제 2 단계;
    상기 상부전극, 강유전체층, 하부전극을 한 번에 식각하여 TiO2식각 정지층을 노출시키는 제 3 단계;
    상기 노출된 TiO2식각 정지층 및 마스크층을 제거하는 제 4 단계로 이루어지는 것을 특징으로 하는 강유전체 커패시터 제조방법.
  2. 제 1 항에 있어서, 상기 마스크층은 Ti 인 것을 특징으로 하는 강유전체 커패시터 제조방법.
  3. 제 1 항에 있어서, 상기 TiO2식각 정지층의 두께는 식각될 막의 두께를 고려하여 결정되는 것을 특징으로 하는 강유전체 커패시터 제조방법.
  4. 제 1 항에 있어서, 상기 제 2 단계에서 마스크층 패터닝시, 포토리소그래피 방법을 사용하는 것을 특징으로 하는 강유전체 커패시터 제조방법.
  5. 제 1 항에 있어서, 상기 제 3, 제 4 단계에서 상부전극, 강유전체층, 하부전극, TiO2식각 정지층은 ICP(Inductively Coupled Plasma) 에춰(etcher)로 식각하는 것을 특징으로 하는 강유전체 커패시터 제조방법.
  6. 제 1 항에 있어서, 상기 제 4 단계에서 마스크층 제거시, 상온에서 SC1(H2O2: NH4OH : H2O = 1 : 1 : 5)을 이용하여 제거되는 것을 특징으로 하는 강유전체 커패시터 제조방법.
  7. 제 1 항에 있어서, 상기 제 3 단계에서 상부전극, 강유전체층, 하부전극을 한 번에 식각할 때, Cl2/O2가스 분위기에서 식각하는 것을 특징으로 하는 강유전체 커패시터 제조방법.
KR1019980024418A 1998-06-26 1998-06-26 강유전체 커패시터 제조방법 KR100304875B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980024418A KR100304875B1 (ko) 1998-06-26 1998-06-26 강유전체 커패시터 제조방법
US09/339,211 US6277760B1 (en) 1998-06-26 1999-06-24 Method for fabricating ferroelectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024418A KR100304875B1 (ko) 1998-06-26 1998-06-26 강유전체 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20000003226A true KR20000003226A (ko) 2000-01-15
KR100304875B1 KR100304875B1 (ko) 2001-09-24

Family

ID=19540976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024418A KR100304875B1 (ko) 1998-06-26 1998-06-26 강유전체 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100304875B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454582B1 (ko) * 1999-01-15 2004-10-28 오리온전기 주식회사 저온 동시 소성 세라믹 커패시터 및 그 제조 방법
KR100724624B1 (ko) * 2001-06-30 2007-06-04 주식회사 하이닉스반도체 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100846367B1 (ko) * 2002-06-29 2008-07-15 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
KR20200081150A (ko) * 2018-12-27 2020-07-07 한국광기술원 이산화티타늄 나노튜브를 갖는 태양전지 및 이를 이용한 수소 및 전기 발생장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461506B1 (ko) * 2002-03-09 2004-12-14 한국전자통신연구원 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912776B2 (ja) * 1992-10-29 1999-06-28 松下電子工業株式会社 半導体装置およびその製造方法
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454582B1 (ko) * 1999-01-15 2004-10-28 오리온전기 주식회사 저온 동시 소성 세라믹 커패시터 및 그 제조 방법
KR100724624B1 (ko) * 2001-06-30 2007-06-04 주식회사 하이닉스반도체 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100846367B1 (ko) * 2002-06-29 2008-07-15 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
KR20200081150A (ko) * 2018-12-27 2020-07-07 한국광기술원 이산화티타늄 나노튜브를 갖는 태양전지 및 이를 이용한 수소 및 전기 발생장치

Also Published As

Publication number Publication date
KR100304875B1 (ko) 2001-09-24

Similar Documents

Publication Publication Date Title
US6777305B2 (en) Method for fabricating semiconductor device
KR100374370B1 (ko) 뛰어난 내산화성을 갖는 스택 커패시터
US6054391A (en) Method for etching a platinum layer in a semiconductor device
TW201027626A (en) Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
WO1996027208A1 (en) Method for forming a structure using redeposition
JP2004274056A (ja) 強誘電体メモリキャパシタの形成方法
KR100304875B1 (ko) 강유전체 커패시터 제조방법
US6027860A (en) Method for forming a structure using redeposition of etchable layer
KR100680504B1 (ko) 반도체 소자의 캐패시터의 제조방법
US6387774B1 (en) Methods for forming patterned layers including notched etching masks
US20070284641A1 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
KR100641916B1 (ko) 반도체소자의 저장전극 형성방법
KR100272591B1 (ko) 강유전체 커패시터 제조방법
KR100624926B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100359785B1 (ko) 반도체 소자 및 그 제조방법
KR100875647B1 (ko) 반도체소자의 캐패시터 형성방법
KR100761352B1 (ko) 캐패시터의 제조 방법
KR100413478B1 (ko) 반도체 소자의 커패시터 형성 방법
US6686234B1 (en) Semiconductor device and method for fabricating the same
KR100255660B1 (ko) 이리듐막의 식각 방법
KR100414866B1 (ko) 반도체 소자의 이너 캐패시터 형성방법
JP2006203029A (ja) 半導体装置の製造方法
KR20060000872A (ko) 반도체 메모리장치의 캐패시터 제조방법
JPH10229173A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080618

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee