KR100724624B1 - 강유전체 메모리 소자에서의 캐패시터의 제조방법 - Google Patents

강유전체 메모리 소자에서의 캐패시터의 제조방법 Download PDF

Info

Publication number
KR100724624B1
KR100724624B1 KR1020010038743A KR20010038743A KR100724624B1 KR 100724624 B1 KR100724624 B1 KR 100724624B1 KR 1020010038743 A KR1020010038743 A KR 1020010038743A KR 20010038743 A KR20010038743 A KR 20010038743A KR 100724624 B1 KR100724624 B1 KR 100724624B1
Authority
KR
South Korea
Prior art keywords
hard mask
capacitor
pattern
feram
etching
Prior art date
Application number
KR1020010038743A
Other languages
English (en)
Other versions
KR20030002014A (ko
Inventor
권일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038743A priority Critical patent/KR100724624B1/ko
Publication of KR20030002014A publication Critical patent/KR20030002014A/ko
Application granted granted Critical
Publication of KR100724624B1 publication Critical patent/KR100724624B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 FeRAM의 캐패시터를 제조방법에 있어서, FeRAM의 캐패시터를 제조하는 과정에서 식각배리어로 쓰이는 하드마스크를 얇게 형성함으로써, 강유전체 및 전극물질을 식각할 때 발생하는 비휘발성 부착물이 재부착하는 면적을 줄여, 상하부간의 전기적 단락과 식각형상이 경사지는 것을 막을 수 있으며, 또한 패터닝 후에 하드마스크를 습식식각으로 제거하여, 건식식각에서 발생하는 전기적 충격을 줄일 수 있다. 또한 기존 공정순서와 다르게 동시에 상부전극, 유전체막, 하부전극을 동시에 형성하여 공정을 단순화 시킬 수 있으며, 상부전극의 면적이 증가함으로써 강유전체의 잔류분극을 증가시켜 고집적화에 유리하다.
FeRAM, 플라즈마, 캐패시터, 하드마스크, 습식식각

Description

강유전체 메모리 소자에서의 캐패시터의 제조방법 {CAPACITOR MAKING METHODS OF FERROELECTRIC RANDOM ACCESS MEMORY}
도 1a 내지 도 1d는 종래 기술에 의한 강유전체 캐패시터의 형성 단면도,
도 2a 내지 도 2e는 본 발명에 따른 제1 실시예에 의한 강유전체 캐패시터의 형성 단면도,
도 3a 내지 도 3d는 본 발명에 따른 제2 실시예에 의한 강유전체 캐패시터의 형성 단면도,
*도면의 주요 부분에 대한 부호의 설명
200a, 300a: 하부전극 패턴 210a, 310a : 유전체막 패턴
220a, 320a : 상부전극 패턴
본 발명은 FeRAM(Ferroelectric Random Access Memory)의 캐패시터 제조방법 에 관한 것으로 특히 캐패시터를 패터닝 할 때 하드마스크를 사용하는 캐패시터 제조방법에 관한 것이다.
FeRAM은 강유전체(Ferroelectric Material)의 분극반전과 히스테리시스 (Hysteresis) 특성을 이용한 비휘발성(Nonvolatile) 기억소자의 일종으로서 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 DRAM과 같은 고속, 대용량, 저전력을 가질 수 있는 이상적인 메모리이다. FeRAM 소자의 강유전체 유전물질로는 SrBi2Ta2O9(이하 SBT라 한다), (SrxBi2-y (TaiNbj)2O9-Z)(이하 SBTN라 한다), Pb(ZrxTi1-X)O3(이하 PZT라 한다), SrTiO3(이하 ST라 한다), Bi4-xLaxTi3O12(이하 BLT라 한다)박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
상기 강유전체는 결정이기 때문에 그 박막 성장에는 하부의 재료가 중요하게 된다. 일반적으로 강유전체의 전극 재료로서 많이 사용되는 것은 백금족 금속 또는 그 산화물(이하 백금족 금속이라 함), 예를 들면 Pt, Ir, Ru, RuO2, IrO2 등을 사용한다. 그런데, 상기 백금족 금속은 식각의 어려움이 있는데, 이는 백금족 금속은 매우 단단하고 안정된 내열성(refractory) 금속이기 때문에 다른 화합물과 반응하 기 어렵기 때문이다. 따라서, Ar이나 He 같은 불활성 기체를 반응성기체와 함께 사용하여 플라즈마를 생성한 후, 플라즈마 내에 있는 래디컬, 이온, 전자 등과 같은 반응기(species)를 이용하여 식각하는 건식식각법이 주로 이용된다.
백금족 금속은 상술한 바와 같이 식각의 어려움이 있을 뿐만 아니라, 식각 후에 측벽에 비휘발성 부착물이 감광막을 통해 남게 되어 캐패시터의 형상(profile)이 경사(slope)지게 되며, 비휘발성 부산물이 전도성을 가질 경우에는 캐패시터 상하부 전극간에 단락(short)를 야기시킨다. 따라서, 현재 진행되고 있는 공정은 상하부 전극간의 전기적 단락을 염려하여, 상부전극을 하부전극에 비하여 작은 크기로 형성하는 두 개의 단계로 진행하고 있다.
도 1a 내지 도 1d는 종래 기술에 의한 강유전체 캐패시터 형성 단면도이다.
도 1a는 종래기술에 의한 상부전극 패턴을 위한 감광막 패턴(130) 형성 단면도이다.
먼저 캐패시터의 하부전극 도전층(100), 유전체막(110), 상부전극 도전층(120)을 형성한다. 이 후, 감광막을 도포하고, 상부전극 패턴을 위한 감광막 패턴(130)을 형성한다.
도 1b는 종래기술에 의한 상부전극 패턴(120a) 형성 단면도이다.
상기 감광막 패턴을 배리어로 하여 상기 상부전극 도전층(120)을 건식식각하여 상부전극 패턴(120a)을 형성하고, 감광막 제거(photoresist strip)와 세정(cleaning)공정을 한다.
도 1c는 종래기술에 의한 유전체막 패턴 및 하부전극 패턴 형성을 위한 감광 막 패턴(140) 형성 단면도이다.
도 1d는 종래기술에 의한 유전체막 패턴(110a) 및 하부전극 패턴(100a) 형성 단면도이다.
상기 감광막 패턴(140)을 배리어로 하여 상기 유전체막과 하부전극 도전층을 동시에 건식식각하여 유전체막 패턴(110a) 및 하부전극 패턴(100a)을 형성하고, 감광막 제거(photoresist strip)와 세정(cleaning)공정을 한다.
상술한 종래기술은 상부전극 패턴과 유전체막 패턴 및 하부전극의 패턴의 2단계로 진행하여, 상하부간의 단락을 방지하고자 한 것이다. 하지만 종래기술은 비휘발성의 부산물이 측벽에 재부착되는 것을 근본적으로 막을 수는 없으며, 형상도 경사지게 되는 문제점이 있다. 또한 메모리소자의 상하부간의 간격차이로 인하여 고집적화에 불리한 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 식각 후에 비휘발성 부산물이 재부착하여 경사식각이나 상하부 전극간의 전기적 단락을 유발하는 것을 방지하는 캐패시터 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, FeRAM의 캐패시터의 제조방법에 있어서, 소정공정이 완료된 기판상에 캐패시터의 하부전극 도전층, 유전체막, 상부전극 도전층을 형성하는 단계; 상기 상부전극 도전층을 선택적 식각하여 상부전극 패턴을 형성하는 단계; 상기 상부전극 패턴을 포함하여 기판 전면에 하드마스크를 형성하는 단계, 상기 하드마스크를 선택적 식각하여 하드마스크 패턴을 형성하는 단계; 상기 하드마스크패턴을 배리어로 하여 상기 유전체막 및 하부전극 도전층을 연속으로 선택적 식각하여 유전체막 패턴 및 하부전극 패턴을 형성하는 단계; 및 상기 하드마스크 패턴을 습식식각으로 제거하는 단계를 포함한다.
삭제
본 발명은 강유전체 캐패시터 제조방법에 있어서, 강유전체와 전극물질과의 고선택비를 가질 수 있는 하드마스크로서 TiN, Ti, TiO2, TiAlN, TiSiN 등의 Ti 계열, Ta2O5, TaN 등의 Ta 계열 또는 폴리실리콘을 사용한다. 하드마스크를 사용하는이유는 종래 기술이 가지는 문제점은 근본적으로는 식각 배리어의 높이가 낮으면 해결할 수 있기 때문이다. 즉, 비휘발성 부산물의 잔존 문제는 비휘발성 부산물이 증착될 수 있는 면적을 줄이면 해결될 수 있으며, 식각 후에 식각형상이 경사지는 현상도 비휘발성 부산물의 증착량과 밀접한 관련을 가지고 있다. 따라서 본 발명은 하드마스크를 이용하여 식각 배리어의 높이를 줄이는 것이다.
본 발명은 패터닝 하고 잔존하는 하드마스크 패턴은 하부의 산화막에 대하여 10:1 정도의 고선택비를 가지는 HNO3에 0.1％ 내지 10％의 HF를 첨가한 습식용액, H2O2에 0.1％ 내지 10％의 NH3OH를 첨가한 습식용액, 또는 NH4OH에 0.1％ 내지 10％의 NH4F를 첨가한 습식용액을 사용하여 제거한다. 하드마스크 패턴을 건식식각에 의하여 제거시에는 전기적인 충격이 유전체막에 줄 수 있다. 이를 개선하기 위하여 습식용액에 의하여 하드마스크 패턴을 제거한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 강유전체 캐패시터의 형상 및 그 제조공정을 보여주기 위한 제1 실시 예시도이다.
도 2a는 본 발명에 따른 상부전극 패턴 배리어를 위한 감광막 패턴(230) 형성 단면도이다.
먼저 캐패시터의 하부전극 도전층(200), 유전체막(210), 상부전극 도전층(220)을 형성한다. 이 후, 감광막을 도포하고, 상부전극 패턴을 위한 감광막 패턴(230)을 형성한다.
도 2b는 본 발명에 따른 상부전극 패턴(220a) 형성 단면도이다.
상기 감광막 패턴(230)을 배리어로 하여 상기 상부전극 도전층(220)을 건식식각하여 상부전극 패턴(220a)을 형성하고, 감광막 제거(photoresist strip)와 세정(cleaning)공정을 한다.
도 2c는 본 발명에 따른 하드마스크(240)를 증착하고, 하드마스크 패턴을 위한 감광막 패턴(250) 형성 단면도이다.
하드마스크로(240)는 TiN, Ti, TiO2, TiAlN, TiSiN 등의 Ti 계열, Ta2O5, TaN 등의 Ta 계열 또는 폴리실리콘을 사용한다. 하드마스크의 두께는 1500Å 이하로 얇게 형성한다. 얇은 하드마스크는 비휘발성 부산물의 측벽 부착도 막게 되며, 식각 후에 제거하기도 용이하다.
도 2d는 본 발명에 따른 유전체막 및 하부전극 도전층의 형성 배리어를 위한 하드마스크 패턴(240a) 형성 단면도이다.
도 2e는 본 발명에 따른 유전체막 패턴(210a) 및 하부전극 패턴(200a) 형성 단면도이다.
상기 하드마스크 패턴(240a)을 식각 배리어로 상기 유전체막 및 하부전극 도전층을 연속적으로 식각한다.
식각가스로는 O2 플라즈마에 Ar, HBr, Cl2, BCl3 등의 할로겐 족의 가스를 첨가한다. 바람직하게는 첨가하는 할로겐족 가스와 산소의 비는 할로겐 가스/(할로겐 가스＋산소 가스)가 0.5 이하로 한다.
특히 하부전극 도전층이 Pt, Ir, IrOx를 사용할 경우에는 첨가되는 식각가스 는 할로겐족 중에서도 가장 좋은 식각형상 및 50:1 이상의 식각선택비를 보여주는 HBr을 사용한다.
유전체막 및 하부전극 도전층을 식각하고 잔존하는 하드마스크는 하부의 산화막에 대하여 10:1 정도의 고선택비를 가지는 HNO3에 0.1％ 내지 10％의 HF를 첨가한 습식용액, H2O2에 0.1％ 내지 10％의 NH3OH를 첨가한 습식용액, 또는 NH4OH에 0.1％ 내지 10％의 NH4F를 첨가한 습식용액을 사용하여 제거한다. 하드마스크를 건식식각에 의하여 제거시에는 전기적인 충격이 유전체막에 줄 수 있다. 이를 개선하기 위하여 습식용액에 의하여 하드마스크를 제거한다.
도 3a 내지 도 3d는 본 발명에 따른 강유전체 캐패시터의 형상 및 그 제조공정을 보여주기 위한 제2 실시 예시도이다.
도 3a는 본 발명에 따른 하드마스크 패터닝을 위한 감광막 패턴 형성 단면도이다.
먼저 캐패시터의 하부전극 도전층(300), 유전체막(310), 상부전극 도전층(320)을 형성한다. 다음으로 하드마스크(330)를 기판 전면에 증착하고, 감광막 패턴(340)을 형성한다.
도 3b는 본 발명에 따른 하드마스크 패턴(330a) 형성 단면도이다.
상기 감광막 패턴(340)을 배리어로 하여 하드마스크를 식각하여 하드마스크 패턴(330a)을 형성한다. 식각조건은 CCP(Capacitively Coupled Plasma) 플라즈마 방식의 소오스인 경우에는 소오스 전력은 700W 이상의 높게 사용한다. 압력은 5mTorr 이하로 낮게 사용한다.
식각가스는 순수한 염소에 소량의 Ar 가스를 첨가한다.
도 3c는 본 발명에 따른 상부전극 패턴(320a), 유전체막 패턴(310a), 하부전극 패턴(300a) 형성 단면도이다.
상기 하드마스크 패턴(330a)을 배리어로 하여, 상부전극 도전층, 유전체막, 하부전극 도전층을 연속적으로 식각한다.
도 3d는 본 발명에 따른 상기 하드마스크 패턴(330a) 제거 단면도이다.
상기 하드마스크 패턴은 하부의 산화막에 대하여 10:1 정도의 고선택비를 가지는 HNO3에 0.1％ 내지 10％의 HF를 첨가한 습식용액, H2O2에 0.1％ 내지 10％의 NH3OH를 첨가한 습식용액, 또는 NH4OH에 0.1％ 내지 10％의 NH4F를 첨가한 습식용액을 사용하여 제거한다.
제2 실시예에서는 상부전극 도전층, 유전체막, 하부전극 도전층을 연속적으로 식각함으로써, 공정이 단순하며, 뿐만아니라 상부전극의 면적이 증가하여, 강유전체 캐패시터의 잔류분극(remnant polarization)이 증가하는 장점이 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어진 본 발명은, FeRAM의 캐패시터를 제조하는 과정에서 식각배리어로 쓰이는 하드마스크를 얇게 형성함으로써, 강유전체 및 전극물질을 식각할 때 발생하는 비휘발성 부착물이 재부착하는 면적을 줄여, 상하부간의 전기적 단락과 식각형상이 경사지는 것을 막을 수 있는 효과가 있다.
또한 패터닝 후에 하드마스크를 습식식각으로 제거하여, 건식식각에서 발생하는 전기적 충격을 줄일 수 있는 효과가 있다.
또한 기존 공정순서와 다르게 동시에 상부전극, 유전체막, 하부전극을 동시에 형성하여 공정을 단순화 시킬 수 있으며, 상부전극의 면적이 증가함으로써 강유전체의 잔류분극을 증가시켜 고집적화에 유리한 효과가 있다.

Claims (12)

  1. FeRAM의 캐패시터의 제조방법에 있어서,
    소정공정이 완료된 기판 상에 캐패시터의 하부전극 도전층, 유전체막, 상부전극 도전층을 형성하는 단계;
    상기 상부전극 도전층을 선택적 식각하여 상부전극 패턴을 형성하는 단계;
    상기 상부전극 패턴을 포함하여 기판 전면에 하드마스크를 형성하는 단계;
    상기 하드마스크를 선택적 식각하여 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크패턴을 배리어로 하여 상기 유전체막 및 하부전극 도전층을 연속으로 선택적 식각하여 유전체막 패턴 및 하부전극 패턴을 형성하는 단계; 및
    상기 하드마스크 패턴을 습식식각으로 제거하는 단계
    를 포함하는 FeRAM의 캐패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 상부전극 도전층 및 하부전극 도전층은 Pt, Ir, Ru, RuO2, IrO2 중에서 선택된 하나의 물질을 사용하여 형성된 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  3. 제 1 항에 있어서,
    상기 유전체막은 SBT, SBTN, PZT, BLT 중에서 선택된 하나의 물질을 사용하여 형성된 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  4. 제 1 항에 있어서,
    상기 하드마스크는 TiN, Ti, TiO2, TiAlN, TiSiN 의 Ti 계열, Ta2O5, TaN의 Ta 계열 또는 폴리실리콘 중에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  5. 제 1 항에 있어서,
    상기 유전체막 및 하부전극 도전층을 연속 식각시, 식각가스는 O2 플라즈마에 Ar, HBr, Cl2, BCl3 의 할로겐 족의 가스를 첨가하는 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  6. 제 1 항에 있어서,
    상기 하드마스크 패턴을 습식식각으로 제거시, HNO3에 0.1％ 내지 10％의 HF를 첨가한 습식용액, H2O2에 0.1％ 내지 10％의 NH3OH를 첨가한 습식용액, 또는 NH4OH에 0.1％ 내지 10％의 NH4F를 첨가한 습식용액 중에서 선택된 습식용액을 사용하는 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020010038743A 2001-06-30 2001-06-30 강유전체 메모리 소자에서의 캐패시터의 제조방법 KR100724624B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038743A KR100724624B1 (ko) 2001-06-30 2001-06-30 강유전체 메모리 소자에서의 캐패시터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038743A KR100724624B1 (ko) 2001-06-30 2001-06-30 강유전체 메모리 소자에서의 캐패시터의 제조방법

Publications (2)

Publication Number Publication Date
KR20030002014A KR20030002014A (ko) 2003-01-08
KR100724624B1 true KR100724624B1 (ko) 2007-06-04

Family

ID=27712662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038743A KR100724624B1 (ko) 2001-06-30 2001-06-30 강유전체 메모리 소자에서의 캐패시터의 제조방법

Country Status (1)

Country Link
KR (1) KR100724624B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941876B1 (ko) * 2003-06-25 2010-02-11 매그나칩 반도체 유한회사 아날로그 반도체 소자의 캐패시터 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003226A (ko) * 1998-06-26 2000-01-15 구자홍 강유전체 커패시터 제조방법
KR20010002022A (ko) * 1999-06-10 2001-01-05 구자홍 강유전체 메모리 제조방법
KR20010037840A (ko) * 1999-10-20 2001-05-15 윤종용 스페이서를 이용한 자기정렬 방식의 강유전체 커패시터 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003226A (ko) * 1998-06-26 2000-01-15 구자홍 강유전체 커패시터 제조방법
KR20010002022A (ko) * 1999-06-10 2001-01-05 구자홍 강유전체 메모리 제조방법
KR20010037840A (ko) * 1999-10-20 2001-05-15 윤종용 스페이서를 이용한 자기정렬 방식의 강유전체 커패시터 제조방법

Also Published As

Publication number Publication date
KR20030002014A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
US6955992B2 (en) One mask PT/PCMO/PT stack etching process for RRAM applications
US7169637B2 (en) One mask Pt/PCMO/Pt stack etching process for RRAM applications
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
KR20020093049A (ko) 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법
US6054391A (en) Method for etching a platinum layer in a semiconductor device
KR19980702594A (ko) 재피착을 사용하는 구조를 형성하는 방법
JP2000138349A (ja) 半導体記憶装置の製造方法
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
US7228865B2 (en) FRAM capacitor stack clean
JP2000196031A (ja) キャパシタ及びその製造方法
JP2003059906A (ja) エッチング方法およびキャパシタを形成する方法
KR100724624B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
KR100338808B1 (ko) 이리듐(Ｉｒ) 전극의 건식 식각방법
KR100224730B1 (ko) 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
JP2000349253A (ja) 強誘電体キャパシタ構造体の乾式蝕刻方法
JP2005108876A (ja) 半導体装置及びその製造方法
JP2006060203A (ja) ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
JP2000196032A (ja) キャパシタの製造方法及びキャパシタ
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
KR20020014229A (ko) 백금 전극을 구비하는 캐패시터 형성 방법
KR100979231B1 (ko) 강유전성램 소자의 제조방법
KR20010004293A (ko) 상하부 전극간 단락을 방지할 수 있는 강유전체 캐패시터 형성방법
KR20020009696A (ko) 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee