JP2000349253A - 強誘電体キャパシタ構造体の乾式蝕刻方法 - Google Patents
強誘電体キャパシタ構造体の乾式蝕刻方法Info
- Publication number
- JP2000349253A JP2000349253A JP2000130442A JP2000130442A JP2000349253A JP 2000349253 A JP2000349253 A JP 2000349253A JP 2000130442 A JP2000130442 A JP 2000130442A JP 2000130442 A JP2000130442 A JP 2000130442A JP 2000349253 A JP2000349253 A JP 2000349253A
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- ferroelectric
- etching
- pzt
- sbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F17/00—Coin-freed apparatus for hiring articles; Coin-freed facilities or services
- G07F17/0014—Coin-freed apparatus for hiring articles; Coin-freed facilities or services for vending, access and use of specific services not covered anywhere else in G07F17/00
- G07F17/0021—Access to services on a time-basis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q30/00—Commerce
- G06Q30/06—Buying, selling or leasing transactions
- G06Q30/0645—Rental transactions; Leasing transactions
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F9/00—Details other than those peculiar to special kinds or types of apparatus
- G07F9/02—Devices for alarm or indication, e.g. when empty; Advertising arrangements in coin-freed apparatus
- G07F9/023—Arrangements for display, data presentation or advertising
Abstract
(57)【要約】 （修正有）
【課題】 強誘電体キャパシタ構造体を形成する際の蝕
刻残留物の再蒸着のない乾式蝕刻方法を提供する。 【解決手段】 シリコン基板１００上に強誘電体ＰＺＴ
層１１０、貴金属電極１２０を積層した構造上にTiO2ハ
ードマスク１３０を成膜し、レジスト１４０でパターニ
ングしてハードマスク１３１を形成する。これをマスク
としてＣ１２／０２／Ａｒの混合ガスを用いて順次電極
１２１、ＰＺＴ１１１を残して乾式蝕刻することにより
基板１００に対してほゞ垂直にきり立ったセルサイズを
小型化した強誘電体キャパシタ構造体を形成し得る
刻残留物の再蒸着のない乾式蝕刻方法を提供する。 【解決手段】 シリコン基板１００上に強誘電体ＰＺＴ
層１１０、貴金属電極１２０を積層した構造上にTiO2ハ
ードマスク１３０を成膜し、レジスト１４０でパターニ
ングしてハードマスク１３１を形成する。これをマスク
としてＣ１２／０２／Ａｒの混合ガスを用いて順次電極
１２１、ＰＺＴ１１１を残して乾式蝕刻することにより
基板１００に対してほゞ垂直にきり立ったセルサイズを
小型化した強誘電体キャパシタ構造体を形成し得る
Description
【０００１】
【発明の属する技術分野】本発明は強誘電体メモリのよ
うな強誘電体を用いた各種素子に備えられた強誘電体キ
ャパシタ構造体の乾式蝕刻方法に関する。
うな強誘電体を用いた各種素子に備えられた強誘電体キ
ャパシタ構造体の乾式蝕刻方法に関する。
【０００２】
【従来の技術】従来の不揮発性強誘電体メモリ（ＦｅＲ
ＡＭ）素子は、キャパシタとトランジスタとを含み、そ
のキャパシタは強誘電体物質を用いた強誘電体キャパシ
タで構成されている。前記強誘電体キャパシタは、図１
（Ａ）、（Ｂ）に示すように、強誘電体薄膜の両側対向
面の各々に電極を配したＭＦＭ（Ｍｅｔａｌ／Ｆｅｒｒ
ｏｅｌｅｃｔｒｉｃ／Ｍｅｔａｌ）構造よりなる。
ＡＭ）素子は、キャパシタとトランジスタとを含み、そ
のキャパシタは強誘電体物質を用いた強誘電体キャパシ
タで構成されている。前記強誘電体キャパシタは、図１
（Ａ）、（Ｂ）に示すように、強誘電体薄膜の両側対向
面の各々に電極を配したＭＦＭ（Ｍｅｔａｌ／Ｆｅｒｒ
ｏｅｌｅｃｔｒｉｃ／Ｍｅｔａｌ）構造よりなる。
【０００３】このときに用いられる電極は、主に、貴金
属の白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム
（Ｉｒ）等の金属とこれらの金属の酸化物との各種組み
合わせからなるもの、または前記金属の中から選択され
た少なくとも１つのもので構成される。このような強誘
電体キャパシタを製造するにあたって、強誘電体薄膜と
電極とを適切な形状に蝕刻することが必要である。その
際、所要の強誘電体キャパシタの構造に応じて電極と強
誘電体とを１つのマスクで同時に蝕刻する場合と、電極
と強誘電体とを２つのマスクで各々別々に蝕刻する場合
がある。
属の白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム
（Ｉｒ）等の金属とこれらの金属の酸化物との各種組み
合わせからなるもの、または前記金属の中から選択され
た少なくとも１つのもので構成される。このような強誘
電体キャパシタを製造するにあたって、強誘電体薄膜と
電極とを適切な形状に蝕刻することが必要である。その
際、所要の強誘電体キャパシタの構造に応じて電極と強
誘電体とを１つのマスクで同時に蝕刻する場合と、電極
と強誘電体とを２つのマスクで各々別々に蝕刻する場合
がある。
【０００４】また、前記強誘電体をゲート絶縁層に使用
することによって前記ＭＦＭ構造の強誘電体キャパシタ
無しでメモリ素子を構成する単一トランジスタメモリ素
子を有する不揮発性強誘電体メモリ（ＦｅＲＡＭ）素子
として、ＭＦＳ ＦＥＴ｛Ｍｅｔａｌ／Ｆｅｒｒｏｅｌ
ｅｃｔｒｉｃ／Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅ
ｃｔ Ｔｒａｎｓｉｓｔｏｒ（金属／強誘電体／シリコ
ン 電界効果型強誘電体素子）｝（図略）や、図２
（Ａ）及び図２（Ｂ）に示されるような強誘電体とシリ
コンとの反応を制御するための絶縁体を使用するＭＦＩ
Ｓ ＦＥＴ｛Ｍｅｔａｌ／Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
／Ｉｎｓｕｌａｔｏｒ／Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（金属／強誘電体
／絶縁体／シリコン 電界効果型強誘電体素子）｝があ
る。
することによって前記ＭＦＭ構造の強誘電体キャパシタ
無しでメモリ素子を構成する単一トランジスタメモリ素
子を有する不揮発性強誘電体メモリ（ＦｅＲＡＭ）素子
として、ＭＦＳ ＦＥＴ｛Ｍｅｔａｌ／Ｆｅｒｒｏｅｌ
ｅｃｔｒｉｃ／Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅ
ｃｔ Ｔｒａｎｓｉｓｔｏｒ（金属／強誘電体／シリコ
ン 電界効果型強誘電体素子）｝（図略）や、図２
（Ａ）及び図２（Ｂ）に示されるような強誘電体とシリ
コンとの反応を制御するための絶縁体を使用するＭＦＩ
Ｓ ＦＥＴ｛Ｍｅｔａｌ／Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
／Ｉｎｓｕｌａｔｏｒ／Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（金属／強誘電体
／絶縁体／シリコン 電界効果型強誘電体素子）｝があ
る。
【０００５】このようなＭＦＳ ＦＥＴやＭＦＩＳ Ｆ
ＥＴのゲート電極を所望の形状に形成する場合には、そ
れぞれ、ゲート電極（Ｐｔ）と強誘電体薄膜｛ＰＺＴ：
Ｐｂ（ＺｒxＴｉ1-x）Ｏ3｝、前記両者と絶縁体薄膜
（ＴｉＯ2）に対して１つのマスクを使用して同時に蝕
刻し、前記ゲート電極と強誘電体薄膜等の蝕刻された側
面（以下、「蝕刻側面」という。）が基板に対してなす
角度（以下、「角度」という。）をなるべく９０°程度
に形成して適切なパターン形状とするべきである。
ＥＴのゲート電極を所望の形状に形成する場合には、そ
れぞれ、ゲート電極（Ｐｔ）と強誘電体薄膜｛ＰＺＴ：
Ｐｂ（ＺｒxＴｉ1-x）Ｏ3｝、前記両者と絶縁体薄膜
（ＴｉＯ2）に対して１つのマスクを使用して同時に蝕
刻し、前記ゲート電極と強誘電体薄膜等の蝕刻された側
面（以下、「蝕刻側面」という。）が基板に対してなす
角度（以下、「角度」という。）をなるべく９０°程度
に形成して適切なパターン形状とするべきである。
【０００６】しかしながら、図１（Ａ）、（Ｂ）に示す
ＭＦＭ構造の強誘電体キャパシタや、ＭＦＳ ＦＥＴま
たは図２（Ａ）、（Ｂ）に示すＭＦＩＳ ＦＥＴのゲー
ト電極を形成する際に、それらの電極と強誘電体等を１
つのマスクで同時に蝕刻することによって前記貴金属等
を適切なパターン形状とすることは難しい。
ＭＦＭ構造の強誘電体キャパシタや、ＭＦＳ ＦＥＴま
たは図２（Ａ）、（Ｂ）に示すＭＦＩＳ ＦＥＴのゲー
ト電極を形成する際に、それらの電極と強誘電体等を１
つのマスクで同時に蝕刻することによって前記貴金属等
を適切なパターン形状とすることは難しい。
【０００７】即ち、図１（Ａ）、図２（Ａ）に示される
ように、前記電極の蝕刻側面に、蝕刻によって発生した
蝕刻残留物が再蒸着した層（以下、「再蒸着」とい
う。）１、１０が発生し易く、それに伴って、電極の蝕
刻側面の輪郭（ｐｒｏｆｉｌｅ）も図１（Ｂ）及び図２
（Ｂ）に示されるように基板と蝕刻側面との傾斜角度
（以下、「蝕刻傾斜角度」という。）が４５°以下とな
り、電極の下部に位置する強誘電体薄膜または強誘電体
薄膜と絶縁体薄膜の蝕刻側面の輪郭も蝕刻傾斜角度が４
５°以下に劣化されてマスクよりも蝕刻されたパターン
の方が大きくなる。このような従来の蝕刻法を詳しく説
明すれば次の通りである。
ように、前記電極の蝕刻側面に、蝕刻によって発生した
蝕刻残留物が再蒸着した層（以下、「再蒸着」とい
う。）１、１０が発生し易く、それに伴って、電極の蝕
刻側面の輪郭（ｐｒｏｆｉｌｅ）も図１（Ｂ）及び図２
（Ｂ）に示されるように基板と蝕刻側面との傾斜角度
（以下、「蝕刻傾斜角度」という。）が４５°以下とな
り、電極の下部に位置する強誘電体薄膜または強誘電体
薄膜と絶縁体薄膜の蝕刻側面の輪郭も蝕刻傾斜角度が４
５°以下に劣化されてマスクよりも蝕刻されたパターン
の方が大きくなる。このような従来の蝕刻法を詳しく説
明すれば次の通りである。
【０００８】前記強誘電体キャパシタを構成する電極を
パターン化して形成するために、一般に乾式蝕刻法が使
われるが、Ｐｔ、Ｒｕ、Ｉｒなどの金属からなる電極は
反応性が非常に小さいため蝕刻ガスとの化学反応による
蝕刻を充分に行うことが難しい。従って、Ｐｔ、Ｉｒ、
Ｒｕなどからなる電極の蝕刻時には、蝕刻率を増加させ
て蝕刻残留物を抑制させたり、その蝕刻残留物の量を減
らしてその再蒸着を防いだりするために、比較的反応性
の強い塩素ガスを過剰な量で使用することになる。通
常、かかる場合に用いられるフォトレジストマスクはこ
の塩素ガスの攻撃を受けて侵食され易い。特に、フォト
レジストマスクは上面のみならず側面にも塩素ガスの攻
撃を受け易いため、フォトレジストマスク側面の傾斜角
度が所望の９０°からそれ以下に減少し、大部分のフォ
トレジストマスクが所期のパターン形状を失い、パター
ンの大きさが垂直方向のみならず水平方向にも縮まる。
その結果、パターンの蝕刻傾斜角度は４５°を超えない
ものとなり易い。
パターン化して形成するために、一般に乾式蝕刻法が使
われるが、Ｐｔ、Ｒｕ、Ｉｒなどの金属からなる電極は
反応性が非常に小さいため蝕刻ガスとの化学反応による
蝕刻を充分に行うことが難しい。従って、Ｐｔ、Ｉｒ、
Ｒｕなどからなる電極の蝕刻時には、蝕刻率を増加させ
て蝕刻残留物を抑制させたり、その蝕刻残留物の量を減
らしてその再蒸着を防いだりするために、比較的反応性
の強い塩素ガスを過剰な量で使用することになる。通
常、かかる場合に用いられるフォトレジストマスクはこ
の塩素ガスの攻撃を受けて侵食され易い。特に、フォト
レジストマスクは上面のみならず側面にも塩素ガスの攻
撃を受け易いため、フォトレジストマスク側面の傾斜角
度が所望の９０°からそれ以下に減少し、大部分のフォ
トレジストマスクが所期のパターン形状を失い、パター
ンの大きさが垂直方向のみならず水平方向にも縮まる。
その結果、パターンの蝕刻傾斜角度は４５°を超えない
ものとなり易い。
【０００９】もし、このようにして蝕刻された電極の蝕
刻傾斜角度で電極の下部の強誘電体（ＰＺＴ等）薄膜を
パターニングするならば蝕刻される強誘電体の蝕刻傾斜
角度も、４５°以下に形成されてしまうこととなる。図
３（Ａ）及び図３（Ｂ）は既存のフォトレジストを用い
た従来の蝕刻法によって形成された１例のＰｔ／ＰＺＴ
スタック構造の断面を示すＳＥＭ（走査型電子顕微鏡）
写真である。
刻傾斜角度で電極の下部の強誘電体（ＰＺＴ等）薄膜を
パターニングするならば蝕刻される強誘電体の蝕刻傾斜
角度も、４５°以下に形成されてしまうこととなる。図
３（Ａ）及び図３（Ｂ）は既存のフォトレジストを用い
た従来の蝕刻法によって形成された１例のＰｔ／ＰＺＴ
スタック構造の断面を示すＳＥＭ（走査型電子顕微鏡）
写真である。
【００１０】図３（Ａ）、図３（Ｂ）に示されるよう
に、従来の蝕刻法によって形成された１例のＰｔ／ＰＺ
Ｔスタック構造では、電極と強誘電体の蝕刻傾斜角度は
４５°より小さくなっていることが分かる。このような
従来の蝕刻法によれば、電極と強誘電体薄膜の厚さに応
じてパターンのサイズが大きくなり、その結果として単
位セルのサイズも設計したものに比べて大きくなる。ま
た、それに伴って電極の大きさも変化するため、実際に
パターンを形成（蝕刻）した後の強誘電体キャパシタの
電荷量と設計段階での電極の大きさによる電荷量との間
に差が生じ、製造された強誘電体キャパシタ構造体では
所望の性能が得られなくなるという問題点が引き起こさ
れる。
に、従来の蝕刻法によって形成された１例のＰｔ／ＰＺ
Ｔスタック構造では、電極と強誘電体の蝕刻傾斜角度は
４５°より小さくなっていることが分かる。このような
従来の蝕刻法によれば、電極と強誘電体薄膜の厚さに応
じてパターンのサイズが大きくなり、その結果として単
位セルのサイズも設計したものに比べて大きくなる。ま
た、それに伴って電極の大きさも変化するため、実際に
パターンを形成（蝕刻）した後の強誘電体キャパシタの
電荷量と設計段階での電極の大きさによる電荷量との間
に差が生じ、製造された強誘電体キャパシタ構造体では
所望の性能が得られなくなるという問題点が引き起こさ
れる。
【００１１】
【発明が解決しようとする課題】本発明は前記問題点を
改善するために創案されたものであって、ハードマスク
と、適切な混合ガスで構成される蝕刻ガスとを使用する
ことによって蝕刻残留物を減らしてその再蒸着を防ぎ、
電極及び電極下部の強誘電体薄膜等の蝕刻された側面が
基板となす傾斜角度を適切に増加させる強誘電体キャパ
シタ構造体の乾式蝕刻方法を提供することを目的とす
る。
改善するために創案されたものであって、ハードマスク
と、適切な混合ガスで構成される蝕刻ガスとを使用する
ことによって蝕刻残留物を減らしてその再蒸着を防ぎ、
電極及び電極下部の強誘電体薄膜等の蝕刻された側面が
基板となす傾斜角度を適切に増加させる強誘電体キャパ
シタ構造体の乾式蝕刻方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に本発明の第１の態様は、強誘電体層を介在してその両
側の対向面に各々電極を具備してなる強誘電体キャパシ
タ構造体の乾式蝕刻方法において、（ａ）前記強誘電体
キャパシタ構造体上にハードマスクを形成する段階と、
（ｂ）前記ハードマスクを用いてＣｌ2／Ｏ2／Ａｒの混
合ガスで前記ハードマスク下部の電極及び強誘電体層を
順次に蝕刻する段階とで構成した。
に本発明の第１の態様は、強誘電体層を介在してその両
側の対向面に各々電極を具備してなる強誘電体キャパシ
タ構造体の乾式蝕刻方法において、（ａ）前記強誘電体
キャパシタ構造体上にハードマスクを形成する段階と、
（ｂ）前記ハードマスクを用いてＣｌ2／Ｏ2／Ａｒの混
合ガスで前記ハードマスク下部の電極及び強誘電体層を
順次に蝕刻する段階とで構成した。
【００１３】また、本発明の第２の態様は、前記第１の
態様において、前記電極はＰｔ、Ｉｒ、Ｒｕ、Ｒｈのう
ちの少なくとも何れか１つの物質よりなるように構成し
た。
態様において、前記電極はＰｔ、Ｉｒ、Ｒｕ、Ｒｈのう
ちの少なくとも何れか１つの物質よりなるように構成し
た。
【００１４】また、本発明の第３の態様は、前記第１ま
たは第２の態様において、前記電極はＰｔ／ＩｒＯ2、
Ｐｔ／ＲｕＯ2、Ｐｔ／ＬＳＣＯ、Ｉｒ／ＩｒＯ2、Ｉｒ
／ＲｕＯ2、Ｉｒ／ＬＳＣＯ、Ｒｕ／ＩｒＯ2、Ｒｕ／Ｒ
ｕＯ2、Ｒｕ／ＬＳＣＯのうちの何れか１つの積層構造
を構成するのが好ましい。なお、前記ＬＳＣＯは、（Ｌ
ａxＳｒ1-x）ＣｏＯ3を表す。
たは第２の態様において、前記電極はＰｔ／ＩｒＯ2、
Ｐｔ／ＲｕＯ2、Ｐｔ／ＬＳＣＯ、Ｉｒ／ＩｒＯ2、Ｉｒ
／ＲｕＯ2、Ｉｒ／ＬＳＣＯ、Ｒｕ／ＩｒＯ2、Ｒｕ／Ｒ
ｕＯ2、Ｒｕ／ＬＳＣＯのうちの何れか１つの積層構造
を構成するのが好ましい。なお、前記ＬＳＣＯは、（Ｌ
ａxＳｒ1-x）ＣｏＯ3を表す。
【００１５】また、本発明の第４の態様は、前記第１の
態様において、前記強誘電体層はＰｂ（ＺｒxＴｉ1-x）
Ｏ3（以下、ＰＺＴと称する。）、（ＰｂxＬａ1-x）
（ＺｒyＴｉ1-y）Ｏ3（以下、ＰＬＺＴと称する。）、
ＳｒＢｉ2Ｔａ2Ｏ9（以下、ＳＢＴと称する。）、Ｓｒ
Ｂｉ2（ＴａxＮｂ2-x）Ｏ9（以下、ＳＢＮＴと称す
る。）のうちの何れか１つの物質で形成すると都合がよ
い。
態様において、前記強誘電体層はＰｂ（ＺｒxＴｉ1-x）
Ｏ3（以下、ＰＺＴと称する。）、（ＰｂxＬａ1-x）
（ＺｒyＴｉ1-y）Ｏ3（以下、ＰＬＺＴと称する。）、
ＳｒＢｉ2Ｔａ2Ｏ9（以下、ＳＢＴと称する。）、Ｓｒ
Ｂｉ2（ＴａxＮｂ2-x）Ｏ9（以下、ＳＢＮＴと称す
る。）のうちの何れか１つの物質で形成すると都合がよ
い。
【００１６】さらに、本発明の第５の態様は、前記第１
乃至第４の態様において、前記電極/強誘電体層の構造
はＰｔ／ＰＺＴ、Ｉｒ／ＰＺＴ、Ｒｕ／ＰＺＴ、Ｐｔ／
ＩｒＯ2／ＰＺＴ、Ｉｒ／ＩｒＯ2／ＰＺＴ、Ｒｕ／Ｒｕ
Ｏ2／ＰＺＴ、Ｉｒ／ＲｕＯ2／ＰＺＴ、Ｐｔ／ＲｕＯ2
／ＰＺＴ、Ｐｔ／ＳＢＴ、Ｉｒ／ＳＢＴ、Ｒｕ／ＳＢ
Ｔ、Ｐｔ／ＩｒＯ2／ＳＢＴ、Ｉｒ／ＩｒＯ2／ＳＢＴ、
Ｒｕ／ＩｒＯ2／ＳＢＴ、Ｐｔ／ＲｕＯ2／ＳＢＴ、Ｒｕ
／ＲｕＯ2／ＳＢＴ、Ｉｒ／ＲｕＯ2／ＳＢＴのうちの何
れか１つの積層構造よりなることが望ましい。
乃至第４の態様において、前記電極/強誘電体層の構造
はＰｔ／ＰＺＴ、Ｉｒ／ＰＺＴ、Ｒｕ／ＰＺＴ、Ｐｔ／
ＩｒＯ2／ＰＺＴ、Ｉｒ／ＩｒＯ2／ＰＺＴ、Ｒｕ／Ｒｕ
Ｏ2／ＰＺＴ、Ｉｒ／ＲｕＯ2／ＰＺＴ、Ｐｔ／ＲｕＯ2
／ＰＺＴ、Ｐｔ／ＳＢＴ、Ｉｒ／ＳＢＴ、Ｒｕ／ＳＢ
Ｔ、Ｐｔ／ＩｒＯ2／ＳＢＴ、Ｉｒ／ＩｒＯ2／ＳＢＴ、
Ｒｕ／ＩｒＯ2／ＳＢＴ、Ｐｔ／ＲｕＯ2／ＳＢＴ、Ｒｕ
／ＲｕＯ2／ＳＢＴ、Ｉｒ／ＲｕＯ2／ＳＢＴのうちの何
れか１つの積層構造よりなることが望ましい。
【００１７】また、本発明の第６の態様は、前記第１の
態様において、前記（ａ）段階は、（ａ−１）前記ハー
ドマスク物質をリアクティブスパッタリング法、スパッ
タリング法、スピンコーティング法及び化学気相蒸着法
のうちの何れか１つの方法で前記強誘電体構造体上に蒸
着させるサブ段階と、（ａ−２）前記ハードマスク物質
蒸着層上にフォトレジストマスクを形成するサブ段階
と、（ａ−３）前記ハードマスク物質蒸着層を蝕刻して
前記ハードマスクを形成するサブ段階と、（ａ−４）前
記ハードマスク上に残っている前記フォトレジストマス
クを取り除くサブ段階とを含むことが好ましい。
態様において、前記（ａ）段階は、（ａ−１）前記ハー
ドマスク物質をリアクティブスパッタリング法、スパッ
タリング法、スピンコーティング法及び化学気相蒸着法
のうちの何れか１つの方法で前記強誘電体構造体上に蒸
着させるサブ段階と、（ａ−２）前記ハードマスク物質
蒸着層上にフォトレジストマスクを形成するサブ段階
と、（ａ−３）前記ハードマスク物質蒸着層を蝕刻して
前記ハードマスクを形成するサブ段階と、（ａ−４）前
記ハードマスク上に残っている前記フォトレジストマス
クを取り除くサブ段階とを含むことが好ましい。
【００１８】さらにまた、本発明の第７の態様は、前記
第６の態様において、前記（ａ−１）サブ段階で前記ハ
ードマスク物質としてＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3、Ｒ
ｕＯ2、ＣｒＯ2及びＴｉＮのうちの少なくとも何れか１
つの物質を使用し、前記（ａ−３）サブ段階で前記ハー
ドマスク物質蒸着層はＣｌ2／Ｃ2Ｆ6／Ａｒの混合ガス
で蝕刻するように構成した。
第６の態様において、前記（ａ−１）サブ段階で前記ハ
ードマスク物質としてＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3、Ｒ
ｕＯ2、ＣｒＯ2及びＴｉＮのうちの少なくとも何れか１
つの物質を使用し、前記（ａ−３）サブ段階で前記ハー
ドマスク物質蒸着層はＣｌ2／Ｃ2Ｆ6／Ａｒの混合ガス
で蝕刻するように構成した。
【００１９】そして、本発明の第８の態様は、前記第１
の態様において、前記（ｂ）段階で前記Ｃｌ2／Ｏ2／Ａ
ｒの混合ガスの混合比はＣｌ2ガスを１０乃至４０％と
し、Ｏ2ガスを１０乃至５０％とし、かつ、（Ｏ2／Ｃｌ
2）＞１．０の条件を満たすことが望ましい。
の態様において、前記（ｂ）段階で前記Ｃｌ2／Ｏ2／Ａ
ｒの混合ガスの混合比はＣｌ2ガスを１０乃至４０％と
し、Ｏ2ガスを１０乃至５０％とし、かつ、（Ｏ2／Ｃｌ
2）＞１．０の条件を満たすことが望ましい。
【００２０】
【発明の実施の形態】以下、添付した図面に基づき本発
明に係る強誘電体キャパシタ構造の乾式蝕刻方法を詳し
く説明する。
明に係る強誘電体キャパシタ構造の乾式蝕刻方法を詳し
く説明する。
【００２１】本発明は強誘電体キャパシタを構成する電
極の蝕刻時、または電極と強誘電体とを１つのマスクを
用いて蝕刻する場合、一般のフォトレジストマスクの代
りにハードマスクを使用すると共に、適切な組成を有す
る蝕刻ガスを選択して使用することによって、図４
（Ａ）及び図４（Ｂ）に示されるように、蝕刻後に発生
する再蒸着や蝕刻残留物がなく蝕刻傾斜角度を８０゜程
度以上にして所望の電極形状にパターン形成する新たな
乾式蝕刻方法を提示する。その主な内容は次の通りであ
る。
極の蝕刻時、または電極と強誘電体とを１つのマスクを
用いて蝕刻する場合、一般のフォトレジストマスクの代
りにハードマスクを使用すると共に、適切な組成を有す
る蝕刻ガスを選択して使用することによって、図４
（Ａ）及び図４（Ｂ）に示されるように、蝕刻後に発生
する再蒸着や蝕刻残留物がなく蝕刻傾斜角度を８０゜程
度以上にして所望の電極形状にパターン形成する新たな
乾式蝕刻方法を提示する。その主な内容は次の通りであ
る。
【００２２】本発明の第１の実施形態は、従来の蝕刻方
法の問題点を克服するために従来の強誘電体キャパシタ
構造体の蝕刻時に使われたフォトレジストマスクの代り
にＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3、ＲｕＯ2、ＣｒＯ2の酸
化膜及びＴｉＮ膜のうちの少なくとも１つからなるハー
ドマスクを用いるものである。
法の問題点を克服するために従来の強誘電体キャパシタ
構造体の蝕刻時に使われたフォトレジストマスクの代り
にＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3、ＲｕＯ2、ＣｒＯ2の酸
化膜及びＴｉＮ膜のうちの少なくとも１つからなるハー
ドマスクを用いるものである。
【００２３】この中で、特にＴｉＯ2薄膜をハードマス
クとして用いる場合には、常温でリアクティブスパッタ
リング法でＴｉＯ2薄膜を電極層の上などに蒸着した
後、６５０℃で３０分間アニーリングしてアナタース相
（ａｎａｔａｓｅ ｐｈａｓｅ）やルチル相（ｒｕｔｉ
ｌｅ ｐｈａｓｅ）の構造を含むように結晶化して使用
するのが好ましい。このようにして蒸着されたＴｉＯ2
薄膜はフォトレジストマスクを用いるフォトリソグラフ
ィー工程によってパターニングされた後、Ｃｌ2／Ｃ2Ｆ
6／Ａｒの混合ガスを使用して蝕刻する。このような蝕
刻によってパターニングされたＴｉＯ2薄膜は電極と強
誘電体薄膜の蝕刻のためのハードマスクとして使われ
る。
クとして用いる場合には、常温でリアクティブスパッタ
リング法でＴｉＯ2薄膜を電極層の上などに蒸着した
後、６５０℃で３０分間アニーリングしてアナタース相
（ａｎａｔａｓｅ ｐｈａｓｅ）やルチル相（ｒｕｔｉ
ｌｅ ｐｈａｓｅ）の構造を含むように結晶化して使用
するのが好ましい。このようにして蒸着されたＴｉＯ2
薄膜はフォトレジストマスクを用いるフォトリソグラフ
ィー工程によってパターニングされた後、Ｃｌ2／Ｃ2Ｆ
6／Ａｒの混合ガスを使用して蝕刻する。このような蝕
刻によってパターニングされたＴｉＯ2薄膜は電極と強
誘電体薄膜の蝕刻のためのハードマスクとして使われ
る。
【００２４】本発明の第２の実施形態は、このようなＴ
ｉＯ2からなるハードマスクを用いた場合に、電極（Ｐ
ｔ）と強誘電体（ＰＺＴ：ＰｂＺｒxＴｉ1-xＯ3）の各
薄膜の蝕刻を行うためにＣｌ2／Ｏ2／Ａｒの混合ガスを
使用してそれぞれの薄膜に対する最適の蝕刻工程を提示
するものである。
ｉＯ2からなるハードマスクを用いた場合に、電極（Ｐ
ｔ）と強誘電体（ＰＺＴ：ＰｂＺｒxＴｉ1-xＯ3）の各
薄膜の蝕刻を行うためにＣｌ2／Ｏ2／Ａｒの混合ガスを
使用してそれぞれの薄膜に対する最適の蝕刻工程を提示
するものである。
【００２５】即ち、Ｃｌ2／Ａｒの蝕刻ガスにＯ2ガスを
含めて使用すれば、ＴｉＯ2からなるハードマスクは既
存のフォトレジストとは違ってマスクの腐食（ｅｒｏｓ
ｉｏｎ）の量が最小となる。従って、このＴｉＯ2から
なるハードマスクの大きさが充分に保持されながら電極
と強誘電体の各薄膜が蝕刻されるので電極と強誘電体の
蝕刻傾斜角度が適切に増加する。このようにＴｉＯ2か
らなるハードマスクの厚さを適切に調節することによっ
て電極と強誘電体の各薄膜を蝕刻した後に残存している
前記ハードマスクの厚さは１００Å以下となり、その上
面に強誘電体キャパシタの反応隔壁層として用いられる
ＴｉＯ2薄膜を蒸着して形成された強誘電体キャパシタ
構造体を次の工程に送る。
含めて使用すれば、ＴｉＯ2からなるハードマスクは既
存のフォトレジストとは違ってマスクの腐食（ｅｒｏｓ
ｉｏｎ）の量が最小となる。従って、このＴｉＯ2から
なるハードマスクの大きさが充分に保持されながら電極
と強誘電体の各薄膜が蝕刻されるので電極と強誘電体の
蝕刻傾斜角度が適切に増加する。このようにＴｉＯ2か
らなるハードマスクの厚さを適切に調節することによっ
て電極と強誘電体の各薄膜を蝕刻した後に残存している
前記ハードマスクの厚さは１００Å以下となり、その上
面に強誘電体キャパシタの反応隔壁層として用いられる
ＴｉＯ2薄膜を蒸着して形成された強誘電体キャパシタ
構造体を次の工程に送る。
【００２６】次に、図５（Ａ）乃至図５（Ｄ）を参照し
て本発明の実施の形態を更に詳細に説明する。図５
（Ａ）乃至図５（Ｄ）は本発明に係る乾式蝕刻方法を適
用して強誘電体キャパシタ構造体を形成する蝕刻工程を
各工程段階別に示す断面図である。まず、図５（Ａ）に
示されるように、シリコン基板１００上に強誘電体薄膜
（ＰＺＴ）１１０、電極層（Ｐｔ）１２０及びハードマ
スク（ＴｉＯ2）１３０が順次に積層された積層構造物
を作製する。その後、その積層構造物の上に従来公知の
方法でパターニングされたフォトレジストマスク１４０
を形成する。
て本発明の実施の形態を更に詳細に説明する。図５
（Ａ）乃至図５（Ｄ）は本発明に係る乾式蝕刻方法を適
用して強誘電体キャパシタ構造体を形成する蝕刻工程を
各工程段階別に示す断面図である。まず、図５（Ａ）に
示されるように、シリコン基板１００上に強誘電体薄膜
（ＰＺＴ）１１０、電極層（Ｐｔ）１２０及びハードマ
スク（ＴｉＯ2）１３０が順次に積層された積層構造物
を作製する。その後、その積層構造物の上に従来公知の
方法でパターニングされたフォトレジストマスク１４０
を形成する。
【００２７】ここで、強誘電体キャパシタの電極として
は前記Ｐｔのほかに、Ｉｒ、Ｒｕ、Ｒｈの金属のうちの
少なくとも１つの物質を使用することができる。また、
強誘電体キャパシタの電極は、Ｐｔ／ＩｒＯ2、Ｐｔ／
ＲｕＯ2、Ｐｔ／ＬＳＣＯ、Ｉｒ／ＩｒＯ2、Ｉｒ／Ｒｕ
Ｏ2、Ｉｒ／ＬＳＣＯ、Ｒｕ／ＩｒＯ2、Ｒｕ／ＲｕＯ
2、Ｒｕ／ＬＳＣＯのうちの何れか１つの積層構造を有
するように形成してもよい。
は前記Ｐｔのほかに、Ｉｒ、Ｒｕ、Ｒｈの金属のうちの
少なくとも１つの物質を使用することができる。また、
強誘電体キャパシタの電極は、Ｐｔ／ＩｒＯ2、Ｐｔ／
ＲｕＯ2、Ｐｔ／ＬＳＣＯ、Ｉｒ／ＩｒＯ2、Ｉｒ／Ｒｕ
Ｏ2、Ｉｒ／ＬＳＣＯ、Ｒｕ／ＩｒＯ2、Ｒｕ／ＲｕＯ
2、Ｒｕ／ＬＳＣＯのうちの何れか１つの積層構造を有
するように形成してもよい。
【００２８】また、前記強誘電体薄膜としてはＰｂ（Ｚ
ｒxＴｉ1-x）Ｏ3（以下、ＰＺＴと称する。）、（Ｐｂx
Ｌａ1-x）（ＺｒyＴｉ1-y）Ｏ3（以下、ＰＬＺＴと称す
る。）、ＳｒＢｉ2Ｔａ2Ｏ9（以下、ＳＢＴと称す
る。）、ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9（以下、ＳＢＮ
Ｔと称する。）のうちの何れか１つの物質を使用すると
都合がよい。
ｒxＴｉ1-x）Ｏ3（以下、ＰＺＴと称する。）、（Ｐｂx
Ｌａ1-x）（ＺｒyＴｉ1-y）Ｏ3（以下、ＰＬＺＴと称す
る。）、ＳｒＢｉ2Ｔａ2Ｏ9（以下、ＳＢＴと称す
る。）、ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9（以下、ＳＢＮ
Ｔと称する。）のうちの何れか１つの物質を使用すると
都合がよい。
【００２９】さらに、電極／強誘電体の積層構造がＰｔ
／ＰＺＴ、Ｉｒ／ＰＺＴ、Ｒｕ／ＰＺＴ、Ｐｔ／ＩｒＯ
2／ＰＺＴ、Ｉｒ／ＩｒＯ2／ＰＺＴ、Ｒｕ／ＲｕＯ2／
ＰＺＴ、Ｉｒ／ＲｕＯ2／ＰＺＴ、Ｐｔ／ＲｕＯ2／ＰＺ
Ｔ、Ｐｔ／ＳＢＴ、Ｉｒ／ＳＢＴ、Ｒｕ／ＳＢＴ、Ｐｔ
／ＩｒＯ2／ＳＢＴ、Ｉｒ／ＩｒＯ2／ＳＢＴ、Ｒｕ／Ｉ
ｒＯ2／ＳＢＴ、Ｐｔ／ＲｕＯ2／ＳＢＴ、Ｒｕ／ＲｕＯ
2／ＳＢＴ、Ｉｒ／ＲｕＯ2／ＳＢＴのうちの何れか１つ
の積層構造を有するように構成することが好ましい。
／ＰＺＴ、Ｉｒ／ＰＺＴ、Ｒｕ／ＰＺＴ、Ｐｔ／ＩｒＯ
2／ＰＺＴ、Ｉｒ／ＩｒＯ2／ＰＺＴ、Ｒｕ／ＲｕＯ2／
ＰＺＴ、Ｉｒ／ＲｕＯ2／ＰＺＴ、Ｐｔ／ＲｕＯ2／ＰＺ
Ｔ、Ｐｔ／ＳＢＴ、Ｉｒ／ＳＢＴ、Ｒｕ／ＳＢＴ、Ｐｔ
／ＩｒＯ2／ＳＢＴ、Ｉｒ／ＩｒＯ2／ＳＢＴ、Ｒｕ／Ｉ
ｒＯ2／ＳＢＴ、Ｐｔ／ＲｕＯ2／ＳＢＴ、Ｒｕ／ＲｕＯ
2／ＳＢＴ、Ｉｒ／ＲｕＯ2／ＳＢＴのうちの何れか１つ
の積層構造を有するように構成することが好ましい。
【００３０】そして、前記ハードマスクを構成する物質
としては前記ＴｉＯ2のみならず、ＳｉＯ2、Ａｌ2Ｏ3、
ＲｕＯ2及びＣｒＯ2などの酸化膜とＴｉＮ膜のうちの少
なくとも１つを使用することができる。また、これらの
酸化膜の形成法として、リアクティブスパッタリング
法、スパッタリング法、スピンコーティング法、化学気
相蒸着（ＣＶＤ）法の何れか１つの蒸着法を用いること
ができる。
としては前記ＴｉＯ2のみならず、ＳｉＯ2、Ａｌ2Ｏ3、
ＲｕＯ2及びＣｒＯ2などの酸化膜とＴｉＮ膜のうちの少
なくとも１つを使用することができる。また、これらの
酸化膜の形成法として、リアクティブスパッタリング
法、スパッタリング法、スピンコーティング法、化学気
相蒸着（ＣＶＤ）法の何れか１つの蒸着法を用いること
ができる。
【００３１】次いで、図５（Ｂ）に示されるように、パ
ターニングされたフォトレジストマスク１４０を用いて
Ｃｌ2／Ｃ2Ｆ6／Ａｒの混合ガスによってハードマスク
（ＴｉＯ2）１３０を蝕刻して所定のパターンを形成
し、その後、フォトレジストマスク１４０を従来公知の
方法で除去してパターニングされたハードマスク（Ｔｉ
Ｏ2）１３１を形成する。
ターニングされたフォトレジストマスク１４０を用いて
Ｃｌ2／Ｃ2Ｆ6／Ａｒの混合ガスによってハードマスク
（ＴｉＯ2）１３０を蝕刻して所定のパターンを形成
し、その後、フォトレジストマスク１４０を従来公知の
方法で除去してパターニングされたハードマスク（Ｔｉ
Ｏ2）１３１を形成する。
【００３２】そして、図５（Ｃ）及び図５（Ｄ）に各々
示されるように、パターニングされたハードマスク（Ｔ
ｉＯ2）１３１を用いてＣｌ2／Ｏ2／Ａｒの混合ガスで
電極層（Ｐｔ）１２０及び強誘電体薄膜（ＰＺＴ）１１
０を順次に蝕刻し、電極（Ｐｔ）のパターン１２１及び
強誘電体薄膜（ＰＺＴ）のパターン１１１を形成する。
その際、Ｃｌ2、Ｏ2及びＡｒガスの量の混合比率を適切
に調節してハードマスク１３１の蝕刻率に対する電極層
（Ｐｔ）１２０と強誘電体薄膜（ＰＺＴ）１１０の蝕刻
率、即ち電極と強誘電体との選択度（Ｐｔ／ＴｉＯ2、
ＰＺＴ／ＴｉＯ2）を最大にして蝕刻工程を行う。その
際、前記蝕刻が行われる蝕刻炉の蝕刻条件としては、例
えば、Ｃｏｉｌ ＲＦ ｐｏｗｅｒを６００乃至１００
０Ｗとし、プラテンに印加されるＤＣバイアス電圧（Ｄ
ｃ ｂｉａｓ ｔｏ ｐｌａｔｅｎ）は３００乃至５０
０Ｖとし、ガス圧力は０．１３３乃至０．６６５Ｐａ
（１．０乃至５．０ｍＴｏｒｒ）程度とすることができ
る。
示されるように、パターニングされたハードマスク（Ｔ
ｉＯ2）１３１を用いてＣｌ2／Ｏ2／Ａｒの混合ガスで
電極層（Ｐｔ）１２０及び強誘電体薄膜（ＰＺＴ）１１
０を順次に蝕刻し、電極（Ｐｔ）のパターン１２１及び
強誘電体薄膜（ＰＺＴ）のパターン１１１を形成する。
その際、Ｃｌ2、Ｏ2及びＡｒガスの量の混合比率を適切
に調節してハードマスク１３１の蝕刻率に対する電極層
（Ｐｔ）１２０と強誘電体薄膜（ＰＺＴ）１１０の蝕刻
率、即ち電極と強誘電体との選択度（Ｐｔ／ＴｉＯ2、
ＰＺＴ／ＴｉＯ2）を最大にして蝕刻工程を行う。その
際、前記蝕刻が行われる蝕刻炉の蝕刻条件としては、例
えば、Ｃｏｉｌ ＲＦ ｐｏｗｅｒを６００乃至１００
０Ｗとし、プラテンに印加されるＤＣバイアス電圧（Ｄ
ｃ ｂｉａｓ ｔｏ ｐｌａｔｅｎ）は３００乃至５０
０Ｖとし、ガス圧力は０．１３３乃至０．６６５Ｐａ
（１．０乃至５．０ｍＴｏｒｒ）程度とすることができ
る。
【００３３】本発明者等は、ＴｉＯ2からなるハードマ
スクを使用したＰｔ薄膜を蝕刻する場合に、前記蝕刻炉
の蝕刻条件で、Ｃｌ2ガスの量を１０％及び２０％に固
定したままＯ2ガスの量を増加させ、Ｃｌ2／Ｏ2／Ａｒ
の混合ガス中のＯ2ガスの割合と、ＴｉＯ2からなるハー
ドマスクの蝕刻率及びＰｔ電極の蝕刻率並びにＰｔ／Ｔ
ｉＯ2選択度との関係を求めた。その実験結果を図６及
び図７のグラフに示す。
スクを使用したＰｔ薄膜を蝕刻する場合に、前記蝕刻炉
の蝕刻条件で、Ｃｌ2ガスの量を１０％及び２０％に固
定したままＯ2ガスの量を増加させ、Ｃｌ2／Ｏ2／Ａｒ
の混合ガス中のＯ2ガスの割合と、ＴｉＯ2からなるハー
ドマスクの蝕刻率及びＰｔ電極の蝕刻率並びにＰｔ／Ｔ
ｉＯ2選択度との関係を求めた。その実験結果を図６及
び図７のグラフに示す。
【００３４】図６及び図７は、各々Ｃｌ2ガスの量を１
０％、２０％に固定した状態で、Ｏ2ガスの供給量に応
じた電極（Ｐｔ）とハードマスク（ＴｉＯ2）層の蝕刻
率及びＰｔ／ＴｉＯ2の蝕刻選択度を示すグラフであ
る。図６及び図７に示されるように、Ｃｌ2ガスよりＯ2
ガスの量が多い条件でＰｔ／ＴｉＯ2選択度が増加する
ことが分かる。しかし、Ｏ2ガスの量がＣｌ2ガスの量よ
り過多になるとＰｔ電極の蝕刻率が低下し前記選択度が
低下するので蝕刻されたＰｔ電極の傾斜角度を考慮して
最適のガス量を使用しなければならない。
０％、２０％に固定した状態で、Ｏ2ガスの供給量に応
じた電極（Ｐｔ）とハードマスク（ＴｉＯ2）層の蝕刻
率及びＰｔ／ＴｉＯ2の蝕刻選択度を示すグラフであ
る。図６及び図７に示されるように、Ｃｌ2ガスよりＯ2
ガスの量が多い条件でＰｔ／ＴｉＯ2選択度が増加する
ことが分かる。しかし、Ｏ2ガスの量がＣｌ2ガスの量よ
り過多になるとＰｔ電極の蝕刻率が低下し前記選択度が
低下するので蝕刻されたＰｔ電極の傾斜角度を考慮して
最適のガス量を使用しなければならない。
【００３５】図８は、Ｃｏｉｌ ＲＦパワーを８００Ｗ
とし、ガス圧力を０．１３３Ｐａ（１．０ｍＴｏｒｒ）
とし、プラテンに印加されるＤＣバイアス電圧を３００
Ｖとした条件で、基板上に形成されたＰｔ薄膜を、その
上にＴｉＯ2からなるハードマスクを用いて蝕刻したと
きのＴｉＯ2からなるハードマスク及びＰｔ薄膜の傾斜
輪郭を示す断面ＳＥＭ写真である。図８に示されるよう
に、本発明の構成要件にて蝕刻を行えばＰｔ薄膜などの
蝕刻傾斜角度を８０℃程度に形成させることが可能なこ
とが分かる。
とし、ガス圧力を０．１３３Ｐａ（１．０ｍＴｏｒｒ）
とし、プラテンに印加されるＤＣバイアス電圧を３００
Ｖとした条件で、基板上に形成されたＰｔ薄膜を、その
上にＴｉＯ2からなるハードマスクを用いて蝕刻したと
きのＴｉＯ2からなるハードマスク及びＰｔ薄膜の傾斜
輪郭を示す断面ＳＥＭ写真である。図８に示されるよう
に、本発明の構成要件にて蝕刻を行えばＰｔ薄膜などの
蝕刻傾斜角度を８０℃程度に形成させることが可能なこ
とが分かる。
【００３６】次に本発明者等は、ＴｉＯ2からなるハー
ドマスクを使用したＰＺＴ薄膜の蝕刻の場合において
も、前記蝕刻炉の蝕刻条件を、前記した通りに、Ｃｏｉ
ｌ ＲＦ ｐｏｗｅｒを６００乃至１０００Ｗとし、プ
ラテンに印加されるＤＣバイアス電圧（Ｄｃ ｂｉａｓ
ｔｏ ｐｌａｔｅｎ）を３００乃至５００Ｖとし、ガ
ス圧力を０．１３３乃至０．６６５Ｐａ（１．０乃至
５．０ｍＴｏｒｒ）程度とし、Ｃｌ2ガスの量を２０％
及び３０％に固定した状態でＯ2ガスの量を変化させ
て、Ｃｌ2／Ｏ2／Ａｒの混合ガス中のＯ2ガスの割合
と、ＴｉＯ2からなるハードマスク及びＰＺＴ薄膜の蝕
刻率並びにＰＺＴ／ＴｉＯ2選択度との関係を調べた。
その実験結果を図９及び図１０のグラフに示す。
ドマスクを使用したＰＺＴ薄膜の蝕刻の場合において
も、前記蝕刻炉の蝕刻条件を、前記した通りに、Ｃｏｉ
ｌ ＲＦ ｐｏｗｅｒを６００乃至１０００Ｗとし、プ
ラテンに印加されるＤＣバイアス電圧（Ｄｃ ｂｉａｓ
ｔｏ ｐｌａｔｅｎ）を３００乃至５００Ｖとし、ガ
ス圧力を０．１３３乃至０．６６５Ｐａ（１．０乃至
５．０ｍＴｏｒｒ）程度とし、Ｃｌ2ガスの量を２０％
及び３０％に固定した状態でＯ2ガスの量を変化させ
て、Ｃｌ2／Ｏ2／Ａｒの混合ガス中のＯ2ガスの割合
と、ＴｉＯ2からなるハードマスク及びＰＺＴ薄膜の蝕
刻率並びにＰＺＴ／ＴｉＯ2選択度との関係を調べた。
その実験結果を図９及び図１０のグラフに示す。
【００３７】図９及び図１０は、各々Ｃｌ2ガスの量を
２０％、３０％に固定した状態で、Ｏ2ガスの供給量に
応じるハードマスク（ＴｉＯ2）層と強誘電体（ＰＺ
Ｔ）層の蝕刻率及びＰＺＴ／ＴｉＯ2の蝕刻選択度を示
すグラフである。図９及び図１０に示すように、前記し
たＴｉＯ2からなるハードマスクを用いたＰｔ電極蝕刻
の場合と同様、Ｃｌ2ガスの量よりＯ2ガスの量の方が多
い場合にＰＺＴ／ＴｉＯ2選択度が高いということが分
かる。但し、Ｏ2の量が過多の場合にはＰＺＴ薄膜の蝕
刻率が大きく減少することが分かる。従って、ＴｉＯ2
からなるハードマスクを用いたＰＺＴ蝕刻の場合でも蝕
刻されたＰＺＴ薄膜の蝕刻傾斜角度を観察して最適の蝕
刻条件を設定すべきである。
２０％、３０％に固定した状態で、Ｏ2ガスの供給量に
応じるハードマスク（ＴｉＯ2）層と強誘電体（ＰＺ
Ｔ）層の蝕刻率及びＰＺＴ／ＴｉＯ2の蝕刻選択度を示
すグラフである。図９及び図１０に示すように、前記し
たＴｉＯ2からなるハードマスクを用いたＰｔ電極蝕刻
の場合と同様、Ｃｌ2ガスの量よりＯ2ガスの量の方が多
い場合にＰＺＴ／ＴｉＯ2選択度が高いということが分
かる。但し、Ｏ2の量が過多の場合にはＰＺＴ薄膜の蝕
刻率が大きく減少することが分かる。従って、ＴｉＯ2
からなるハードマスクを用いたＰＺＴ蝕刻の場合でも蝕
刻されたＰＺＴ薄膜の蝕刻傾斜角度を観察して最適の蝕
刻条件を設定すべきである。
【００３８】即ち、蝕刻用のＣｌ2／Ｏ2／Ａｒ混合ガス
の混合比はＣｌ2ガスを１０乃至４０％とし、Ｏ2ガスを
１０乃至５０％とし、残部をＡｒガスとするが、（Ｏ2
／Ｃｌ2）＞１．０の条件を満たすように、酸素ガスの
量が塩素ガスの量より多くなるように供給することが望
ましい。
の混合比はＣｌ2ガスを１０乃至４０％とし、Ｏ2ガスを
１０乃至５０％とし、残部をＡｒガスとするが、（Ｏ2
／Ｃｌ2）＞１．０の条件を満たすように、酸素ガスの
量が塩素ガスの量より多くなるように供給することが望
ましい。
【００３９】図１１は図１０に示された条件でＴｉＯ2
からなるハードマスクを用いて蝕刻されたＰｔ／ＰＺＴ
薄膜の傾斜輪郭を示すＳＥＭ写真である。図１１に示さ
れるように、本発明の構成要件にて蝕刻を行えばＰＺＴ
薄膜などの蝕刻傾斜角度を７５°程度に形成させること
が可能なことが分かる。なお、本発明者等は、ＴｉＯ2
からなるハードマスクのほかに、ＳｉＯ2、Ａｌ2Ｏ3、
ＲｕＯ2、ＣｒＯ2及びＴｉＮのいずれか１つからなるハ
ードマスクについても本実施形態の条件をそのまま適用
して、前記蝕刻傾斜角度を７５°程度以上に形成するこ
とができることを明らかとした。
からなるハードマスクを用いて蝕刻されたＰｔ／ＰＺＴ
薄膜の傾斜輪郭を示すＳＥＭ写真である。図１１に示さ
れるように、本発明の構成要件にて蝕刻を行えばＰＺＴ
薄膜などの蝕刻傾斜角度を７５°程度に形成させること
が可能なことが分かる。なお、本発明者等は、ＴｉＯ2
からなるハードマスクのほかに、ＳｉＯ2、Ａｌ2Ｏ3、
ＲｕＯ2、ＣｒＯ2及びＴｉＮのいずれか１つからなるハ
ードマスクについても本実施形態の条件をそのまま適用
して、前記蝕刻傾斜角度を７５°程度以上に形成するこ
とができることを明らかとした。
【００４０】以上、説明した蝕刻用混合ガスの混合比と
Ｐｔ電極及びＴｉＯ2からなるハードマスクの各蝕刻率
並びにＰｔ／ＴｉＯ2選択度との関係について調査した
実験結果をまとめると、蝕刻用のＣｌ2／Ｏ2／Ａｒ混合
ガスの混合比はＣｌ2ガスを１０乃至４０％とし、Ｏ2ガ
スを１０乃至５０％とし、残部をＡｒガスとするが、
（Ｏ2／Ｃｌ2）＞１．０の条件を満たすように、即ち、
酸素ガスが塩素ガスより多くなるように供給することが
望ましい。なお、本発明はこの実施の形態に限定される
ものではなく、本発明の技術的思想に基づく限りにおい
て適宜に変形することが可能である。即ち、本発明は、
本実施形態で説明したようなＴｉＯ2からなるハードマ
スクのみならず、ＳｉＯ2、Ａｌ2Ｏ3、ＲｕＯ2、ＣｒＯ
2及びＴｉＮのいずれか１つからなるハードマスクにつ
いても本実施形態の条件をそのまま適用して、蝕刻傾斜
角度を適切に増加させた強誘電体キャパシタ構造体が得
られるようにするものである。
Ｐｔ電極及びＴｉＯ2からなるハードマスクの各蝕刻率
並びにＰｔ／ＴｉＯ2選択度との関係について調査した
実験結果をまとめると、蝕刻用のＣｌ2／Ｏ2／Ａｒ混合
ガスの混合比はＣｌ2ガスを１０乃至４０％とし、Ｏ2ガ
スを１０乃至５０％とし、残部をＡｒガスとするが、
（Ｏ2／Ｃｌ2）＞１．０の条件を満たすように、即ち、
酸素ガスが塩素ガスより多くなるように供給することが
望ましい。なお、本発明はこの実施の形態に限定される
ものではなく、本発明の技術的思想に基づく限りにおい
て適宜に変形することが可能である。即ち、本発明は、
本実施形態で説明したようなＴｉＯ2からなるハードマ
スクのみならず、ＳｉＯ2、Ａｌ2Ｏ3、ＲｕＯ2、ＣｒＯ
2及びＴｉＮのいずれか１つからなるハードマスクにつ
いても本実施形態の条件をそのまま適用して、蝕刻傾斜
角度を適切に増加させた強誘電体キャパシタ構造体が得
られるようにするものである。
【００４１】
【発明の効果】以上説明した通りに構成される本発明に
よれば、以下のような効果を奏する。即ち、本発明に係
る蝕刻工程を用いれば、強誘電体キャパシタを含む強誘
電体メモリ素子の製造時に単位セルのサイズを大幅に縮
小させることができる。
よれば、以下のような効果を奏する。即ち、本発明に係
る蝕刻工程を用いれば、強誘電体キャパシタを含む強誘
電体メモリ素子の製造時に単位セルのサイズを大幅に縮
小させることができる。
【００４２】また、前記強誘電体キャパシタを含まず、
強誘電体をゲート絶縁層として用いる単一のトランジス
タメモリ素子を有するＭＦＳ、またはＭＦＩＳの製造時
には、蝕刻されるゲートスタックＰｔ／ＰＺＴまたはＰ
ｔ／ＰＺＴ／ＴｉＯ2と、ドーピングで形成されるソー
スとドレインとの適切な連結が特に重要であるが、この
とき蝕刻された前記ゲートスタックの傾斜角度を適切に
増加させることができるのでＭＦＳ、またはＭＦＩＳ構
造の強誘電体メモリ素子を所望の形状に形成し易くな
り、前記ゲートスタックと前記ソースとドレインとを適
切に連結させることができる。さらに、この素子の大き
さを大幅に縮小させることも可能となる。
強誘電体をゲート絶縁層として用いる単一のトランジス
タメモリ素子を有するＭＦＳ、またはＭＦＩＳの製造時
には、蝕刻されるゲートスタックＰｔ／ＰＺＴまたはＰ
ｔ／ＰＺＴ／ＴｉＯ2と、ドーピングで形成されるソー
スとドレインとの適切な連結が特に重要であるが、この
とき蝕刻された前記ゲートスタックの傾斜角度を適切に
増加させることができるのでＭＦＳ、またはＭＦＩＳ構
造の強誘電体メモリ素子を所望の形状に形成し易くな
り、前記ゲートスタックと前記ソースとドレインとを適
切に連結させることができる。さらに、この素子の大き
さを大幅に縮小させることも可能となる。
【００４３】そして、ＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3、Ｒ
ｕＯ2、ＣｒＯ2及びＴｉＮの何れか１つからなるハード
マスクを使用して蝕刻する場合に、蝕刻ガスとしてＣｌ
2／Ａｒの混合ガスにＯ2ガスを添加したものを用い、電
極や強誘電体の蝕刻に対して各々最適の蝕刻工程の条件
範囲を提示したので、この条件を適用すれば、以下のよ
うな効果が得られる。 (１)蝕刻後に蝕刻残留物が存在しないので蝕刻後の残留
物の除去やクリーニングなどを含む後続の処理工程が不
要となる。従って、従来の蝕刻方法に比べて製造コスト
を大幅に削減することができる。
ｕＯ2、ＣｒＯ2及びＴｉＮの何れか１つからなるハード
マスクを使用して蝕刻する場合に、蝕刻ガスとしてＣｌ
2／Ａｒの混合ガスにＯ2ガスを添加したものを用い、電
極や強誘電体の蝕刻に対して各々最適の蝕刻工程の条件
範囲を提示したので、この条件を適用すれば、以下のよ
うな効果が得られる。 (１)蝕刻後に蝕刻残留物が存在しないので蝕刻後の残留
物の除去やクリーニングなどを含む後続の処理工程が不
要となる。従って、従来の蝕刻方法に比べて製造コスト
を大幅に削減することができる。
【００４４】(２)電極の蝕刻された側面が基板となす傾
斜角度は８０゜程度となり、電極と強誘電体薄膜とを共
に蝕刻する場合にも約７５゜以上の前記傾斜角度が得ら
れる。従って、従来の方法より単位素子の大きさを縮小
させることができる。
斜角度は８０゜程度となり、電極と強誘電体薄膜とを共
に蝕刻する場合にも約７５゜以上の前記傾斜角度が得ら
れる。従って、従来の方法より単位素子の大きさを縮小
させることができる。
【００４５】(３)即ち、本発明によれば、強誘電体キャ
パシタの構造（例えば、２Ｔ−２ＣＦｅＲＡＭ、１Ｔ−
１Ｃ ＦｅＲＡＭなど）に応じ、または単一トランジス
タからなるメモリ素子を含むＭＦＳ ＦＥＴまたはＭＦ
ＩＳ ＦＥＴの電極と強誘電体薄膜の蝕刻された側面の
傾斜角度を増加させるために電極と強誘電体とをそれぞ
れのマスクで分離して蝕刻することによって所要経費を
節減することができると共に、製造時間を短縮すること
ができる。その結果、製造されるメモリ素子の経済性を
高めることができるようになって市場競争力を充分に確
保しうる。
パシタの構造（例えば、２Ｔ−２ＣＦｅＲＡＭ、１Ｔ−
１Ｃ ＦｅＲＡＭなど）に応じ、または単一トランジス
タからなるメモリ素子を含むＭＦＳ ＦＥＴまたはＭＦ
ＩＳ ＦＥＴの電極と強誘電体薄膜の蝕刻された側面の
傾斜角度を増加させるために電極と強誘電体とをそれぞ
れのマスクで分離して蝕刻することによって所要経費を
節減することができると共に、製造時間を短縮すること
ができる。その結果、製造されるメモリ素子の経済性を
高めることができるようになって市場競争力を充分に確
保しうる。
【図１】（Ａ）及び（Ｂ）は各々従来の乾式蝕刻方法を
ＭＦＭキャパシタ構造体の形成に適用した結果を示す断
面図である。
ＭＦＭキャパシタ構造体の形成に適用した結果を示す断
面図である。
【図２】（Ａ）及び（Ｂ）は各々従来の乾式蝕刻方法を
ＭＦＩＳキャパシタ構造体の形成に適用した結果を示す
断面図である。
ＭＦＩＳキャパシタ構造体の形成に適用した結果を示す
断面図である。
【図３】（Ａ）及び（Ｂ）は各々従来の乾式蝕刻方法を
ＭＦＭキャパシタの形成に実際に適用した結果を示す断
面写真であって、（Ｂ）は（Ａ）の部分拡大写真であ
る。
ＭＦＭキャパシタの形成に実際に適用した結果を示す断
面写真であって、（Ｂ）は（Ａ）の部分拡大写真であ
る。
【図４】（Ａ）及び（Ｂ）は各々本発明に係る乾式蝕刻
方法をＭＦＭキャパシタ及びＭＦＩＳキャパシタの形成
に適用した結果を示す断面図である。
方法をＭＦＭキャパシタ及びＭＦＩＳキャパシタの形成
に適用した結果を示す断面図である。
【図５】（Ａ）乃至（Ｄ）は本発明に係る乾式蝕刻方法
を適用して強誘電体キャパシタ構造体を形成する蝕刻工
程を工程段階別に示す断面図である。
を適用して強誘電体キャパシタ構造体を形成する蝕刻工
程を工程段階別に示す断面図である。
【図６】Ｃｌ2ガスの量を１０％に固定した状態でＯ2ガ
スの供給量に応じた電極（Ｐｔ）とハードマスク（Ｔｉ
Ｏ2）層の蝕刻率及びＰｔ／ＴｉＯ2の蝕刻選択度を示す
グラフである。
スの供給量に応じた電極（Ｐｔ）とハードマスク（Ｔｉ
Ｏ2）層の蝕刻率及びＰｔ／ＴｉＯ2の蝕刻選択度を示す
グラフである。
【図７】Ｃｌ2ガスの量を２０％に固定した状態でＯ2ガ
スの供給量に応じた電極（Ｐｔ）とハードマスク（Ｔｉ
Ｏ2）層の蝕刻率及びＰｔ／ＴｉＯ2の蝕刻選択度を示す
グラフである。
スの供給量に応じた電極（Ｐｔ）とハードマスク（Ｔｉ
Ｏ2）層の蝕刻率及びＰｔ／ＴｉＯ2の蝕刻選択度を示す
グラフである。
【図８】８００ＷのＣｏｉｌ ＲＦパワー、０．１３３
Ｐａ（１ｍＴｏｒｒ）のガス圧力及び３００ＶのＤＣバ
イアス電圧の条件により実際に形成された電極（Ｐｔ）
とハードマスク（ＴｉＯ2）の傾斜輪郭を示す断面ＳＥ
Ｍ写真である。
Ｐａ（１ｍＴｏｒｒ）のガス圧力及び３００ＶのＤＣバ
イアス電圧の条件により実際に形成された電極（Ｐｔ）
とハードマスク（ＴｉＯ2）の傾斜輪郭を示す断面ＳＥ
Ｍ写真である。
【図９】Ｃｌ2ガスの量を２０％に固定した状態でＯ2ガ
スの供給量に応じるハードマスク（ＴｉＯ2）層と強誘
電体（ＰＺＴ）層の蝕刻率及びＰＺＴ／ＴｉＯ2の蝕刻
選択度を示すグラフである。
スの供給量に応じるハードマスク（ＴｉＯ2）層と強誘
電体（ＰＺＴ）層の蝕刻率及びＰＺＴ／ＴｉＯ2の蝕刻
選択度を示すグラフである。
【図１０】Ｃｌ2ガスの量を３０％に固定した状態でＯ2
ガスの供給量に応じるハードマスク（ＴｉＯ2）層と強
誘電体（ＰＺＴ）層の蝕刻率及びＰＺＴ／ＴｉＯ2の蝕
刻選択度を示すグラフである。
ガスの供給量に応じるハードマスク（ＴｉＯ2）層と強
誘電体（ＰＺＴ）層の蝕刻率及びＰＺＴ／ＴｉＯ2の蝕
刻選択度を示すグラフである。
【図１１】８００ＷのＣｏｉｌ ＲＦパワー、０．１３
３Ｐａ（１ｍＴｏｒｒ）のガス圧力及び３００ＶのＤＣ
バイアス電圧の条件により実際に形成された電極とハー
ドマスク（Ｐｔ／ＴｉＯ2）の傾斜輪郭を示す断面ＳＥ
Ｍ写真である。
３Ｐａ（１ｍＴｏｒｒ）のガス圧力及び３００ＶのＤＣ
バイアス電圧の条件により実際に形成された電極とハー
ドマスク（Ｐｔ／ＴｉＯ2）の傾斜輪郭を示す断面ＳＥ
Ｍ写真である。
１，１０ 蝕刻残留物が再蒸着した層 ２０ ＴｉＯ2 １００ 基板（Ｓｉ） １１０ 強誘電体薄膜（ＰＺＴ） １１１ パターニングされた強誘電体薄膜（ＰＺＴ） １２０ 電極層（Ｐｔ） １２１ パターニングされた電極層（Ｐｔ） １３０ ハードマスク（ＴｉＯ2） １３１ パターニングされたハードマスク（ＴｉＯ2） １４０ フォトレジストマスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 21/8247 29/788 29/792
Claims (8)
- 【請求項１】 強誘電体層を介在してその両側の対向面
に各々電極を具備した強誘電体キャパシタ構造体の乾式
蝕刻方法において、（ａ）前記強誘電体キャパシタ構造
体上にハードマスクを形成する段階と、（ｂ）前記ハー
ドマスクを用いてＣｌ2／Ｏ2／Ａｒの混合ガスで前記ハ
ードマスク下部の電極及び強誘電体層を順次に蝕刻する
段階とを含むことを特徴とする強誘電体キャパシタ構造
体の乾式蝕刻方法。 - 【請求項２】 前記電極は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈの
うちの少なくともいずれか１つの物質よりなることを特
徴とする請求項１に記載の強誘電体キャパシタ構造体の
乾式蝕刻方法。 - 【請求項３】 前記電極は、Ｐｔ／ＩｒＯ2、Ｐｔ／Ｒ
ｕＯ2、Ｐｔ／ＬＳＣＯ、Ｉｒ／ＩｒＯ2、Ｉｒ／ＲｕＯ
2、Ｉｒ／ＬＳＣＯ、Ｒｕ／ＩｒＯ2、Ｒｕ／ＲｕＯ2、
Ｒｕ／ＬＳＣＯのうちの何れか１つの積層構造よりなる
ことを特徴とする請求項１または請求項２に記載の強誘
電体キャパシタの乾式蝕刻方法。なお、前記ＬＳＣＯ
は、（ＬａxＳｒ1-x）ＣｏＯ3を表す。 - 【請求項４】 前記強誘電体層は、Ｐｂ（ＺｒxＴｉ1-
x）Ｏ3（ＰＺＴ）、（ＰｂxＬａ1-x）（ＺｒyＴｉ1-y）
Ｏ3（ＰＬＺＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、Ｓｒ
Ｂｉ2（ＴａxＮｂ2-x）Ｏ9（ＳＢＮＴ）のうちの何れか
１つの物質よりなることを特徴とする請求項１に記載の
強誘電体キャパシタの乾式蝕刻方法。 - 【請求項５】 前記電極/強誘電体層の構造はＰｔ／Ｐ
ＺＴ、Ｉｒ／ＰＺＴ、Ｒｕ／ＰＺＴ、Ｐｔ／ＩｒＯ2／
ＰＺＴ、Ｉｒ／ＩｒＯ2／ＰＺＴ、Ｒｕ／ＲｕＯ2／ＰＺ
Ｔ、Ｉｒ／ＲｕＯ2／ＰＺＴ、Ｐｔ／ＲｕＯ2／ＰＺＴ、
Ｐｔ／ＳＢＴ、Ｉｒ／ＳＢＴ、Ｒｕ／ＳＢＴ、Ｐｔ／Ｉ
ｒＯ2／ＳＢＴ、Ｉｒ／ＩｒＯ2／ＳＢＴ、Ｒｕ／ＩｒＯ
2／ＳＢＴ、Ｐｔ／ＲｕＯ2／ＳＢＴ、Ｒｕ／ＲｕＯ2／
ＳＢＴ、Ｉｒ／ＲｕＯ2／ＳＢＴのうちの何れか１つの
積層構造よりなることを特徴とする請求項１乃至４の何
れか１項に記載の強誘電体キャパシタ構造体の乾式蝕刻
方法。 - 【請求項６】 前記（ａ）段階は、 （ａ−１）前記ハードマスク物質をリアクティブスパッ
タリング法、スパッタリング法、スピンコーティング法
及び化学気相蒸着法のうちの何れか１つの方法で前記強
誘電体構造体上に蒸着させるサブ段階と、 （ａ−２）前記ハードマスク物質蒸着層上にフォトレジ
ストマスクを形成するサブ段階と、 （ａ−３）前記ハードマスク物質蒸着層を蝕刻して前記
ハードマスクを形成するサブ段階と、 （ａ−４）前記ハードマスク上に残っているフォトレジ
ストマスクを取り除くサブ段階とを含むことを特徴とす
る請求項１に記載の強誘電体キャパシタ構造体の乾式蝕
刻方法。 - 【請求項７】 前記（ａ−１）サブ段階で前記ハードマ
スク物質としてＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3、ＲｕＯ
2、ＣｒＯ2及びＴｉＮのうちの少なくとも何れか１つの
物質を使用し、前記（ａ−３）サブ段階で前記ハードマ
スク物質蒸着層はＣｌ2／Ｃ2Ｆ6／Ａｒの混合ガスで蝕
刻することを特徴とする請求項６に記載の強誘電体キャ
パシタ構造体の乾式蝕刻方法。 - 【請求項８】 前記（ｂ）段階で前記Ｃｌ2／Ｏ2／Ａｒ
の混合ガスの混合比は，Ｃｌ2ガスを１０乃至４０％と
し、Ｏ2ガスを１０乃至５０％とし、かつ、（Ｏ2／Ｃｌ
2）＞１．０の条件を満たすことを特徴とする請求項１
に記載の強誘電体キャパシタ構造体の乾式蝕刻方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990015636A KR20000067642A (ko) | 1999-04-30 | 1999-04-30 | 강유전체 캐패시터 구조체의 건식식각 방법 |
| KR99-15636 | 1999-04-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349253A true JP2000349253A (ja) | 2000-12-15 |
Family
ID=19583179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000130442A Pending JP2000349253A (ja) | 1999-04-30 | 2000-04-28 | 強誘電体キャパシタ構造体の乾式蝕刻方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000349253A (ja) |
| KR (1) | KR20000067642A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893970B2 (en) | 2000-12-15 | 2005-05-17 | Sharp Kabushiki Kaisha | Plasma processing method |
| JP2006352016A (ja) * | 2005-06-20 | 2006-12-28 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法 |
| JP2007242928A (ja) * | 2006-03-09 | 2007-09-20 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 |
| JP2007242929A (ja) * | 2006-03-09 | 2007-09-20 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
| US7928479B2 (en) | 2005-06-17 | 2011-04-19 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US9799534B1 (en) | 2017-01-04 | 2017-10-24 | International Business Machines Corporation | Application of titanium-oxide as a patterning hardmask |
| KR102030548B1 (ko) * | 2018-11-15 | 2019-10-10 | 인하대학교 산학협력단 | 구리 박막의 건식 식각방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101380310B1 (ko) * | 2012-03-28 | 2014-04-02 | 주식회사 동부하이텍 | 커패시터 및 그 형성 방법 |
-
1999
- 1999-04-30 KR KR1019990015636A patent/KR20000067642A/ko not_active Application Discontinuation
-
2000
- 2000-04-28 JP JP2000130442A patent/JP2000349253A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893970B2 (en) | 2000-12-15 | 2005-05-17 | Sharp Kabushiki Kaisha | Plasma processing method |
| US7928479B2 (en) | 2005-06-17 | 2011-04-19 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US8614104B2 (en) | 2005-06-17 | 2013-12-24 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device |
| JP2006352016A (ja) * | 2005-06-20 | 2006-12-28 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法 |
| JP4580284B2 (ja) * | 2005-06-20 | 2010-11-10 | Ｏｋｉセミコンダクタ株式会社 | 強誘電体素子の製造方法 |
| JP2007242928A (ja) * | 2006-03-09 | 2007-09-20 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 |
| JP2007242929A (ja) * | 2006-03-09 | 2007-09-20 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
| US9799534B1 (en) | 2017-01-04 | 2017-10-24 | International Business Machines Corporation | Application of titanium-oxide as a patterning hardmask |
| KR102030548B1 (ko) * | 2018-11-15 | 2019-10-10 | 인하대학교 산학협력단 | 구리 박막의 건식 식각방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000067642A (ko) | 2000-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3114916B2 (ja) | 層状構造酸化物薄膜の乾式エッチング方法 | |
| US6338994B1 (en) | Semiconductor device and method of fabricating thereof | |
| JPH1154718A (ja) | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 | |
| US20030077843A1 (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
| US20010041416A1 (en) | Method of fabricating semiconductor device | |
| JPH11163288A (ja) | 容量及びその製造方法 | |
| KR20020093049A (ko) | 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법 | |
| US7221013B2 (en) | Semiconductor device | |
| JP2000138349A (ja) | 半導体記憶装置の製造方法 | |
| KR100308190B1 (ko) | 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| JP2000349253A (ja) | 強誘電体キャパシタ構造体の乾式蝕刻方法 | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| JPH10340893A (ja) | 電子薄膜材料のエッチング方法 | |
| JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
| US20050070043A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2003059906A (ja) | エッチング方法およびキャパシタを形成する方法 | |
| US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
| KR100338808B1 (ko) | 이리듐(Ｉｒ) 전극의 건식 식각방법 | |
| JP2005108876A (ja) | 半導体装置及びその製造方法 | |
| JP4399195B2 (ja) | 強誘電体メモリ素子のキャパシタ形成方法 | |
| JP2002198495A (ja) | 半導体装置およびその製造方法 | |
| JP2006060203A (ja) | ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス | |
| JP2008270596A (ja) | 強誘電体メモリおよび強誘電体メモリの製造方法 | |
| JP2000196032A (ja) | キャパシタの製造方法及びキャパシタ |