KR20010002022A - 강유전체 메모리 제조방법 - Google Patents
강유전체 메모리 제조방법 Download PDFInfo
- Publication number
- KR20010002022A KR20010002022A KR1019990021595A KR19990021595A KR20010002022A KR 20010002022 A KR20010002022 A KR 20010002022A KR 1019990021595 A KR1019990021595 A KR 1019990021595A KR 19990021595 A KR19990021595 A KR 19990021595A KR 20010002022 A KR20010002022 A KR 20010002022A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- layer
- ferroelectric
- etch stop
- stop layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000015654 memory Effects 0.000 title claims description 54
- 238000005530 etching Methods 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 8
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
공정이 간단하고 정렬 마진을 최소화할 수 있는 강유전체 메모리 제조방법에 관한 것으로, 기판상에 절연층, 반도체층, 식각정지층, 하부전극, 강유전체층, 상부전극을 순차적으로 형성하고, 소정 형상의 마스크 패턴으로 다층박막을 일괄 식각한 다음, 기판에 소오스/드레인 영역을 형성한다. 여기서, 식각정지층이 TiO2인 경우에는 식각 마스크를 Ti로, 식각정지층이 RuO2인 경우에는 식각 마스크를 Ru 또는 Cr으로 사용하고, Ti 식각 마스크의 식각 가스는 Cl2/N2를, Ru 또는 Cr 식각 마스크의 식각 가스는 Cl2/O2를, TiO2식각정지층의 식각 가스는 C2F6(C3F8또는 CHF3)/Ar를, RuO2식각정지층의 식각 가스는 Cl2/O2를 사용한다. 또한, 식각정지층이 TiO2인 경우에는 상부전극, 강유전체층, 하부전극을 Cl2/O2가스로 일괄 식각하고, 식각정지층이 RuO2인 경우에는 상부전극, 강유전체층, 하부전극을 Cl2, Cl2/CF4, Cl2가스로 각각 식각한다. 이러한 제조공정으로 강유전체 메모리를 제작하여 공정을 단순화하고 정렬 마진을 줄여 고집적화를 도모한다.
Description
본 발명은 비휘발성인 강유전체 메모리 제조방법에 관한 것이다.
일반적으로 강유전체 박막을 이용한 비휘발성 강유전체 메모리(Ferroelectric Random Access Memory : FeRAM)는 빠른 쓰기 속도, 저전압 구동, 저전력 소모와 높은 쓰기 횟수 등의 장점을 가질 뿐만 아니라, 비휘발 특성을 가지므로 기존의 플래쉬 메모리(Flash Memory)와 같은 비휘발성 메모리를 대체할 수 있는 물질로 널리 연구되고 있다.
기존의 강유전체 메모리는 트랜지스터와 커패시터가 쌍으로 구성된 것(1 트랜지스터/1 커패시터형, 2 트랜지스터/2 커패시터형)과 게이트 위에 강유전체막이 형성되어 하나의 트랜지스터로 구성된 것(1 트랜지스터형)이 있는데, 일반적으로 1 트랜지스터/1 커패시터형의 강유전체 메모리에 대한 연구가 주류를 이루고 있다.
한편, 최근에는 새로운 형태의 SWL(Split Word Line) 강유전체 메모리가 제시되었는데, 그 구조를 살펴보면 다음과 같다.
도 1a는 종래 기술에 따른 강유전체 메모리의 셀을 보여주는 회로도이고, 도 1b는 종래 기술에 따른 SWL(Split Word Line) 강유전체 메모리의 셀 구조를 보여주는 회로도이다.
도 1a 및 도 1b에 도시된 바와 같이, SWL 강유전체 메모리와 강유전체 메모리의 구조를 비교해 보면, SWL 강유전체 메모리는 강유전체 메모리의 플레이트 라인(plate line)이 없는 대신에 SWL이 워드라인 역할과 옆 셀의 플레이트 라인 역할까지 수행하도록 되어 있다.
즉, 기존의 강유전체 메모리는 플레이트 라인이 전기적으로 공통된 라인으로 연결되어 있는 것과는 달리 SWL 강유전체 메모리는 플레이트 라인 역할을 하는 SWL이 공통된 라인으로 되어 있지 않기 때문에 빠른 동작속도를 구현할 수 있으며 쓰기/읽기 동작을 할 때, 선택되지 않은 셀들은 열화되지 않는 특징을 지닌다.
도 1b에 도시된 바와 같이, SWL 강유전체 메모리는 워드라인이 옆 셀의 커패시터의 하부전극과 연결되어 SWL 워드라인을 이룬다.
따라서, 고밀도의 강유전체 메모리를 제작하기 위해서는 워드라인 위에 강유전체 커패시터를 제작하는 것이 유리하다.
이때, 워드라인과 하부전극을 연결하는 방법으로는 워드라인과 하부전극 사이에 적절한 콘덕팅 베리어(conducting barrier)를 형성하여 직접 전기적으로 연결하는 방법과 하부전극과 워드라인에 콘택 홀(contact hole)을 형성하고 금속 배선으로 연결하는 방법이 있다.
도 2는 SWL 강유전체 메모리를 보여주는 구조단면도로서, 도 2에 도시된 바와 같이 SWL 강유전체 메모리의 제조공정은 기존의 강유전체 메모리 제조공정과 유사하다.
먼저, 필드 산화물(field oxide)이 형성된 기판 위에 게이트 산화물(SiO2)층과 폴리실리콘(poly-Si)층을 형성하고 패터닝하여 워드라인을 형성한 후, 워드라인 양측에 소오스/드레인 영역을 형성한다.
그리고, 전면에 절연층을 형성한 후, 워드라인 상부의 절연층 위에 하부전극, 강유전체, 상부전극을 순차적으로 형성하고 패터닝하여 강유전체 커패시터를 형성한다.
그러나, 종래의 SWL 강유전체 메모리 제조방법에 있어서는 다음과 같은 문제점이 있었다.
강유전체 메모리를 제조하는 경우, 워드라인과 강유전체 메모리 사이에 정렬 마진이 요구되므로 고집적화에 불리하며 공정 횟수가 많게 되는 문제가 있었다.
본 발명은 이러한 문제들을 해결하기 위한 것으로, 강유전체 커패시터와 워드라인을 일괄 식각하여 공정이 간단하고 정렬 마진을 최소화할 수 있는 강유전체 메모리 제조방법을 제공하는데 그 목적이 있다.
도 1a는 종래 기술에 따른 강유전체 메모리의 셀을 보여주는 회로도
도 1b는 종래 기술에 따른 SWL(Split Word Line) 강유전체 메모리의 셀 구조를 보여주는 회로도
도 2는 종래 기술에 따른 SWL 강유전체 메모리를 보여주는 구조단면도
도 3a 내지 도 3g는 본 발명에 따른 SWL 강유전체 메모리 제조공정을 보여주는 공정단면도
도 4a 내지 도 4c는 RuO2를 식각정지층으로 사용한 MFMIS 강유전체 메모리의 제조공정을 보여주는 공정단면도
도 5a 내지 도 5c는 TiO2를 식각정지층으로 사용한 MFIS 강유전체 메모리의 제조공정을 보여주는 공정단면도
도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 필드 산화물
3,11 : 게이트 산화물층 4 : 폴리실리콘층
5,12,13 : 식각정지층 6 : 하부전극
7 : 강유전체 8 : 상부전극
9 : 마스크 패턴 10 : 소오스/드레인
본 발명에 따른 강유전체 메모리 제조방법은 기판상에 절연층, 반도체층, 식각정지층, 하부전극, 강유전체층, 상부전극을 순차적으로 형성하는 단계와, 상부전극 위에 소정 형상의 식각 마스크 패턴을 형성하는 단계와, 식각 마스크 패턴을 마스크로 상부전극, 강유전체층, 하부전극, 식각정지층, 반도체층, 절연층을 일괄 식각하여 기판을 노출시키는 단계와, 식각 마스크 패턴을 제거하고 노출된 기판에 소오스/드레인 영역을 형성하는 단계로 이루어진다.
여기서, 식각정지층이 TiO2인 경우에는 식각 마스크를 Ti로 사용하고, 식각정지층이 RuO2인 경우에는 식각 마스크를 Ru 또는 Cr으로 사용한다.
그리고, Ti 식각 마스크의 식각 가스는 Cl2/N2를 사용하고, Ru 또는 Cr 식각 마스크의 식각 가스는 Cl2/O2를 사용하며, TiO2식각정지층의 식각 가스는 C2F6(C3F8또는 CHF3)/Ar를 사용하고, RuO2식각정지층의 식각 가스는 Cl2/O2를 사용한다.
또한, 식각정지층이 TiO2인 경우에는 상부전극, 강유전체층, 하부전극을 Cl2/O2가스로 일괄 식각하고, 식각정지층이 RuO2인 경우에는 상부전극, 강유전체층, 하부전극을 Cl2, Cl2/CF4, Cl2가스로 각각 식각한다.
이러한 제조공정으로 SWL 강유전체 메모리를 제작하여 공정을 단순화하고 정렬 마진(align margin)을 줄여 고집적화를 도모한다.
그리고, 식각정지층을 도입하므로 워드라인과 기판의 과도 식각을 방지한다.
또한, 식각정지층과 금속마스크를 이용한 일괄 식각 공정은 MFMIS 또는 MFIS 구조의 1 트랜지스터형 강유전체 메모리 제작에 용이하게 이용될 수 있다.
본 발명은 기판상에 식각정지층, 강유전체층, 전극층을 형성하는 단계와, 전극층 위에 소정 형상의 식각 마스크 패턴을 형성하는 단계와, 식각 마스크 패턴을 마스크로 전극층, 강유전체층, 식각정지층을 일괄 식각하여 기판을 노출시키는 단계와, 식각 마스크 패턴을 제거하고 노출된 기판에 소오스/드레인 영역을 형성하는 단계로 이루어진다.
여기에서도 식각정지층이 TiO2인 경우에는 식각 마스크를 Ti로 사용하고, 식각정지층이 RuO2인 경우에는 식각정지층과 Si 사이에 게이트 산화막을 삽입하고, 식각 마스크를 Ru 또는 Cr으로 사용하며, 사용되는 식각 가스도 상기와 동일하다.
이러한 제조공정으로 MFMIS 구조 또는 MFIS 구조의 1 트랜지스터형 강유전체 메모리를 제작하면, 공정이 단순화된다.
또한, RuO2를 하부전극과 동시에 식각정지층으로 사용하고, TiO2를 절연층과 식각정지층의 기능을 동시에 가지므로 기판이 과도 식각되는 것을 방지할 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해 질 것이다.
상기와 같은 특징을 갖는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명에서는 종래의 SWL 강유전체 메모리의 제조시 워드라인과 강유전체 메모리 사이에 정렬 마진으로 인하여 고집적화가 어렵고 공정횟수가 많아지는 단점을 보완하기 위한 새로운 공정법을 제시한다.
본 발명의 핵심은 식각정지층과 식각선택성이 우수한 금속 마스크를 사용하여 강유전체와 폴리실리콘을 일괄식각하는 것이다.
도 3a 내지 도 3g는 본 발명에 따른 SWL 강유전체 메모리 제조공정을 보여주는 공정단면도로서, 도 3a에 도시된 바와 같이 기판(1)에 소자간의 격리를 위해 필드 산화물(Field oxide, SiO2)(2)을 형성한 후, 도 3b에 도시된 바와 같이 기판(1) 위에 게이트 산화물층(gate oxide, SiO2)(3)을 형성하고, 그 위에 폴리실리콘층(4) 또는 텅스텐 실리사이드층을 형성한다.
이어, 도 3c에 도시된 바와 같이 후 공정에 형성될 강유전체 커패시터와 폴리실리콘층(4)과의 확산방지 및 식각정지를 위하여 폴리실리콘층(4) 위에 TiO2, RuO2, 이들을 포함한 물질 등으로 이루어진 식각정지층(5)을 형성한다.
경우에 따라서는 실리사이드 형성 등을 방지하기 위하여 다른 층이 추가될 수도 있다.
그리고, 도 3d에 도시된 바와 같이 강유전체 커패시터의 형성을 위하여 식각정지층(5) 위에 Pt/Ti, IrO2 등의 하부전극(6), PZT, SBT 등의 강유전체(7), Pt, IrO2등의 상부전극(8)을 순차적으로 형성한다.
이어, 도 3e에 도시된 바와 같이 상부전극(8) 위에 Ru, Cr, Ti 중 어느 하나로 식각용 하드 마스크(hard mask) 패턴(9)을 형성한다.
여기서, Ti를 하드 마스크로 사용할 때에는 TiO2를 식각정지층으로 사용하고, Ru 또는 Cr을 하드 마스크로 사용할 때는 RuO2를 식각정지층으로 사용한다.
이러한 하드 마스크를 사용하여 도 3f에 도시된 바와 같이 상부전극(8)/강유전체(7)/하부전극(6)/식각정지층(5)/폴리실리콘층(4)/게이트 산화물층(3)을 일괄 식각한다.
이러한 두꺼운 다층 박막을 식각하기 위해서는 식각선택성이 우수한 식각마스크와 식각정지층이 필수적으로 요구된다.
본 발명에서 상기와 같은 물질들을 선택하여 식각마스크와 식각정지층을 형성하는 이유와 일괄 식각시 사용되는 가스의 종류를 좀 더 상세히 설명하면 다음과 같다.
하기 표 1은 Pt 전극과 PZT 박막의 식각속도와 식각선택성을 나타낸 것이다.
| 식각마스크 | 식각정지층 | 식각가스 | 식각속도 | 식각선택성 | |
| Ru | RuO2 | Cl2/CF4, Cl2 | PZT:850Å/minPt:750Å/min | PZT/Ru:3.4Pt/Ru:3.9 | PZT/RuO2:4Pt/RuO2:4.6 |
| Ti | TiO2 | Cl2/O2 | PZT:200Å/minPt:80Å/min | PZT/Ti:5.3Pt/Ti:13.3 | PZT/TiO2:8Pt/TiO2:20 |
여기서, 식각조건은 RIE 파워는 약 200W이고, ICP 파워는 약 700W이며, 압력은 약 10 mTorr이다.
상기 표 1에서 보는 바와 같이, 식각마스크를 Ru로, 식각정지층을 RuO2로 사용하는 경우는 식각마스크를 Ti로, 식각정지층을 TiO2로 사용하는 경우에 비해서 Pt와 PZT의 식각속도가 높게 나타났지만, 식각선택성은 낮게 나타났다.
그러나, 두 가지 경우 모두 기존의 포토레지스터(photoresist)나 이산화규소(SiO2)를 식각마스크로 사용한 경우에 비해서 훨씬 높은 식각속도를 나타내었다.
하기 표 2는 일괄 식각 공정시, RuO2를 식각정지층으로 사용한 경우와 TiO2를 식각정지층으로 사용한 경우 각각에 대한 식각 가스를 보여주고 있다.
| Pt/PZT/Pt/Ti/RuO2/Poly-Si/SiO2 | Pt/PZT/Pt/Ti/TiO2/Poly-Si/SiO2 | ||
| 식각물질 | 식각가스 | 식각물질 | 식각가스 |
| Ti(Ru용 식각마스크) | Cl2/N2 | Ti(식각마스크) | Cl2/N2 |
| Ru 또는 Cr(식각마스크) | Cl2/O2 | ||
| Pt | Cl2 | Pt | Cl2/O2 |
| PZT | Cl2/CF4 | PZT | Cl2/O2 |
| Pt | Cl2 | Pt | Cl2/O2 |
| RuO2 | Cl2/O2 | TiO2 | C2F6/Ar |
| Poly-Si | Cl2 | Poly-Si | Cl2 |
| SiO2 | C3F6/Ar | SiO2 | C2F6/Ar |
상기 표 1에서 보는 바와 같이, RuO2를 식각정지층으로 사용한 경우 식각마스크로 Ru 또는 Cr이 사용되고 이것은 Cl2/O2가스로 식각된다.
그리고, Ru 또는 Cr을 식각할 때, 식각마스크는 Ti가 사용된다.
또한, 상부 Pt, PZT 그리고 하부 Pt는 각각 Cl2, Cl2/CF4그리고 Cl2로 식각된다.
여기서, 식각정지층인 RuO2는 Cl2분위기에서는 거의 식각되지 않으므로 Pt와 PZT의 표면 굴곡이 RuO2박막에 전사되어 나타나지 않는다.
그리고, 식각정지층인 RuO2는 Cl2/O2가스로 식각된다.
여기서, Cl2/O2가스는 폴리실리콘을 거의 식각하지 않으므로 RuO2의 표면 굴곡은 폴리실리콘에 전사되지 않는다.
마지막으로 폴리실리콘과 게이트 산화물의 식각은 반도체 공정에서 일반적으로 사용되는 공정법으로 식각한다.
한편, TiO2를 식각정지층으로 사용한 경우에는 식각마스크로 Ti가 사용되며, Ti는 Cl2/N2가스로 식각되고, 상부 Pt, PZT 그리고 하부 Pt는 Cl2/O2가스로 모두 식각된다.
여기서, Cl2/O2가스에서 TiO2는 거의 식각되지 않으므로 Pt와 PZT의 표면 굴곡이 TiO2박막에 전사되어 나타나지 않는다.
그리고, 식각정지층인 TiO2는 C2F6(C3F8또는 CHF3)/Ar 가스로 식각되며, 폴리실리콘과 게이트 산화물은 반도체 공정법과 유사한 방법으로 식각된다.
이때, Cl2가스 등이 식각가스로 사용되므로 마스크로 사용된 Ti는 TiO2식각정지층이나 폴리실리콘 식각 공정시 식각되지만, 상부 Pt가 식각마스크 역할을 하므로 폴리실리콘과 게이트 산화물을 식각할 수 있다.
이와 같이, 일괄 식각 후에 도 3g에 도시된 바와 같이, 이온주입법으로 P 또는 As를 기판(1)에 주입하고 약 650℃ 이상의 고온에서 열처리하여 소오스/드레인(10)을 형성한다.
그리고, 도시되지는 않았지만 상부전극(8)과 강유전체(7)를 일괄 식각하여 각 셀의 커패시터를 정의함으로써, 강유전체 메모리를 제작한다.
식각정지층과 금속 하드마스크를 사용한 본 발명의 일괄 식각법은 SWL 강유전체 메모리의 제조뿐만 아니라 이와 구조가 유사한 1 트랜지스터형 강유전체 메모리의 제조에도 사용할 수 있다.
1 트랜지스터형 강유전체 메모리는 1 트랜지스터/1 커패시터형에 비해서 구조가 간단하고, 고집적화에 유리하며, 데이터 읽기시 정보가 파괴되지 않는다는 장점이 있어 차세대 고집적 강유전체 메모리로 널리 연구되고 있다.
1 트랜지스터형 강유전체 메모리의 대표적인 구조는 MFMIS(Metal Ferroelectric Metal Insulator Silicon) 또는 MFIS(Metal Ferroelectric Insulator Silicon)구조로 SWL 강유전체 메모리의 단면구조와 매우 유사하다.
이 경우에도 고밀도로 집적화하기 위해서는 강유전체 커패시터와 절연층(insulator)을 일괄식각하고 소스와 드레인을 형성하는 것이 효과적이다.
그러나, 역시 식각시 실리콘 기판이 과도식각되는 문제점이 있다.
따라서, 초기 막증착 단계에서부터 식각을 고려하여 막을 형성할 필요가 있다.
본 발명에서는 RuO2를 하부전극과 동시에 식각정지층으로 사용한 구조와 TiO2를 절연층과 식각정지층의 기능을 동시에 갖는 구조를 제시한다.
도 4a 내지 도 4c는 RuO2를 식각정지층으로 사용한 MFMIS 강유전체 메모리의 제조공정을 보여주는 공정단면도이다.
먼저, 도 4a에 도시된 바와 같이 소자간의 격리를 위해 필드 산화물(2)이 형성된 실리콘 기판(1) 위에 SiO2, CeO2등의 게이트 산화물(11)을 형성하고, 그 위에 강유전체 커패시터의 하부전극 및 식각정지층(12)으로 사용할 RuO2또는 이를 함유한 물질을 형성한다.
경우에 따라서는 RuO2위에 Pt 등을 형성하여 다층전극으로도 사용할 수도 있다.
그리고, 식각정지층(12) 위에 강유전체(7)와 상부전극(8)을 형성하고, 상기에 설명한 바와 같이 Ru 또는 Cr을 식각마스크로 사용하여 상부전극(8), 강유전체(7), 식각정지층(12), 게이트 산화물(11)을 일괄 식각한다.
그 이후에 공정은 SWL 강유전체 메모리의 제조방법과 동일하다.
도 5a 내지 도 5c는 TiO2를 식각정지층으로 사용한 MFIS 강유전체 메모리의 제조공정을 보여주는 공정단면도이다.
이 경우에는 하부전극이 필요하지 않으므로 실리콘 기판(1) 위에 식각정지층(13) 및 절연층으로 사용할 TiO2를 직접 형성하고, 그 위에 강유전체(7)와 상부전극(8)을 순차적으로 형성한다.
경우에 따라서는 TiO2증착 전에 계면특성이 우수한 SiO2등을 얇게 형성할 수도 있다.
이렇게 형성된 다층박막은 Ti를 식각마스크로 이용하여 일괄 식각한다.
식각시 TiO2의 식각정지 특성을 이용하여 실리콘 기판이 과도식각되는 것을 방지할 수 있다.
그 이후에 공정은 SWL 강유전체 메모리의 제조 공정과 동일하다.
이와 같이 식각정지층의 역할을 하는 RuO2또는 TiO2등을 전극 또는 게이트 산화물로 사용함으로써, 식각시 실리콘 기판이 과도식각되는 것을 방지할 수 있으며, 식각선택성이 우수한 Ru, Cr, Ti를 식각 마스크로 사용함으로써 ,두꺼운 다층박막도 식각할 수 있다.
본 발명에 따른 강유전체 메모리 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 강유전체 커패시터와 폴리실리콘 워드라인을 하나의 마스크로 일괄 식각함으로써, 공정을 단순화시킬 뿐만 아니라 폴리실리콘과 강유전체 커패시터를 각각 정의할 때 생길 수 있는 정렬마진(align margin)을 최소화할 수 있다.
둘째, 강유전체 커패시터와 폴리실리콘의 일괄식각시 RuO2와 TiO2를 식각정지층으로 사용함으로써, 실리콘 기판이 과도 식각되는 것을 방지할 수 있다.
셋째, 식각선택성이 우수한 Ru, Cr, Ti를 식각마스크로 사용함으로써, 강유전체 캐패시터와 폴리실리콘을 일괄 식각할 수 있다.
넷째, MFMIS 또는 MFIS 강유전체 메모리 제조시에도 RuO2와 TiO2를 사용하여 실리콘 기판이 과도식각되는 것을 방지할 수 있을 뿐만 아니라 Ru, Cr, Ti를 식각마스크로 이용하여 MFMIS 또는 MFIS 구조를 일괄 식각할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Claims (13)
- 기판상에 절연층, 반도체층, 식각정지층, 하부전극, 강유전체층, 상부전극을 순차적으로 형성하는 제 1 단계;상기 상부전극 위에 소정 형상의 식각 마스크 패턴을 형성하는 제 2 단계;상기 식각 마스크 패턴을 마스크로 상기 상부전극, 강유전체층, 하부전극, 식각정지층, 반도체층, 절연층을 일괄 식각하여 상기 기판을 노출시키는 제 3 단계; 그리고,상기 식각 마스크 패턴을 제거하고, 상기 노출된 기판에 소오스/드레인 영역을 형성하는 제 4 단계로 이루어지는 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 1 항에 있어서, 상기 제 4 단계 후, 상기 소정영역의 상부전극 및 강유전체층을 일괄 식각하여 커패시터 영역을 정의하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 1 항에 있어서, 상기 절연층은 SiO2이고, 상기 반도체층은 다결정 실리콘 또는 텅스텐 실리사이드인 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 1 항에 있어서, 상기 식각정지층은 TiO2, RuO2, 이들을 포함한 물질 중 어느 하나인 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 1 항에 있어서, 상기 식각 마스크는 Ru, Cr, Ti 중 어느 하나인 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 5 항에 있어서, 상기 Ru 또는 Cr의 식각 마스크는 Ti인 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 1 항에 있어서, 상기 식각 마스크의 식각 가스는 Cl2/O2, Cl2/N2중 어느 하나이고, 상기 식각 정지층의 식각 가스는 Cl2/O2, C2F6(C3F8또는 CHF3)/Ar 중 어느 하나인 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 1 항에 있어서, 상기 상부전극, 강유전체층, 하부전극의 식각시, Cl2/O2가스로 일괄 식각하거나 또는 Cl2, Cl2/CF4, Cl2가스로 각각 식각하는 것을 특징으로 하는 강유전체 메모리 제조방법.
- 기판상에 식각정지층, 강유전체층, 전극층을 형성하는 제 1 단계;상기 전극층 위에 소정 형상의 식각 마스크 패턴을 형성하는 제 2 단계;상기 식각 마스크 패턴을 마스크로 상기 전극층, 강유전체층, 식각정지층을 일괄 식각하여 상기 기판을 노출시키는 제 3 단계; 그리고,상기 식각 마스크 패턴을 제거하고, 상기 노출된 기판에 소오스/드레인 영역을 형성하는 제 4 단계로 이루어지는 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 9 항에 있어서, 상기 기판과 식각정지층 사이에는 절연층이 형성되는 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 9 항에 있어서, 상기 식각정지층은 TiO2, RuO2, 이들을 포함한 물질 중 어느 하나이고, 상기 식각 마스크는 Ru, Cr, Ti 중 어느 하나인 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 9 항에 있어서, 상기 식각 마스크의 식각 가스는 Cl2/O2, Cl2/N2중 어느 하나이고, 상기 식각 정지층의 식각 가스는 Cl2/O2, C2F6(C3F8또는 CHF3)/Ar 중 어느 하나인 것을 특징으로 하는 강유전체 메모리 제조방법.
- 제 9 항에 있어서, 상기 전극층, 강유전체층의 식각시, Cl2/O2가스로 일괄 식각하거나 또는 Cl2, Cl2/CF4가스로 각각 식각하는 것을 특징으로 하는 강유전체 메모리 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990021595A KR100323711B1 (ko) | 1999-06-10 | 1999-06-10 | 강유전체 메모리 제조방법 |
| US09/588,382 US6291251B1 (en) | 1999-06-10 | 2000-06-07 | Method for fabricating ferroelectric memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990021595A KR100323711B1 (ko) | 1999-06-10 | 1999-06-10 | 강유전체 메모리 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002022A true KR20010002022A (ko) | 2001-01-05 |
| KR100323711B1 KR100323711B1 (ko) | 2002-02-07 |
Family
ID=19591426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990021595A KR100323711B1 (ko) | 1999-06-10 | 1999-06-10 | 강유전체 메모리 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6291251B1 (ko) |
| KR (1) | KR100323711B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724624B1 (ko) * | 2001-06-30 | 2007-06-04 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자에서의 캐패시터의 제조방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278147B1 (en) * | 2000-01-18 | 2001-08-21 | International Business Machines Corporation | On-chip decoupling capacitor with bottom hardmask |
| US6440753B1 (en) * | 2001-01-24 | 2002-08-27 | Infineon Technologies North America Corp. | Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines |
| US6566148B2 (en) * | 2001-08-13 | 2003-05-20 | Sharp Laboratories Of America, Inc. | Method of making a ferroelectric memory transistor |
| US6673664B2 (en) * | 2001-10-16 | 2004-01-06 | Sharp Laboratories Of America, Inc. | Method of making a self-aligned ferroelectric memory transistor |
| US20030082909A1 (en) * | 2001-10-30 | 2003-05-01 | Tingkai Li | High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications |
| US6576941B1 (en) * | 2002-02-20 | 2003-06-10 | Samsung Electronics Co., Ltd. | Ferroelectric capacitors on protruding portions of conductive plugs having a smaller cross-sectional size than base portions thereof |
| US7126796B2 (en) | 2002-09-25 | 2006-10-24 | Hitachi Global Storage Technologies Netherlands B.V. | Read sensor with overlaying lead layer top surface portions interfaced by hard bias and tapered lead layers |
| JP2004172311A (ja) * | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2004179226A (ja) * | 2002-11-25 | 2004-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| US6876021B2 (en) * | 2002-11-25 | 2005-04-05 | Texas Instruments Incorporated | Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier |
| US6984857B2 (en) * | 2003-07-16 | 2006-01-10 | Texas Instruments Incorporated | Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same |
| US7019352B2 (en) * | 2003-08-07 | 2006-03-28 | Texas Instruments Incorporated | Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components |
| US7001821B2 (en) * | 2003-11-10 | 2006-02-21 | Texas Instruments Incorporated | Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device |
| US6982448B2 (en) * | 2004-03-18 | 2006-01-03 | Texas Instruments Incorporated | Ferroelectric capacitor hydrogen barriers and methods for fabricating the same |
| US7180141B2 (en) * | 2004-12-03 | 2007-02-20 | Texas Instruments Incorporated | Ferroelectric capacitor with parallel resistance for ferroelectric memory |
| KR100590580B1 (ko) * | 2005-03-21 | 2006-06-19 | 삼성전자주식회사 | 패턴된 강유전체 미디어의 제조방법 |
| WO2008126961A1 (en) * | 2007-04-12 | 2008-10-23 | University Of Seoul Foundation Of Industry-Academic Cooperation | Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same |
| JP5770068B2 (ja) * | 2010-11-12 | 2015-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0161473B1 (ko) * | 1995-12-15 | 1998-12-01 | 김광호 | 반도체 장치의 강유전성 커패시터 및 그 제조방법 |
| JP3108374B2 (ja) * | 1996-01-26 | 2000-11-13 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPH09237875A (ja) * | 1996-02-29 | 1997-09-09 | Oki Electric Ind Co Ltd | 半導体記憶素子、半導体記憶素子の形成方法、及びチタン酸ビスマス膜の形成方法 |
| DE69730377T2 (de) * | 1996-05-30 | 2005-09-01 | Oki Electric Industry Co., Ltd. | Permanente Halbleiterspeicherzelle und deren Herstellungsverfahren |
| JP3297794B2 (ja) * | 1996-07-12 | 2002-07-02 | ソニー株式会社 | 強誘電体容量素子及びこれを備えた半導体装置 |
| JPH10144808A (ja) * | 1996-11-11 | 1998-05-29 | Denso Corp | 半導体記憶装置の製造方法 |
| KR19980082854A (ko) * | 1997-05-09 | 1998-12-05 | 윤종용 | 강유전체막를 이용한 커패시터 제조 방법 |
| US6114228A (en) * | 1998-07-21 | 2000-09-05 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with a composite gate dielectric layer and gate barrier layer |
-
1999
- 1999-06-10 KR KR1019990021595A patent/KR100323711B1/ko not_active IP Right Cessation
-
2000
- 2000-06-07 US US09/588,382 patent/US6291251B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724624B1 (ko) * | 2001-06-30 | 2007-06-04 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자에서의 캐패시터의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100323711B1 (ko) | 2002-02-07 |
| US6291251B1 (en) | 2001-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323711B1 (ko) | 강유전체 메모리 제조방법 | |
| US6376325B1 (en) | Method for fabricating a ferroelectric device | |
| KR100406536B1 (ko) | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 | |
| US5656536A (en) | Method of manufacturing a crown shaped capacitor with horizontal fins for high density DRAMs | |
| KR100207459B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| US20040164323A1 (en) | Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices | |
| US5484744A (en) | Method for fabricating a stacked capacitor for dynamic random access memory cell | |
| KR20010061557A (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| JPH1131792A (ja) | 半導体記憶素子およびその製造方法 | |
| KR100772702B1 (ko) | 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법 | |
| KR19980066717A (ko) | 에프램(fram)셀의 제조방법 | |
| KR100468708B1 (ko) | 강유전체커패시터및그제조방법 | |
| KR100448237B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR20030039893A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| JP2004095915A (ja) | 半導体装置及びその製造方法 | |
| KR20020055105A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100353807B1 (ko) | 고유전체 캐패시터의 하부전극 형성방법 | |
| KR100321703B1 (ko) | 반도체 소자의 강유전체 캐패시터 제조방법 | |
| KR100846365B1 (ko) | 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법 | |
| KR20020087515A (ko) | 강유전체 메모리소자의 제조 방법 | |
| KR20020010974A (ko) | 금속배선 형성 단계를 감소시킬 수 있는 강유전체 메모리소자 제조 방법 | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100968428B1 (ko) | 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법 | |
| KR100427031B1 (ko) | 강유전체 소자의 커패시터 제조 방법 | |
| KR100219510B1 (ko) | 에프 램(fram) 셀의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051201 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |