KR19980082854A - 강유전체막를 이용한 커패시터 제조 방법 - Google Patents

강유전체막를 이용한 커패시터 제조 방법 Download PDF

Info

Publication number
KR19980082854A
KR19980082854A KR1019970017953A KR19970017953A KR19980082854A KR 19980082854 A KR19980082854 A KR 19980082854A KR 1019970017953 A KR1019970017953 A KR 1019970017953A KR 19970017953 A KR19970017953 A KR 19970017953A KR 19980082854 A KR19980082854 A KR 19980082854A
Authority
KR
South Korea
Prior art keywords
film
gas
platinum
titanium nitride
pattern
Prior art date
Application number
KR1019970017953A
Other languages
English (en)
Inventor
주석호
유민희
오상정
유차영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970017953A priority Critical patent/KR19980082854A/ko
Publication of KR19980082854A publication Critical patent/KR19980082854A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

강유전체막를 이용한 반도체 장치의 커패시터(capacitor) 제조 방법을 개시한다. 본 발명은 반도체 기판 상에 제1백금(Pt)막, 강유전체막, 제2백금막 및 티타늄 나이트라이드(TiN)막 패턴을 순차적으로 형성한다. 이후에, 상기 티타늄 나이트라이드막 패턴을 마스크로 상기 제2백금막을 염소(Cl2) 가스 및 산소(O2) 가스를 포함하는 반응 가스로 식각하여 상부 전극을 형성한다. 연이어 상기 티타늄 나이트라이드막 패턴을 마스크로 상기 강유전체막을 염소 가스, 아르곤(Ar) 가스, 사불화 탄소(CF4) 가스, 브롬화 수소(HBr) 가스 및 산소 가스를 포함하는 반응 가스로 식각하여 강유전체막 패턴를 형성한다. 다음에 상기 티타늄 나이트라이드막 패턴을 마스크로 상기 제1백금막을 염소 가스 및 산소 가스를 포함하는 반응 가스로 식각하여 하부 전극을 형성한다.

Description

강유전체막를 이용한 커패시터 제조 방법.
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 강유전체막을 이용한 반도체 장치의 커패시터 제조 방법에 관한 것이다.
반도체 장치의 메모리 셀(memory cell)의 고집적화 및 미세화가 진행되면서 셀 커패시터(cell capacitor)의 면적이 줄어들고 있다. 이에 따라 셀 커패시턴스(cell capacitance)의 감소가 수반된다. 상기 셀 커패시턴스의 감소를 해결하는 방법의 하나로 셀 커패시터의 유전막으로 사용되는 유전체을 고유전 특성의 물질, 즉 강유전체(ferroelectric material)로 대체하는 방법이 제안되었다. 이때, 상기 셀 커패시턴스의 전극으로는 백금(Pt)으로 형성된 전극을 사용한다. 상기 백금 전극은 상기 강유전체의 고유전 특성 향상을 위한 고온의 산소 분위기에서의 열처리에서도 산화되지 않는다.
상기 백금 전극을 형성하기 위해서 백금막을 패터닝 할 때 또는 상기 강유전체막을 패터닝할 때 포토레지스트 패턴을 마스크로 사용한다. 그러나 상기 백금막또는 상기 강유전체막과 상기 포토레지스트 패턴 간의 식각 선택비가 낮다. 따라서, 상기 포토레지스트 패턴을 두껍게 도포 해야 한다. 예컨대, 대략 2㎛의 두꺼운 두께로 도포한다. 이러한 두께의 포토레지스트 패턴을 형성하기는 용이하지 않으며 또한 노광 공정에서의 노광을 충분히 하기 어려워 균일한 포토레지스트 패턴을 얻기가 용이하지 않다.
또한, 상기 두꺼운 포토레지스트 패턴을 사용하여 상기 백금막 또는 강유전체막을 패터닝할 때 패턴 불량과 같은 결함들이 발생할 수 있다. 예컨대, 상기 포토레지스트 패턴은 측벽부에 식각의 부산물이 형성되어 이후의 공정, 예컨대 화학 기상 증착(CVD;Chemical Vapor Deposition) 공정에서 장애 요소가 된다. 또한 상기 식각 부산물에 의해 상기 백금막 또는 강유전체막의 패턴 사이즈(size)의 조절이 용이하지 않다. 예컨대, 백금막의 경우 포토레지스트 패턴의 폭이 0.6㎛이면, 상기 백금막을 식각한 후의 결과물인 백금막의 패턴의 폭은 1.2㎛ 정도가 될 수 있다. 따라서 패턴간이 서로 붙는 식각 불량이 발생한다.
또한, 상기 포토레지스트 패턴의 부산물 등에 의해 하나의 포토레지스트 패턴으로 상기 백금막 및 강유전체막의 다층 구조를 동시에 패터닝할 수 없다. 따라서 각각의 물질막을 패텅닝하기 위해서 동수의 포토레지스트 패턴을 형성하고 제거해야 된다. 따라서 공정이 복잡해진다.
본 발명이 이루고자 하는 기술적 과제는 상술한 상기 문제점의 발생을 억제할 수 있는 강유전체막을 이용하는 반도체 장치의 커패시터 제조 방법을 제공하는 데 있다.
도 1 내지 도 7은 본 발명의 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 나타낸 개략도이다.
상기 기술적 과제를 달성하기 위해서 본 발명은 반도체 기판 상에 제1백금막, 강유전체막 및 제2백금막을 순차적으로 형성한다. 이후에 상기 제2백금막 상에 티타늄 나이트라이드막 패턴을 형성한다. 상기 티타늄 나이트라이드막 패턴을 마스크로 상기 제2백금막을 염소 가스 및 산소 가스를 포함하는 반응 가스로 식각하여 상부 전극을 형성한다. 연이어 상기 티타늄 나이트라이드막 패턴을 마스크로 상기 강유전체막을 염소 가스 아르곤 가스, 사불화 탄소 가스, 브롬화 수소 가스 및 산소 가스를 포함하는 반응 가스로 식각하여 강유전체막 패턴를 형성한다. 다음에 상기 티타늄 나이트라이드막 패턴을 마스크로 상기 제1백금막을 염소 가스 및 산소 가스를 포함하는 반응 가스로 식각하여 하부 전극을 형성한다.
이와 같은 본 발명에 따르면 상기 티타늄 나이트라이드막 패턴의 측부에 식각 부산물이 형성되지 않는다. 또한 상기 티타늄 나이트라이드막 패턴과 상기 제1 및 제2백금막 또는 강유전체막의 식각 선택비가 종래의 포토레지스트 패턴에 비해 높아 양호한 선폭을 구현할 수 있다. 또한 상기 티나늄 나이트라이드막 패턴을 마스크로 계속 사용하여 상기 제2백금막, 상기 제1백금막 및 상기 강유전체막을 연속적으로 패터닝할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1 내지 도 7은 본 발명의 실시예를 설명하기 위해서 도시한 개략도들이다.
도 1은 반도체 기판(100) 상에 제1백금막(200), 강유전체막(300) 및 제2백금막(300)을 순차적으로 형성한 것을 나타낸다.
구체적으로, 하부 구조(도시되지 않음)가 형성된 반도체 기판(100) 상에 제1백금막(200)을 형성한다. 예컨대, 스퍼터링(Sputtering) 방법으로 상기 반도체 기판(100) 상에 제1백금막(200)을 형성한다. 이후에 상기 제1백금막(200) 상에 강유전체막(300)을 형성한다. 예컨대, BST((Ba,Sr)TiO3)막, STO(SrBi2Ta2O9)막, PLZT((Pb,La)(Zr,Ti)O3)막, PNZT((Pb,Nb)(Zr,Ti)O3)막 및 PZT(Pb(Zr,Ti)O3)막 등과 같은 고유전율을 나타내는 물질막으로 상기 강유전체막(300)을 형성한다. 이때, 상기 강유전체막(300)으로 PZT막으로 형성한다. 예컨대 화학 기상 증착 방법, 스퍼터링 방법 및 졸-겔 스핀 코팅(SOL-GEL spin on coating) 방법 등으로 형성한다. 이때, 상기 강유전체막(300)은 PZT 현탁액을 졸-겔 스핀 코팅 방법으로 상기 반도체 기판(100) 상에 도포하여 형성된다. 이후에 상기 강유전체막(300) 상에 제2백금막(400)을 형성한다.
도 2는 제2백금막(400) 상에 티타늄 나이트라이드(TiN)막 패턴(500)을 형성하는 것을 나타낸다.
구체적으로, 상기 제2백금막(400) 상에 티타늄 나이트라이드(TiN)막을 대략 2000Å의 두께로 형성한다. 예컨대, 스퍼터링 방법 또는 화학 기상 증착 방법으로 형성한다. 이후에, 상기 티타늄 나이트라이드막 상에 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 포토레지스트 패턴을 마스크로 상기 티타늄 나이트라이드막을 식각하여 티타늄 나이트라이드막 패턴(500)을 형성한다. 이때, 티타늄(Ti)막 패턴 또는 티타늄 옥사이드(TiOX)막 패턴으로 상기 티타늄 나이트라이드막 패턴(500)을 대체할 수 있다.
도 3은 제2백금막(400)을 패터닝하여 상부 전극(450)을 형성한 것을 나타낸다.
구체적으로, 티타늄 나이트라이드막 패턴(500)을 마스크로 상기 제2백금막(400)을 패터닝한다. 이때, 반응성 이온 식각 방법(RIE;Reactive Ion Etching)을 이용한다. 또한 염소(Cl2) 가스 및 산소(O2) 가스를 포함하는 반응 가스로 상기 제2백금막(400)을 식각한다. 이때, 상기 산소 가스는 전체 가스의 10% 내지 90%의 범위내에서 공급된다. 이에 따른 실험적 고찰 결과는 다음과 같다.
도 4는 티타늄 나이트라이드막 및 포토레지스트막에 대한 백금막의 식각 선택비를 측정한 결과이다.
염소 가스와 산소 가스를 혼합한 가스를 식각 반응 가스로 이용한다. 이때, 산소 가스의 함유량을 변화시켜 식각 선택비를 측정한다. 대략 5mTorr의 챔버압과 500W의 수 MHz 내지 수백 MHz의 전력과 200W의 수 kHz 내지 수백 kHz의 전력을 사용하여 상기 식각 선택비를 측정한다. (a)는 티타늄 나이트라이드막에 대한 백금막의 식각 선택비의 변화를 도시한 그래프이다. (b)는 종래의 포토레지스트막에 대한 백금막의 식각 선택비의 변화를 도시한 그래프이다. 이때, 산소 가스의 함유량의 변화에 따라, 포토레지스트막에 대한 백금막의 식각 선택비는 대략 1미만의 값을 나타내는 반면에, 티타늄 나이트라이드막에 대한 백금막의 식각 선택비는 최고 대략 75를 나타낸다.
따라서, 도 3에서 설명한 바와 같은 제1백금막(400)의 식각 마스크로 티타늄 나이트라이드막 패턴을 사용함으로써 종래와 같은 식각 불량을 방지할 수 있다. 이와 같이 하여 제1백금막 패턴, 즉, 상부 전극(450)을 형성한다. 또한 상기 상부 전극(450)은 백금막을 대체하여 이리듐(Ir)막, 산화 이이듐(IrO2)막 및 산화 루테늄(RuO2)막 등의 어느 하나로 형성될 수 있다.
도 5는 강유전체막(300)을 패터닝하여 강유전체막 패턴(550)을 형성한 것을 나타낸다.
상기 티타늄 나이트라이드막 패턴(500)을 마스크로 상기 강유전체막(300), 즉, PZT막을 식각한다. 이때, 사용되는 반응 가스는 염소 가스, 아르곤(Ar) 가스, 사불화 탄소(CF4) 가스, 브롬화 수소(HBr) 가스 및 산소 가스를 포함한다. 이때, 반응성 이온 식각 방법을 이용한다. 이때 상기 반응 가스의 산소 가스의 함유량은 대략 5% 내지 50%의 범위내에서 유지한다. 이에 따른 실험적 고찰 결과는 다음과 같다.
도 6은 티타늄 나이트라이드막 및 포토레지스트막에 대한 PZT막의 식각 선택비를 측정한 결과이다.
염소 가스 아르곤 가스, 사불화 탄소 가스, 브롬화 수소 가스 및 산소 가스를 혼합한 가스를 식각 반응 가스로 이용한다. 이때, 산소 가스의 함유량을 변화시켜 식각 선택비를 측정한다. 대략 5mTorr의 챔버압과 500W의 수 MHz 내지 수백 MHz의 전력과 100W의 수 kHz 내지 수백 kHz의 전력을 사용하여 상기 식각 선택비를 측정한다. (c)는 티타늄 나이트라이드막에 대한 PZT막의 식각 선택비의 변화를 도시한 그래프이다. (d)는 종래의 포토레지스트막에 대한 PZT막의 식각 선택비의 변화를 도시한 그래프이다. 이때, 산소 가스의 함유량의 변화에 따라, 포토레지스트막에 대한 PZT막의 식각 선택비는 대략 0.4 내지 0.1의 값을 나타낸다. 또한 상기 산소 가스의 함유량이 증가함에 따라 감소하는 경향을 보인다. 반면에, 티타늄 나이트라이드막에 대한 PZT막의 식각 선택비는 대략 0.4 에서 1.6으로 증가하는 경향을 보인다.
따라서 종래의 포토레지스트 패턴을 마스크로 사용하는 데 비해 양호한 식각 프로파일(profile)을 가지는 PZT 패턴, 즉 강유전체 패턴(350)을 구현할 수 있다. 따라서, 종래의 식각 불량의 발생을 억제할 수 있다. 또한, 상기 티타늄 나이트라이드막 패턴(500)을 마스크로 계속 사용하여 공정 단계의 감소를 구현할 수 있다.
도 7은 제1백금막(200)을 패터닝하여 하부 전극(250)을 형성하는 것을 나타낸다.
상기 티타늄 나이트라이드막 패턴(500)을 마스크로 계속 상용하여 제1백금막(200)을 식각한다. 이때, 도 3과 도 4에서 설명한 바와 같은 방법으로 식각한다. 즉, 반응성 이온 식각 방법(RIE;Reactive Ion Etching)을 이용한다. 또한 염소 가스 및 산소 가스를 포함하는 반응 가스로 상기 제2백금막(400)을 식각한다. 이때, 상기 산소 가스는 전체 가스의 10% 내지 90%의 범위내에서 공급된다. 이와 같이 하여 하부 전극(250)을 형성한다. 이때, 백금막을 대체하여 이리듐막, 산화 이이듐막 및 산화 루테늄막 등의 어느 하나로 상기 하부 전극(250)을 형성할 수 있다. 이후에 상기 티타늄 나이트라이드 패턴(500)을 식각하여 제거한다. 예컨대 염소(Cl2) 가스, 삼염화 보론(BCl3) 가스와 같은 클로라이드계(Chloride base) 가스를 포함하는 반응 가스로 식각하여 제거한다. 이와 같이 셀 커패시터를 형성한다.
상술한 바와 같이, 제2백금막을 식각할 때 종래의 포토레지스트 패턴 보다 매우 얇은 티타늄 나이트라이드막 패턴과 염소 가스와 산소 가스의 혼합 가스를 반응 가스로 사용함으로써 식각 불량을 방지할 수 있다. 따라서 양호한 선폭을 구현할 수 있다. 또한 제1백금막을 식각할 때 사용된 티타늄 나이트라이드막 패턴을 마스크로 강유전체막을 식각할 수 있다. 또한 강유전체막의 하부막인 제1백금막을 식각할 수 있다. 따라서 공정 단계의 감소를 구현할 수 있다.

Claims (1)

  1. 반도체 기판 상에 제1백금막, 강유전체막 및 제2백금막을 순차적으로 형성하는 단계;
    상기 제2백금막 상에 티타늄 나이트라이드막 패턴을 형성하는 단계;
    상기 티타늄 나이트라이드막 패턴을 마스크로 상기 제2백금막을 염소 가스 및 산소 가스를 포함하는 반응 가스로 식각하여 상부 전극을 형성하는 단계;
    상기 티타늄 나이트라이드막 패턴을 마스크로 상기 강유전체막을 염소 가스 아르곤 가스, 사불화 탄소 가스, 브롬화 수소 가스 및 산소 가스를 포함하는 반응 가스로 식각하여 강유전체막 패턴를 형성하는 단계; 및
    상기 티타늄 나이트라이드막 패턴을 마스크로 상기 제1백금막을 염소 가스 및 산소 가스를 포함하는 반응 가스로 식각하여 하부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
KR1019970017953A 1997-05-09 1997-05-09 강유전체막를 이용한 커패시터 제조 방법 KR19980082854A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970017953A KR19980082854A (ko) 1997-05-09 1997-05-09 강유전체막를 이용한 커패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970017953A KR19980082854A (ko) 1997-05-09 1997-05-09 강유전체막를 이용한 커패시터 제조 방법

Publications (1)

Publication Number Publication Date
KR19980082854A true KR19980082854A (ko) 1998-12-05

Family

ID=65989941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970017953A KR19980082854A (ko) 1997-05-09 1997-05-09 강유전체막를 이용한 커패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR19980082854A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323711B1 (ko) * 1999-06-10 2002-02-07 구자홍 강유전체 메모리 제조방법
KR100342820B1 (ko) * 1999-12-29 2002-07-02 박종섭 반도체 소자의 캐패시터 제조방법
KR100816849B1 (ko) * 2002-07-12 2008-03-26 매그나칩 반도체 유한회사 아날로그 캐패시터의 형성 방법
KR100816688B1 (ko) * 2001-12-29 2008-03-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323711B1 (ko) * 1999-06-10 2002-02-07 구자홍 강유전체 메모리 제조방법
KR100342820B1 (ko) * 1999-12-29 2002-07-02 박종섭 반도체 소자의 캐패시터 제조방법
KR100816688B1 (ko) * 2001-12-29 2008-03-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100816849B1 (ko) * 2002-07-12 2008-03-26 매그나칩 반도체 유한회사 아날로그 캐패시터의 형성 방법

Similar Documents

Publication Publication Date Title
KR100413649B1 (ko) 반도체장치의제조방법
US5254217A (en) Method for fabricating a semiconductor device having a conductive metal oxide
KR100269314B1 (ko) 플라즈마처리를이용한반도체장치의커패시터제조방법
KR100239417B1 (ko) 반도체 소자의 커패시터 및 그의 제조방법
US20030176073A1 (en) Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
US6296777B1 (en) Structuring process
US7221013B2 (en) Semiconductor device
KR100252047B1 (ko) 하드마스크를 이용한 금속층 식각방법
US6670233B2 (en) Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
US20020175142A1 (en) Method of forming capacitor element
KR19980082854A (ko) 강유전체막를 이용한 커패시터 제조 방법
US7176038B2 (en) Ferroelectric element and method for manufacturing the same
KR20000067642A (ko) 강유전체 캐패시터 구조체의 건식식각 방법
US20020008079A1 (en) Dry etching method for iridium electrode
KR20000001477A (ko) 하드 마스크를 이용한 강유전체 커패시터의 제조방법
US5920761A (en) Method for fabricating capacitor of semiconductor device
KR20030065280A (ko) 반도체장치 및 그 제조방법
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
KR100255660B1 (ko) 이리듐막의 식각 방법
KR20020006364A (ko) 이중 식각 마스크막을 이용한 반도체 소자의 고유전체커패시터 제조방법
JP2000183305A (ja) 半導体装置およびその製造方法
KR0168339B1 (ko) 다마신 공정을 이용한 커패시터 제조방법
KR100234363B1 (ko) 강유전막의 식각 가스
KR100801314B1 (ko) 반도체장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid