KR100590580B1 - 패턴된 강유전체 미디어의 제조방법 - Google Patents

패턴된 강유전체 미디어의 제조방법 Download PDF

Info

Publication number
KR100590580B1
KR100590580B1 KR1020050023243A KR20050023243A KR100590580B1 KR 100590580 B1 KR100590580 B1 KR 100590580B1 KR 1020050023243 A KR1020050023243 A KR 1020050023243A KR 20050023243 A KR20050023243 A KR 20050023243A KR 100590580 B1 KR100590580 B1 KR 100590580B1
Authority
KR
South Korea
Prior art keywords
precursor
feature
ferroelectric
electrode
patterned
Prior art date
Application number
KR1020050023243A
Other languages
English (en)
Inventor
사이먼 뷸만
홍승범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050023243A priority Critical patent/KR100590580B1/ko
Priority to JP2006077609A priority patent/JP4054047B2/ja
Priority to CNB2006100655189A priority patent/CN100449687C/zh
Priority to US11/384,326 priority patent/US7923262B2/en
Priority to EP06251499A priority patent/EP1705650B1/en
Application granted granted Critical
Publication of KR100590580B1 publication Critical patent/KR100590580B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/74—Record carriers characterised by the form, e.g. sheet shaped to wrap around a drum
    • G11B5/743—Patterned record carriers, wherein the magnetic recording layer is patterned into magnetic isolated data islands, e.g. discrete tracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/02—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using ferroelectric record carriers; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패턴된 강유전체 미디어의 제조방법에 대해 기술한다.
본 발명의 방법은 기판 상에 형성된 전극 위에 강유전막을 제조를 위한 전구체로 소정 패턴의 피쳐를 형성하는 단계; 그리고 상기 전구체와 반응하여 강유전물질을 형성하는 소스 물질을 상기 전구체와 반응시켜 상기 피쳐의 전구체를 강유전성물질로 변환하는 단계;를 포함한다. 이러한 본 발명은 전구체로 부터 메모리의 비트에 대응하는 피쳐를 형성하고 이를 소스 물질과 반응시켜 강유전체를 얻는다. 이러한 본 발명의 장점은 종래 방법에 비해 단순한 공정을 통해 패턴된 강유전막을 가지는 미디어의 제조가 가능하다. 특히 전구체 상태에서 패턴닝됨으로써 손상이 없는 강유전체 미디어를 손쉽게 얻을 수 있다. 전구체 피쳐의 패터닝은 강유전체의 패터닝에 비해 손쉬운 점을 고려할 때 본 발명의 제조방법은 경제적인 이득도 수반하며, 이것은 강유전체의 작은 입자 크기를 보장함으로써 정보 기록밀도를 높일 수 있다.
강유전막, 패턴, 피쳐, 전구체, 소스물질

Description

패턴된 강유전체 미디어의 제조방법{Manufacturing method of patterned ferroelectric media}
도 1a 및 도 1b 는 본 발명에 의해 제조되는 미디어의 개략적 구조를 보이는 단면도이다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 각 제조방법의 개략적 공정을 보이는 흐름도이다.
도 3a 및 도 3b는 본 발명에 의해 제조되는 미디어의 전극과 그 하부의 적층구조의 예를 보이는 단면도이다.
도 4a 내지 도 4c는 본 발명의 제1실시예에 따른 제조방법의 공정도이다.
도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 제조방법의 공정도이다.
도 6a 내지 도 6d는 본 발명의 제3실시예에 따른 제조방법의 공정도이다.
도 7a 내지 도 7c는 본 발명의 제4실시예에 따른 제조방법의 공정도이다.
도 8a 내지 도 8e는 본 발명의 제5실시예에 따른 제조방법의 공정도이다.
도 9a 내지 도 9d는 본 발명의 제6실시예에 따른 제조방법의 공정도이다.
도 10a 내지 도 10f는 본 발명의 제7실시예에 따른 제조방법의 공정도이다.
도 11은 본 발명에 따라 패터닝된 전구체 피쳐를 강유전체로 변환시키는 방법을 보이는 도면이다.
도 12는 본 발명에 의해 제조되는 패턴된 강유전막을 이용하는 정보 기록장치의 개략도이다.
1. 일본특개평 8-253320
2. 한국공개특허 1998-052540
본 발명은 패턴된 강유전체 미디어의 제조방법에 관한 것으로서 상세히는 패터닝된 전구체 피쳐를 강유전체로 변환시키는 방법에 관한 것이다.
고밀도의 다수의 패턴된 강유전물질 피쳐(feature)를 갖는 미디어는 프로브 스토리지 장치(probe storage device)에 이용된다.
강유전막에서 각 피쳐는 메모리의 1 비트에 대응한다. 이러한 강유전막을 이용하는 미디어의 기록 밀도 향상을 위하여 단위 메모리에 대응하는 피쳐의 크기를 줄이고, 이로써 미디어의 단위 면적당 메모리 비트의 밀도를 높여야 한다. 이러한 비트 밀도를 높이기 위해서는 강유전막을 두께를 예를 들어 2~10nm 정도로 얇게 하는 것이 필요하다. 이러한 비트 밀도의 증대와 더불어 자체의 물리적 성질의 균질성의 향상도 중요하다. 즉, 피쳐의 구성 물질인 강유전물질은 고운 입자(fine grain) 구조를 가지면서도 경계 결함(interface defect)의 적거나 바람직하게는 무결함(defect free)이 될 필요가 있다.
잘 알려진 바와 같이, 강유전막의 손상은 리소그래피 등의 식각과정에서 발생한다. 예를 들어 Pt 등의 전극 상에 PTO(PbTiO3 ) 연속막을 형성한 후 이를 리소그래피 법등에 의해 PTO 연속막를 원반 형태의 아일랜드(즉, 피쳐라 칭함) 형태로 패터닝한다. 리소그래피법 등에서 행해지는 에칭은 PTO 를 손상시키고 PTO의 물리적 특성을 악화시킨다. 따라서 양질의 PTO를 얻기 위해서는 PTO의 손상을 방지하는 것이 필요하다. 역시 PZT를 제조하는 방법 역시 위와 같아서 패터닝에 의한 PZT의 손상을 방지하거나 억제하는 것이 필요하다.
본 발명의 제 1 의 목적은 손상이 적고 양질의 물리적 성질을 가지는 다수의 강유전성 피쳐를 갖도록 패터닝하는 방법을 제공한다.
본 발명의 제 2 의 목적은 제작이 용이하고 공정을 제어할 수 있는 패턴된 강유전물질 피쳐를 갖는 미디어 제조방법을 제공한다.
본 발명에 따른 강유전체 미디어의 제조방법은:
기판 상에 전극을 형성하는 단계;
상기 전극 상에 적어도 강유전막을 제조를 위한 전구체로 소정 패턴의 피쳐를 형성하는 단계; 그리고
상기 전구체와 반응하여 강유전물질을 형성하는 소스 물질을 상기 전구체와 반응시켜 상기 피쳐의 전구체를 강유전성물질로 변환하는 단계;를 포함한다.
본 발명에 따른 강유전막 제조방법의 다른 유형은:
기판 상에 우물을 갖는 전극과 상기 전극의 우물에 위치하는 전구체 피쳐를 형성하는 단계; 그리고
상기 전구체와 반응하여 강유전물질을 형성하는 소스 물질을 상기 전구체와 반응시켜 상기 전구체를 강유전성물질로 변환하는 단계;를 포함한다.
이하 첨부된 도면을 참조하면서 본 발명의 패턴된 패턴된 강유전체 미디어의 제조방법의 실시예를 설명한다.
본 발명에 의해 제조되는 미디어는 피쳐의 형성 상태에 따라 매립형 및 비매립형으로 구별될 수 있다.
비매립형 피쳐를 갖는 미디어는 도 1a에 도시된 바와 같이, 기판(1) 상에 평탄한 전극(2b)이 형성되고 이 전극 위에 아일랜드 형태의 다수의 피쳐(3)가 소정 간격으로 돌출되게 형성된 구조를 갖는다.
그리고, 매립형 피쳐를 갖는 미디어는 도 1b에 도시된 바와 같이 기판(1) 상에 소정 간격으로 배치된 다수 우물(2a')을 갖는 전극(2a)이 형성되고 상기 우물(2a')들 각각에 강유전체 피쳐(3)가 채워져 있는 구조를 갖는다.
본 발명에 따른 강유전체 미디어의 제조방법의 특징은 패턴된 강유전체를 얻기 위하여 강유전체 상태에서 패터닝을 배제하고 강유전체 이전의 패턴된 전극체 피쳐를 먼저 얻고 난 다음 패턴된 피쳐를 소스 물질과 반응시켜 강유전체 피쳐를 얻는 점이다.
먼저 비매립형 피쳐를 갖는 미디어의 제조방법을 도 2a를 참조하면서 개략적 으로 설명한다.
먼저 기판(1) 상에 전극(2a)을 형성하고(step 1), 전극(2a)에 강유전물질의 전구체로 피쳐(3)를 형성한다(step 2). 피쳐의 형성방법은 일반적인 포토리소그래피, 리프트오프 법등 다양하며 이러한 방법의 다양한 실시예가 후에 기술된다.
전구체로 피쳐(3)를 형성한 후 전구체 피쳐(3)를 소스종(source species)과 열적으로 반응시켜(step 3), 강유전물질 피쳐를 최종적으로 얻는다(step 4).
매립형 피쳐를 갖는 미디어의 제조방법은 다음과 같다. 도 2b를 참조하면, 먼저 기판(1) 상에 우물(well)을 갖는 전극(2a)과, 상기 전극(2a)의 우물 내에 강유전체의 전구체로 피쳐(3)를 형성한다(step 1). 여기에서 상기와 같이 우물을 갖는 전극 및 우물 내에 피쳐를 형성하는 방법은 다양하며, 그 실시예는 후에 기술된다. 이에 이어서 전구체 피쳐(3)를 소스종(source species)과 열적으로 반응시켜(step 2) 강유전체 피쳐를 최종적으로 얻는다(step 3).
이하 단계적으로 위에서 개략적으로 설명된 비매립형 미디어 및 매립형 미어의 각 적층의 형성방법에 대해 각각 살펴본다.
<전극 형성>
도 3a에 도시된 바와 같이, 기판(1) 예를 들어 사파이어 또는 실리콘 웨이퍼 위에 SiO2, SiNx 또는 Si3N4 등으로 형성된 버퍼층(1a, buffer layer)이 형성되고, 그 위에 TiO2등으로 형성된 확산차단막(1b, diffusion barrier)이 형성되고, 확산차단막위에 금속전극(2)이 형성되어 있다. 여기에서 금속 전극(2)의 재료는 PbO 와 반응을 하지 않는 물질 예를 들어 Pt, Ta, Mo 등, 바람직하게는 Pt로 형성된다. 그리고, 상기 금속전극(2)과 확산차단막(1b)의 사이에 Ti, Ta 또는 Mo 로 된 접착층(1c)이 개재된다.
일반적으로 상기 확산차단막(1b)의 TiO2는 Ti을 약 500 내지 800 ℃ 의 공기 중에서 열적산화(Thermal oxidation)에 의해 형성할 수 있과, 멀티 타겟 스퍼터링 시스템을 이용하여 실온에서 순도 99.99%인 티타늄을 타겟으로 이용하는 RF 마그네트론 스퍼터링에 의해서도 형성할 수 있다.
상기 전극(2)은 예를 들어 순도 99.99% 정도의 Pt를 진공상태에서 마그네트론 스퍼터링 방식에 의해 약 100nm의 두께로 형성한다. 이때에 확산차단막(1b)과 전극(2) 사이의 접착층(1c)의 형성은 전극 형성에 선행되며, 이로써 Pt 전극(2)의 접착을 강화할 수 있다.
전술한 버퍼층(1a), 확산차단층(1b) 및 접착층(1c)은 선택적이 요소들이며, 바람직한 적층구조는 Pt/Ti/TiO2/SiO2/Si 또는 Pt/Ti/TiO2/Si3N4/Si 이다.
위에서 설명된 기판 위에 금속전극 예를 들어 백금 전극을 형성시킨 구조와 방법에 대한 기술은 본 발명의 기술적 범위를 제한하지 않으며 현존하는 박막 및 후막 형성기술을 응용하여 보다 다양한 방법으로 구현가능하다.
도 3b는 실리콘 기판 위에 결정성장된 Pt 전극을 보인다. 도 3b에서 도시한 바와 같은 기판(1) 상의 전극(2) 구조물을 형성시킬 경우 백금 전극은 (111) 결정 방향성을 가지나 향후 이 전극 위에 형성된 패턴된 강유전성 피쳐에 그레인 경계 (grain boundaries)가 나타나 피쳐당 1 비트의 정보를 기록/재생하는 데에 나쁜 영향을 줄 수 있다. 이를 개선하기 위하여 실리콘 기판(1)과 백금 전극(2) 사이에
Figure 112005014707491-pat00001
-Al2O3 중간층(1d)을 개재시킨다.
<비매립형 피쳐의 형성>
도 4a 내지 도 4c는 비매립형 피쳐를 형성하는 공정의 한 예를 도시한다.
도 4a에 도시된 바와 같이, 선행 공정에서 형성된 전극(2) 위에 전구체 박막(3')을 형성한다.
도 4b에 도시된 바와 같이, 상기 전구체 박막(3') 위에 마스크층(4)을 형성한다. 마스크층(4)은 포토레지스트로 형성하여, 나노 임프린트, 전자빔 리소그래피 또는 기존의 습식 또는 건식포토리소그래피법등에 의해 형성한다.
도 4c에 도시된 바와 같이 건식식각에 의해 마스크층(4)에 덮이지 않은 전구체 박막(3')의 노출부분을 제거한 후 마스크층(4)을 제거함으로써 목적하는 전구체 피쳐(3)를 얻는다.
도 5a 내지 도 5e는 비매립형 피쳐를 형성하는 공정의 다른 예를 도시한다.
도 5a에 도시된 바와 같이, 선행 공정에서 형성된 전극(2) 위에 전구체 박막(3')을 형성한다.
도 5b에 도시된 바와 같이, 상기 전구체 박막(3') 위에 희생층(5)을 형성한다. 희생층(5)은 포토레지스트로 형성하여, 나노 임프린트, 전자빔 리소그래피 또 는 기존의 습식 또는 건식포토리소그래피법등에 의해 형성한다.
도 5c에 도시된 바와 같이 상기 희생층(5) 위에와 희생층(5)에 덮이지 않은 전구체 박막(3') 위에 마스크층(5)을 형성한다. 마스크층(5)은 에칭방지물질로 Cr, Ni 등의 물질로 증착한다.
도 5d에 도시된 바와 같이, 리프트 오프를 실시하여, 즉 상기 희생층(5)을 제거함으로써 희생층(5)과 희생층 위의 하드 마스크 물질을 제거한다.
도 5e에 도시된 바와 같이 상기 상기 마스크층(5)을 제거하여 목적하는 비매립형 피쳐(3)를 얻는다.
도 6a 내지 도 6d는 유기금속화합물로 비매립형 피쳐를 형성하는 공정의 한 예를 도시한다.
도 6a에 도시된 바와 같이, 기판(1) 상에 Pt, Ta, Mo 등으로 전극(2)을 형성한다.
도 6b에 도시된 바와 같이 상기 전극(2) 위에 Ti 가 포함된 유기금속화합물층(3") 위에 형성한다.
도 6c에 도시된 바와 같이 상기 유기금속화합물층을 패터닝하여 유기화합물 피쳐(7)를 형성한다. 이때에 유기금속화합물층에 감광물질이 포함되어 있으면 일반적인 포토리스그래피 법에 의해 패터닝될 수 있다. 패터닝방법으로는 전자빔 리소그래피법, 또는 패턴을 기계적으로 각인하는 임프린트법이 적용될 수 있다.
도 6d에 도시된 바와 같이 산소(O2) 분위기에서 열처리를 행하여 상기 유기 금속화합물 중의 유기물질을 모두 제거함과 아울러 잔류하는 Ti를 산화시켜 TiO2 전구체 피쳐(3)를 형성한다.
도 7a 내지 도 7c는 유기금속화합물로 비매립형 피쳐를 형성하는 공정의 다른 예를 도시한다.
도 7a에 도시된 바와 같이 기판(1) 위에 전극(2)을 형성한다.
도 7b에 도시된 바와 같이 상기 전극(2) 위에 Ti가 포함된 유기금속화합물층(7)을 매우 얇은 두께로 형성한다. 매우 얇은 두께를 가진 유기금속화합물층(7)은 막 구조가 성글고 따라서 다수의 보이드(void)를 가진다.
도 7c에 도시된 바와 같이 산소(O2) 분위기에서 열처리하여 유기물질을 모두 소결하고 잔류하는 Ti를 산화시켜 TiO2 피쳐(3)를 얻는다. 이때에 사용될 수 있는 방법은 산소 플라즈마이다.
<매립형 피쳐의 형성>
매립형 피쳐는 전술한 바와 같이 전극에 피쳐가 매몰되어 있는 것으로 그 제조방법의 한 실시예를 다음과 같다.
도 8a에 도시된 바와 같이 기판(1) 위에 Pt 전극(2b)을 형성한다.
도 8b에 도시된 바와 같이 상기 Pt 전극(2) 위에 TiO2 전구체 피쳐(3)를 형성한다. 전구체 피쳐(3)의 형성은 전술한 실시예에서의 방법을 따른다.
도 8c에 도시된 바와 같이 상기 전구체 피쳐(3)가 형성된 방향으로 부터 Pt를 충분한 두께로 증착하여 Pt에 의해 상기 전구체 피쳐(3)의 측면을 매립시킨다. Pt 증착시 TiO2 전구체(3) 위에는 증착되지 않고 전극(2b)위에만 증착되고 따라서 전극(2b)은 전구체 피쳐(3)가 매립되는 우물(2b')을 가지게 된다. 이는 TiO2 의 표면 에너지가 극히 낮기 때문이다.
도 9a 내지 도 9d는 본 발명에 따른 매립형 피쳐를 제조하는 다른 실시예를 보인다.
도 9a 에 도시된 바와 같이 별도의 템플리트 기판, 예를 들어 Si 템플리트 기판(8)에 TiO2 전구체 피쳐(3)를 형성한다. 전구체 피쳐(3)의 형성은 전술한 실시예를 따를 수 있다.
도 9b에 도시된 바와 같이 상기 전구체 피쳐(3)들 위에 전극(2)을 형성한다. 전극(2) 물질은 예를 들어 Pt, Ta, Mo 로 충분한 두께, 피쳐의 높이에 비해 큰 값의 두께로 증착하여 상기 피쳐(3)들을 완전히 매립한다.
도 9c에 도시된 바와 같이 상기 전극(2)을 매몰하는 전극(2) 위에 기판(1)의 본딩한다. 웨이퍼 본딩은 일반적으로 알려진 바와 같이 웨이퍼 표면의 활성화 처리 등을 수반한다.
도 9d에 도시된 바와 같이 상기 템플리트 기판(8)의 박리하여 상기 피쳐(2)의 표면이 드러나도록 한다. 이와 같이 함으로써 기판(1) 상에서 전극(2)에 매립된 전구체 피쳐(3)를 얻게 된다.
도 10a 내지 도 10f는 템플리트 기판에서 전구체 피쳐(3)가 형성되는 도 9a 내지 도 9d의 실시예의 변형례도서 전극(2)에 매립된 전구체 피쳐(3)가 강유전체화 되면서 발생하는 체적 팽창을 고려한 또 다른 실시예를 보인다.
도 10a에 도시된 바와 같이 템플리트 기판(8)에 소정 두께의 높이 보상층(9)을 형성하고 그 위에 전술한 바 있는 방법에 의해 다수의 전구체 피쳐(3)를 형성한다.
도 10b에 도시된 바와 같이 상기 전구체 피쳐(3)들을 마스크로 이용해 상기 보상층(9)을 패터닝하여 피쳐(3) 하부에만 보상층(9)이 존재하도록 한다.
도 10c에 도시된 바와 같이 상기 전구체 피쳐(3)들 위에 전극(2)을 형성한다. 전극(2) 물질은 예를 들어 Pt, Ta, Mo 로 충분한 두께, 피쳐의 높이에 비해 큰 값의 두께로 증착하여 상기 피쳐(3)들을 완전히 매립한다.
도 10d에 도시된 바와 같이 상기 전극(2)을 매몰하는 전극(2) 위에 기판(1)의 본딩한다. 웨이퍼 본딩은 일반적으로 알려진 바와 같이 웨이퍼 표면의 활성화 처리 등을 수반한다.
도 10e에 도시된 바와 같이 상기 템플리트 기판(8)을 상기 전극(2)으로 부터 박리하고 그리고 보상층(9)을 제거함으로써 상기 피쳐(2)의 표면이 상기 전극(2) 안쪽에서 드러나도록 한다.
도 10f에 도시된 바와 같이 소스 종, 예를 들어 PbO 를 상기 우물(2')안의 피쳐(3)와 반응시켜 강유전체 피쳐(3)를 얻는다. 이때에 피쳐(3)는 체적이 증가하여 우물의 개구부 까지 그 표면이 상승한다. 이를 위하여 상기 보상층(9)의 두께도 적절히 조절이 되어야 한다.
<강유전체 피쳐 변환>
전술한 바와 같은 과정을 통해 얻어진 패턴된 전구체 피쳐(3)는 소스 종과의 열화학적 결합에 의해 강유전체 피쳐(3)로 변환된다.
도 11은 패터닝된 전구체 피쳐를 강유전체로 변환시키는 방법을 보이는 도면이다.
도 11에 도시된 바와 같이 진공 챔버(5) 내에서 PbO 소스는 증발기(51)에 의해 기체상으로 증발되어 챔버(5) 상부의 기판(1)으로 진행한다. 상기 기판(1)의 피쳐(3)는 PbO 소스가 담겨있는 증발기(51)를 향하고 따라서 기체 상의 PbO 종(species)은 금속 전극(2) 및 피쳐(3)의 일면에 증착된다. 이때, Pt등으로 이루어진 금속전극(2)은 PbO 기체와 반응하지 않고, 단지 Ti/TiO2로 이루어진 피쳐(3)와 선택적으로 반응하여 Ti/TiO2 는 강유전성 물질인 PbTiO3 로 변환(transform)된다. 이때 히터(52)를 이용하여 기판(1)에 장착된 금속전극(2)과 피쳐(3)를 가열하여, 선택적 반응을 강화시킬 수 있으며, 한편으로는 소정의 온도(본 실시예서는 약 550℃)이상에서 금속전극(2)에 증착된 PbO 기체를 재증발시켜 금속전극(2)에 PbO가 증착된 상태로 있지 않게 하고, 피쳐(3)와의 반응을 촉진할 수 있다. 상기 PbO는 기판(1)이 장착된 히터(52)에 의해 가열되는 금속 전극(2)과 피쳐(3)에 흡수(aborb)되지만 그 중 금속 전극(2)과는 반응하지 않고 Ti/TiO2 에 의한 피쳐(3)와만 선택적으로 반응하고 상기 PbO는 피쳐(3)의 상면 뿐 아니라 측면 방향으로부터 진행(travell)하여 피쳐의 전표면에 확산(diffuse)되고 이러한 과정에서 Ti/TiO2 와 반응을 일으킨다. 기판(1)의 히터(52)에 의한 가열, 예를 들어 450℃ 정도의 가열은 반응의 증진(enhance)에 효과적이다. 상기 PbO는 300mT 이하의 기압 및 600℃ 온도 분위기에서 기화되어 성공적으로 상기 피쳐(3)에 증착된 후 반응한다.
여기에서 상기 Ti/TiO2 로 형성된 피쳐(3)에 Zr 또는 ZrO2 (이하 Zr/ZrO2 라 표기함)가 포함될 수 있다. 이것은 피쳐(3)를 제작할때에 Ti/TiO2 와 함께 Zr/ZrO2를 같이 피쳐 제작용 재료에 혼합시킴으로써 Ti/TiO2 + Zr/ZrO2 피쳐를 얻을 수 있다. 이러한 Ti와 Zr 성분을 포함하는 피쳐는 PbO와 반응하여 PZT( Pb(Zr, Ti)O3)로 변환된다.
위에서 설명된 본 발명의 패턴된 강유전막, 즉 강유전체 피쳐 어레이의 제조방법은 피쳐 물질과 PbO와 반응에 의한 강유전물질이 만들어지기 전에 패터닝된다는 점에 특징이 있다. 즉, 본 발명은 Ti/TiO2, Zr/ZrO2 로부터 메모리의 비트에 해당하는 피쳐를 형성하고 이 이후에 PbO와의 반응에 의해 PTO, PZT 강유전체를 얻는다.
전술한 바와 같이 본 발명의 방법에서 기판은 실리콘 또는 사파이어가 이용될 수 있다. 금속 전극은 강유전물질을 얻기 위하여 최종적으로 공급되는 PbO와 반응하지 않는 물질, 예를 들어 Pt, Ta, Mo 등이 사용될 수 있다. 그리고 Ti, TiO2, Zr, ZrO2 등의 전구체를 이용해 메모리 비트에 대응하는 피쳐를 형성한 다음 최종적으로 소스물질이 PbO를 공급하여 소망하는 PTO 또는 PZT를 얻는다.
소스 물질로 Pb이 사용되는 경우 300mTorr 이하의 기압을 유지하는 진공챔버 에 산소 또는 산소가 포함된 Ar 등의 희가스를 주입하여 PbO를 얻는다.
기체상태의 Pb 또는 PbO 종을 얻기 위하여 전술한 바와 같이 보론등의 전기적 발열체를 이용하는 열적 증발 또는 스퍼터링법, 펄스 레이저 증착법(pulsed laser deposition), CBT 등을 이용하여 PbO 종을 피쳐에 퇴적(deposit) 할 수 도 있다. 증발 또는 스퍼터링에 의해 발생된 PbO 종은 진공 챔버 내에서 빠르게 기판 쪽으로 진행하여 가열된 기판 표면의 전극 및 피쳐의 표면에 흡착된다. 이때에 전술한 바와 같이 PbO 종은 전극과 반응하지 않고 전구체에 의한 피쳐와 반응하여 PTO 또는 PZT를 낳는다. 전술한 바와 같이 기판 이 장착되는 히터는 기판을 600℃ 이상으로 가열하여 PbO 소스와 전구체의 반응을 촉진시켜 확산을 증진시킴과 아울러 나아가서는 전극에 흡착된 PbO 소스를 증발시켜 전극 상의 잔류를 방지하고 2차 증발된 PbO 종이 피쳐와의 반응에 기여하도록 돕는다. 반응에 의해 얻어진 PTO 또는 PZT를 반응이 진행되는 동안 피쳐의 내측으로 확산된다. 피쳐 일부 또는 전체 반응 등에 기인한 PTO 또는 PZT의 확산 정도는 공정 시간에 의존한다. 이러한 본 발명에 의해 무결함 강유전체 패턴을 얻을 수 있게 된다.
이러한 본 발명의 장점은 종래 방법에 비해 단순한 공정을 통해 패턴된 강유전막을 가지는 미디어의 제조가 가능하다. 이는 특히 종래와 같이 강유전체를 손상시키는 패터닝 방법이 배제되고 강유전체가 형성되기 이전의 전구체 상태에서 패턴닝됨으로써 손상이 없는 강유전체 미디어를 손쉽게 얻을 수 있다. 전구체 피쳐의 패터닝은 강유전체의 패터닝에 비해 손쉬운 점을 고려할 때 본 발명의 제조방법은 경제적인 이득도 수반하며, 특히 패턴된 강유전체 피쳐의 기초가 되는 전구체 예를 들어 Ti 또는 TiO2 를 냉간 또는 열간 증착이 가능한 장점을 갖는다.
또한 본 발명의 제조방법에 따르면 낮은 표면에너지를 가지는 TiO2 와 높은 표면 에너지를 가지는 Pt에 의해 TiO2 전구체 박막 또는 피쳐의 두께 또는 높이를 10nm 이하로 낮출 수 있다. 이것은 강유전체의 작은 입자 크기를 보장한다.
전구체의 강유전체로의 변환은 소스 종의 확산에 의해 제어되며, 변환은 소스의 공급 중단 및 섭씨 500도 이하로의 온도 감소에 의해 중지된다. 전술한 바와 같이 PbO는 Pt와 반응치 않기 때문에 대부분의 PbO가 TiO2 전구체와만 반응할 확률을 높인다.
도 12는 본 발명에 의해 제조되는 다수의 강유전물질 피쳐로 패턴된 미디어을 이용하는 정보 기록장치의 개략도이다.
도 12에 도시된 바와 같이 패턴된 강유전막의 각 강유전성 피쳐(3)는 기판(1)의 전극(2)상에 다수 배열되어 있고 그 위에 정보 기록 및 읽기를 위한 탐침(probe)이 마련되어 있다. 탐침(probe)은 레버(lever)에 의해 지지된다.
이때에 도시된 바와 같이 다수의 강유전체 피쳐(3)가 기판 위로 돌출되는 형태(non-embedded type)일 수도 있고, 다수의 강유전성 피쳐(3)가 전극(2)에 매립된 매립된 형태(embedded type)일 수도 있다.
이러한 본 발명은 극히 제한된 해상도가 기록 밀도 및 기록 품질의 위해 이용되는 패턴된 유전막을 제조함에 있어서, 포토리소그래피법등에 의한 유전막의 결함을 근본적으로 제거한다.
전술한 바와 같이 본 발명에 따른 결함이 없는 패턴된 강유전막을 형성할 있다. 이러한 본 발명에 의하면 양질의 물질적 성질을 가지는 패턴된 강유전막을 얻을 수 있다. 이러한 본 발명은 PTO, PZT 뿐 아니라 전구체와 소스 물질을 이용해 형성되는 다른 강유전체의 패턴닝에도 적용될 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (18)

  1. 기판 상에 전극을 형성하는 단계;
    상기 전극 상에 적어도 강유전막을 제조를 위한 전구체로 소정 패턴의 피쳐를 형성하는 단계; 그리고
    상기 전구체와 반응하여 강유전물질을 형성하는 소스 물질을 상기 전구체와 반응시켜 상기 피쳐의 전구체를 강유전성물질로 변환하는 단계;를 포함하는 패턴된 강유전체 미디어의 제조방법.
  2. 제 1 항에 있어서,
    상기 강유전물질은 PbTiO3 및 Pb(Zr, Ti)O3 중의 어느 하나인 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  3. 제 1 항에 있어서,
    상기 전구체는 Ti/TiO2 를 포함하는 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  4. 제 1 항에 있어서,
    상기 전구체는 Ti/TiO2 와 Zr/ZrO2 를 포함하는 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  5. 제 1 항에 있어서,
    상기 소스물질을 열적증착에 의해 상기 피쳐에 증착하여 피쳐의 전구체와 소스물질의 반응을 유도하는 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  6. 제 1 항에 있어서,
    상기 소스물질을 스퍼터링에 의해 상기 피쳐에 증착하여 피쳐의 전구체와 소스물질의 반응을 유도하는 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  7. 제 1항에 있어서,
    상기 전극은 Pt로 형성하며,
    상기 패턴 피쳐를 형성하는 단계에서는 Ti/TiO2 형성하며,
    상기 소스물질은 PbO 인 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  8. 제 7항에 있어서,
    상기 강유전체 물질로 변환하는 단계에 상기 패턴된 피쳐가 결합된 상기 전극 구조물을 히터로 가열하는 단계를 더 포함하는 패턴된 강유전체 미디어의 제조방법.
  9. 제 5 항 또는 제 6 항에 있어서,
    상기 전극은 Pt로 형성하며,
    상기 패턴 피쳐를 형성하는 단계에서는 Ti/TiO2 형성하며,
    상기 소스물질은 PbO 이며,
    상기 강유전체 물질로 변환하는 단계에 상기 패턴된 피쳐가 결합된 상기 전극 구조물을 히터로 가열하는 단계를 더 포함하는 패턴된 강유전체 미디어의 제조방법.
  10. 기판 상에, 우물을 갖는 전극과 전극의 우물에 형성된 전구체 피쳐를 형성하는 단계;
    상기 전구체와 반응하여 강유전물질을 형성하는 소스 물질을 상기 전구체와 반응시켜 상기 피쳐의 전구체를 강유전성물질로 변환하는 단계;를 포함하는 패턴된 강유전체 미디어의 제조방법.
  11. 제 10 항에 있어서,
    상기 강유전물질은 PbTiO3 및 Pb(Zr, Ti)O3 중의 어느 하나인 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  12. 제 10 항에 있어서,
    상기 전구체는 Ti/TiO2 를 포함하는 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  13. 제 10 항에 있어서,
    상기 전구체는 Ti/TiO2 와 Zr/ZrO2 를 포함하는 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  14. 제 10 항에 있어서,
    상기 소스물질을 열적 증착에 의해 상기 피쳐에 증착하여 피쳐의 전구체와 소스물질의 반응을 유도하는 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  15. 제 10 항에 있어서,
    상기 소스물질을 스퍼터링에 의해 상기 피쳐에 증착하여 피쳐의 전구체와 소스물질의 반응을 유도하는 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방 법.
  16. 제 10 항에 있어서,
    상기 전극은 Pt로 형성하며,
    상기 패턴 피쳐를 형성하는 단계에서는 Ti/TiO2 형성하며,
    상기 소스물질은 PbO 인 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  17. 제 16 항에 있어서,
    상기 강유전체 물질로 변환하는 단계에 상기 패턴된 피쳐가 결합된 상기 전극 구조물을 히터로 가열하는 단계를 더 포함하는 것을 특징으로 하는 패턴된 강유전체 미디어의 제조방법.
  18. 제 14 항 또는 제 15 항에 있어서,
    상기 전극은 Pt로 형성하며,
    상기 패턴 피쳐를 형성하는 단계에서는 Ti/TiO2 형성하며,
    상기 소스물질은 PbO 이며,
    상기 강유전체 물질로 변환하는 단계에 상기 패턴된 피쳐가 결합된 상기 전극 구조물을 히터로 가열하는 단계를 더 포함하는 패턴된 강유전체 미디어의 제조방법.
KR1020050023243A 2005-03-21 2005-03-21 패턴된 강유전체 미디어의 제조방법 KR100590580B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050023243A KR100590580B1 (ko) 2005-03-21 2005-03-21 패턴된 강유전체 미디어의 제조방법
JP2006077609A JP4054047B2 (ja) 2005-03-21 2006-03-20 パターンされた強誘電体媒体の製造方法
CNB2006100655189A CN100449687C (zh) 2005-03-21 2006-03-20 制造图案化的铁电介质的方法
US11/384,326 US7923262B2 (en) 2005-03-21 2006-03-21 Method of manufacturing patterned ferroelectric media
EP06251499A EP1705650B1 (en) 2005-03-21 2006-03-21 Method of manufacturing patterned ferroelectric media

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050023243A KR100590580B1 (ko) 2005-03-21 2005-03-21 패턴된 강유전체 미디어의 제조방법
US66583005P 2005-03-29 2005-03-29

Publications (1)

Publication Number Publication Date
KR100590580B1 true KR100590580B1 (ko) 2006-06-19

Family

ID=36590851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023243A KR100590580B1 (ko) 2005-03-21 2005-03-21 패턴된 강유전체 미디어의 제조방법

Country Status (5)

Country Link
US (1) US7923262B2 (ko)
EP (1) EP1705650B1 (ko)
JP (1) JP4054047B2 (ko)
KR (1) KR100590580B1 (ko)
CN (1) CN100449687C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2061030A1 (en) * 2006-09-06 2009-05-20 Pioneer Corporation Information recording medium on which information is recorded as convexes/concaves and its manufacturing method

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4476919B2 (ja) 2005-12-01 2010-06-09 株式会社東芝 不揮発性記憶装置
US20080023885A1 (en) * 2006-06-15 2008-01-31 Nanochip, Inc. Method for forming a nano-imprint lithography template having very high feature counts
KR100813517B1 (ko) * 2006-10-27 2008-03-17 삼성전자주식회사 데이터 저장을 위한 강유전체 박막의 제조방법 및 이를이용한 강유전체 기록매체의 제조방법
KR100842897B1 (ko) * 2007-01-29 2008-07-03 삼성전자주식회사 강유전체 하드디스크드라이브용 강유전체 미디어 구조 및그 제조 방법
US20080316897A1 (en) * 2007-06-19 2008-12-25 Nanochip, Inc. Methods of treating a surface of a ferroelectric media
US20080318086A1 (en) * 2007-06-19 2008-12-25 Nanochip, Inc. Surface-treated ferroelectric media for use in systems for storing information
US7626846B2 (en) 2007-07-16 2009-12-01 Nanochip, Inc. Method and media for improving ferroelectric domain stability in an information storage device
FR2925748B1 (fr) * 2007-12-21 2010-01-29 Commissariat Energie Atomique Support de stockage de donnees et procede associe
GB0809840D0 (en) * 2008-05-30 2008-07-09 Univ Catholique Louvain Ferroelectric organic memories with ultra-low voltage operation
US20100002563A1 (en) * 2008-07-01 2010-01-07 Nanochip, Inc. Media with tetragonally-strained recording layer having improved surface roughness
US20100085863A1 (en) * 2008-10-07 2010-04-08 Nanochip, Inc. Retuning of ferroelectric media built-in-bias
JP4903827B2 (ja) * 2009-03-18 2012-03-28 株式会社東芝 不揮発性記憶装置
JP4792095B2 (ja) * 2009-03-18 2011-10-12 株式会社東芝 不揮発性記憶装置
CN101786599A (zh) * 2010-01-14 2010-07-28 复旦大学 一种构造铁电薄膜材料表面形貌的方法
CN103469153B (zh) * 2013-09-12 2014-10-22 中国科学院物理研究所 一种多元组合薄膜的制备方法
US9978621B1 (en) * 2016-11-14 2018-05-22 Applied Materials, Inc. Selective etch rate monitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262392A (en) 1991-07-15 1993-11-16 Eastman Kodak Company Method for patterning metallo-organic percursor film and method for producing a patterned ceramic film and film products
JPH07335642A (ja) * 1994-06-08 1995-12-22 Sumitomo Electric Ind Ltd 酸化物誘電体薄膜の選択形成方法
KR20020019024A (ko) * 1999-05-21 2002-03-09 시메트릭스 코포레이션 전구물질 액체의 선택적 증착에 의한 집적회로 제조
US20040126711A1 (en) 2000-06-06 2004-07-01 Hill Ross H. Method of depositing patterned films of materials using a positive imaging process

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278388A (ja) * 1987-05-11 1988-11-16 Matsushita Electric Ind Co Ltd 圧電振動子の製造方法
US5369296A (en) * 1990-07-24 1994-11-29 Ramtron International Corporation Semiconductor device having a ferroelectric film in a through-hole
JPH0585704A (ja) * 1991-03-07 1993-04-06 Olympus Optical Co Ltd 強誘電体薄膜の製造方法
JP2000082795A (ja) * 1991-09-25 2000-03-21 Seiko Epson Corp 半導体装置及びその製造方法
JPH09120593A (ja) * 1995-08-23 1997-05-06 Sony Corp 記録再生装置
KR19980015364A (ko) * 1996-08-21 1998-05-25 양승택 전계효과 트랜지스터 및 그 제조방법
US5985404A (en) * 1996-08-28 1999-11-16 Tdk Corporation Recording medium, method of making, and information processing apparatus
KR19990082725A (ko) * 1998-04-08 1999-11-25 포만 제프리 엘 페로브스카이트형산화물박막표면의에칭및/또는세정공정및그에칭용액
JP2000232206A (ja) * 1999-02-09 2000-08-22 Oki Electric Ind Co Ltd 強誘電体メモリ
KR100323711B1 (ko) * 1999-06-10 2002-02-07 구자홍 강유전체 메모리 제조방법
JP3940883B2 (ja) * 2000-09-18 2007-07-04 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP3894554B2 (ja) * 2002-08-07 2007-03-22 松下電器産業株式会社 容量素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262392A (en) 1991-07-15 1993-11-16 Eastman Kodak Company Method for patterning metallo-organic percursor film and method for producing a patterned ceramic film and film products
JPH07335642A (ja) * 1994-06-08 1995-12-22 Sumitomo Electric Ind Ltd 酸化物誘電体薄膜の選択形成方法
KR20020019024A (ko) * 1999-05-21 2002-03-09 시메트릭스 코포레이션 전구물질 액체의 선택적 증착에 의한 집적회로 제조
US20040126711A1 (en) 2000-06-06 2004-07-01 Hill Ross H. Method of depositing patterned films of materials using a positive imaging process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2061030A1 (en) * 2006-09-06 2009-05-20 Pioneer Corporation Information recording medium on which information is recorded as convexes/concaves and its manufacturing method
EP2061030A4 (en) * 2006-09-06 2010-12-22 Pioneer Corp INFORMATION RECORDING MEDIUM WITH INFORMATION MADE IN CONVEX / KONKAVER FORM AND METHOD OF MANUFACTURING THEREOF

Also Published As

Publication number Publication date
CN100449687C (zh) 2009-01-07
US20060211154A1 (en) 2006-09-21
JP2006269056A (ja) 2006-10-05
EP1705650A2 (en) 2006-09-27
EP1705650A3 (en) 2007-11-28
US7923262B2 (en) 2011-04-12
JP4054047B2 (ja) 2008-02-27
CN1841660A (zh) 2006-10-04
EP1705650B1 (en) 2013-03-13

Similar Documents

Publication Publication Date Title
KR100590580B1 (ko) 패턴된 강유전체 미디어의 제조방법
EP1396877B1 (en) Substrate for electronic devices, manufacturing method therefor, and electronic device
JP4228569B2 (ja) 電子デバイス用基板の製造方法及び電子デバイスの製造方法
JP6626553B2 (ja) パターン化の二次元遷移金属カルコゲナイドナノ材料の製造方法
JP2000138349A (ja) 半導体記憶装置の製造方法
CN112864304A (zh) 具有pmnpt层的压电装置的制造
CN112271255A (zh) 一种铁电电容器和存储单元及其制备方法
US20050138803A1 (en) Stamper for pattern transfer and manufacturing method thereof
US7449346B2 (en) Method of manufacturing ferroelectric thin film for data storage and method of manufacturing ferroelectric recording medium using the same method
JP3286002B2 (ja) 薄膜形成装置
US10801113B2 (en) Ferroelectric element and method of manufacturing ferroelectric element
JP3106690B2 (ja) 膜形成方法
JP4528950B2 (ja) 強誘電体膜構造体の製造方法
JP2009038169A (ja) 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法
JP3969178B2 (ja) 電子部品及びその製造方法
JPH05251351A (ja) 強誘電体薄膜の形成方法
KR100526480B1 (ko) 양자점을 이용한 비휘발성 메모리 제조 방법
JPH06350050A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
JP3143035B2 (ja) 転写マスクの製造方法
JP4678251B2 (ja) キャパシタの製造方法
JP4457687B2 (ja) 圧電薄膜素子の製造方法
JP2000349362A (ja) 圧電デバイスおよびその製造方法
JPH09260614A (ja) 強誘電体薄膜を含む電子回路素子の製造方法
JP2002314045A (ja) 強誘電体薄膜の形成方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP2001326156A (ja) パターン形成方法及び情報記憶媒体及び複合高真空装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee