JP4903827B2 - 不揮発性記憶装置 - Google Patents

Description

本発明は、不揮発性記憶装置に関する。

近年、記憶容量の増大と価格の低下により市場が急速に拡大しているＮＡＮＤ型フラッシュメモリは、微細化の限界及び最小線幅の縮小によるプロセスコストの増大という問題を抱えている。この問題を解決する新規な不揮発性メモリの開発が期待されている。

例えば、抵抗値が変化する抵抗変化材料から構成される記録媒体とプローブアレイと組み合わせたにメモリ装置が提案されている。
このようなプローブ型のメモリにおいては、記録媒体の背面の電極と記録媒体の表面に接触されるプローブ電極との間において、記録媒体に電圧を印加して抵抗を変化させて情報を記録し、また、情報の読み出しを行う。この時、記録媒体の表面に平行な平面内における抵抗の変化が高精度で制御されていない場合には、情報の記憶ビットの分離が不十分となり、情報の高密度化ができず、または、書き込み／読み出しのエラーが発生する。

これに対し、記録媒体の表面に対して垂直方向に電気伝導度が高い異方性導電材料の層を付与して、誤読み出しを抑制する技術が提案されている（例えば、特許文献１参照）。しかし、この場合においても、記録媒体の記憶ビットの位置とプローブ電極の位置とにずれがあった場合には、書き込み／読み出しのエラーが生じる。

このため、従来の技術においては、プローブ電極は、記録媒体の記憶ビットに対して非常に高精度に位置制御されることが要求されていた。

特開２００７−２７３６１８号公報

本発明は、プローブ電極の位置精度を緩和して書き込み及び読み出し不良を低減したプローブ型の不揮発性記憶装置を提供する。

本発明の一態様によれば、印加される電界及び通電される電流の少なくともいずれかによって抵抗が変化する記憶層と、前記記憶層の第１主面に設けられた複数の第１電極と、前記記憶層の前記第１主面とは反対の側の第２主面に設けられた第２電極と、前記複数の第１電極に対向して設置され前記第１電極との相対的な位置関係が可変のプローブ電極と、前記プローブ電極と前記第２電極とに接続され、前記プローブ電極を介して前記複数の第１電極のうちの少なくともいずれかと前記第２電極との間で、前記記憶層に電界を印加及び電流の通電の少なくともいずれかを生じさせることによって前記記憶層に情報の記録を行う駆動部と、を備え、前記複数の第１電極は、前記記憶層に埋め込まれており、前記複数の第１電極の前記第２電極側の面と前記第２電極との間の前記記憶層の厚さは、前記複数の第１電極が設けられていない部分の前記記憶層の厚さよりも薄いことを特徴とする不揮発性記憶装置が提供される。

本発明によれば、プローブ電極の位置精度を緩和して書き込み及び読み出し不良を低減したプローブ型の不揮発性記憶装置が提供される。

本発明の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 本発明の実施形態に係る不揮発性記憶装置における特性を例示する模式的グラフ図である。 本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。 本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。 本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。 本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。 本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

図１は、本発明の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図（ａ）は平面図であり、同図（ｂ）は同図（ａ）のＡ−Ａ’線断面図である。
図１に表したように、本発明の実施形態の不揮発性記憶装置２１０は、抵抗が変化する記憶層７と、その記憶層７の第１主面７ａに設けられた複数の第１電極８と、記憶層７の第１主面７ａとは反対の側の第２主面７ｂに設けられた第２電極６と、プローブ電極９と、駆動部１０と、を備える。なお、図１（ａ）においては、プローブ電極９及び駆動部１０は省略されている。

第２電極６は、例えば基板５の上に設けられる。第２電極６には、例えばタングステンや白金などが用いられる。ただし、本発明は、これに限らず第２電極６には任意の導電材料を用いることができる。また、第２電極６は連続的な１つの導電層としても良く、また、後述するように、記憶層７の第２主面７ｂの側において、複数設けても良い。

記憶層７は、第２電極６の上に設けられる。後述するように、記憶層７は、印加される電界及び通電される電流の少なくともいずれかによって抵抗が変化する層である。

記憶層７には、例えば、ＮｉＯ_ｘ、ＴｉＯ_ｘ、ＣｏＯ_ｘ、ＴａＯ_ｘ、ＭｎＯ_ｘ、ＷＯ_ｘ、Ａｌ_２Ｏ_３、ＦｅＯ_ｘ、ＨｆＯ_ｘ、ＺｎＭｎ_２Ｏ_４、ＺｎＦｅ_２Ｏ_４、ＺｎＣｏ_２Ｏ_４、ＺｎＣｒ_２Ｏ_４、ＺｎＡｌ_２Ｏ_４、ＣｕＣｏＯ_２、ＣｕＡｌＯ_２、ＮｉＷＯ_４、ＮｉＴｉＯ_３、ＣｏＡｌ_２Ｏ_４、ＭｎＡｌ_２Ｏ_４、ＺｎＮｉＴｉＯ_４、及び、Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３などを用いることができる。
また、記憶層７には、上記の各種の金属化合物にドーパントを添加したものを用いても良い。

ただし、本発明は、これに限らず、記憶層７には、印加される電界及び通電される電流の少なくともいずれかによって抵抗が変化する任意の材料を用いることができる。また、記憶層７には、印加される電界及び通電される電流の少なくともいずれかによって相状態が変化し、この相状態の変化に伴って抵抗が変化するいわゆる相変化材料を用いても良い。このように、相変化に伴って抵抗が変化する材料も抵抗変化材料とする。

第１電極８には、例えばタングステンや白金などが用いられる。ただし、本発明は、これに限らず第１電極８には任意の導電材料を用いることができる。本具体例では、第１電極８は、記憶層７に埋め込まれており、記憶層７の第１主面７ａと第１電極８の上の面は実質的に同じ平面内にあるが、本発明はこれに限らず、第１電極８の上の面は、記憶層７の第１主面７ａよりも後退していても良く、また、突出していても良い。また、第１電極８の平面形状（第１主面７ａに対して垂直な方向からみたときの平面形状）は、円形であるが、扁平円でも良く、また、後述するように各種の変形が可能である。

プローブ電極９は、第１電極８に対向設置され、例えばプローブ基板９ｓに設けられ、プローブ基板９ｓによって保持される。プローブ電極９は、第１電極８との相対的な位置関係が可変とされている。プローブ電極９には、例えば原子間力顕微鏡に用いられるプローブを用いることができ、プローブ電極９の全体が導電性でも良く、またプローブ電極９の記憶層７に対向する側の先端の表面が導電性の薄膜で被覆されているものでも良い。プローブ電極９には、例えばシリコン、カーボンナノチューブ、タングステンなどの材料が用いられ、その先端が細く加工されたものが用いられる。
後述するように、プローブ電極９は複数設けても良く、その数は任意である。

駆動部１０は、プローブ電極９及び第２電極６に接続されている。そして、駆動部１０は、複数のプローブ電極９を介して、複数の第１電極８のうちのいずれかと第２電極６との間で、記憶層７に電界Ｅ２を印加及び電流Ｉ２の通電の少なくともいずれかを生じさせることによって記憶層７に情報の記録を行う。

ここで、本願明細書において、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、記憶層７の第１主面７ａに平行な平面内における１つの方向をＸ軸方向（第１方向）とし、第１主面７ａに平行な平面内においてＸ軸方向に対して垂直な方向をＹ軸方向（第２方向）とし、Ｘ軸方向とＹ軸方向とに垂直な方向をＺ軸方向（第３方向）とする。すなわち、第１主面７ａはＸ−Ｙ平面に対して平行であり、第１主面７ａはＺ軸方向に対して垂直である。

本具体例では、第１電極８は、Ｘ−Ｙ平面において、Ｘ軸方向及びＹ軸方向のマトリクス状に配列している。ただし、本発明は、これに限らず、第１電極８は第１主面７ａにおいて複数設けられれば良く、その数、及びその配置に関しては任意である。以下では、第１電極８がＸ軸方向とＹ軸方向とにおいてマトリクス状に配列される場合として説明する。

そして、例えばプローブ電極９は記憶層７の上方において、Ｘ−Ｙ平面内を可動でき、プローブ電極９は、任意の第１電極８と接触できる。なお、この時、プローブ電極９は、さらにＺ軸方向に可動でき、すなわち記憶層７及び第１電極８の上で上下するように構成することもできる。これにより、第１電極８とプローブ電極９との接触及び非接触を制御できる。ただし、プローブ電極９は、Ｚ軸方向の位置に関して固定され、常に記憶層７または第１電極８と接触するように構成しても良い。

図２は、本発明の実施形態に係る不揮発性記憶装置における特性を例示する模式的グラフ図である。
すなわち、同図は、不揮発性記憶装置２１０における記憶層７の特性を例示しており、横軸は記憶層７に印加される電圧Ｖであり、縦軸は記憶層７に流れる電流Ｉである。なお、縦軸は、電流Ｉを対数で表している。

図２に表したように、記憶層７の初期の状態が高抵抗状態ＨＲＳであるとする。記憶層７に印加される電圧Ｖを上昇させたときに、第２遷移電圧Ｖ２において、高抵抗状態ＨＲＳから相対的に低い抵抗状態である低抵抗状態ＬＲＳに遷移する。

そして、この低抵抗状態ＬＲＳは、印加されている電圧Ｖを取り除いても維持されている。そして、低抵抗状態ＬＲＳにおいて、電圧Ｖを０Ｖから上昇させると、第１遷移電圧Ｖ１において、高抵抗状態ＨＲＳに遷移する。

このように、記憶層７においては、抵抗の異なる複数の状態を有する。例えば、記憶層７の低抵抗状態ＬＲＳを「１」とし、高抵抗状態ＨＲＳを「０」としてデータを記録する。例えば、駆動部１０において、記憶層７に流れる制限電流を１種類に規定し、データとしては、「０」と「１」の２値を取り扱う。

なお、例えば、制限電流値を２種類以上設定することで、データを多値化することもできる。すなわち、本具体例では、記憶層７は、高抵抗状態ＨＲＳと低抵抗状態ＬＲＳの２つの状態を有しているが、３つ以上の異なる抵抗を有しても良い。

なお、図２においては、直流の電圧を記憶層７に印加した場合の特性を例示しているが、不揮発性記憶装置１１０においては、記憶層７に非常に短いパルス電圧を印加して動作させても良い。

不揮発性記憶装置２１０においては、例えば、書き込み時には、プローブ電極９を上げた状態でＸＹ平面内を移動させ、所望の記憶ビットに対応する位置でプローブ電極９を下ろし、第１電極８と接触させ、第１電極８と第２電極６との間に電圧を印加し、書き込みを行う。その後、書き込んだ記憶ビットを読み込みまたは消去を行う際には、再度、書き込みを行った場所までプローブ電極９を移動させ、読み込みまたは消去を行う。

第２電極６、記憶層７及び第１電極８は、例えば以下のようにして作製される。
基板５の上に、第２電極６となる導電性材料のＰｔ（白金）の膜を形成し、その上に、記憶層７となる抵抗変化膜（例えばＮｉＯ_ｘ）を成膜し、リソグラフィとドライエッチングにより、抵抗変化膜に穴パターンを形成する。その後、穴の中に、第１電極８となる導電性材料のＷを、例えばＣＶＤ（Chemical Vapor Deposition)法により埋め込み、例えばＣＭＰ（Chemical Mechanical Polishing）法により平坦化する。これにより、図１に例示した構造を形成できる。この構造においては、第１電極８が記憶層７に埋め込まれている。

以上のような構成を有する不揮発性記憶装置２１０においては、記憶層７への電界Ｅ２の印加及び電流Ｉ２の通電は、所定の形状にパターニングされた第１電極８と第２電極６とによって行われる。このため、プローブ電極９は、所望の記憶ビットに対応する所定の第１電極８のどこかに接触すれば良く、プローブ電極９の位置制御の精度は比較的緩和される。

すなわち、第１電極８を有さない従来型の比較例のプローブ型のメモリにおいては、記憶層７の第１主面７ａの上にプローブ電極９が接触するため、プローブ電極９の記憶層７に対しての位置がずれると、所望とする記憶ビットとは別の記憶ビットの影響を受け、書き込みエラーまたは読み出しエラーが発生し易い。

例えば、単位面積当たりの記憶密度を増大するために、プローブ電極９の曲率半径は小さくされ、例えば、プローブ電極９の曲率半径は数１０ｎｍ（ナノメートル）程度とされる。この時、比較例の場合は、記憶層７の記憶ビットの面積は、プローブ電極９と記憶層７とが接触する面積以下であり、非常に小さい。このため、再度、この記憶ビットにプローブ電極９を移動し、読み込みまたは消去を行う時に、プローブ電極９の高精度の位置制御が必要となる。また、プローブ電極９と記憶層７とを何度も接触させるため、例えば、記憶層７の形状等が経時的に変化し、接触面積、接触位置及び接触抵抗等を一定に保つことは困難であり、安定した動作を確保し難い。そして、プローブ電極９の形状等も経時的に変化し、同様に、安定した動作を確保し難い。
また、例えば、短時間で複数の記憶ビットに書き込むためには、プローブ電極９をアレイ状に複数設けることがあるが、この場合には、プローブ電極９の位置制御はさらに高い精度が要求される。

これに対し、本実施形態に係る不揮発性記憶装置２１０においては、記憶層７の記憶ビットは、第１電極８によって決まるため、記憶層７の記憶ビットの面積は一定の大きさに制御される。そして、プローブ電極９はそれぞれの第１電極８に対して位置合わせされれば良く、これにより、プローブ電極９の位置合わせ精度が緩和される。そして、プローブ電極９と記憶層７とは直接接触することがなく、記憶層７の形状等が経時的に変化することがない。また、プローブ電極９の形状が変化した場合においても、記憶層７の記憶ビットの面積は第１電極８によって変化しない。このため、安定した動作を確保できる。さらに、プローブ電極９をアレイ状に複数設けた場合においても、プローブ電極９の位置制御の精度は緩和される。

このように、不揮発性記憶装置２１０によれば、プローブ電極の位置精度を緩和して書き込み及び読み出し不良を低減したプローブ型の不揮発性記憶装置が提供できる。

例えば、第１電極８のそれぞれの面積（第１主面７ａに平行な平面内における面積）は、プローブ電極９の面積（第１主面７ａに対向する側の先端の面積）よりも大きく設定することができる。

例えば、単位面積当たりの記憶密度を増大し、第１電極８とプローブ電極９との接触を良好に実現するために、プローブ電極９の先端の曲率半径は、例えば約１５ｎｍである。なお、この時、プローブ電極９の先端の平面の形状は、直径が実質的に約１５ｎｍとなる。一方、第１電極８を形成する際に記憶層７に設ける穴パターンの径は、例えば、５０ｎｍとされる。このように、第１電極８のそれぞれの面積よりも、プローブ電極９の先端のそれぞれの面積は小さくされる。

これにより、プローブ電極９の位置が、第１電極８の中心から数ｎｍずれたとしても、第１電極８とプローブ電極９とを導通させることができ、第１電極８で規定される記憶ビットに所定の電圧を印加して情報を記録し、また、所定の電流を通電して記録された情報を読み出すことができる。これにより、高精度なステージの位置制御を必要とせず、高密度の情報の記録及び読み出しが可能となる。

図３は、本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。
図３に表したように、本実施形態に係る別の不揮発性記憶装置２１１においては、ＸＹスキャナ４の上に、第２電極６、記憶層７及び第１電極８の積層体が配置される。なお、同図では、基板５は省略されている。

例えば、記憶層７には、データを格納するデータエリア７ｄと、データエリアの外側に設けられ、プローブ電極９の動作を制御するためのサーボエリア７ｓが設けられる。

例えば、記憶層７のデータエリア７ｄに対応して、複数の第１電極８が設けられる。

そして、この記憶層７の上の第１電極８に対向してプローブアレイ９ｍが配置される。 プローブアレイ９ｍは、プローブ基板９ｓと、プローブ基板９ｓの主面にアレイ状に配置された複数のプローブ電極９と、を有する。複数のプローブ電極９の各々は、例えば、カンチレバーを有し、マルチプレクスドライバ９ｘ及び９ｙにより駆動される。
複数のプローブ電極９は、それぞれ、プローブ基板９ｓ内のマイクロアクチュエータを用いて個別に動作可能であるが、全てをまとめて同じ動作をさせて記憶層７のデータエリア７ｄに対してアクセスを行っても良い。

マルチプレクスドライバ９ｘ及び９ｙを用いて、各プローブ電極９を例えばＸ軸方向及びＹ軸方向に移動させ、記憶層７のサーボエリア７ｓからＸ軸方向及びＹ軸方向の位置情報を読み出す。Ｘ軸方向及びＹ軸方向の位置情報は、ドライバ２０に転送される。
ドライバ２０は、この位置情報に基づいてＸＹスキャナ４を駆動し、記憶層７をＸ軸方向及びＹ軸方向に移動させ、記憶層７の第１電極８とプローブ電極９との位置を決めることができる。

例えば、プローブ電極９が第１電極８の上方に離間して上げた状態で、プローブ電極９を記憶層７の上方を所望の位置まで移動させ、その後、所望の第１電極８の位置でプローブ電極９を下ろし、第１電極８と接触させた後に、複数の第１電極８に電圧を印加し、書き込みを行う。その後、書き込んだ記憶ビットを読み込み、あるいは消去する際には、再度、書き込みを行った場所まで、プローブ電極９を移動させる。

すなわち、所望の第１電極８にプローブ電極９が接触した状態で、駆動部１０から出力された電気信号がプローブ電極９を介して第１電極８に印加され、第１電極８と第２電極６との間に所定の電圧が印加される。これにより、所望のメモリセル（記憶ビット）におけるデータの書き込み、読み出し、及び消去が行われる。

例えば、図２に例示した特性において、第２遷移電圧Ｖ２よりも高い電圧を記憶層７に印加することで、データの書き込みが行われる。そして、第１遷移電圧Ｖ１よりも高く第２遷移電圧Ｖ２よりも低い電圧を印加することで消去が行われる。そして、読み出しには、第１遷移電圧Ｖ１よりも低い電圧を印加して、記憶層７の抵抗が高抵抗状態ＨＲＳであるか低抵抗状態ＬＲＳであるかを読み出す。

不揮発性記憶装置２１１においても、記憶層７の第１主面７ａの第１電極８と、第２主面７ｂの第２電極６との間において、電界Ｅ２の印加または電流Ｉ２の通電が行われる。これにより、プローブ電極の位置精度を緩和して書き込み及び読み出し不良を低減したプローブ型の不揮発性記憶装置が提供できる。

図４は、本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図（ａ）及び（ｂ）は、本実施形態に係る不揮発性記憶装置における第１電極８の構成の変形例を例示しており、図１（ａ）のＡ−Ａ’線断面に相当する断面図である。なお、これらの図においては、プローブ電極９及び駆動部１０は省略されている。

図４（ａ）に表したように、変形例の不揮発性記憶装置２１２においては、第１電極８の一部が記憶層７に埋め込まれつつ、第１電極８は記憶層７よりも突出している。

また、図４（ｂ）に表したように、別の変形例の不揮発性記憶装置２１３においては、第１電極８は記憶層７に埋め込まれず、記憶層７の主面７ａの上に設けられている。なお、この場合も第１電極８は記憶層７よりも突出している。

不揮発性記憶装置２１２及び２１３のように、第１電極８が記憶層７よりも突出していることで、プローブ電極９のＺ軸方向の位置のばらつきが大きい場合においても、第１電極８とプローブ電極９との接触を確実に行うことができる。

図５は、本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図（ａ）及び（ｂ）は、本実施形態に係る不揮発性記憶装置における第１電極８の構成の変形例を例示しており、図１（ａ）のＡ−Ａ’線断面に相当する断面図である。なお、これらの図においては、プローブ電極９及び駆動部１０は省略されている。

図５（ａ）に表したように、変形例の不揮発性記憶装置２１４においては、第１電極８のそれぞれの上面（プローブ電極９に対向する側の面）の中心部が周辺部よりも後退している。すなわち、第１電極８の上面の中心部を窪んだ形状とすることができる。これにより、プローブ電極９との位置合わせがより容易になり、また、プローブ電極９と第１電極８との接触面積を拡大することができ、より特性が安定する。なお、上記のように、第１電極８の上面の中心部を窪ませる形状は、既に説明した第１電極８の構造の全てにおいて適用可能である。

また、図５（ｂ）に表したように、変形例の不揮発性記憶装置２１５においては、第１電極８の上面が丸みを帯びた凸形状とされている。これにより、プローブ電極９と第１電極８との接触によって、第１電極８の上面のコーナー部が損傷を受け第１電極８が破損されることを抑制できる。このように、第１電極８の上面を、丸みを帯びた凸形状とする構造は、第１電極８が第１主面７ａよりも突出する不揮発性記憶装置２１２及び２１３において適用することが特に好ましい。

図６は、本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。
すなわち、同図（ａ）、（ｂ）及び（ｃ）は、本実施形態に係る不揮発性記憶装置における第１電極８の各種の平面形状を例示している。

図６（ａ）に表したように、本実施形態に係る変形例の不揮発性記憶装置２１６においては、第１電極８の平面形状（第１主面７ａに対して垂直な方向からみたときの平面形状）は、丸みを帯びた角Ｃ１を有する四角形である。なお、角Ｃ１の丸みは、第１電極８の製造の際に形成されるものであり、角Ｃ１に実質的に丸みを有しない四角形であっても良い。そして、四角形の対角線は、Ｘ軸方向とＹ軸方向とに沿って配置されている。

また、図６（ｂ）に表したように、別の変形例の不揮発性記憶装置２１７においては、第１電極８の平面形状は、（丸みを帯びた）角Ｃ１を有する四角形であり、この場合は、四角形の辺が、Ｘ軸方向及びＹ軸方向に沿って配置されている。

さらに、図６（ｃ）に表したように、別の変形例の不揮発性記憶装置２１８においては、第１電極８の平面形状は、Ｘ軸方向及びＹ軸方向に設けられた角Ｃ２、並びに、Ｘ軸方向及びＹ軸方向に対して斜めの方向に設けられた角Ｃ３、を有する形状を有している。

以上のように、第１電極８の平面形状は、各種の変形が可能である。

図７は、本発明の実施形態に係る別の不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図は図１（ａ）のＡ−Ａ’線断面に相当する断面図である。
図７に表したように、本発明の実施形態に係る別の不揮発性記憶装置２１９においては、第２電極６が複数設けられている。これに以外は不揮発性記憶装置２１０と同様とすることができるので説明を省略する。

本具体例においては、第２電極６は、Ｘ軸方向に沿って分断され、Ｙ軸方向に延在する帯状に複数設けられている。本具体例では、第２電極６は、基板５に埋め込まれるように設けられているが、第２電極６は、記憶層７の第２主面７ｂの側において、記憶層７に埋め込まれるように設けられても良い。

すなわち、不揮発性記憶装置２１９においては、第２電極６は、第２主面７ｂにおいて複数設けられ、駆動部１０は、プローブ電極９を介して、複数の第１電極８の少なくともいずれかと、複数の第２電極６の少なくともいずれかと、の間において電界Ｅ２の印加及び電流Ｉ２の通電の少なくともいずれかを行う。

不揮発性記憶装置２１９において、例えば、プローブ電極９を複数Ｘ軸方向に並べ、複数の第２電極６をＹ軸方向に延在する帯状に設けることで、各記憶ビットに対する選択性が向上し、特性を向上させ、また、記憶密度を向上させることができる。

不揮発性記憶装置２１９によっても、プローブ電極の位置精度を緩和して書き込み及び読み出し不良を低減したプローブ型の不揮発性記憶装置が提供できる。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置を構成する基板、記憶層、電極、プローブ電極、駆動部など各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

４ ＸＹスキャナ
５ 基板
６ 第２電極
７ 記録層
７ａ 第１主面
７ｂ 第２主面
７ｄ データエリア
７ｓ サーボエリア
８ 第１電極
９ プローブ電極
９ｍ プローブアレイ
９ｓ プローブ基板
９ｘ、９ｙ マルチプレクスドライバ
１０ 駆動部
２０ ドライバ
２１０〜２１９ 不揮発性記憶装置
Ｃ１、Ｃ２、Ｃ３ 角
Ｅ２ 電界
ＨＲＳ 高抵抗状態
Ｉ２ 電流
ＬＲＳ 低抵抗状態
Ｖ１ 第１遷移電圧
Ｖ２ 第２遷移電圧

Claims (16)

1. 印加される電界及び通電される電流の少なくともいずれかによって抵抗が変化する記憶層と、
   前記記憶層の第１主面に設けられた複数の第１電極と、
   前記記憶層の前記第１主面とは反対の側の第２主面に設けられた第２電極と、
   前記複数の第１電極に対向して設置され前記第１電極との相対的な位置関係が可変のプローブ電極と、
   前記プローブ電極と前記第２電極とに接続され、前記プローブ電極を介して前記複数の第１電極のうちの少なくともいずれかと前記第２電極との間で、前記記憶層に電界を印加及び電流の通電の少なくともいずれかを生じさせることによって前記記憶層に情報の記録を行う駆動部と、
   を備え、
   前記複数の第１電極は、前記記憶層に埋め込まれており、前記複数の第１電極の前記第２電極側の面と前記第２電極との間の前記記憶層の厚さは、前記複数の第１電極が設けられていない部分の前記記憶層の厚さよりも薄いことを特徴とする不揮発性記憶装置。
2. 前記プローブ電極は、前記第１主面に対して平行な平面内で可動であることを特徴とする請求項１記載の不揮発性記憶装置。
3. 前記複数の第１電極の前記第１主面に平行な平面内における面積は、前記プローブ電極の前記第１主面に対向する側の先端の面積よりも大きいことを特徴とする請求項１記載の不揮発性記憶装置。
4. 前記第１電極の前記プローブ電極に対向する側の面の中心部は、周辺部よりも後退していることを特徴とする請求項１〜３のいずれか１つに記載の不揮発性記憶装置。
5. 前記第１電極の前記プローブ電極に対向する側の面の中心部は、周辺部よりも突出していることを特徴とする請求項１〜３のいずれか１つに記載の不揮発性記憶装置。
6. 前記記憶層は、抵抗変化材料及び相変化材料の少なくともいずれかを含むことを特徴とする請求項１〜５のいずれか１つに記載の不揮発性記憶装置。
7. 前記記憶層は、ＮｉＯ _ｘ 、ＴｉＯ _ｘ 、ＣｏＯ _ｘ 、ＴａＯ _ｘ 、ＭｎＯ _ｘ 、ＷＯ _ｘ 、Ａｌ _２ Ｏ _３ 、ＦｅＯ _ｘ 、ＨｆＯ _ｘ 、ＺｎＭｎ _２ Ｏ _４ 、ＺｎＦｅ _２ Ｏ _４ 、ＺｎＣｏ _２ Ｏ _４ 、ＺｎＣｒ _２ Ｏ _４ 、ＺｎＡｌ _２ Ｏ _４ 、ＣｕＣｏＯ _２ 、ＣｕＡｌＯ _２ 、ＮｉＷＯ _４、 ＮｉＴｉＯ _３ 、ＣｏＡｌ _２ Ｏ _４ 、ＭｎＡｌ _２ Ｏ _４ 、ＺｎＮｉＴｉＯ _４ 、及び、Ｐｒ _ｘ Ｃａ _１−ｘ ＭｎＯ _３ からなる群から選択された少なくともいずれかを含むことを特徴とする請求項６に記載の不揮発性記憶装置。
8. 前記記憶層は、さらにドーパントを含むことを特徴とする請求項７記載の不揮発性記憶装置。
9. 前記プローブ電極は、複数設けられることを特徴とする請求項１〜８のいずれか１つに記載の不揮発性記憶装置。
10. 前記複数の第１電極は、前記第１主面に対して平行な平面内においてマトリクス状に配列していることを特徴とする請求項１〜９のいずれか１つに記載の不揮発性記憶装置。
11. 前記第２電極は、前記記憶層の前記第２主面に複数設けられることを特徴とする請求項１〜１０のいずれか１つに記載の不揮発性記憶装置。
12. 前記複数の第１電極のそれぞれは、前記第１主面に対して平行な第１方向に沿って帯状に延在し、
    前記複数の第２電極のそれぞれは、前記第１主面に対して平行で前記第１方向に対して垂直な第２方向に沿って帯状に延在することを特徴とする請求項１１記載の不揮発性記憶装置。
13. 前記第２電極は、前記記憶層に埋め込まれていることを特徴とする請求項１〜１２記載の不揮発性記憶装置。
14. 前記複数の第１電極のそれぞれを前記第１主面に対して垂直な方向から見たときの平面形状は、円形または扁平円形であることを特徴とする請求項１〜１３のいずれか１つに記載の不揮発性記憶装置。
15. 前記複数の第１電極のそれぞれを前記第１主面に対して垂直な方向から見たときの平面形状は、丸味を帯びた角を有する多角形であることを特徴とする請求項１〜１３のいずれか１つに記載の不揮発性記憶装置。
16. 前記プローブ電極と前記記憶層とは直接接触しないことを特徴とする請求項１〜１５のいずれか１つに記載の不揮発性記憶装置。

Images