CN103022346B - 电阻式存储器 - Google Patents

Abstract

本发明公开了一种电阻式存储器，包括：一第一电极；一第二电极；以及一电阻转态层夹于此第一电极及此第二电极之间，其中此电阻转态层包含一电阻层及一纳米颗粒聚集体于此电阻层中，其中此纳米颗粒聚集体包含钴、氮化钛、钛、钒、钼、铬、铂、铝、镍、铜或前述的组合。本发明实施例的电阻式存储器，其电阻状态不会因电压消失而改变，因而可作为非挥发性存储器。同时，此电阻式存储器具有元件结构简单、操作电压小、转态的限定电流稳定、且耐用性佳的优点，相较于传统的单边操作的电阻式存储器更可适用于作为先进技术所需的电阻式存储器元件。

Description

电阻式存储器

技术领域

本发明涉及半导体结构，且特别是有关于一种电阻式非挥发性存储器。

背景技术

目前，非挥发性存储器是以快闪式存储器(Flash)为主流，但随着元件不断微缩，快闪式存储器面临栅极穿透氧化层过薄导致记忆时间缩短，以及操作电压过大等缺点。因此，各种不同型态的非挥发性存储器正积极的被研发以取代快闪式存储器，其中电阻式非挥发性存储器(Resistive Random AccessMemory，RRAM)通过电阻值的改变来达到记忆效应，并利用其非挥发的特性作为存储器元件，具有操作电压小、记忆时间长、多状态记忆、结构简单及面积小等优点，极有潜力取代目前的快闪式存储器。

美国专利US7208372 B2揭露了一种利用纳米尖端底电极结构来改善电阻式存储器，此纳米尖端高度大约为5到50纳米，如此利用尖端放电的原理来固定导通路径在某些特定区域进而使操作特性稳定，只是其纳米尖端的高度控制与刻蚀仍是棘手问题。美国专利US2010/0108972A1揭露了一种利用金属性纳米碳管在底电极之上分布的电阻式存储器，与US7208372 B2专利比较上，其存储器可以在垂直尺度上更加微缩，且制作方式更为简单，乃利用随机散布的纳米碳管或者是纳米线与纳米颗粒于底电极之上，如此造成特定的导通路径区域进而改善电阻式存储器的操作稳定性，只是其制作方式仍较为复杂麻烦，并非半导体业界轻易接受；美国专利US 2007/0090444A1则揭露一种将固定位置的纳米点镶嵌于电阻转态薄膜内的电阻式存储器，其是利用定义好的纳米点来固定控制电阻转态的导通路经区域而稳定其操作特性，其制作方式为利用Focus ion beam(FIB)先在第一层转态薄膜上定义出特定区域，使其区域带有特定的极性(正电或者是负电)，之后利用化学气相沉积方法沉积带电的特定极性金属材料，如此可于第一层转态薄膜上出现特定纳米点，之后再覆盖第二层转态薄膜，如此可完成特定区域纳米点的电阻式存储器，只是其制作方式要使用到FIB仪器使其产品制作速度下降，降低其商业化应用空间。

另一方面，电阻式存储器的结构有两种：一个晶体管与一个电阻式存储器的组合(1T1R)和一个二极管(diode)与一个电阻式存储器的组合(1D1R)，其中1D1R电阻式存储器具有可微缩至较小元件的优势，但需匹配一种单边电阻转态(unipolar resistive switching behavior)的电阻体才能达成1D1R电阻式存储器的功能。中国台湾专利201003899揭露了一种利用柱状晶粒且具有特定优选结晶性且具有电阻转态的氧化物层，通过柱状晶粒的平直晶界(Grain Boundary)来提供电流驱动离子移动时的路径，此方式可提供稳定的双边电阻转态操作，但其单边电阻转态操作特性仍不理想，其需较大的操作电流以及极少的操作次数表现。

因此，业界需要的是一种能够解决上述问题的电阻式存储器。本发明发展出一种创新性电阻式存储器结构，元件工艺简单且具实用性的方法，是利用电阻转态层包含纳米颗粒聚集体于其中，来达成单边电阻转态的电阻存储器的功能，并同时显著改善电阻转态的稳定性。

发明内容

本发明提供一种电阻式存储器，包括：一第一电极；一第二电极；以及一电阻转态层夹于此第一电极及此第二电极之间，其中此电阻转态层包含一电阻层及一纳米颗粒聚集体在此电阻层中，其中此纳米颗粒聚集体包含钴、氮化钛、钛、钒、钼、铬、铂、铝、镍、铜或前述的组合。

本发明实施例所提供的电阻式存储器，通过在电阻转态层中形成纳米颗粒聚集体，而可通过施予的不同大小单极性电压时控制纳米颗粒聚集体与其中一电极之间的导电路径的形成或消失，而可控制电阻转态层的电阻状态。并且，此电阻式存储器的电阻状态不会因电压消失而改变，因而可作为非挥发性存储器。同时，此电阻式存储器具有元件结构简单、操作电压小、转态的限定电流稳定、且耐用性佳的优点，相较于传统的单边操作的电阻式存储器更可适用于作为先进技术所需的电阻式存储器元件。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1A及图1B各自显示依照本发明一实施例之电阻式存储器于退火前与退火后之剖面示意图。

图2A至图2C显示依照本发明图1B之电阻式存储器之电阻转态层之转态机制模拟图。

图3A及图3B，其各自显示依照本发明一实施例之电阻式存储器在经退火后及退火前之穿透式电子显微镜图。

图4显示依照本发明一实施例之电阻式存储器之钴金属在退火前及退火后之光电子能谱(XPS)图。

图5A及图5B各自显示本发明实施例与对比实施例之电压电流关系图。

图6显示依照本发明一实施例之电阻式存储器之在施予直流抹除及写入电压时之连续转态，可达超过3500次以上循环次数之测试图。

图7显示依照本发明一实施例之电阻式存储器之在220℃下高温耐久性测试图。

附图标号：

101～基板；        102～半导体结构；

104～第一电极；    106～第一电阻层；

108～金属层；      110～第二电阻层；

112～第二电极；      120～纳米颗粒聚集体；

124～电阻转态层；    126～界面层；

130～缺陷；          132～导电路径；

150～形成电压；      152～抹除电压；

154～写入电压。

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

参见图1A及图1B，其显示依照本发明一实施例的电阻式存储器在退火前与退火后的剖面图。首先，如图1A所示，形成半导体结构102于基材101上。此半导体结构102可包含第一电阻层106及第二电阻层110夹设于第一电极104及第二电极112之间，及金属层108夹设于第一电阻层106及第二电阻层110之间。此半导体结构102中的每一层均具有实质上相同的长度及宽度。

基材101可为任意的半导体基材，包含半导体基材上覆绝缘层，例如硅材上覆氧化硅。半导体结构102的第一电极104可直接形成此基材101上。第一电极104可包含例如白金、金、银、钨以及氮化钛等活性较低的金属，其可由电阻加热蒸镀法、电子束蒸镀法、溅镀法等任意沉积方式形成。第一电极104的厚度可介于约10nm至1000nm之间。

第一电阻层106可包含择自下列金属氧化物组成的族群：氧化锆、氧化铪、氧化钛、氧化铝、氧化铜、氧化钨及氧化镍。在一实施例中，第一电阻层106中的金属氧化物可为非晶相的金属氧化物。第一电阻层106可由电阻加热蒸镀法、电子束蒸镀法、溅镀法等任意沉积方式形成，且其厚度可介于约2nm至50nm之间。

金属层108可包含元素态的金属，例如钴、钛、钒、钼、铬、铂、铝、镍、铜或前述的组合。或者，金属层108可包氮化钛等导电化合物。金属层108可由电阻加热蒸镀法、电子束蒸镀法、溅镀法、原子层气相沉积法等沉积方法形成。在一实施例中，金属层108的厚度可介于1nm至20nm之间，较佳者介于1nm至10nm之间，以利于随后因高温工艺聚集后仍具有足够小的尺寸。

第二电阻层110可与第一电阻层106由相同的材料或方法形成。例如，第二电阻层110可由非晶相的氧化锆、氧化铪、氧化钛、氧化铝、氧化铜、氧化钨、氧化镍或前述的组合形成。第二电阻层110的厚度可与第一电阻层106相同，也可较厚于第一电阻层106约2倍厚度以上。例如，第二电阻层110的厚度可介于5至100nm之间。值得注意的是，第一电阻层106及第二电阻层110的总厚度可大于金属层108的厚度约1.5倍，且较佳者可大于2倍以上。第二电极112可包含活性金属，例如钛、氮化钛、铝、与镍或前述的组合，其可由电阻加热蒸镀法、电子束蒸镀法、溅镀法等任意沉积方式形成。第二电极112的厚度可介于约10nm至1000nm之间。

接着，对图1A所示的半导体结构102作退火处理，形成如图1B所示的电阻式存储器。在一实施例中，此退火处理步骤可包含快速热退火、雷射退火或前述的组合。退火温度可介于约200℃至900℃。经退火处理之后，半导体结构中的金属层可因高温聚集，而趋向形成纳米颗粒聚集体120，如图1B所示。此纳米颗粒聚集体120的厚度可较金属层108厚，例如，其厚度可介于2nm至20nm之间。形状例如可为球体、椭圆球体、圆柱体或其他近似形状。同时，原将分隔第一电阻层106及第二电阻层110的金属层108已聚集成纳米颗粒聚集体120，第一电阻层106及第二电阻层110之间已无明显的分界。因此，第一电阻层106及第二电阻层110可转变为一体的电阻层且与纳米颗粒聚集体120构成电阻式存储器的电阻转态层124。如图1B所示，纳米颗粒聚集体120可嵌入在电阻转态层中。值得注意的是，此纳米颗粒聚集体120须具有良好的电子导电性，因而退火处理步骤可在无氧环境(例如在氮气或惰性气体之环境下)下进行，以避免将纳米颗粒聚集体120氧化。

在一实施例中，经退火处理之后的第二活性电极112在其与电阻转态层124交界处，会形成一界面层126，其基本上是由第二电极112的氧化物所组成。由于电阻层124中的金属氧化物的部分的氧与第二电极112形成界面层126。电阻层124与界面层126的交界处会具有少量的氧缺陷(亦即氧的空缺，参见图2A)，这些缺陷可在被施予写入电压后趋于明显，会在纳米颗粒聚集体120及第二电极112之间形成低电阻的导电路径。相同地，在纳米颗粒聚集体120与第一电极104之间亦可在被施予写入电压后形成低电阻的导电路径，其与纳米颗粒聚集体120及第二电极112之间形成串连，可使单边极性的电阻层124的有效厚度降低而使其介电崩溃电压降低。值得注意的是，仅有第二电极112与纳米颗粒聚集体120之间的导电路径可在被施予抹除电压后消除，而在纳米颗粒聚集体120与第一电极104之间的导电路径在操作中都是维持导通的。因此，本发明实施例所提供的电阻式存储器是利用此第二电极112与纳米颗粒聚集体120的可随施予的电压变化的导电路径的形成与消除来达到记忆目的。由于此电阻式存储器仅由单边操作，例如仅需对第二电极施予电压操作。因此，可减少操作过程中所产生的变异，并增加此电阻式存储器的稳定性，并可作为1D1R电阻式存储器。此外，此可随施予的电压变化的导电路径固定在靠近第二电极112的位置，因而可大幅降低其写入记忆态所需的电压。

参见图2A至图2C，其显示为依照本发明实施例的电阻式存储器的电阻转态层的转态机制示意图。在此转态机制图中，与图1A及图1B中的相同的元件以相同的元件符号表示。

参见图2A，其显示电阻式存储器中的电阻转态层的导电路径的形成。在施予图1B所示的电阻式存储器形成电压150后，在电阻层124中，除了因退火所导致的存在于界面层126附近的缺陷(即氧缺陷)，在纳米颗粒聚集体120附近亦具有缺陷，因而在第二电极112与纳米颗粒聚集体120之间由此缺陷所形成的导电路径132，其可引导电流流向纳米颗粒聚集体120。此时，电阻式存储器的电阻转态层124处于低电阻状态。在一实施例中，此形成电压150较大于随后用于抹除及写入数据的电压152、154，且为最大不超过3(or-3)V的直流负向偏压。接着，参见图2B，对此电阻式存储器施予抹除电压152，以使电阻转态层124由低电阻状态转态为高电阻状态。由于电流所导致的高热，使电阻层124中的金属氧化物中的缺陷因金属离子受热重新进行氧化还原而消失，进而使纳米颗粒聚集体120及第二电极122之间的导电路径124消失，使电阻转态层124回到高电阻的状态。抹除电压152可为介于-0.6～-0.9V之间的直流负向偏压。此时，电阻转态层124中的介于该第二电极112及该纳米颗粒聚集体120之间的区域的电阻值大于电阻转态层124中的介于该第一电极104及该纳米颗粒聚集体120之间的区域的电阻值，且大于约10倍以上，更佳大于约100倍以上。

接着，参见图2C，对此电阻式存储器施予写入电压154，以使电阻转态层124由高电阻状态转态为低电阻状态。在此写入电压154的施予下，缺陷再次形成于纳米颗粒聚集体120的附近，因而在电阻层124中再次形成导电路径在第二电极112及纳米颗粒聚集体120之间。数据可通过施予此写入电压产生的电流经此低电阻的导电路径写入至电阻式存储器中。写入电压154可为介于-1.1～-1.6V之间的直流负向偏压。此时，该电阻转态层124中的位于第二电极112及该纳米颗粒聚集体120之间的区域的电阻值实质上与该电阻转态层124中的介于该第一电极104及纳米颗粒聚集体120之间的区域的电阻值相近。

如此，由上述可知，仅需重复进行图2B及图2C的步骤，重复施予不同电压，例如抹除电压152及写入电压154，即可重复操作电阻转态层的转态特性。在无外加电源供应下，高低电阻状态皆能维持其记忆态，可应用于非挥发性存储器。例如，高电阻状态相较于低电阻状态的电阻值可达10倍以上。因此，本发明实施例所提供的电阻式存储器可具有提供电阻值转态的低电阻路径，且此纳米颗粒聚集体120使转态区段转变成两个区段，藉此使得电阻转态区域集中在电阻转态层124的纳米颗粒聚集体120与第二电极112之间，因而稳定降低单边操作的电阻转态电压且稳定转态的转态限定电流，此方法可大幅提高单边操作时元件的电阻转态操作次数及稳定性。例如，此电阻式存储器在连续操作3500次，甚至5000次以上时，电阻转态层124的高电阻状态及低电阻状态仍可维持10倍以上的鉴别度。

实施例1：

在由二氧化硅薄膜覆盖的硅基材上，以电子蒸镀法形成20nm的钛薄膜及80nm的白金薄膜。在温度200℃、电浆功率密度2.63W/cm²、工作压力10mTorr、气体流量18sccm(氩气：氧气)的条件下，以交流磁控溅镀法形成10nm第一层的非晶相二氧化锆层于白金薄膜上。接着，以电子束蒸镀法在工作压力2x10^-6Torr、沉积速率0.2～0.3A/sec条件下沉积7nm的钴金属层于二氧化锆层上，再以如第一层的条件沉积10nm第二层的非晶相二氧化锆层于钴金属层上。最后，以电子蒸镀法，成长150nm的钛金属薄膜于第二层的非晶相二氧化锆层上。接着，将上述叠层于600℃下进行快速热退火，随后施与最大不超过3(or-3)V的直流负向偏压的形成电压，以形成电阻式存储器元件。

对比实施例1：

如同实施例1的相同方式进行，但未沉积钴金属层。参见图3A及图3B，其各自显示实施例1的电阻式存储器在经退火后及退火前的穿透式电子显微镜(TEM)图。如图3B所示，在未经退火之前，实施例1电阻式存储器中的钴金属层(图中所示的Co)仍为一约7nm薄膜，完整地将两层非晶相的二氧化锆(图中所示的ZrO₂)分隔。在经退火之后，如图3A所示，钴金属层由原先的薄膜聚集成一厚度约10nm的纳米颗粒聚集体(图中所示的Co)，且两层非晶相的二氧化锆(图中所示的ZrO₂)之间已无明显分界。

参见图4，其显示实施例1的电阻式存储器的钴金属在经退火前及退火后的光电子能谱(XPS)图。由图中可知，无论是退火前或是退火后的钴金属，皆呈现出零价钴的能阶图。因此，可得知就算是经退火后的钴金属，其仍为零价的元素态，未被氧化。

参见图5A及图5B，各自显示实施例1及对比实施例1的电压电流关系图。参见图5A，首先，对实施例1的电阻式存储器施予一形成偏压(如图中箭头4所示)，以在电阻式存储器的电阻转态层中形成导电路径。接着，重新对电阻式存储器施予电压。可观察到的是，元件电流会随施予的电压上升而上升(如图中箭头1所示)，但在约-0.7V时，元件电流突然大幅下降，且元件电流可随着施予的电压变小而几近消失(如图中箭头2所示)。因此，可推测电阻转态层此时已由低电阻状态转态成高电阻状态。随后，再施予逐渐增大的电压，电流亦随电压增加而增大，直至约-1.1V时，元件电流达到稳定的限流值(约1mA)(如图中箭头3所示)。因此，可推测电阻转态层此时已由高电阻状态转态成低电阻状态。因此，由图5A可知，实施例1所提供的电阻式存储器的电阻转态层可随电压施予不同而进行重复的高电阻状态及低电阻状态的转换。

相较之下，参见图5B，同样对对比实施例1的存储器元件施进行如图5A的同样操作(如图中箭头1-4所示)。由图中可知，在没有纳米颗粒聚集体的情况下，虽然在施予-0.9V的电压时，元件电流亦会大幅降低，代表电阻层从低电阻状态转态成高电阻状态。然而，随后需对其施予约-2.3V才能达到电流的限流值，且之后难以再施予抹除电压使其回复到高电阻状态。因此，使对比实施例1的存储器元件虽然可由施予高电压而使电阻层软性崩溃，但在没有钴聚集体的情况下，需要较高电压操作使其转至低电阻态，如此破坏其元件结构情况严重，使其难以回复至高电阻态并大幅降低操作次数。

图6显示实施例1的电阻式存储器的在施予直流抹除及写入电压时的耐久度测试。此测试为在钛电极上施予电压，且另一侧的白金电极予以接地，其中高电阻状态(图中以HRS表示)及低电阻状态(图中以LRS表示)皆在-0.1V的电压下读取其电流值。由图6可看出，即便对实施例1的电阻式存储器进行超过3500次以上的连续转态，高电阻状态与低电阻状态的电阻比仍超过10倍以上。图7显示将实施例1的电阻式存储器在220℃下作高温耐久性测试，并以-0.1V的电压各别读取高电阻状态(图中以HRS表示)及低电阻状态(图中以LRS表示)的电流值。由图中可知，在连续读取超过10000秒以上时，高电阻状态及低电阻状态仍可维持10倍以上的鉴别度，具有高稳定性及耐久性。

因此，由上述可得知，本发明实施例所提供的电阻式存储器，通过在电阻转态层中形成纳米颗粒聚集体，而可通过施予的不同大小单极性电压时控制纳米颗粒聚集体与其中一电极之间的导电路径的形成或消失，而可控制电阻转态层的电阻状态。并且，此电阻式存储器的电阻状态不会因电压消失而改变，因而可作为非挥发性存储器。同时，此电阻式存储器具有元件结构简单、操作电压小、转态的限定电流稳定、且耐用性佳的优点，相较于传统的单边操作的电阻式存储器更可适用于作为先进技术所需的电阻式存储器元件。

虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (10)

1.一种电阻式存储器，其特征在于，包括：

一第一电极；

一第二电极；以及

一电阻转态层夹于所述第一电极及所述第二电极之间，其中所述电阻转态层包含一电阻层及一纳米颗粒聚集体于所述电阻层中，其中所述纳米颗粒聚集体包含钴、氮化钛、钛、钒、钼、铬、铂、铝、镍、铜或前述的组合；

其中，所述电阻式存储器在被施予-0.6～-0.9V的抹除电压时，所述电阻转态层中的介于所述第二电极及所述纳米颗粒聚集体之间的区域的电阻值高于所述电阻转态层中的介于所述第一电极及所述纳米颗粒聚集体之间的区域的电阻值。

2.如权利要求1所述的电阻式存储器，其特征在于，所述电阻层为一非晶相材料，且所述非晶相材料择自非晶相的氧化锆、氧化铪、氧化钛、氧化铝、氧化铜、氧化钨、氧化镍或前述的组合。

3.如权利要求1所述的电阻式存储器，其特征在于，所述第一电极包含白金、金、银、钨、与氮化钛或前述的组合。

4.如权利要求1所述的电阻式存储器，其特征在于，所述第二电极包含钛、氮化钛、铝、镍或前述的组合。

5.如权利要求1所述的电阻式存储器，其特征在于，所述电阻转态层的厚度介于7～150nm。

6.如权利要求1所述的电阻式存储器，其特征在于，所述纳米颗粒聚集体的尺寸介于1～20nm。

7.如权利要求1所述的电阻式存储器，其特征在于，所述第二电极及所述电阻转态层之间更包含一界面层，其主要由所述第二电极的氧化物所组成。

8.如权利要求1所述的电阻式存储器，其特征在于，所述纳米颗粒聚集体经过200～900℃的退火处理。

9.如权利要求1所述的电阻式存储器，其特征在于，所述电阻转态层的介于所述第二电极及所述纳米颗粒聚集体之间的区域的电阻值大于所述电阻转态层的介于所述第一电极及所述纳米颗粒聚集体之间的区域的电阻值10倍以上。

10.如权利要求1所述的电阻式存储器，其特征在于，所述电阻式存储器在被施予-1.1～-1.6V的写入电压时，所述电阻转态层中的位于所述第二电极及所述纳米颗粒聚集体之间的区域的电阻值与所述电阻转态层中的介于所述第一电极及所述纳米颗粒聚集体之间的区域的电阻值相近。