CN106025065A - 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件 - Google Patents

一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件 Download PDF

Info

Publication number
CN106025065A
CN106025065A CN201610370598.2A CN201610370598A CN106025065A CN 106025065 A CN106025065 A CN 106025065A CN 201610370598 A CN201610370598 A CN 201610370598A CN 106025065 A CN106025065 A CN 106025065A
Authority
CN
China
Prior art keywords
molybdenum sulfide
dimensional nano
binary oxide
nano molybdenum
resistive random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610370598.2A
Other languages
English (en)
Inventor
张楷亮
李悦
冯玉林
王芳
方明旭
唐登轩
苗银萍
马峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University of Technology
Original Assignee
Tianjin University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University of Technology filed Critical Tianjin University of Technology
Priority to CN201610370598.2A priority Critical patent/CN106025065A/zh
Publication of CN106025065A publication Critical patent/CN106025065A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822Sulfides, e.g. CuS
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件及其制备方法,提供了一种新型阻变器件由下电极、阻变层和上电极依次叠加构成,其中阻变层由二维纳米硫化钼片层和二元氧化物叠层结构构成。本发明利用插入的二维纳米硫化钼片层与二元氧化物叠层结构作为阻变功能层,在保持单独二元氧化物阻变器件的优良性能的同时,调节了氧空位导电细丝的形成和断裂;同时在set过程中抑制了过度氧空位的产生提高了低阻态的电阻值,降低了器件的reset电流。与单独二元氧化物阻变器件相比,本发明中的阻变器件表现出了更好的一致性和更低的功耗。进一步丰富了二维纳米硫化钼片层的应用领域,为进一步提高阻变器件的性能提供了新的方向。

Description

一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件
技术领域
本发明涉及纳米材料应用领域及微电子技术领域,特别是一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件及其制备方法。
背景技术
随着近年来计算机技术、互联网技术飞速发展,非挥发性存储器件在半导体行业中扮演越来越重要的角色。而目前市场上非挥发性存储器仍以闪存(Flash)为主流,但随着半导体技术节点的不断向前推进,在22nm以下的特征尺寸,基于传统浮栅结构的Flash技术正遭受到严重的技术瓶颈。而阻变存储器,因其具有擦写速度快、存储密度高、重复擦写次数高、多值存储和三维存储潜力等众多优点,受到学术界和工业界的广泛关注,成为了下一代非易失性存储器的有力竞争者。
目前,为了进一步提高阻变器件的性能,研究人员将目光投入到制备超低功耗、超高一致性的阻变器件上。常见实现低功耗的手段有:1)、降低器件尺寸,限制存储器中导电通道的数量,这样器件在低阻态下的电阻大幅提高,可以降低读和写的功耗;2)有文献报道通过调节氧化物的组分来实现对器件性能与功耗的调控。但对于第一种方法,器件的制作成本将大幅提高,而随着器件的尺寸变小,器件的一致性会大幅下降,不利于大规模集成;对于第二种方法,对过渡金属氧化物组分的调控,其工艺复杂,可重复性不高。
对于改善上述问题,叠层结构在阻变中的应用正在逐渐受到各研究人士的关注。D.C.Gilmer等人的文献Effects of RRAM Stack Configuration onFormingVoltage and Current Overshoot中以Al2O3/HfOx的叠层结构为例研究了叠层结构能够降低reset电流,进而降低器件的功耗;本课题组的公开专利(CN103151459A)一种基于氮氧化铪低功耗阻变存储器及其制备方法,和公开专利(CN103296205A)一种低功耗阻变存储器及其制备方法中也分别采用了氮氧化铪和金属铪薄膜的叠层结构、氧化钒和二氧化硅薄膜的叠层结构作为阻变层,有效降低了阻变存储器件的reset电流,降低器件的功耗。
二维纳米硫化钼片层,层内是很强的Mo-S共价键,层间是较弱的范德华力。二硫化钼块体材料是一种间接帯隙半导体,其帯隙为1.2eV,随着厚度的降低,单层二硫化钼的厚度约为0.65nm,且转变为直接帯隙半导体,其带隙宽度增加至1.8eV。近年来二维纳米硫化钼片层因其优异的电学、光学、力学等特性受到各研究人员的广泛关注,并拥有广阔的应用前景。但目前为止,还没有对于二维纳米硫化钼片层作为阻变器件的插入层,调节阻变器件性能的文献和专利报道。
发明内容
本发明的目的是针对上述存在问题,提供一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件及其制备方法,利用二维纳米硫化钼片层插层和二元氧化物共同作为阻变层,提高了器件的一致性并降低了器件的功耗,为阻变器件的高密度、大规模集成提供了新的方向。
本发明的技术方案
一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,由Si/SiO2衬底、下电极、阻变层和上电极依次叠加构成,其中阻变层为二元氧化物和二维纳米硫化钼片层的叠层结构,各层的厚度分别为下电极50-200nm、二元氧化物1-50nm、二维纳米硫化钼片层为单层或多层1-10nm、上电极50-200nm。
所述上、下电极材料为导电金属、金属合金、导电金属化合物或其他导电材料,其中导电金属为Ta、Cu、Ag、W、Ni、Al或Pt;金属合金为Pt/Ti、Ti/Ta、Cu/Ti、Cu/Au、Cu/Al或Al/Zr;导电金属化合物为TiN或ITO;其他导电材料为AZO、FTO、石墨烯或纳米银线。
所述二元氧化物为AlOx、SiOx、TiOx、CoOx、NiOx、CuOx、ZnOx、ZrOx、HfOx、TaOx或WOx,式中:1≤x≤5。
一种所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备方法,步骤如下:
1)在Si/SiO2衬底上采用磁控溅射法、离子束溅射法或电子束蒸发法制备下电极;
2)采用磁控溅射法、电子束蒸发法或原子层沉积法制备二元氧化物薄膜;
3)将利用化学气相沉积法、物理气相沉积法、微机械剥离法、液相超声剥离法、锂离子插层法、高温热分解法或水热法制备的二维纳米硫化钼片层转移至上述制备的的二元氧化物薄膜上,并利用光刻技术在二维纳米硫化钼片层上形成图形;
4)在上述二维纳米硫化钼片层图形上利用磁控溅射法或电子束蒸发法制备上电极;
所述二维纳米硫化钼片层在下电极与二元氧化物之间插入或在二元氧化物与上电极之间插入。
所述图形形成及转移技术为紫外光刻、X射线光刻、电子束光刻或离子束光刻技术。
本发明的技术分析:
本发明提供了一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件及其制备方法。
1)在选择二维纳米硫化钼片层的制备方法上,通过微机械剥离法或液相超声剥离法制备的二维纳米硫化钼片层,所使用的设备简单,操作过程也不复杂,因而在考虑制备效率时优先选择该类方法;通过化学气相沉积法或物理气相沉积法制备的二维纳米硫化钼片层,其结晶质量更高、尺寸更大、对于层数更为可控,因而在考虑制备产品的面积和质量时优先选择该类方法;通过锂离子插层法制备的二维纳米硫化钼片层,虽然操作过程较为复杂,但其对于层数的控制非常精确且效率也非常高,因而在条件允许的情况下也可考虑该类方法。因此,在规定的层数和面积范围内,以及在相应的条件得到允许的情况下,这几种制备方法均可。
2)在阻变层材料的选择上,之所以选择二维纳米硫化钼片层插层和二元氧化物共同作为阻变层,是因为首先,二元氧化物具有结构简单、材料组分容易控制、制备工艺与半导体工艺兼容等优点,且是目前公认的最具潜力的阻变存储器材料。其次二维纳米硫化钼片层因其层状结构和独特的性质而受到广泛关注。根据本课题组的研究,二维纳米硫化钼片层的片层结构,能够很好的调节氧空位导电细丝的形成和断裂;同时在set过程中能够抑制过度氧空位的产生提高了低阻态的电阻值,降低了器件的reset电流。从而有效改善了器件的一致性并降低了器件的功耗。并且通过大量实验发现,当采用二维纳米硫化钼片层插层和不同二元氧化物共同作为阻变层时,其一致性和功耗问题均有不同程度的改善。
3)在电极材料的选择上,出采用常规导电金属、导电合金、导电化合物如:Cu、Ag;Cu/Ti、Cu/Al;TiN外,我们还采用了一些如石墨烯、纳米银线等的导电材料,通过引入这些材料,可以得到更好的导电效果和更小的导电接触。
本发明的优点:本发明创新性的将二维纳米硫化钼片层/二元氧化物叠层结构作为阻变层应用到阻变器件中。通过二维纳米硫化钼片层的引入,在保持单独二元氧化物阻变器件的优良性能的同时,大幅提高了器件的一致性并降低了其功耗。为阻变器件的高密度、大规模集成提供了新的方向。进一步丰富了二维纳米硫化钼片层的应用领域。
附图说明
图1为该二维纳米硫化钼片层/二元氧化物叠层结构阻变器件结构示意图。
图中1为Si/SiO2衬底、2为下电极、3为二元氧化物、4为二维纳米硫化钼片层、5为上电极。
图2为本发明中二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的电流电压特性曲线。
图3为本发明中研究二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的一致性图示。
具体实施方式
下面结合具体实例,进一步阐述本发明。应理解,这些实施例仅用于说明本发明而不用于限制本发明的范围。此外,在阅读了本发明讲授的内容之后,本领域技术人员可以对本发明做各种改动或修改,这些等价形式同样落于本申请所附权利要求书所限定的范围。
实施例1:
一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,如图1所示,由Si/SiO2衬底1、下电极2、阻变层和上电极5依次叠加构成,其中阻变层为二元氧化物3和二维纳米硫化钼片层4的叠层结构,所述下电极材料为100nm厚的TiN、二元氧化物为25nm HfO2薄膜、二维纳米硫化钼片层为单层、下电极材料为15nm厚的Cu。
所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备方法,步骤如下:
1)以Si/SiO2为衬底利用磁控溅射沉积100nmTiN作为下电极;
2)通过旋涂法在下电极上均匀涂覆一层光刻胶,利用掩膜版进行曝光,显影后,将图形留在下电极上;
3)在图形上采用磁控溅射沉积25nm HfO2薄膜;
4)使用丙酮去除残余光刻胶及光刻胶上的HfO2,仅在图形中留有HfO2薄膜;
5)将利用化学气相沉积(CVD)制备的单层二维纳米硫化钼片层转移至4)中所述结构上;
6)在5)中所述的结构上旋涂一层PMMA,利用电子束曝光进行电极的曝光,利用电子束蒸发沉积15nmCu作为上电极;
7)最后利用丙酮去除残余的光刻胶,形成二维纳米硫化钼片层/HfO2叠层结构阻变器件。
所制备的二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的测试:
电学特性通过半导体参数分析仪测试,如图2、3所示。图2为本发明中二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的电流电压特性曲线。图3为本发明中研究二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的一致性图示。图中可看出:该阻变器件与单独的氧化铪阻变器件相比,具有良好的一致性和更低的功耗。
实施例2:
一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,结构与实施例1基本相同,不同之处在于:二维纳米硫化钼片层为多层,厚度为5nm,制备方法为微机械剥离法。其制备及测试步骤同实施例1。所用二维纳米硫化钼片层层数不同)
实施例3:
一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,结构与实施例1基本相同,不同之处在于:二元氧化物为25nmTaO2薄膜。其制备及测试步骤同实施例1。
实施例4:
一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,结构与实施例1基本相同,不同之处在于:二元氧化物为25nm TaO2薄膜,二维纳米硫化钼片层为多层,厚度为5nm,制备方法为微机械剥离法。其制备及测试步骤同实施例1。
实施例5:
一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,结构与实施例1基本相同,不同之处在于:二元氧化物为25nm TiO2。其制备及测试步骤同实施例1。
实施例6:
一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,结构与实施例1基本相同,不同之处在于:二元氧化物为25nm TiO2,二维纳米硫化钼片层为多层,厚度为5nm,制备方法为微机械剥离法。其制备及测试步骤同实施例1。

Claims (6)

1.一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,其特征在于:由Si/SiO2衬底、下电极、阻变层和上电极依次叠加构成,其中阻变层为二元氧化物和二维纳米硫化钼片层的叠层结构,各层的厚度分别为下电极50-200nm、二元氧化物1-50nm、二维纳米硫化钼片层为单层或多层1-10nm、上电极50-200nm。
2.根据权利要求1所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,其特征在于:所述上、下电极材料为导电金属、金属合金、导电金属化合物或其他导电材料,其中导电金属为Ta、Cu、Ag、W、Ni、Al或Pt;金属合金为Pt/Ti、Ti/Ta、Cu/Ti、Cu/Au、Cu/Al或Al/Zr;导电金属化合物为TiN或ITO;其他导电材料为AZO、FTO、石墨烯或纳米银线。
3.根据权利要求1所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件,其特征在于:所述二元氧化物为AlOx、SiOx、TiOx、CoOx、NiOx、CuOx、ZnOx、ZrOx、HfOx、TaOx或WOx中的任意一种,式中:1≤x≤5。
4.一种如权利要求1所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备方法,其特征在于步骤如下:
1)在Si/SiO2衬底上采用磁控溅射法、离子束溅射法或电子束蒸发法制备下电极;
2)采用磁控溅射法、电子束蒸发法或原子层沉积法制备二元氧化物薄膜;
3)将利用化学气相沉积法、物理气相沉积法、微机械剥离法、液相超声剥离法、锂离子插层法、高温热分解法或水热法制备的二维纳米硫化钼片层转移至上述制备的的二元氧化物薄膜上,并利用光刻技术在二维纳米硫化钼片层上形成图形;
4)在上述二维纳米硫化钼片层图形上利用磁控溅射法或电子束蒸发法制备上电极。
5.根据权利要4所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备方法,其特征在于:所述二维纳米硫化钼片层在下电极与二元氧化物之间插入或在二元氧化物与上电极之间插入。
6.根据权利要求5所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备方法,其特征在于:所述图形形成及转移技术为紫外光刻、X射线光刻、电子束光刻或离子束光刻技术。
CN201610370598.2A 2016-05-30 2016-05-30 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件 Pending CN106025065A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610370598.2A CN106025065A (zh) 2016-05-30 2016-05-30 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610370598.2A CN106025065A (zh) 2016-05-30 2016-05-30 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件

Publications (1)

Publication Number Publication Date
CN106025065A true CN106025065A (zh) 2016-10-12

Family

ID=57092644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610370598.2A Pending CN106025065A (zh) 2016-05-30 2016-05-30 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件

Country Status (1)

Country Link
CN (1) CN106025065A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449974A (zh) * 2016-10-14 2017-02-22 华南师范大学 基于MoS2量子点嵌入有机聚合物的阻变存储器及其制备方法
CN109461813A (zh) * 2018-10-09 2019-03-12 河北大学 一种基于硫化钨纳米片的阻变存储器及其制备方法
CN110491991A (zh) * 2019-08-20 2019-11-22 西安工业大学 一种制备水热法MoS2多级阻变存储器的方法
CN111293220A (zh) * 2020-03-04 2020-06-16 北京大学 阻变存储器及其制作方法
CN111916558A (zh) * 2020-07-29 2020-11-10 桂林电子科技大学 一种以h-BN作为中间插层的忆阻器
CN112820826A (zh) * 2021-01-19 2021-05-18 安徽大学 一种基于MXene/MoSe2/PMMA/MXene结构的非易失性存储器件
CN113241404A (zh) * 2021-03-29 2021-08-10 天津理工大学 基于二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916129A (zh) * 2012-11-07 2013-02-06 天津理工大学 基于氧化钒/氧化锌叠层结构的阻变存储器及其制备方法
WO2015179593A1 (en) * 2014-05-21 2015-11-26 The Trustees Of The Unversity Of Pennsylvania Non-volatile resistance switching devices
CN105185901A (zh) * 2015-08-06 2015-12-23 天津理工大学 一种基于二硫化钼的复合阻变存储器件及其制备方法
CN105552221A (zh) * 2015-12-18 2016-05-04 南京邮电大学 基于单层二硫化钼纳米复合材料的电存储器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916129A (zh) * 2012-11-07 2013-02-06 天津理工大学 基于氧化钒/氧化锌叠层结构的阻变存储器及其制备方法
WO2015179593A1 (en) * 2014-05-21 2015-11-26 The Trustees Of The Unversity Of Pennsylvania Non-volatile resistance switching devices
CN105185901A (zh) * 2015-08-06 2015-12-23 天津理工大学 一种基于二硫化钼的复合阻变存储器件及其制备方法
CN105552221A (zh) * 2015-12-18 2016-05-04 南京邮电大学 基于单层二硫化钼纳米复合材料的电存储器及其制备方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
AA BESSONOV等: "Layered memristive and memcapacitive switches for printable electronics", 《NATURE MATER.》 *
C TAN等: "Non-volatile resistive memory devices based on solution-processed ultrathin two-dimensional nanomaterials", 《CHEMICAL SOCIETY REVIEWS》 *
PENGDEHAN等: "Preparation of MoSe2 nano-islands array embedded in a TiO2 matrix for photo-regulated resistive switching memory", 《JOURNAL OF ALLOYS AND COMPOUNDS》 *
顾品超等: "层状二硫化钼研究进展", 《物理学报》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449974A (zh) * 2016-10-14 2017-02-22 华南师范大学 基于MoS2量子点嵌入有机聚合物的阻变存储器及其制备方法
CN106449974B (zh) * 2016-10-14 2019-04-05 华南师范大学 基于MoS2量子点嵌入有机聚合物的阻变存储器及其制备方法
CN109461813A (zh) * 2018-10-09 2019-03-12 河北大学 一种基于硫化钨纳米片的阻变存储器及其制备方法
CN109461813B (zh) * 2018-10-09 2022-08-19 河北大学 一种基于硫化钨纳米片的阻变存储器及其制备方法
CN110491991A (zh) * 2019-08-20 2019-11-22 西安工业大学 一种制备水热法MoS2多级阻变存储器的方法
CN110491991B (zh) * 2019-08-20 2022-11-08 西安工业大学 一种制备水热法MoS2多级阻变存储器的方法
CN111293220A (zh) * 2020-03-04 2020-06-16 北京大学 阻变存储器及其制作方法
CN111916558A (zh) * 2020-07-29 2020-11-10 桂林电子科技大学 一种以h-BN作为中间插层的忆阻器
CN111916558B (zh) * 2020-07-29 2023-06-27 桂林电子科技大学 一种以h-BN作为中间插层的忆阻器
CN112820826A (zh) * 2021-01-19 2021-05-18 安徽大学 一种基于MXene/MoSe2/PMMA/MXene结构的非易失性存储器件
CN112820826B (zh) * 2021-01-19 2022-08-09 安徽大学 一种基于MXene/MoSe2/PMMA/MXene结构的非易失性存储器件
CN113241404A (zh) * 2021-03-29 2021-08-10 天津理工大学 基于二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法

Similar Documents

Publication Publication Date Title
CN106025065A (zh) 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件
Chandrasekaran et al. Improving linearity by introducing Al in HfO2 as a memristor synapse device
Hong et al. Oxide-based RRAM materials for neuromorphic computing
Liu et al. An electronic synaptic device based on HfO2TiOx bilayer structure memristor with self-compliance and deep-RESET characteristics
Fadeev et al. To the issue of the memristor’s hrs and lrs states degradation and data retention time
Mahata et al. Modified resistive switching performance by increasing Al concentration in HfO2 on transparent indium tin oxide electrode
Saleem et al. Transformation of digital to analog switching in TaOx-based memristor device for neuromorphic applications
Li et al. Coexistence of diode-like volatile and multilevel nonvolatile resistive switching in a ZrO2/TiO2 stack structure
Banerjee et al. Crystal that remembers: Several ways to utilize nanocrystals in resistive switching memory
Simanjuntak et al. Peroxide induced volatile and non-volatile switching behavior in ZnO-based electrochemical metallization memory cell
CN104054190A (zh) 基于混合金属氧化物的忆阻器
Tsai et al. Utilizing compliance current level for controllability of resistive switching in nickel oxide thin films for resistive random-access memory
Ismail et al. Nano-crystalline ZnO memristor for neuromorphic computing: Resistive switching and conductance modulation
Ali et al. Versatile GeS-based CBRAM with compliance-current-controlled threshold and bipolar resistive switching for electronic synapses
Kim et al. Sol-gel-processed amorphous-phase ZrO2 based resistive random access memory
Abbas et al. Stopping Voltage‐Dependent PCM and RRAM‐Based Neuromorphic Characteristics of Germanium Telluride
Ai et al. Multilevel resistive switching and synaptic behaviors in MnO-based memristor
Kang et al. Self-formed conductive nanofilaments in (Bi, Mn) Ox for ultralow-power memory devices
Xiong et al. Nano t-Se Peninsulas Embedded in Natively Oxidized 2D TiSe2 Enable Uniform and Fast Memristive Switching
Xie et al. Graphene oxide-based random access memory: from mechanism, optimization to application
Lu et al. Low‐operation voltage conductive‐bridge random access memory based on amorphous NbS2
Chaurasiya et al. First-principles simulation of neutral and charged oxygen vacancies in m-ZrO2: an origin of filamentary type resistive switching
Zhan et al. Digital and analog functionality in monolayer AlOx-based memristors with various oxidizer sources
Rahaman et al. Comparison of resistive switching characteristics using copper and aluminum electrodes on GeO x/W cross-point memories
Choi et al. Effect of Ag source layer thickness on the switching mechanism of TiN/Ag/SiN x/TiN conductive bridging random access memory observed at sub-µA current

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161012

RJ01 Rejection of invention patent application after publication