CN111293220A - 阻变存储器及其制作方法 - Google Patents

阻变存储器及其制作方法 Download PDF

Info

Publication number
CN111293220A
CN111293220A CN202010145159.8A CN202010145159A CN111293220A CN 111293220 A CN111293220 A CN 111293220A CN 202010145159 A CN202010145159 A CN 202010145159A CN 111293220 A CN111293220 A CN 111293220A
Authority
CN
China
Prior art keywords
layer
electrode
random access
resistive random
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010145159.8A
Other languages
English (en)
Other versions
CN111293220B (zh
Inventor
黄鹏
冯玉林
田明
刘力锋
刘晓彦
康晋锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202010145159.8A priority Critical patent/CN111293220B/zh
Publication of CN111293220A publication Critical patent/CN111293220A/zh
Application granted granted Critical
Publication of CN111293220B publication Critical patent/CN111293220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种阻变存储器及其制作方法,其中阻变存储器包括:衬底;依次位于所述衬底之上的:第一电极、阻变介质层、阻挡层兼隧穿层以及第二电极;其中,所述阻挡层兼隧穿层包括多层二维材料,所述二维材料为如下材料的一种:HBN、MoSe2、MoTe2、WS2、WSe2或WTe2。将上述多层二维材料插入第二电极和阻变介质层之间,置位过程中,可有效阻挡和限制氧离子扩散进入第二电极并与其发生氧化反应,减少氧离子的消耗,同时利用二维材料隧穿作用提高低阻态电阻。在复位过程中,不需要第二电极作为储氧层来提供氧离子,在不施加大电压产生大电流的情况下,会有足够多的氧离子参与氧空位的复合,可以实现完全复位。整体提升了器件的循环特性并且降低了编程能耗。

Description

阻变存储器及其制作方法
技术领域
本公开属于半导体及集成器件技术领域,涉及一种阻变存储器及其制作方法。
背景技术
随着移动智能终端、物联网、可穿戴设备的快速发展与普及,市场对于非易失性存储器的需求越来越大并且对其性能要求越来越严格。另外,随着半导体工艺技术节点的不断缩小,基于电荷存储的闪存(Flash)器件所面临的性能退化越来越严重,这就推动了基于新材料结构和新存储机理的下一代非易失性存储器的发展与研究。
在众多的新型非易失性存储器中,阻变存储器由于其具有编程能耗相对较低、读写速度快、可缩小性好、良好的保持特性、与互补金属氧化物半导体(CMOS)工艺兼容等优点,被认为是用于片内嵌入式存储最有潜力的竞争者之一。然而,目前的阻变存储器存在不完全复位(复位也称重置)(RESET)的问题,随着循环次数的增加,有可能导致器件失效。另外,在复位过程中还存在编程能耗相对较高的问题。
发明内容
(一)要解决的技术问题
本公开提供了一种阻变存储器及其制作方法,以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面,提供了一种阻变存储器,包括:衬底;依次位于所述衬底之上的:第一电极、阻变介质层、阻挡层兼隧穿层以及第二电极;其中,所述阻挡层兼隧穿层包括多层二维材料,所述二维材料为如下材料的一种:HBN、MoSe2、MoTe2、WS2、WSe2或WTe2
在本公开的一实施例中,所述多层二维材料的层数为2~5层。
在本公开的一实施例中,所述阻挡层兼隧穿层在置位过程中,作为氧离子的阻挡层并且作为电子的隧穿层。
在本公开的一实施例中,在置位时,所述第二电极为阳极,所述第一电极为阴极;在复位时,所述第二电极为阴极,所述第一电极为阳极。
在本公开的一实施例中,所述阻变介质层为单层或多层叠层,所述单层或者多层叠层中每一层的材料为如下材料的一种或其组合:HfO2、ZrO2、Ta2O5、TiO2、SiO2
在本公开的一实施例中,所述阻变介质层的厚度为2nm-20nm。
在本公开的一实施例中,所述第一电极的材料为如下材料的一种或几种:Au、Pt、Ru、Ir、W、TiN以及TaN;和/或,所述第一电极的厚度为:10nm-150nm。
在本公开的一实施例中,所述第二电极的材料为如下材料的一种或几种:Ti、Ta、Hf、TiN以及TaN;和/或,所述第二电极的厚度为:10nm-150nm。
根据本公开的另一个方面,提供了一种上述任一种阻变存储器的制作方法,该制作方法包括:准备衬底;在所述衬底之上制作第一电极和阻变介质层;制作阻挡层兼隧穿层,包括:制作二维材料,所述二维材料为如下材料的一种:HBN、MoSe2、MoTe2、WS2、WSe2或WTe2,将多层二维材料转移至阻变介质层之上;以及在所述阻挡层兼隧穿层之上制作第二电极。
在本公开的一实施例中,所述二维材料的制作方法包括如下方法的一种:微机械剥离、化学气相沉积以及原子层沉积;和/或,
所述第二电极在制作时采用原子层沉积或小功率溅射方法,以避免阻挡层兼隧穿层表面损伤。
(三)有益效果
从上述技术方案可以看出,本公开提供的阻变存储器及其制作方法,具有以下有益效果:
(1)通过将多层二维材料作为阻挡层兼隧穿层设置于第二电极(顶电极)和阻变介质层之间,在置位(SET)过程中,阻挡层兼隧穿层同时兼具阻挡氧空位和使电子隧穿的功能,同时具有提升器件循环特性和降低编程能耗的优点。一方面,阻挡层兼隧穿层可有效阻挡和限制氧离子进入第二电极并与其发生氧化反应,从而减少了氧离子的消耗;另外在置位过程中,另一方面,阻挡层兼隧穿层可供电子隧穿,电子在电场作用下运动,依次经过导电细丝并从多层二维材料隧穿后进入第二电极,形成导电通路,实现阻变存储器高阻态向低阻态的转变,同时利用二维材料六方氮化硼(HBN)、MoSe2、MoTe2、WS2、WSe2或WTe2的隧穿作用可以提高低阻态电阻,减小了在阻态转变过程中的电流和瞬时功耗,有效提升了器件的循环特性并且降低编程能耗。
(2)在复位(RESET)的过程中,由于阻挡层兼隧穿层对氧离子的阻挡作用,氧离子不会因参与第二电极的氧化反应而过多消耗,同时不需要第二电极作为储氧层来提供氧离子,因此在不施加大电压产生大电流的情况下,会有足够多的氧离子参与氧空位的复合,导电细丝的熔断很容易实现,最终达到目标高阻态,实现完全RESET,有效提升了器件的循环特性并且降低了阻态转变的编程能耗。
附图说明
图1为根据本公开一实施例所示的阻变存储器的结构示意图。
图2为根据本公开一实施例所示的阻变存储器与现有的阻变存储器在置位和复位过程中对应的伏安特性曲线对比图。
图3为根据本公开一实施例所示的阻变存储器在(a)置位和(b)复位过程中的工作机理示意图。
图4为现有的不含阻挡层兼隧穿层的阻变存储器在(a)置位和(b)复位过程中的工作机理示意图。
图5为根据本公开另一实施例所示的阻变存储器的制作方法流程图。
【符号说明】
10-衬底; 11-第一电极;
12-阻变介质层; 13-阻挡层兼隧穿层;
14-第二电极。
具体实施方式
目前针对氧化物型阻变存储器机理的解释主要基于氧空位导电细丝原理,其阻变过程是通过施加不同极性电压时导电细丝在顶电极附近不断地形成与断裂完成的。
发明人发现,在阻变过程中,由于电场产生的多余氧空位的存在,以及复位(RESET)过程中被氧化的阴极(作为储氧层)不能释放足够的氧离子对导电细丝中的氧空位进行复合,导致了器件的不完全RESET,而随着循环次数的增加,使得顶电极附近的氧空位浓度不断增加,更加恶化了RESET过程,最终造成了器件失效。并且,由于氧空位的累积,致使导电细丝尺寸增加,因此在RESET过程中,需要更大的电压以产生足够大的电流实现更多氧离子的释放去复合氧空位,将导电细丝断裂使器件转变到目标高阻态,极大增加了编程能耗。
基于上述氧化物型阻变存储器循环特性差及编程能耗高的问题,本公开提供了一种阻变存储器及其制作方法,通过将多层(至少为2层)二维材料HBN、MoSe2、MoTe2、WS2、WSe2或WTe2中的一种设置于顶电极和阻变介质层之间,能够同时阻挡氧空位进入顶电极以及使电子隧穿该层至顶电极的功能,有效提升了器件的循环特性并且降低了阻态转变的编程能耗。
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
在本公开的第一个示例性实施例中,提供了一种改善阻变存储器的循环特性同时降低编程能耗的方法,以及由上述方法得到的阻变存储器。
本实施例中,改善阻变存储器的循环特性同时降低编程能耗的方法包括:在阻变介质层和电极之间设置阻挡层兼隧穿层,该阻挡层兼隧穿层包括多层二维材料,所述二维材料为如下材料的一种:HBN、MoSe2、MoTe2、WS2、WSe2或WTe2
图1为根据本公开一实施例所示的阻变存储器的结构示意图。
参照图1所示,本公开的阻变存储器,包括:衬底10;以及依次位于所述衬底10之上的第一电极11、阻变介质层12、阻挡层兼隧穿层13和第二电极14。其中,所述阻挡层兼隧穿层13包括多层二维材料,所述二维材料为如下材料的一种:HBN、MoSe2、MoTe2、WS2、WSe2或WTe2
本公开所选的多层二维材料需同时考虑其有效氧离子阻挡作用和满足电子隧穿条件两个要求。一方面,相比于石墨烯材料作为阻挡层,本公开所选材料对氧离子具有更大的吸附能,即材料表面对于氧离子的物理吸附更强,可更加有效将氧离子阻挡在阻变介质层12和阻挡层兼隧穿层13界面处,防止其进入第二电极14而致使可靠性的恶化。另一方面,在起到更好阻挡作用的同时,在所选多层二维材料(HBN、MoSe2、MoTe2、WS2、WSe2或WTe2)中,其六方结构由两种不同原子交替排列构成,这就导致了其中相对原子质量较小的一方更容易在热或电场作用下移动或偏离原有位置而形成空位缺陷,形成的空位缺陷可作为陷阱在外加电场下对电子进行俘获和释放,从而为电子由阻变介质层12隧穿进入第二电极14提供了更多导电通路,保证了器件高低阻之间的转变倍率,同时也提高了器件的一致性特性。
同时,在器件多次阻变过程中,由电流产生的焦耳热结合氧离子在电场作用下的移动会对二维材料阻挡层的结构产生不可逆破坏(氧离子的化学反应或热电场下二维材料组成原子的移动),从而导致阻挡层作用失效。本公开采用多层二维材料,保证了器件在多次循环后,阻挡层兼隧穿层仍可起到阻挡和隧穿的作用,极大提高了器件耐受性。另外,从器件制备角度考虑,由于目前二维材料还无法直接生长在阻变介质层上,需要利用薄膜转移技术制备包含二维材料的阻变存储器,对于单层二维材料,转移过程容易造成薄膜的褶皱和破裂,致使二维材料功能失效。本公开选择多层二维材料作为阻挡层兼隧穿层,可有效降低二维材料转移工艺对器件造成的影响,提高了工艺冗余度。
在本公开的一实施例中,所述多层二维材料的层数为2~5层。通过设置阻挡层兼隧穿层中的多层二维材料的层数为2~5层,在同时实现对于氧空位的阻挡作用和对电子隧穿的作用的同时,还使得本公开的阻变存储器在多次置位-复位(SET-REEST)的循环后,该阻挡层兼隧穿层13仍可起到阻挡和隧穿的作用,极大提高了器件耐受性。
在本公开的一实施例中,所述阻变介质层12为单层或多层叠层,所述单层或者多层叠层中每一层的材料包括但不限于是如下材料的一种或其组合:HfO2、ZrO2、Ta2O5、TiO2、SiO2
在本公开的一实施例中,所述阻变介质层12的厚度为2nm-20nm。
在本公开的一实施例中,所述第一电极11的材料可以是金属,也可以是合金,或者是其他导电材料。例如可以包括但不限于是如下材料的一种或几种:Au、Pt、Ru、Ir、W、TiN以及TaN。
在一实例中,所述第一电极的厚度为:10nm-150nm。
在本公开的一实施例中,所述第二电极14的材料可以是金属,也可以是合金,或者其他导电材料。例如可以包括但不限于是如下材料的一种或几种:Ti、Ta、Hf、TiN以及TaN。在一实例中,所述第二电极的厚度为:10nm-150nm。
在本公开的一实施例中,所述阻挡层兼隧穿层13在置位过程中,作为氧离子的阻挡层并且作为电子的隧穿层。
图2为根据本公开一实施例所示的阻变存储器与现有的阻变存储器在置位和复位过程中对应的伏安特性曲线对比图。图3为根据本公开一实施例所示的阻变存储器在(a)置位和(b)复位过程中的工作机理示意图。图4为现有的不含阻挡层兼隧穿层的阻变存储器在(a)置位和(b)复位过程中的工作机理示意图。
置位(SET)和复位(RESET)分别为编程对应的两种操作,对应在该操作下,阻变存储器的两个电极(包括第二电极和第一电极)上加载不同极性的电压,对应在高阻态和低阻态之间发生转变。在置位(SET)时,所述第二电极为阳极,所述第一电极为阴极,对应阻变存储器由高阻态转变至低阻态;在复位(RESET)时,所述第二电极为阴极,所述第一电极为阳极,对应阻变存储器由低阻态转变至高阻态。
下面结合图2、图3中(a)和(b)以及图4中(a)和(b)来介绍本实施例的阻变存储器对应的置位、复位过程及工作机理以及相较于现有的阻变存储器的优点。
参照图2所示,实线示意了现有的阻变存储器对应的I-V曲线,虚线示意了本公开的阻变存储器对应的I-V曲线,置位过程对应为第I象限的曲线,复位过程对应为第III象限的曲线。阻态的变化曲线参照图2中箭头的指示。第I象限中,向上的箭头指示高阻态,向左下方延伸的箭头指示低阻态。对应的,在第III象限中,向上的箭头指示高阻态,向左下方延伸的箭头指示低阻态。
本实施例中,按照附图中示意的方位,可以将第一电极11描述为底电极,将第二电极14描述为顶电极。
参照4中(a)所示,以箭头示意氧离子的移动方向,现有的阻变存储器中不含本公开实施例中的阻挡层兼隧穿层13,在顶电极与底电极之间仅为阻变介质层,在置位的过程中,由于大电流所产生的焦耳热伴随着氧离子向阳极(顶电极)迁移,导致顶电极发生氧化反应进一步生成界面层的效应不容忽视。
参照图3中(a)所示,以箭头示意氧离子的移动方向,氧离子以空心圆圈示意,通过在阻变介质层12和第二电极14(顶电极)之间插入包含多层二维材料的阻挡层兼隧穿层13,基于二维材料HBN、MoSe2、MoTe2、WS2、WSe2或WTe2对氧离子的抗渗透性,可有效防止氧离子进入顶电极,阻止了电极氧化反应的进行。氧离子在置位电场的作用下由底电极指向顶电极的方向运动,由于受到阻挡层兼隧穿层13的阻挡作用,会积累或吸附在上述二维材料HBN、MoSe2、MoTe2、WS2、WSe2或WTe2的表面,并且在二维材料表面向左右两侧浓度较低的地方进行扩散。当然,上述二维材料HBN、MoSe2、MoTe2、WS2、WSe2或WTe2不仅仅起到阻挡氧离子的作用,还可以作为电子的隧穿层,有助于提高低阻态电阻。具体而言,伴随着氧空位由底电极向顶电极的积累形成导电细丝,氧空位参照图3中较大的实心圆圈所示,由于二维材料本身的厚度很小,可以作为电子的隧穿层,则电子在电场作用下移动的路径为:依次经过导电细丝并从多层二维材料隧穿后进入第二电极,形成导电通路,实现阻变存储器高阻态向低阻态的转变,电子参照图3中较小的实心圆圈所示。参照图2中第I象限内现有阻变存储器和本公开的阻变存储器的对比,本公开的阻变存储器通过在阻变介质层12和第二电极14(顶电极)之间插入包含多层二维材料的阻挡层兼隧穿层13,器件SET之后的低阻态电阻会升高,对应图2的第I象限中,向左下方延伸的箭头指示的虚线位于实线的右侧,则说明本公开的阻变存储器的低阻态电阻高于现有技术的阻变存储器的低阻态电阻。虽然低阻态电阻升高了,但与高阻态电阻之间仍可保持>10的阻变窗口,且在多次循环后阻变倍率不会衰退,体现了多层二维材料阻挡层兼隧穿层的作用。并且,随着SET后低阻态电阻的升高,在RESET过程中导电细丝断裂所需要的焦耳热减少,表现在电压-电流曲线上峰值电流的减小,对应图2的第III象限中,虚线位于实线的上方。因此,可看出采用本公开的器件减小了在电阻转变过程中的电流和瞬时功耗。
在复位的过程中,氧离子在反向电场的作用下进行反向迁移与导电细丝中的氧空位进行复合,熔断导电细丝,使器件由低阻态转变为高阻态。参照图4中(b)所示,以箭头示意氧离子的移动方向,在未引入阻挡层兼隧穿层13的阻变存器件中,复位过程所需的氧离子主要由作为储氧层的第二电极14(顶电极)提供,由于在SET过程中耗费了一些氧离子与电极反应使得电极氧化从而形成界面层,这部分的氧离子无法恢复导致游离的氧离子浓度降低。则对应复位时,氧离子浓度对导电细丝的熔断不能达到目标高阻态的要求,实现了不完全RESET,因此需要增大电压以产生更多的氧离子去复合氧空位,进一步熔断导电细丝,使器件回到目标阻态,以此保证循环特性的可靠性,然而这种操作也增加了RESET电流和能耗。
相较而言,参照图3中(b)所示,以箭头示意氧离子的移动方向,本公开的阻变存储器中,由于上述二维材料HBN、MoSe2、MoTe2、WS2、WSe2或WTe2对氧离子的抗渗透性,可有效防止氧离子进入顶电极,吸附在二维材料表面或进入二维材料表面缺陷中的氧离子在复位电场的作用下可以与导电细丝中的氧空位进行复合,由于阻挡层兼隧穿层13对氧离子的阻挡作用,氧离子不会因参与顶电极的氧化反应而过多消耗,同时不需要第二电极(顶电极)作为储氧层来提供氧离子,因此在不施加大电压产生大电流的情况下,会有足够多的氧离子参与氧空位的复合,导电细丝的熔断很容易实现,最终达到目标高阻态,即实现完全RESET,减小了器件转变过程所需的编程能耗,参照图2中第III象限内现有阻变存储器和本公开的阻变存储器的对比,虚线部分对应的本公开的阻变存储器相较于实线部分对应的现有的阻变存储器整理的U和I均降低,整体能耗降低。
综上所述,本实施例提出一种可以改善阻变存储器的循环特性同时降低编程能耗的方法以及阻变存储器的结构,通过将多层(至少为2层)二维材料HBN、MoSe2、MoTe2、WS2、WSe2或WTe2中的一种设置于顶电极和阻变介质层之间,能够同时阻挡氧空位进入顶电极以及使电子隧穿该层至顶电极的功能,有效提升了器件的循环特性并且降低了阻态转变的编程能耗。
在本公开的第二个示例性实施例中,提供了一种阻变存储器的制作方法。
图5为根据本公开另一实施例所示的阻变存储器的制作方法流程图。
参照图5所示,本实施例的阻变存储器的制作方法,包括:步骤S21~步骤S24。
在步骤S21,准备衬底。
在步骤S22,在衬底之上制作第一电极和阻变介质层。
在步骤S23,制作阻挡层兼隧穿层,包括:制作二维材料,所述二维材料为如下材料的一种:HBN、MoSe2、MoTe2、WS2、WSe2或WTe2;将多层二维材料转移至阻变介质层之上。
在本公开的一实施例中,所述二维材料的制作方法包括如下方法的一种:微机械剥离、化学气相沉积以及原子层沉积。
在步骤S24,在阻挡层兼隧穿层之上制作第二电极。
本实施例中,所述第二电极在制作时采用原子层沉积或小功率溅射方法,以避免阻挡层兼隧穿层表面损伤。
综上所述,本公开提供了一种阻变存储器及其制作方法,通过将多层二维材料作为阻挡层兼隧穿层设置于第二电极(顶电极)和阻变介质层之间,在置位(SET)过程中,阻挡层兼隧穿层同时兼具阻挡氧空位和使电子隧穿的功能,同时具有提升器件循环特性和降低编程能耗的优点。一方面,阻挡层兼隧穿层可有效阻挡和限制氧离子进入第二电极并与其发生氧化反应,从而减少了氧离子的消耗;另外在置位过程中,另一方面,阻挡层兼隧穿层可供电子隧穿,电子在电场作用下运动,依次经过导电细丝并从多层二维材料隧穿后进入第二电极,形成导电通路,实现阻变存储器高阻态向低阻态的转变,同时利用二维材料六方氮化硼(HBN)、MoSe2、MoTe2、WS2、WSe2或WTe2的隧穿作用可以提高低阻态电阻,减小了在阻态转变过程中的电流和瞬时功耗,有效提升了器件的循环特性并且降低编程能耗。在复位(RESET)的过程中,由于阻挡层兼隧穿层对氧离子的阻挡作用,氧离子不会因参与第二电极的氧化反应而过多消耗,同时不需要第二电极作为储氧层来提供氧离子,因此在不施加大电压产生大电流的情况下,会有足够多的氧离子参与氧空位的复合,导电细丝的熔断很容易实现,最终达到目标高阻态,实现完全RESET,有效提升了器件的循环特性并且降低了阻态转变的编程能耗。
除非另作定义,本公开实施例以及附图中,同一标号代表同一含义。为了清晰起见,在用于描述本公开的实施例的附图中,层或区域的厚度被放大;并且,本公开一些实施例的附图中,只示出了与本公开构思相关的结构,其他结构可参考通常设计。另外,一些附图只是示意出本公开实施例的基本结构,而省略了细节部分。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语表示开放的意义,除了明确列举的元件、部件、部分或项目外,并不排除其他元件、部件、部分或者项目。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。可以理解,当诸如层、膜、区域或衬底基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
以上所述的具体实施例,对本公开的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本公开的具体实施例而已,并不用于限制本公开,凡在本公开的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种阻变存储器,其特征在于,包括:衬底;依次位于所述衬底之上的:第一电极、阻变介质层、阻挡层兼隧穿层以及第二电极;
其中,所述阻挡层兼隧穿层包括多层二维材料,所述二维材料为如下材料的一种:HBN、MoSe2、MoTe2、WS2、WSe2或WTe2
2.根据权利要求1所述的阻变存储器,其特征在于,所述多层二维材料的层数为2~5层。
3.根据权利要求1所述的阻变存储器,其特征在于,所述阻挡层兼隧穿层在置位过程中,作为氧离子的阻挡层并且作为电子的隧穿层。
4.根据权利要求1所述的阻变存储器,其特征在于,在置位时,所述第二电极为阳极,所述第一电极为阴极;在复位时,所述第二电极为阴极,所述第一电极为阳极。
5.根据权利要求1所述的阻变存储器,其特征在于,所述阻变介质层为单层或多层叠层,所述单层或者多层叠层中每一层的材料为如下材料的一种或其组合:HfO2、ZrO2、Ta2O5、TiO2、SiO2
6.根据权利要求1所述的阻变存储器,其特征在于,所述阻变介质层的厚度为2nm-20nm。
7.根据权利要求1所述的阻变存储器,其特征在于,
所述第一电极的材料为如下材料的一种或几种:Au、Pt、Ru、Ir、W、TiN以及TaN;和/或,
所述第一电极的厚度为:10nm-150nm。
8.根据权利要求1所述的阻变存储器,其特征在于,
所述第二电极的材料为如下材料的一种或几种:Ti、Ta、Hf、TiN以及TaN;和/或,
所述第二电极的厚度为:10nm-150nm。
9.一种如权利要求1-8中任一项所述的阻变存储器的制作方法,其特征在于,包括:
准备衬底;
在所述衬底之上制作第一电极和阻变介质层;
制作阻挡层兼隧穿层,包括:制作二维材料,所述二维材料为如下材料的一种:HBN、MoSe2、MoTe2、WS2、WSe2或WTe2,将多层二维材料转移至阻变介质层之上;以及
在所述阻挡层兼隧穿层之上制作第二电极。
10.根据权利要求9所述的制作方法,其特征在于,
所述二维材料的制作方法包括如下方法的一种:微机械剥离、化学气相沉积以及原子层沉积;和/或,
所述第二电极在制作时采用原子层沉积或小功率溅射方法,以避免阻挡层兼隧穿层表面损伤。
CN202010145159.8A 2020-03-04 2020-03-04 阻变存储器及其制作方法 Active CN111293220B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010145159.8A CN111293220B (zh) 2020-03-04 2020-03-04 阻变存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010145159.8A CN111293220B (zh) 2020-03-04 2020-03-04 阻变存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN111293220A true CN111293220A (zh) 2020-06-16
CN111293220B CN111293220B (zh) 2022-03-08

Family

ID=71022537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010145159.8A Active CN111293220B (zh) 2020-03-04 2020-03-04 阻变存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN111293220B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739736A (zh) * 2020-06-29 2020-10-02 陕西理工大学 一种具有高储能密度的柔性薄膜电容器及制备方法
CN112563416A (zh) * 2020-12-09 2021-03-26 东北师范大学 一种包含双缓冲层的低电流长寿命忆阻器及其制备方法
CN112820826A (zh) * 2021-01-19 2021-05-18 安徽大学 一种基于MXene/MoSe2/PMMA/MXene结构的非易失性存储器件
CN113594358A (zh) * 2021-04-16 2021-11-02 西安工业大学 一种Ag/MoSe2-PMMA/Cu阻变存储器及其制备方法
CN113838886A (zh) * 2021-09-01 2021-12-24 深圳大学 相变存储器及其制备方法
CN114361336A (zh) * 2021-12-29 2022-04-15 华中科技大学 具有多值特性的SrFeOx阻变存储器、其制备和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990520A (zh) * 2015-02-05 2016-10-05 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
CN106025065A (zh) * 2016-05-30 2016-10-12 天津理工大学 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件
KR20170093301A (ko) * 2016-02-04 2017-08-16 한양대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
CN109494301A (zh) * 2018-10-30 2019-03-19 兰州大学 一种提高阻变存储器稳定性的方法及其阻变存储器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990520A (zh) * 2015-02-05 2016-10-05 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
KR20170093301A (ko) * 2016-02-04 2017-08-16 한양대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
CN106025065A (zh) * 2016-05-30 2016-10-12 天津理工大学 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件
CN109494301A (zh) * 2018-10-30 2019-03-19 兰州大学 一种提高阻变存储器稳定性的方法及其阻变存储器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739736A (zh) * 2020-06-29 2020-10-02 陕西理工大学 一种具有高储能密度的柔性薄膜电容器及制备方法
CN111739736B (zh) * 2020-06-29 2021-11-30 陕西理工大学 一种具有高储能密度的柔性薄膜电容器及制备方法
CN112563416A (zh) * 2020-12-09 2021-03-26 东北师范大学 一种包含双缓冲层的低电流长寿命忆阻器及其制备方法
CN112820826A (zh) * 2021-01-19 2021-05-18 安徽大学 一种基于MXene/MoSe2/PMMA/MXene结构的非易失性存储器件
CN112820826B (zh) * 2021-01-19 2022-08-09 安徽大学 一种基于MXene/MoSe2/PMMA/MXene结构的非易失性存储器件
CN113594358A (zh) * 2021-04-16 2021-11-02 西安工业大学 一种Ag/MoSe2-PMMA/Cu阻变存储器及其制备方法
CN113594358B (zh) * 2021-04-16 2023-01-31 西安工业大学 一种Ag/MoSe2-PMMA/Cu阻变存储器及其制备方法
CN113838886A (zh) * 2021-09-01 2021-12-24 深圳大学 相变存储器及其制备方法
CN114361336A (zh) * 2021-12-29 2022-04-15 华中科技大学 具有多值特性的SrFeOx阻变存储器、其制备和应用
CN114361336B (zh) * 2021-12-29 2023-02-14 华中科技大学 具有多值特性的SrFeOx阻变存储器、其制备和应用

Also Published As

Publication number Publication date
CN111293220B (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
CN111293220B (zh) 阻变存储器及其制作方法
CN100481389C (zh) 可编程电阻随机存取存储器及其制造方法
Fang et al. $\hbox {HfO} _ {x}/\hbox {TiO} _ {x}/\hbox {HfO} _ {x}/\hbox {TiO} _ {x} $ Multilayer-Based Forming-Free RRAM Devices With Excellent Uniformity
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
KR101338360B1 (ko) 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
US8106376B2 (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US8665631B2 (en) Resistive random memory cell and memory
TWI397997B (zh) 具有改善結構穩定性之記憶胞
TWI625874B (zh) 導電橋接式隨機存取記憶體
US8264866B2 (en) Nonvolatile memory device and method for manufacturing same
US9525133B2 (en) Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
CN101958399B (zh) 相变存储装置及其制造方法
CN109659433B (zh) 一种易失和非易失电阻转变行为可调控的忆阻器及其制备方法
TWI612701B (zh) 導電橋接式隨機存取記憶體及其製造方法
JP2008166768A (ja) 抵抗メモリ素子及びその製造方法
CN101030622A (zh) 非易失存储器件和非易失存储器阵列
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
CN101159309A (zh) 一种低功耗电阻存储器的实现方法
Chen et al. Resistance switching for RRAM applications
JP2014017379A (ja) 不揮発性記憶装置
US20240357836A1 (en) Nonvolatile memory device having resistance change layer
US10622557B2 (en) Cross-point array device and method of manufacturing the same
US10847721B2 (en) Nonvolatile memory device
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US11482667B2 (en) Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant