CN107068860B - 阻变存储器及其制备方法 - Google Patents

阻变存储器及其制备方法 Download PDF

Info

Publication number
CN107068860B
CN107068860B CN201710387583.1A CN201710387583A CN107068860B CN 107068860 B CN107068860 B CN 107068860B CN 201710387583 A CN201710387583 A CN 201710387583A CN 107068860 B CN107068860 B CN 107068860B
Authority
CN
China
Prior art keywords
lower electrode
metal
intercalation
oxide
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710387583.1A
Other languages
English (en)
Other versions
CN107068860A (zh
Inventor
吕杭炳
刘明
龙世兵
刘琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710387583.1A priority Critical patent/CN107068860B/zh
Publication of CN107068860A publication Critical patent/CN107068860A/zh
Application granted granted Critical
Publication of CN107068860B publication Critical patent/CN107068860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种阻变存储器以及其制备方法,其中阻变存储器包括:下电极;含下电极金属的氧化物层,位于下电极之上;电阻转变层,位于含下电极金属的氧化物层之上,其中,所述电阻转变层材料为含氮的钽氧化物;插层,位于电阻转变层之上,其中所述插层材料为金属或半导体;上电极,位于插层之上。本发明阻变存储器通过设置含氮的钽氧化物电阻转变层,其与Ta2O5相比,具有较低的激活电压,高开关比的特点,还可以增加氧空位数量对器件电阻的调控能力。

Description

阻变存储器及其制备方法
技术领域
本发明涉及存储器领域,进一步的涉及一种阻变存储器,还涉及一种阻变存储器的制备方法。
背景技术
阻变存储器(RRAM)是一种新型的不挥发存储器技术,存储单元结构简单、工作速度快、功耗低且信息保持稳定,在嵌入式应用和独立式应用里具有广泛的用途。RRAM利用材料电阻率的可逆转换实现二进制信息的存储。但目前主要在可靠性上还存在若干问题,如保持特性、良率还需进一步提高,而激活电压需要进一步降低。
现有技术中,TaOx基类阻变存储器,其编程过程类似于介质的击穿,在Ta2O5薄膜内部产生氧空位链(即导电通道),但是该技术存在激活电压高以及开关比较低的问题。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的目的在于提供一种阻变式存储器,以解决以上所述的至少一项技术问题。
(二)技术方案
根据本发明的一方面,提供一种阻变存储器,包括:
下电极;
含下电极金属的氧化物层,位于下电极之上;
电阻转变层,位于含下电极金属的氧化物层之上,其中,所述电阻转变层材料为含氮的钽氧化物;
插层,位于电阻转变层之上,其中所述插层材料为金属或半导体;
上电极,位于插层之上。
进一步的,所述下电极材料为钨,含下电极金属的氧化物层材料为WOx,x介于1和3之间。
进一步的,所述含下电极金属的氧化物层厚度介于1nm和30nm之间。
进一步的,所述含氮的钽氧化物中氮的原子含量介于0.05%和30%之间。
进一步的,所述电阻转变层厚度介于1nm和20nm之间。
进一步的,所述插层材料为插层材料为以下的一种类型:
Ta,TaN,Ti,TiN,Ru或Ir;Ta,TaN,Ti,TiN,Ru和Ir中两种或两种以上金属;含Ta,TaN,Ti,TiN,Ru或Ir的金属氧化物;Ta,TaN,Ti,TiN,Ru和Ir中两种或两种以上金属的氧化物;非晶硅;非晶碳;或者石墨烯。
根据本发明的另一方面,提供一种阻变存储器的制备方法,包括:形成下电极;
在下电极之上形成含下电极金属的氧化物层;
含下电极金属的氧化物层之上形成电阻转变层,其中,所述电阻转变层材料为含氮的钽氧化物;
在电阻转变层之上形成插层,其中所述插层材料为金属或半导体;
在插层之上形成上电极。
进一步的,通过溅射或者热氧化方式形成所述含下电极金属的氧化物层。
进一步的,所述电阻转变层的形成方式为:通过反应溅射于含下电极金属的氧化物层上形成含氮的钽氧化物层;或者,通过热氧化方式在含氧或氧等离子体氛围中在含下电极金属的氧化物层上形成含氮的钽氧化物层;或者,通过热氧化方式在含氧和氮氛围中于含下电极金属的氧化物层上形成含氮的钽氧化物层。
进一步的,所述插层材料为Ta,插层厚度介于0.1nm和10nm之间。
(三)有益效果
(1)通过设置含下电极金属的氧化物层,可以作为蓄氧层,在存储单元做擦写操作的时候提供足够的氧,避免氧耗尽的情况,提高器件的疲劳特性,还可以通过热氧化形成,消除经化学机械研磨形成钨塞时的缝隙问题;
(2)通过设置含氮的钽氧化物电阻转变层,其与Ta2O5相比,具有较低的激活电压,高开关比的特点,还可以增加氧空位数量对器件电阻的调控能力,少量氧空位的产生即可导致器件电阻的大幅度变化,降低激活电压的同时,增加开关比;
(3)通过设置插层,能够在表面保存操作过程中产生的氧离子,提高器件的疲劳特性,同时使上电极的选取不受限制。
附图说明
图1是本发明实施例的阻变存储器结构示意图。
图2是本发明实施例的阻变存储器的制备方法工艺流程图。
图3是图2的工艺过程中结构示意图。
图4A和图4B分别是含本发明实施例的阻变存储器的存储单元等效电路图和截面示意图。
图5是Ta2O5基阻变存储器电流-电压曲线图。
图6是采用本发明实施例的阻变存储器电流-电压曲线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。在此说明所附附图简化过且做为例示用。附图中所示的各层数量、形状及尺寸可依据实际情况而进行修改,且组件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用,且不偏离本发明所定义的精神及范畴的条件下,可进行各种变化以及调整。
本发明中,“位于…之上”、“在……上形成”、“于……上形成”和“设置在……上”包括与单一或多个层间的接触与非接触。可以表示一层直接形成或设置在另一层上,也可以表示一层间接形成或设置在另一层上,即两层之间还可以存在其它的层。
根据本发明的基本构思,提供一种阻变存储器,该阻变存储器在原有的金属-介质层-金属(MIM)结构基础上,在氧化钽介质层中加入氮元素,能够降低激活电压,提高开关比。
图1是本发明实施例的阻变存储器结构示意图。图1中所示,本发明实施例一方面,提供一种阻变存储器,包括:
下电极101;
含下电极金属的氧化物层102,其位于下电极101之上;
电阻转变层103,其位于含下电极金属的氧化物层102之上,其中,电阻转变层103材料为含氮的钽氧化物;
插层104,位于电阻转变层103之上,其中插层材料为金属氧化物、导电碳材料;
上电极105,位于插层104之上。
其中,对于下电极101,其可以形成于衬底上,衬底可以为半导体或者化合物半导体,衬底还可以为MOS电路,下电极101可以通过插塞与MOS电路电性连接。下电极101的材料包括金属材料,可以为在电场下惰性的金属或金属化合物,包括但不限于:钨、钛、氮化钛、钽、氮化钽、等,本发明实施例优选的采用钨作为下电极。下电极101的厚度可以选择为1-100nm。
其中,对于含下电极金属的氧化物层102,其形成于下电极101上。含下电极金属的氧化物层102作用在于:可以作为蓄氧层,在存储单元做擦写操作的时候提供足够的氧,避免氧耗尽的情况,提高器件的疲劳特性;还可以消除CMP形成W塞是的seam问题(即中间空洞问题)。
含下电极金属的氧化物层102依据下电极101材料确定,如下电极101材料为钨,则该含下电极金属的氧化物层102材料则为钨的氧化物,该含该钨的氧化物化学式WOx,其可以是完全化学组分比的WO3,也可以是非完全化学组分比的WOx,x介于1和3之间。含下电极金属的氧化物层102的厚度介于1nm和30nm之间,进一步优选的,该厚度介于5nm和10nm之间。
其中,对于电阻转变层103,其形成于含下电极金属的氧化物层102上。其在于对已有的钽基电阻转变层进行改进,可以通过在钽氧化物中加入其它元素,能够相比于Ta2O5,具有较低的激活电压,高开关比的特性。本发明实施例提供所述电阻转变层103材料为含氮的钽氧化物,目的是由于N离子中心存在,一方面可以提高O离子的激活能,另一方面,可以增加氧空位数量对器件电阻的调控能力。
含氮的钽氧化物中,氮的添加含量0.05%~30%,进一步优选的添加含量介于1%~10%之间。
对于电阻转变层103的厚度,可以介于1nm至20nm之间,进一步优选的,介于3nm至10nm之间。
其中,对于插层104,其形成于电阻转变层之上。该插层104材料可以为金属,包括但不限于Ta、TaN、Ti、TiN、Ir、Al或Ru,也可以为半导体材料,包括但不限于金属氧化物,非晶硅,非晶碳或者石墨烯。优选的,可以为Ta插层,Ta插层的作用在于在表面保存操作过程中产生的氧离子,提高器件的疲劳特性,同时使上电极的选取不受限制。
对于插层104的厚度,可以介于0.1nm和10nm之间,进一步优选的,介于0.5nm和5nm之间。
图2是本发明实施例阻变存储器的制备方法工艺流程图。图2中所示,本发明实施例的另一方面,还提供一种阻变存储器的制备方法,包括步骤:
S201:在下电极之上形成含下电极金属的氧化物层;
S202:含下电极金属的氧化物层之上形成电阻转变层,其中,所述电阻转变层材料为含氮的钽氧化物;
S203:在电阻转变层之上形成插层,其中所述插层材料为金属或半导体;
S204:在插层之上形成上电极。
在步骤S201之前,还可包括形成下电极的步骤,而且下电极可以形成于一衬底上,衬底可以为半导体或者化合物半导体,衬底还可以为MOS电路,下电极可以通过插塞与MOS电路电性连接。本发明实施例优选的采用钨作为下电极。下电极的厚度可以选择为1-100nm。可以采用原子层沉积、溅射、气相蒸发或者化学气相沉积工艺形成下电极,下电极的材料包括金属材料,可以为在电场下惰性的金属或金属化合物,包括但不限于:钨、氧化钽、铂或者金。
对于步骤S201,如图2和图3所示,其中图3是图2的工艺过程中结构示意图,在下电极301之上形成含下电极金属的氧化物层302。含下电极金属的氧化物层302依据下电极301材料确定,如下电极301材料为钨,则在下电极301钨上形成钨氧化物。
含下电极金属的氧化物层302形成方式可以采用反应溅射工艺,在下电极上沉积,例如WOx,x介于1和3之间该WOx可以是完全化学组分比的WO3,也可以是非完全化学组分比的WOx;溅射氧化钨可以采用WO3合金靶溅射或者W金属靶反应溅射,化学组分比可以通过调节Ar/O2的流量比来控制(不同的溅射机台对应的流量比不同,此处不受限制),WOx的厚度为1nm~50nm;或者也可以采用在含O氛围中,或O等离子体中,采用热氧化的方式将下电极301氧化形成,列举下电极301为钨作为实施例,例如氧化温度为200摄氏度~500摄氏度,形成的WOx厚度为1nm~50nm。
对于步骤S202,如图2和图3所示,电阻转变层303形成于含下电极金属的氧化物层302上。本发明实施例提供所述电阻转变层103材料为含氮的钽氧化物,目的是由于N离子中心存在,一方面可以提高O离子的激活能,另一方面,可以增加氧空位数量对器件电阻的调控能力。
含氮的钽氧化物中,氮的添加含量0.05%~30%,进一步优选的添加含量介于1%~10%之间。电阻转变层303的厚度为介于1nm至20nm之间,进一步优选的,介于3nm至10nm之间。
所述电阻转变层303的形成方式可以为:
A:通过反应溅射于含下电极金属的氧化物层302上形成含氮的钽氧化物层;或者,
B:通过热氧化方式在含氧或氧等离子体氛围中在含下电极金属的氧化物层302上形成含氮的钽氧化物层;或者,
C:通过热氧化方式在含氧和氮氛围中于含下电极金属的氧化物层302上形成含氮的钽氧化物层。
以下列举含氮的钨氧化物具体实施例进行说明电阻转变层的形成工艺:
例如,可以采用反应溅射的方式,在WOx上沉积TaON阻变材料,器件初始阻态的大小可以通过调节N含量的多少,TaON的厚度为1nm~20nm,N/O为0.01~10;也可以通过在含O氛围中,或O等离子体中,将TaN基体通过热氧化的方式形成,氧化温度为200摄氏度~500摄氏度,TaON的厚度为1nm~20nm;
还可以通过在含O和N的等离子体氛围中,通过加热的方式将TaN基体或Ta基体热氧化形成氧化温度为200度~500度,TaON的厚度为1nm~20nm。
对于步骤S203,参见图3和图2,在电阻转变层303之上形成插层304,其中插层材料为金属或半导体。
其中,插层材料可以为金属,如Ta、TaN、Ti、TiN、Ir、Al,Ru等,也可以为半导体材料,如金属氧化物,如含Ta,TaN,Ti,TiN,Ru或Ir的金属氧化物;或者是Ta,TaN,Ti,TiN,Ru和Ir中两种或两种以上金属的氧化物。插层材料还可以为非晶硅,非晶C,石墨烯等。
金属插层的厚度可以为0.1nm~10nm,可以通过热蒸发、溅射、化学气相沉积、脉冲激光沉积活着物理转移等方式形成。通过设置Ta插层,能表面保存操作过程中产生的氧离子,提高器件的疲劳特性,同时使上电极的选取不受限制。
对于插层304的厚度,可以介于0.1nm和10nm之间,进一步优选的,介于0.5nm和5nm之间。
由于插层的存在,对于步骤S104中上电极的选择可不受限制,可选择现有技术中已知工艺和已知材料进行制备。
图4A和图4B分别是含本发明实施例的阻变存储器的存储单元等效电路图和截面示意图。通过上述方法所制备的阻变存储器的存储单元如图4B所示,在电路整体结构中,虚线圈内的为阻变存储器结构,由下之上依次包括:下电极401;含下电极金属的氧化物层402,电阻转变层403,插层404,以及上电极105;阻变存储器的等效电路图参见图4A。
以下选取下电极为钨,电阻转变层为含氮的钽氧化物,插层为钽进行具体制备以及实验测试。实际上,本发明可以许多不同形式来实施而不应被解释为限制到下文中所阐述的实施例。相反地,所提供的具体实施例使得本发明将满足适用的法律需求。
实施例1:
制备工艺:
步骤1:在钨上形成钨氧化物。采用反应溅射的方式,该WOx可以是完全化学组分比的WO3;溅射氧化钨采用WO3合金靶溅射化学组分比可以通过调节Ar/O2的流量比来控制,厚度为1nm~50nm;
步骤2:在钨氧化物上形成TaON电阻转变层。采用反应溅射的方式,在WOx上沉积TaON阻变材料,器件初始阻态的大小通过调节N含量的多少,TaON的厚度为1nm~20nm,N/O为0.01~10;
步骤3:在TaON电阻转变层上方形成插层材料,插层材料为金属,Ta,通过热蒸发方式形成;
步骤4:在插层材料上形成上电极。
实验测试:
图6是采用本发明实施例的阻变存储器电流-电压曲线图,相比于图5的Ta2O5基阻变存储器电流-电压曲线,采用本发明制备的TaON基阻变存储器具有操作电压低、开关比大的特点。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种阻变存储器,其特征在于包括:
下电极;
含下电极金属的氧化物层,位于下电极之上;
电阻转变层,位于含下电极金属的氧化物层之上,其中,所述电阻转变层材料为含氮的钽氧化物,其中,含氮的钽氧化物中氮的原子含量介于0.05%和30%之间;
插层,位于电阻转变层之上,其中所述插层材料为金属或半导体;
上电极,位于插层之上。
2.根据权利要求1所述的阻变存储器,其特征在于,所述下电极材料为钨,含下电极金属的氧化物层材料为WOx,x介于1和3之间。
3.根据权利要求1所述的阻变存储器,其特征在于,所述含下电极金属的氧化物层厚度介于1nm和30nm之间。
4.根据权利要求1所述的阻变存储器,其特征在于,所述电阻转变层厚度介于1nm和20nm之间。
5.根据权利要求1所述的阻变存储器,其特征在于,所述插层材料为以下的一种类型:
Ta,TaN,Ti,TiN,Ru或Ir;
Ta,TaN,Ti,TiN,Ru和Ir中两种或两种以上金属;
含Ta,TaN,Ti,TiN,Ru或Ir的金属氧化物;
Ta,TaN,Ti,TiN,Ru和Ir中两种或两种以上金属的氧化物;
非晶硅;
非晶碳;或者
石墨烯。
6.一种阻变存储器的制备方法,其特征在于,包括:
形成下电极;
在下电极之上形成含下电极金属的氧化物层;
含下电极金属的氧化物层之上形成电阻转变层,其中,所述电阻转变层材料为含氮的钽氧化物,其中,含氮的钽氧化物中氮的原子含量介于0.05%和30%之间;
在电阻转变层之上形成插层,其中所述插层材料为金属或半导体;
在插层之上形成上电极。
7.根据权利要求6所述的制备方法,其特征在于,通过溅射或者热氧化方式形成所述含下电极金属的氧化物层。
8.根据权利要求6所述的制备方法,其特征在于,所述电阻转变层的形成方式为:
通过反应溅射于含下电极金属的氧化物层上形成含氮的钽氧化物层;
或者,通过热氧化方式在含氧或氧等离子体氛围中在含下电极金属的氧化物层上形成含氮的钽氧化物层;
或者,通过热氧化方式在含氧和氮氛围中于含下电极金属的氧化物层上形成含氮的钽氧化物层。
9.根据权利要求6所述的制备方法,其特征在于,所述插层材料为Ta,插层厚度介于0.1nm和10nm之间。
CN201710387583.1A 2017-05-26 2017-05-26 阻变存储器及其制备方法 Active CN107068860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710387583.1A CN107068860B (zh) 2017-05-26 2017-05-26 阻变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710387583.1A CN107068860B (zh) 2017-05-26 2017-05-26 阻变存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN107068860A CN107068860A (zh) 2017-08-18
CN107068860B true CN107068860B (zh) 2019-08-09

Family

ID=59610769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710387583.1A Active CN107068860B (zh) 2017-05-26 2017-05-26 阻变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN107068860B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586899B2 (en) 2019-06-10 2023-02-21 International Business Machines Corporation Neuromorphic device with oxygen scavenging gate
CN111312895A (zh) * 2020-02-21 2020-06-19 上海华力微电子有限公司 阻变存储器及阻变存储器的制造方法
CN112420923A (zh) * 2020-11-26 2021-02-26 上海华力微电子有限公司 阻变存储器及其制造方法
CN114613906A (zh) * 2020-12-04 2022-06-10 中国科学院微电子研究所 阻变存储器及其制备方法
CN112695275B (zh) * 2020-12-17 2021-10-26 武汉理工大学 一种大面积石墨烯基柔性基底及其制备方法
CN112909167B (zh) * 2021-03-10 2023-04-07 中国科学院微电子研究所 一种阻变存储器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156600A (en) * 1997-11-27 2000-12-05 United Microelectronics Corp. Method for fabricating capacitor in integrated circuit
CN102655210A (zh) * 2011-03-04 2012-09-05 夏普株式会社 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
CN103227282A (zh) * 2012-01-30 2013-07-31 夏普株式会社 可变阻抗元件以及非易失性半导体存储装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791444B2 (en) * 2011-11-23 2014-07-29 National Chiao Tung University Resistive random access memory (RRAM) using stacked dielectrics and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156600A (en) * 1997-11-27 2000-12-05 United Microelectronics Corp. Method for fabricating capacitor in integrated circuit
CN102655210A (zh) * 2011-03-04 2012-09-05 夏普株式会社 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
CN103227282A (zh) * 2012-01-30 2013-07-31 夏普株式会社 可变阻抗元件以及非易失性半导体存储装置

Also Published As

Publication number Publication date
CN107068860A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN107068860B (zh) 阻变存储器及其制备方法
US9331276B2 (en) Nonvolatile resistive memory element with an oxygen-gettering layer
KR101522439B1 (ko) 비휘발성 저항 변화 메모리
US8742387B2 (en) Resistive memory devices with improved resistive changing elements
TWI469408B (zh) 超薄與多層結構相變化記憶體元件
US8294242B2 (en) Confinement techniques for non-volatile resistive-switching memories
US8692223B2 (en) Resistance variable memory device including nano particles and method for fabricating the same
US9012260B2 (en) Controlling ReRam forming voltage with doping
US9105842B2 (en) Method for manufacturing a carbon-based memory element and memory element
US20140225056A1 (en) Resistive-Switching Memory Elements Having Improved Switching Characteristics
US9178153B2 (en) Memristor structure with a dopant source
US8637413B2 (en) Nonvolatile resistive memory element with a passivated switching layer
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
US8921154B1 (en) Method of forming anneal-resistant embedded resistor for non-volatile memory application
US20150188039A1 (en) Embedded Resistors with Oxygen Gettering Layers
US9281477B2 (en) Resistance change element and method for producing the same
US9006696B2 (en) Metal aluminum nitride embedded resistors for resistive random memory access cells
CN101106171A (zh) 包括可变电阻材料的非易失存储器
US9159914B2 (en) Nonvolatile memory devices and methods of forming the same
US9243321B2 (en) Ternary metal nitride formation by annealing constituent layers
Lin et al. Switching mode and mechanism in binary oxide resistive random access memory using Ni electrode
KR101742384B1 (ko) 저항변화 메모리 소자 및 그 제조방법
US20160028005A1 (en) Memristor structure with a dopant source
US11245074B2 (en) Resistance random access memory and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant