TWI577061B - 電阻性記憶體結構 - Google Patents
電阻性記憶體結構 Download PDFInfo
- Publication number
- TWI577061B TWI577061B TW102137784A TW102137784A TWI577061B TW I577061 B TWI577061 B TW I577061B TW 102137784 A TW102137784 A TW 102137784A TW 102137784 A TW102137784 A TW 102137784A TW I577061 B TWI577061 B TW I577061B
- Authority
- TW
- Taiwan
- Prior art keywords
- resistive memory
- memory structure
- electrode
- layer
- resistance
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 101
- 239000000463 material Substances 0.000 claims description 114
- 238000006243 chemical reaction Methods 0.000 claims description 66
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 150000002500 ions Chemical class 0.000 claims description 26
- 239000010936 titanium Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- -1 oxygen ion Chemical class 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 229910000420 cerium oxide Inorganic materials 0.000 claims 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims 1
- 239000004408 titanium dioxide Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 23
- 239000000758 substrate Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Semiconductor Memories (AREA)
Description
本技術領域是有關於一種電阻性記憶體結構。
基於半導體技術發展的記體元件(例如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)以及非揮發性記憶體)已在現今的半導體產業中扮演一個主要的角色。這些記憶體已廣泛地應用於個人電腦、行動電話及網路上，並且成為我們日常生活中最不可或缺的電子產品中的一員。
隨著消耗性電子產品及系統產品的普及，對於具有低功率消耗、低成本、高存取速度、小體積及高效能的記憶體的需求已急劇增加。在現有的記憶體中，藉由改變可變電阻層的電阻來記錄資料的記憶體是最受注目的記憶體元件之一。
在電阻性隨機存取記憶體(RRAM)中，由施加電流脈衝(current pulse)及轉換電壓(conversion voltage)來改變可變電阻層的狀態，以根據不同的電阻值於設定狀態(set state)與重設狀態(reset state)之間切換。根據對應於不同電阻值的設定狀態及重設狀態，於記憶體中紀錄數位資料「0」及「1」。
示範實施例之一提供一種電阻性記憶體結構，包括至少一個反應層、至少一個電極以及至少一個電阻改變材料。反應層沿著第一方向及第二方向延伸。電極至少沿著第三方向沿伸，其中第一方向、第二方向以及第三方向彼此不同。於反應層及電極之間配置至少部分的電阻改變材料。當離子從電阻改變材料擴散至反應層或從反應層擴散至電阻改變材料時，電阻改變材料的電阻會改變。
為讓本發明的上述特徵能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
50‧‧‧RRAM結構
52、54、120、120d、190、220‧‧‧電極
56‧‧‧離子收集器
58‧‧‧電阻改變層
60‧‧‧細絲
62‧‧‧離子
64‧‧‧空位
90‧‧‧基板
100、100a、100b、100c、100d、100e、100f‧‧‧電阻性記憶體結構
110、110c‧‧‧反應層
130、130d、130e‧‧‧電阻改變材料
140、140c、150、150c‧‧‧金屬層
160、160c、160e‧‧‧絕緣層
170‧‧‧絕緣結構
180‧‧‧封裝結構
210‧‧‧切換層
D1、D2、D3‧‧‧方向
I-I、II-II、III-III‧‧‧線
所包括的附圖提供本說明書進一步的理解，且將附圖併入本說明書並使附圖構成本說明書的一部分。圖式繪示示範實施例，且將圖式與描述結合在一起作以解釋本揭露的原則。
圖1A及圖1B根據一示範實施例分別表示電阻性隨機存取記憶體(RRAM)結構的設定狀態及重設狀態。
圖2A為根據一示範實施例的部分的電阻性記憶體結構的立體示意圖。
圖2B為圖2A中的電阻性記憶體結構的沿著線I-I的剖面示意圖。
圖2C為根據另一示範實施例的部分的電阻性記憶體結構的
立體示意圖。
圖2D為圖2C中的電阻性記憶體結構的沿著線II-II的剖面示意圖。
圖3為根據另一示範實施例的部分的電阻性記憶體結構的立體示意圖。
圖4A為根據又一示範實施例的部分的電阻性記憶體結構的立體示意圖。
圖4B為圖4A中的電阻性記憶體結構的沿著線III-III的剖面示意圖。
圖5為根據另一示範實施例的部分的電阻性記憶體結構的立體示意圖。
圖6A及圖6B為表示根據一示範實施例的電阻性記憶體結構的製造方法的步驟的剖面示意圖。
圖7A至圖7C為表示根據另一示範實施例的電阻性記憶體結構的製造方法的步驟的剖面示意圖。
圖8為圖7A中的電極及三明治結構的立體圖。
圖9為根據另一示範實施例的電阻性記憶體結構的剖面示意圖。
圖10A及圖10B為表示圖9中的電阻性記憶體結構的製造方法的步驟的剖面示意圖。
圖1A及圖1B根據一示範實施例分別表示電阻性隨機存取記憶體(RRAM)結構的設定狀態及重設狀態。請參照圖1A及圖1B，此實施例中的RRAM結構50包括第一電極52、第二電極54、離子收集器(ion getter)56以及電阻改變層58。於第一電極52與第二電極54之間配置電阻改變層58。在此實施例中，於第一電極52與電阻改變層58之間配置離子收集器56。然而，在其他實施例中，可於第二電極54與電阻改變層58之間配置離子收集器56。
在此實施例中，電阻改變層58的材料例如是氧化物，且離子收集器56的材料可為能夠吸收氧離子的材料。如圖1A所示，當將設定電壓差施加於第一電極52及第二電極54且當第一電極52的電壓大於第二電極54的電壓時，一些離子62(例如氧離子)從電阻改變層58擴散至離子收集器56。換句話說，藉由離子收集器56將離子62吸收。當離子62離開他們在電阻改變層58中的原始位置時，在上述位置中產生空位64。上述空位64減少電阻改變層58的電阻。因此，於電阻改變層58中形成滲透導電通道(percolating conducting path)(亦即，細絲60)。另一方面，如圖1B所示，當將重設電壓差施加於第一電極52及第二電極54且第一電極52的電壓小於第二電極54的電壓時，藉由離子收集器56吸收的離子62從離子收集器56擴散至電阻改變層58並重新與空位64結合。因此，細絲60破裂，而電阻改變層58的電阻增加。因此，當細絲60形成時，電阻改變層58處於低電阻狀態。當細
絲60破裂時，電阻改變層58處於高電阻狀態。當將讀取電壓差施加於第一電極52及第二電極54時，可讀出電阻改變層58的電阻，且將決定電阻改變層58是處於高電阻狀態或處於低電阻狀態。將高電阻狀態及低電阻狀態的一者作為數位資料「0」，且另一者作為數位資料「1」。
圖2A為根據一示範實施例的部分的電阻性記憶體結構的立體示意圖，而圖2B為圖2A中的電阻性記憶體結構的沿著線I-I的剖面示意圖。為了簡單起見，在圖2A中未繪示圖2B中的基板90。請參照圖2A及圖2B，本實施中的電阻性記憶體結構100包括至少一個反應層110、至少一個電極120以及至少一個電阻改變材料130。在圖2A及圖2B中，採用多個反應層110、一個電極120以及一個電阻改變材料130作為例子。反應層110沿著第一方向D1及第二方向D2延伸。在此實施例中，反應層110沿著包含第一方向D1及第二方向D2的平面延伸。電極120沿著第三方向D3延伸，其中第一方向D1、第二方向D2以及第三方向D3彼此不同。在此實施例中，第一方向D1、第二方向D2以及第三方向D3實質上彼此垂直。於反應層110與電極120之間配置至少部分的電阻改變材料130。當離子(例如圖1A及圖1B所示的離子62，即氧離子)從電阻改變材料130擴散至反應層110或從反應層110擴散至電阻改變材料130時，將改變電阻改變材料的電阻。
具體而言，在此實施例中，電阻改變材料130是氧化物。舉例而言，電阻改變材料130包括二氧化鉿(HfO2)、二氧化矽
(SiO2)、二氧化鈦(TiO2)、氧化鉭(TaO)、三氧化二鋁(Al2O3)或其組合。在此實施例中，電阻改變材料是HfOX，其中x>0。此外，反應層可為氧離子收集器。在此實施例中，反應層為反應金屬層。舉例而言，反應金屬層的材料包括鈦(Ti)、鉭(Ta)或其組合。再者，反應層110可以被包含於多個金屬層之間。在此實施例中，電阻性記憶體結構100更包括多個金屬層(例如圖2A及圖2B中的金屬層140及金屬層150)，其中將反應層110三明治式地夾於金屬層140及金屬層150之間，且金屬層140及金屬層150的惰性大於反應層110的惰性。在此實施例中，金屬層140及金屬層150對氧呈惰性，但反應層110對氧呈反應性。在此實施例中，金屬層140及金屬層150的材料包括鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、鋁(Al)、鉭(Ta)或其組合。在此實施例中，電極120的材料包括氮化鈦(TiN)、鎢(W)、鈦(Ti)或其組合。
當將設定電壓差施加於金屬層140或150及電極120，且反應層110的電壓大於電極120的電壓時，電阻改變材料130中的離子(例如氧離子)擴散至反應層110，因此在電阻改變材料130中形成空位。因此，在電阻改變材料130中形成如圖1A及圖1B所示細絲60，因此將減少電阻改變材料130的電阻。另一方面，當將重設電壓差施加於金屬層140或150及電極120，且反應層110的電壓小於電極120的電壓時，藉由反應層110吸收的離子(例如氧離子)將擴散回到電阻改變材料130以與空位重新結合。因
此，細絲60破裂，且將增加電阻改變材料130的電阻。
在此實施例中，金屬層150或金屬層140可作為位元線，且電極120可作為頁面線(page line)。可將各自包括金屬層140、反應層110以及金屬層150的三明治結構沿著平行於電極120的延伸方向的方向堆疊。介於上述結構的反應層110與電極120之間的電阻改變材料的部分分別形成多個記憶體單元，此些記憶體單元以電阻形式儲存資料。此外，絕緣層160可配置於兩個相鄰的三明治結構之間並隔離兩個相鄰的三明治結構。
在根據此實施例的電阻性記憶體結構100中，由於電極120及反應層110沿著不同方向延伸，所以電極120横越反應層110的電阻改變材料130的部分的面積小。因此，可在電阻改變材料130中形成單一細絲60，因此電阻改變材料130的電阻的減少程度是可預測的，且將改善電阻改變材料130切換於低電阻狀態及高電阻狀態的可重複性。因此，將改善電阻性記憶體結構100的可靠性及穩定性。再者，由於反應層110延伸以形成平面，藉由反應層110可足夠地吸收電阻改變材料130中離子(例如氧離子)，而使得離子不會在電阻改變材料130中快速飽和。因此，將改善形成單一細絲60的可預測性、可重複性及穩定性。
在此實施例中，電極120是沿著第三方向D3延伸的導線。再者，在此實施例中，電極120的寬度(例如沿著方向D2的寬度)小於反應層110的寬度(例如沿著方向D2的寬度)，且小於電阻改變材料130的寬度(例如沿著方向D2的寬度)。在此實
施例中，反應層110的厚度小於各個金屬層140的厚度，且小於各個金屬層150的厚度。舉例而言，電極120的寬度落在20奈米至200奈米的範圍內，且反應層110的厚度落在1奈米至30奈米的範圍內。因此，電極120横越反應層110的電阻改變材料130的部分的面積足夠小，因此可確保單一細絲60的形成。
除此之外，可將電極120、金屬層140、或金屬層150耦接於電流限制器以限制流經電阻改變材料130的電流，或者可將電極120、金屬層140、或金屬層150耦接於電晶體。再者，在此實施例中，將電極120包覆於電阻改變材料130中。在此實施例中，將實現一側切換(one side switching)的電阻改變材料130。
圖2C為根據另一示範實施例的部分的電阻性記憶體結構的立體示意圖，而圖2D為圖2C中的電阻性記憶體結構的沿著線II-II的剖面示意圖。請參照圖2C及圖2D，此實施例中的電阻性記憶體結構100f相似於圖2A及圖2D中的電阻性記憶體結構100，而上述電阻性記憶體結構之間的差異如下。在此實施例中，電阻性記憶體結構100f具有多個電極120，且亦將反應層110及金屬層140及金屬層150所形成的三明治結構橫向排列。反應層110及金屬層140及150的側壁亦可被氧化，以形成所需的阻障。舉例而言，亦將三明治結構沿著第一方向D1及第二方向D2中的至少一者排列。再者，可將電極120横向排列。舉例而言，可將電極120沿著第一方向D1及第二方向D2中的至少一者排列。在此實施例中，將三明治結構及電極120交錯且橫向排列。除此之
外，可於電阻改變材料130與不接觸電阻改變材料130的相鄰三明治結構之間配置絕緣結構170，且絕緣結構170可將電阻改變材料130與不接觸電阻改變材料130的相鄰三明治結構隔離。
圖3為根據另一示範實施例的部分的電阻性記憶體結構的立體示意圖。請參照圖3，根據此實施例的電阻性記憶體結構100a相似於圖2C中的電阻性記憶體結構100f，而上述電阻性記憶體結構之間的差異如下。在電阻性記憶體結構100f中，在一個反應層110旁邊配置一個電阻改變材料130，且此電阻改變材料130與反應層110連接。然而，在根據此實施例的電阻性記憶體結構100a中，各個反應層110配置於兩個相鄰的電阻改變材料130之間，且連接此兩個相鄰的電阻改變材料130。在此實施例中，各個電極120被包覆於電阻改變材料130的一者中。舉例而言，圖3中的各個電阻改變材料130包覆電極120的五側。在此實施例中，使用兩側切換(both side switching)的電阻改變材料130，且將改善空間利用率。也就是說，將可減少電阻性記憶體結構100a的體積，或者增加RRAM的密度。
圖4A為根據又一示範實施例的部分的電阻性記憶體結構的立體示意圖，而圖4B為圖4A中的電阻性記憶體結構的沿著線III-III的剖面示意圖。請參照圖4A及圖4B，根據此實施例的電阻性記憶體結構100b相似於圖3所示的電阻性記憶體結構100a，而上述電阻性記憶體結構之間的差異如下。在根據此實施例的電阻性記憶體結構100b中，各個電阻改變材料130配置於一
對反應層110之間配置，且各個電阻改變材料130與一對反應層110接觸。再者，在此實施例中，各個電極120被包覆於電阻改變材料130的一者中。此外，在此實施例中，於兩個相鄰的三明治結構之間配置絕緣結構170。在此實施例中，將實現一側切換的電阻改變材料130，且亦可改善空間利用率。
圖5為根據另一示範實施例的部分的電阻性記憶體結構的立體示意圖。請參照圖5，此實施例中的電阻性記憶體結構100c相似於圖4B中的電阻性記憶體結構100b，而上述電阻性記憶體結構之間的主要差異如下。在此實施例中的電阻性記憶體結構100c中，於相鄰的絕緣結構170與相鄰的三明治結構之間配置封裝結構180以改善絕緣結構170的絕緣性質。絕緣結構170的材料例如是氧化物，而封裝結構180的材料例如是氮化物。
圖6A、圖6B及圖5為表示根據一示範實施例的電阻性記憶體結構的製造方法的步驟的剖面示意圖。請參照圖6A、圖6B及圖5，可將此實施例中的電阻性記憶體結構的製造方法應用於上述電阻性記憶體結構100、100f、100a、100b以及100c，在此採用電阻性記憶體結構100c為本文的實例以表示其製造方法。根據此實施例的製造方法包括以下步驟。首先，如圖6A所示，提供基板90。基板90例如是矽基板或具有其他適合材料的基板。接著，於基板90上依序形成金屬層140c、反應層110c以及金屬層150c，以形成三明治結構。接著，可在基板90上交錯形成三明治結構及絕緣層160c，其中在圖6中示範性繪示兩個三明治結構及一個絕
緣層160c。可藉由化學氣相沈積法(CVD)或物理氣相沈積法(PVD)來形成上述膜層。接下來，請參照圖6B，將部分的上述膜層蝕刻，而上述膜層所剩留的部分形成如圖5所示的金屬層140、反應層110、金屬層150以及絕緣層160。反應層110及金屬層140及150的側壁可被氧化，以形成所需的阻障。此後，請參照圖5，可在金屬層140、反應層110以及金屬層150的堆疊旁邊形成電阻改變材料130及電極120。可藉由CVD或PVD及微影法來形成電阻改變材料130及電極120。再者，請參照圖5，於電阻改變材料130與不接觸電阻改變材料130的相鄰三明治結構之間形成絕緣結構170及封裝結構180。
在此實施例中，製造方法形成電極120跨越電阻改變材料130的小面積，這是藉由形成電極120及沿著不同方向延伸的反應層110來達成，因此可在不形成電極的尖結構(tip structure)的情況下實現介於兩個電極之間的小面積結構。將所需的界面阻障納入亦是簡單的。因此，將改善此實施中的製造方法的穩定性、可靠性及良率。再者，亦可藉由修改圖6A中的金屬層140c、反應層110c以及金屬層150c的蝕刻製程以及藉由修改電阻改變材料130及電極120的光微影製程來進行用於圖2A至圖2B、圖2C至圖2D、圖3及圖4A至圖4B的實施例的製造方法。
圖7A至圖7C為表示根據另一示範實施例的電阻性記憶體結構的製造方法的步驟的剖面示意圖，而圖8為圖7A中的電極及三明治結構的立體圖。請參照圖7A至圖7C及圖8，電阻性記
憶體結構100d及其製造方法相似於圖5、圖6A以及圖6B中的電阻性記憶體結構100c及其製造方法，而上述電阻性記憶體結構及製造方法的主要差異如下。此實施例中的電阻性記憶體結構100d的製造方法包括以下步驟。首先，請參照圖7A及圖8，於電極190上依序形成金屬層140、反應層110以及金屬層150。反應層110及金屬層140及150的側壁可被氧化，以形成所需的阻障。電極190例如是底電極。接著，請參照圖7B，在電極190及包括金屬層140、反應層110以及金屬層150的三明治結構上形成電阻改變材料130d，且電阻改變材料130d包覆此三明治結構。在此實施例中，電阻改變材料130d接觸反應層110的側壁。再者，電阻改變材料130可環繞於金屬層140的側壁、反應層110的側壁以及金屬層150的側壁。之後，請參照圖7C，在電阻改變材料130d上形成電極120d。在此實施例中，電極120d是覆蓋電阻改變材料130d的導電層。可使用電阻性記憶體結構100d作為嵌入式記憶體，可用加入的幾個製程步驟形成此嵌入式記憶體。
圖9為根據另一示範實施例的電阻性記憶體結構的剖面示意圖，而圖10A、圖10B及圖9為表示圖9中的電阻性記憶體結構的製造方法的步驟的剖面示意圖。請參照圖9，首先，此實施例中的電阻性記憶體結構100e相似於圖5中的電阻性記憶體結構100c，而上述電阻性記憶體結構的主要差異如下。在電阻性記憶體結構100e中，於各個三明治結構與電極120之間及電阻改變材料130e與電極120之間配置有中間電極220。再者，在此實施例
中，於電極120與中間電極220之間及電阻改變材料130e與電極120之間配置有切換層210。中間電極220例如是金屬電極。在此實施例中，中間電極220的材料可為氮化鈦(TiN)、鈦(Ti)、鉭(Ta)、鎢(W)或其任意組合。切換層210例如是肖特基阻障層(Schottky barrier layer)、穿隧阻障層(tunnelling barrier layer)及離子移動層(ion motion layer)中的一者或其任意組合。切換層210的材料可為氧化物、硫屬化合物(chalcogenide)及半導體的單一膜層或多個膜層的任意組合物。可將切換層210切換至導電狀態或切換至非導電狀態。當將切換層210切換至導電狀態，將在中間電極220與電極120之間形成傳導通道。當將切換層220切換至非導電狀態時，中間電極220將與電極120絕緣。再者，可將摻雜半導體中的季納效應(Zener effect)使用於切換層210的切換。在此實施例中，切換層210的材料例如是TaOx、TiOy以及TaOz的複合層，其中TiOy是配置於TaOx層與TaOz層之間，x>0，y>0，且z>0。
此實施例中的切換層210促進電極120與反應層110之間的電阻改變材料130e的狀態的各別控制。再者，在此實施例中，將改善RRAM的密度，亦將減少電阻性記憶體結構的漏洩功率(leakage power)。
請參照圖10A、圖10B以及圖9，在此實施例中，電阻性記憶體結構100e的製造方法相似於圖6A、圖6B以及圖5中所示的電阻性記憶體結構的製造方法。在此實施例中的製造方法中，
於基板90中形成金屬層140c及金屬層150c、反應層110c以及絕緣層160c，如圖6A所示。此實施例中的製造方法與圖6A、圖6B以及圖5中所示的電阻性記憶體結構的製造方法的主要差異如下。請參照圖10A，接著將部分的金屬層140c及金屬層150c、反應層110c以及絕緣層160c蝕刻，而剩留部分形成金屬層140及金屬層150、反應層110以及絕緣層160e，其中絕緣層160e相對於三明治結構橫向突出。之後，請參照圖10B，在三明治結構的側壁上形成電阻改變材料130e，其中電阻改變材料130e覆蓋絕緣層160e的横向突出部分。接下來，於三明治結構的側壁上分別形成多個中間電極220，其中電阻改變材料130e將中間電極220與三明治結構連接，而絕緣層160e的横向突出部分將垂直排列的兩個相鄰的中間電極220分隔。此後，於中間電極220的側壁及絕緣層160e的橫向突出部分上形成切換層210。接著，在切換層210旁邊形成電極120。接著，請參照圖9，於三明治結構的側壁及絕緣層160e上形成封裝結構180，並接著在封裝結構180旁邊形成絕緣結構170。
綜上所述，於根據本揭露的實施例的電阻性記憶體結構中，由於電極及反應層沿著不同方向延伸，所以在電極横越反應層的電阻改變材料的部分具有小的面積。因此，電阻改變材料的電阻的減少是可預測的，且將改善電阻改變材料切換於低電狀態與高電阻狀態之間的可重複性。因此，將改善電阻性記憶體結構的可靠性及穩定性。再者，由反應層延伸以形成平面，反應層可
足夠地吸收電阻改變材料中的離子，而使得離子不會在電阻改變材料中快速飽和。因此，將改善形成電阻改變材料中的細絲的形成之可預測性、可重複性以及穩定性。除此之外，在本揭露的實施例中，電阻性記憶體結構的製造方法形成電極跨越電阻改變材料的小面積，這是藉由形成電極及沿著不同方向延伸的反應層來達成，因此可在不形成電極的尖結構的情況下實現介於兩個電極之間的小面積結構。因此，將改善的電阻性記憶體的製造方法的穩定性、可靠性以及良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
60‧‧‧細絲
90‧‧‧基板
100‧‧‧電阻性記憶體結構
110‧‧‧反應層
120‧‧‧電極
130‧‧‧電阻改變材料
140、150‧‧‧金屬層
160‧‧‧絕緣層
D1、D2、D3‧‧‧方向
Claims (19)
- 一種電阻性記憶體結構，包括：至少一反應層，沿著一第一方向及一第二方向延伸；至少一電極，至少沿著一第三方向延伸，其中該第一方向、該第二方向以及該第三方向彼此不同，且該電極是沿著該第三方向延伸的一導線；以及至少一電阻改變材料，於該反應層與該電極之間配置至少部分的該電阻改變材料，其中當離子從該電阻改變材料擴散至該反應層或從該反應層擴散至該電阻改變材料時，該電阻改變材料的電阻會改變。
- 如申請專利範圍第1項所述的電阻性記憶體結構，其中該反應層是反應金屬層。
- 如申請專利範圍第2項所述的電阻性記憶體結構，其中該反應金屬層的材料包括鈦、鉭或其組合。
- 如申請專利範圍第1項所述的電阻性記憶體結構，其中至少一反應層被包含於多個金屬層之間。
- 如申請專利範圍第4項所述的電阻性記憶體結構，其中該些金屬層的側壁已被氧化。
- 如申請專利範圍第4項所述的電阻性記憶體結構，其中該些金屬層的材料包括氮化鈦、氮化鉭、鈦、鎢、鋁、鉭或其組合。
- 如申請專利範圍第1項所述的電阻性記憶體結構，其中該電阻改變材料為氧化物。
- 如申請專利範圍第7項所述的電阻性記憶體結構，其中該電阻改變材料包括二氧化鉿、二氧化矽、二氧化鈦、氧化鉭或三氧化二鋁。
- 如申請專利範圍第7項所述的電阻性記憶體結構，其中該反應層是氧離子收集器。
- 如申請專利範圍第1項所述的電阻性記憶體結構，其中該電極被該電阻改變材料包覆。
- 如申請專利範圍第1項所述的電阻性記憶體結構，其中該電極的材料包括氮化鈦、鎢、鈦或其組合。
- 如申請專利範圍第1項所述的電阻性記憶體結構，其中該至少一反應層為多個反應層，該至少一電極為多個電極，該至少一電阻改變材料為多個電阻改變材料，每一該反應層配置於兩個相鄰的該些電阻改變材料之間且連接兩個相鄰的該些電阻改變材料。
- 如申請專利範圍第12項所述的電阻性記憶體結構，其中各個該電極被包覆於該些電阻改變材料之一中。
- 如申請專利範圍第1項所述的電阻性記憶體結構，其中該至少一反應層為多對的反應層，該至少一電極為多個電極，該至少一電阻改變材料為多個電阻改變材料，各個該電阻改變材料配置於一對的該反應層之間且接觸該對的該反應層。
- 如申請專利範圍第14項所述的電阻性記憶體結構，其中各個該電極被包覆於該些電阻改變材料之一中。
- 如申請專利範圍第14項所述的電阻性記憶體結構，更包括：一中間電極，配置於各個該反應層與該電極之間；以及一切換層，配置於該中間電極與該電極之間。
- 如申請專利範圍第1項所述的電阻性記憶體結構，其中該第一方向、該第二方向以及該第三方向彼此實質上垂直。
- 如申請專利範圍第1項所述的電阻性記憶體結構，其中該導線的寬度小於該反應層的寬度，且該導線的寬度小於該電阻改變材料的寬度。
- 一種電阻性記憶體結構，包括：至少一反應層，沿著一第一方向及一第二方向延伸；至少一電極，至少沿著一第三方向延伸，其中該第一方向、該第二方向以及該第三方向彼此不同；以及至少一電阻改變材料，於該反應層與該電極之間配置至少部分的該電阻改變材料，其中當離子從該電阻改變材料擴散至該反應層或從該反應層擴散至該電阻改變材料時，該電阻改變材料的電阻會改變，該電阻改變材料環繞該反應層的側壁，且該電極覆蓋該電阻改變材料。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/952,678 US9178143B2 (en) | 2013-07-29 | 2013-07-29 | Resistive memory structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201505220A TW201505220A (zh) | 2015-02-01 |
| TWI577061B true TWI577061B (zh) | 2017-04-01 |
Family
ID=52389713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102137784A TWI577061B (zh) | 2013-07-29 | 2013-10-18 | 電阻性記憶體結構 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9178143B2 (zh) |
| TW (1) | TWI577061B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9246085B1 (en) * | 2014-07-23 | 2016-01-26 | Intermolecular, Inc. | Shaping ReRAM conductive filaments by controlling grain-boundary density |
| US9246091B1 (en) * | 2014-07-23 | 2016-01-26 | Intermolecular, Inc. | ReRAM cells with diffusion-resistant metal silicon oxide layers |
| KR20160031903A (ko) * | 2014-09-15 | 2016-03-23 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US9859338B2 (en) * | 2016-03-21 | 2018-01-02 | Winbond Electronics Corp. | Three-dimensional resistive memory |
| US9773975B1 (en) * | 2016-03-22 | 2017-09-26 | Winbond Electronics Corp. | Resistive random access memory |
| US10468458B2 (en) | 2016-05-10 | 2019-11-05 | Winbond Electronics Corp. | Resistive random access memory having selector and current limiter structures |
| TWI650887B (zh) * | 2016-05-23 | 2019-02-11 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體 |
| WO2019066851A1 (en) * | 2017-09-28 | 2019-04-04 | Intel Corporation | RESISTIVE LIVE MEMORY DEVICE AND METHODS OF MANUFACTURE |
| WO2019066829A1 (en) * | 2017-09-28 | 2019-04-04 | Intel Corporation | DIRECT SELF-ASSEMBLY PROCESS FOR FORMING SELECTION OR MEMORY LAYERS ON VERTICAL RRAM MEMORY TO MINIMIZE LEAKAGE CURRENT |
| CN112054117A (zh) * | 2019-06-05 | 2020-12-08 | 联华电子股份有限公司 | 存储器元件的结构及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110007544A1 (en) * | 2009-07-13 | 2011-01-13 | Seagate Technology Llc | Non-Volatile Memory with Active Ionic Interface Region |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873538B2 (en) * | 2001-12-20 | 2005-03-29 | Micron Technology, Inc. | Programmable conductor random access memory and a method for writing thereto |
| US7064056B2 (en) | 2003-06-13 | 2006-06-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Barrier layer stack to prevent Ti diffusion |
| KR100607785B1 (ko) | 2004-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 스플릿 게이트 플래시 이이피롬의 제조방법 |
| US7289350B2 (en) * | 2005-04-05 | 2007-10-30 | Infineon Technologies Ag | Electronic device with a memory cell |
| US8164176B2 (en) | 2006-10-20 | 2012-04-24 | Infineon Technologies Ag | Semiconductor module arrangement |
| US7527985B2 (en) | 2006-10-24 | 2009-05-05 | Macronix International Co., Ltd. | Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas |
| US7656697B2 (en) * | 2007-03-29 | 2010-02-02 | Qimonda Ag | Integrated circuit having a resistively switching memory and method |
| TWI393216B (zh) | 2007-11-01 | 2013-04-11 | Ind Tech Res Inst | 電阻式記憶體以及其製造方法 |
| US8154005B2 (en) * | 2008-06-13 | 2012-04-10 | Sandisk 3D Llc | Non-volatile memory arrays comprising rail stacks with a shared diode component portion for diodes of electrically isolated pillars |
| KR100996172B1 (ko) | 2008-07-24 | 2010-11-24 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
| JP5100554B2 (ja) * | 2008-07-30 | 2012-12-19 | 株式会社東芝 | 半導体記憶装置 |
| JP5268481B2 (ja) * | 2008-07-31 | 2013-08-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2010044827A (ja) * | 2008-08-13 | 2010-02-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR20100075015A (ko) | 2008-12-24 | 2010-07-02 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| US8501574B2 (en) * | 2009-10-07 | 2013-08-06 | Macronix International Co., Ltd. | Resistive memory device and manufacturing method thereof and operating method thereof |
| US8198620B2 (en) | 2009-12-14 | 2012-06-12 | Industrial Technology Research Institute | Resistance switching memory |
| JP2011243960A (ja) | 2010-04-21 | 2011-12-01 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8804398B2 (en) * | 2010-08-20 | 2014-08-12 | Shine C. Chung | Reversible resistive memory using diodes formed in CMOS processes as program selectors |
| JP5214693B2 (ja) * | 2010-09-21 | 2013-06-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US8934292B2 (en) * | 2011-03-18 | 2015-01-13 | Sandisk 3D Llc | Balanced method for programming multi-layer cell memories |
| FR2973554B1 (fr) * | 2011-04-04 | 2013-04-12 | Commissariat Energie Atomique | "dispositif electronique de type selecteur" |
-
2013
- 2013-07-29 US US13/952,678 patent/US9178143B2/en active Active
- 2013-10-18 TW TW102137784A patent/TWI577061B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110007544A1 (en) * | 2009-07-13 | 2011-01-13 | Seagate Technology Llc | Non-Volatile Memory with Active Ionic Interface Region |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150028281A1 (en) | 2015-01-29 |
| TW201505220A (zh) | 2015-02-01 |
| US9178143B2 (en) | 2015-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI577061B (zh) | 電阻性記憶體結構 | |
| JP5025696B2 (ja) | 抵抗変化メモリ | |
| TWI450390B (zh) | 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統 | |
| JP5873981B2 (ja) | 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 | |
| JP5597320B2 (ja) | 不揮発性記憶装置の製造方法 | |
| US9312479B2 (en) | Variable resistance memory device | |
| US10153431B2 (en) | Resistive memory having confined filament formation | |
| JP2011040483A (ja) | 抵抗変化メモリ | |
| WO2013001742A1 (ja) | 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法 | |
| TW201411814A (zh) | 電阻式記憶胞、電阻式記憶陣列及其形成方法 | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| KR102088079B1 (ko) | 메모리 셀 및 메모리 셀을 형성하는 방법 | |
| JP2013125903A (ja) | 抵抗変化素子 | |
| US11211555B2 (en) | Memory device and a method for forming the memory device | |
| US9947722B2 (en) | Semiconductor memory device | |
| WO2014076869A1 (ja) | 不揮発性記憶素子及びその製造方法 | |
| TWI431825B (zh) | 交叉點型電阻式記憶體陣列以及其製造方法 | |
| US11217747B2 (en) | Memory devices and methods of forming memory devices | |
| CN110660908B (zh) | 存储器装置及其制造方法 | |
| JP2013175524A (ja) | 半導体装置及びその製造方法 | |
| KR102599623B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
| KR102246246B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
| JP2023065304A (ja) | 半導体装置及びその製造方法 | |
| KR20230115037A (ko) | 반도체 메모리 장치 | |
| KR20210052413A (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |