CN112054117A - 存储器元件的结构及其制造方法 - Google Patents
存储器元件的结构及其制造方法 Download PDFInfo
- Publication number
- CN112054117A CN112054117A CN201910484945.8A CN201910484945A CN112054117A CN 112054117 A CN112054117 A CN 112054117A CN 201910484945 A CN201910484945 A CN 201910484945A CN 112054117 A CN112054117 A CN 112054117A
- Authority
- CN
- China
- Prior art keywords
- layer
- variable resistance
- memory element
- substrate
- noble metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 300
- 229910052760 oxygen Inorganic materials 0.000 claims description 22
- 239000001301 oxygen Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 8
- 229910003070 TaOx Inorganic materials 0.000 claims description 7
- 229910005855 NiOx Inorganic materials 0.000 claims description 5
- 229910003087 TiOx Inorganic materials 0.000 claims description 5
- 229910007667 ZnOx Inorganic materials 0.000 claims description 5
- 229910003134 ZrOx Inorganic materials 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 5
- 229920006395 saturated elastomer Polymers 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009303 advanced oxidation process reaction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种存储器元件的结构及其制造方法。存储器元件的结构包括基板，所述基板中具有下电极层。缓冲层设置在所述基板上与所述下电极层接触。可变电阻层全部围绕所述缓冲层的侧壁，由所述基板垂直向上延伸。掩模层设置在所述缓冲层与所述可变电阻层上。贵金属层在所述基板上方，全部覆盖所述可变电阻层及所述掩模层。上电极层设置在所述贵金属层上。
Description
技术领域
本发明涉及一种半导体制造技术，且特别是关于电可变电阻式的存储器元件的结构及其制造方法。
背景技术
非挥发性存储器在数字化的电子产品中，几乎是必要的配备。数字化的电子产品例如是计算机，移动电话、相机、录像机等等在日常生活中也是不可缺少的产品。因此，非挥发性存储器是普遍被需求。
非挥发性存储器的存储单元的结构的可以有多种不同的设计，其中会因存储的方式不同而有对应的结构。为节省元件面积的使用，垂直式的存储单元(memory cell)已被提出，例如是可变电阻式存储器元件(Resistive Memory Device)，其利用存储材料的电阻变化特性，依照施加电压的控制，可以有两个稳定状态的电阻值，如此可以用来存储一个位(bit)的数据。
然而随着存储单元的不同结构，制造流程也随着不同，其中如果有不适当的结构设计，其可能会导致制造不易控制，甚至可能易造成元件失败。
如何设计非挥发性存储器的存储单元的结构，也是存储器的研发所要考虑的问题。
发明内容
本发明提出存储器元件的结构及其制造方法。存储器元件是可变电阻式存储器元件，其中存储材料层是在垂直方向延伸。
根据一实施例，本发明提供一种存储器元件的结构，其包括基板。所述基板中具有下电极层。缓冲层设置在所述基板上与所述下电极层接触。可变电阻层围绕所述缓冲层的全部侧壁，由所述基板垂直向上延伸。掩模层设置在所述缓冲层与所述可变电阻层上。贵金属层在所述基板上方，全部覆盖所述可变电阻层及所述掩模层。上电极层设置在所述贵金属层上。
根据一实施例，在所述存储器元件的结构中，所述可变电阻层包含过渡金属氧化物层。
根据一实施例，在所述存储器元件的结构中，所述缓冲层是氧捕捉层。
根据一实施例，在所述存储器元件的结构中，所述缓冲层包含Hf、HfOx、Ta、TaOx、NiOx、TiOx、ZrOx或ZnOx。
根据一实施例，在所述存储器元件的结构中，所述过渡金属氧化物层的含氧量是在饱和状态。
根据一实施例，在所述存储器元件的结构中，所述可变电阻层的尺寸是由所述可变电阻层的水平厚度以及所述缓冲层的厚度来决定。
根据一实施例，在所述存储器元件的结构中，所述贵金属层减少氧扩散进入或离开所述可变电阻层。
根据一实施例，在所述存储器元件的结构中，所述上电极层比所述贵金属层厚，所述贵金属层的厚度是在30～50埃的范围内。
根据一实施例，在所述存储器元件的结构中，所述基板包括基层，有内联线结构在其中。内层介电层在所述基层上，具有开口。通孔结构填入所述开口的下部分。所述下电极层填入所述开口的上部分。
根据一实施例，在所述存储器元件的结构中，所述基板包括基层，有内联线结构在其中。内层介电层在所述基层上，具有开口。通孔结构填入所述开口的下部分。所述下电极层在所述内层介电层上，且在所述通孔结构上方。所述贵金属层及所述下电极层之间是至少由所述可变电阻层隔离。
根据一实施例，本发明提供制造存储器元件的方法，其特征在于，包括提供基板，所述基板中具有下电极层。缓冲层及在所述缓冲层上的掩模层形成在所述基板上与所述下电极层接触。对所述缓冲层的侧壁进行形成强化氧化工艺，以形成可变电阻层，围绕所述缓冲层的全部所述侧壁，由所述基板垂直向上延伸。形成贵金属层及在所述贵金属层上的上电极层，在所述基板上方，全部覆盖所述可变电阻层及所述掩模层。
根据一实施例，在所述制造存储器元件的方法中，所述可变电阻层包含过渡金属氧化物层。
根据一实施例，在所述制造存储器元件的方法中，所述缓冲层是氧捕捉层。
根据一实施例，在所述制造存储器元件的方法中，所述缓冲层包含Hf、HfOx、Ta、TaOx、NiOx、TiOx、ZrOx或ZnOx。
根据一实施例，在所述制造存储器元件的方法中，所述过渡金属氧化物层的含氧量是在饱和状态。
根据一实施例，在所述制造存储器元件的方法中，所述可变电阻层的尺寸是由所述可变电阻层的水平厚度以及所述缓冲层的厚度来决定。
根据一实施例，在所述制造存储器元件的方法中，所述贵金属层氧扩散进入或离开所述可变电阻层。
根据一实施例，在所述制造存储器元件的方法中，所述上电极层比所述贵金属层厚，所述贵金属层的厚度是在30～50埃的范围内。
根据一实施例，在所述制造存储器元件的方法中，提供所述基板的所述步骤包括提供基层，所述基层有内联线结构在其中。内层介电层形成在所述基层上，所述内层介电层具有开口。形成通孔结构填入所述开口的下部分。形成所述下电极层填入所述开口的上部分。
根据一实施例，在所述制造存储器元件的方法中，提供所述基板的所述步骤包括提供基层，所述有内联线结构在其中。内层介电层形成在所述基层上，所述内层介电层具有开口。形成通孔结构填入所述开口的下部分。形成所述下电极层在所述内层介电层上，且在所述通孔结构上方。所述贵金属层及所述下电极层之间是至少由所述可变电阻层隔离。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1是本发明一实施例，可变电阻式的存储机制示意图；
图2是本发明一实施例，可变电阻式的存储器元件的结构示意图；
图3是本发明一实施例，可变电阻式的存储器元件的缓冲层与可变电阻层的上视结构示意图；
图4A～图4G是本发明一实施例，可变电阻式的存储器元件的制造流程剖面结构示意图；
图5是本发明一实施例，可变电阻式的存储器元件的结构示意图；及
图6是本发明一实施例，可变电阻式的存储器元件的结构示意图。
附图标号说明
50:下电极层
52:缓冲层
54:渡金属氧化物层
56:上电极层
60:硅基板
70:内层介电层
72:内联线结构
74、74a、74b:内层介电层
76:通孔结构
78:下电极层
80:基板
82:缓冲层
84:可变电阻层
86:掩模层
88:贵金属层
90:上电极层
92:上电极叠层
94:内联线结构
具体实施方式
本发明是关于存储器元件的结构及其制造方法。存储器元件的结构是可变电阻式的存储单元，其中下电极层可以准确被定位，且可变电阻层是在垂直方向延伸的设计。
以下举多个实施例来说明本发明，但是本发明不限于所举的多个实施例。另外，多个实施例之间也允许适当结合。
可变电阻式存储单元的记忆单元的结构是垂直式。图1是本发明一实施例，可变电阻式的存储机制示意图。参阅图1，以过渡金属氧化物(transition metal oxide,TMO)当作存储机制的结构为例，在下电极层50与上电极层56之间会有过渡金属氧化物层54，例如是Ta2O5。另外，缓冲层52例如是TaOx，当作氧捕捉层(oxygen trap layer)。缓冲层52与过渡金属氧化物层54的材料在后面会较详细描述。配合下电极层50与上电极层56所产生的偏压(bias)，可以控制缓冲层52的氧离子进入或是离开过渡金属氧化物层54，而造成其电阻值的变化。由于，过渡金属氧化物层54有两个稳定电阻值的状态，因此可以用来存储一个位(bit)的数据。
图2是本发明一实施例，可变电阻式的存储器元件的结构示意图。参阅图2，在一实施例，存储器元件的结构包括基板80。在基板80中具有下电极层79。于此，基板80例如以硅基板60为结构基础，在硅基板60上利用半导体制造工艺(process)，通过内层介电层(inter-layer dielectric layer)70至少已制造完成内联线结构72。包含硅基板60、内层介电层70以及内联线结构72等的整体可以统称为基层。本发明不限于基层的特定结构。硅基板60上例如也形成有晶体管与内联线结构72连接等的其它元件结构。
在基层上，因应制造可变电阻式存储器元件的存储单元，另一层的内层介电层74再形成于基层上，例如内层介电层74形成于内层介电层70上。内层介电层74例如是由多层内层介电层74a、74b所构成，其例如可以是氧化物或是氮化物的组合，但是本发明不限于所举实施例。内层介电层74根据整体的实际电路结构，其内可以含有其它结构，而本发明不限定其它的元件结构。针对存储单元的部分，内层介电层74中对应内联线结构72也形成有开口。在一实施例，通孔结构76仅是填入开口的下部，而开口的下部另外形成下电极层78。下电极层78、通孔结构76及内联线结构72例如是电连接。
在一实施例，通孔结构76也可以填入开口中，如此，下电极层78可以形成在内层介电层74上，且在通孔结构76上。本发明不限定于下电极层78与内联线结构72之间的特定电连接方式。
完成下电极层78的制造后，缓冲层82设置在述基板80的内层介电层74上，与下电极层78接触。在一实施例，缓冲层82例如是氧捕捉层，其材料例如是是含过渡金属或是其氧化物的材料，更例如是Hf、HfOx、Ta、TaOx、NiOx、TiOx、ZrOx或ZnOx。在操作时，缓冲层82可以提供氧离子进入后续形成的可变电阻层84中，或是由可变电阻层84中捕捉氧离子，如此可以改变可变电阻层84的电阻値，而达到存储的作用。
可变电阻层84是围绕所述缓冲层82的全部侧壁，由基板80垂直向上延伸。图3是本发明一实施例，可变电阻式的存储器元件的缓冲层与可变电阻层的上视结构示意图。
先同时参阅图2与图3，缓冲层82的几何形状例如是圆形或是四边形，但是本发明的缓冲层82的几何形状不限于所举实施例。根据缓冲层82的几何形状，可变电阻层84围绕所述缓冲层82的全部侧壁。
如后面会描述，可变电阻层84以过渡金属氧化物为例，其材料可以用缓冲层82的材料为基础，经过高级氧化工艺(advance oxidation process)对可变电阻层84的侧壁进行氧化，其氧化程度是在使含氧量趋近饱和的程度。
再继续参阅图2，掩模层86是设置在缓冲层82与可变电阻层84上。贵金属层88设置在基板80上方，全部覆盖可变电阻层84及掩模层86。贵金属层88例如包括Pt,Ir,Au,Pd,Ru,Os或Re，当作阻障层，可以减少氧扩散进入或离开可变电阻层84，而影响所存储的状态。
其后，上电极层90设置在贵金属层88上。就整体而言，上电极层90与贵金属层88构成上电极结构94。另外，另一层的内联线结构94也设置在上电极叠层92上，以使存储单元对外连接。
从制造的流程来看，图4A～图4G是本发明一实施例，可变电阻式的存储器元件的制造流程剖面结构示意图。
参阅图4A，基板80内已完成通孔结构76也可以填入开口的下部分。其它的结构如图2的描述，不在重述。参阅图4B，下电极层78填入开口的上部分。在一实施例，例如先形成初始(preliminary)金属层覆盖内层介电层74，且填入开口的上部分。再利用研磨工艺移除初始金属层的上面部分，而留下的金属层即是下电极层78，填入开口的下部分。如此的方式，下电极层78与通孔结构76可以准确对准。
另一种方式的实施例，通孔结构76也可以全部填入开口中。如此，下电极层78可以形成在内层介电层74上，且与通孔结构76接触连接。本发明不限定于下电极层78与内联线结构72之间的特定电连接方式。
参阅图4C，初始的缓冲层82与掩模层86叠置在内层介电层74上，也就是形成在基板80上。参阅图4D，初始的缓冲层82与掩模层86被定义而形成缓冲层82与掩模层86所需要的尺寸，其形状例如图3所示的实施例。
参阅图4D，以缓冲层82的材料为基础以及缓冲层82的顶部由掩模层86保护，使用高级氧化工艺对缓冲层82的侧壁进一步氧化，使氧化程度实质上是使含氧量在饱和程度。氧化后得到可变电阻层84，其例如是过渡金属氧化物(TMO)层。
参阅图4E，上电极叠层92会形成在基板80上，覆盖可变电阻层84与掩模层86。由于可变电阻层84的含氧量的变化会改变其电阻値，而造成所存储的数据的错误，上电极叠层92包含一般的上电极层90，还会包含贵金层88。贵金属层88的作用可以减少氧扩散进入或离开可变电阻层84。贵金属层的厚度例如是在30～50埃的范围内。也就是说，上电极层90会比所述贵金属层厚。贵金属层88的材料例如是Pt,Ir,Au,Pd,Ru,Os或Re。上电极层90与下电极层78的材料不需要特别限定。在一实施例，上电极层90与下电极层78的金属成分可以与缓冲层82所含的金属相同。在一实施例，缓冲层82例如是TaOx，则上电极层90与下电极层78例如可以采用TaN。
参阅图4G，上电极叠层92再被进一步定义而形成上电极叠层92的实际尺寸。其后，后续的内联线结构94可以形成在上电极叠层92上，依照实际需要的结构进行制造，本发明的内联线结构94不限定于特定结构，且制造流程可以依照一般的方式，不再继续详细描述。
由于可变电阻层84的质量会定存储的效能。可变电阻层84的体积较大是助于电阻值的状态的分离。本发明的可变电阻层84的尺寸可以有多种调整方式。
图5是本发明一实施例，可变电阻式的存储器元件的结构示意图。参阅图5，比较于图4E、图4F，通过增加缓冲层82的厚度，可变电阻层84的高度会增加，如此体积可以对应加大。
图6是本发明一实施例，可变电阻式的存储器元件的结构示意图。参与图6，比较于图4E、图4F，可变电阻层84可以增加在水平方向的厚度。又如图3所示，可变电阻层84是环状的结构。通过增加环的厚度，可变电阻层84的体积也可以加大。
因此，根据图5与图6的方式，环状的可变电阻层84的体积可通过厚度与/或高度的改变来调整。存储器元件所使用的元件面积不会改变，可以维持预定的元件密度。
本发明针对可变电阻式存储器元件的制造提出使用缓冲层82以及在缓冲层82的侧壁形成可变电阻层84。另外在一实施例，下电极层79可以也形成在开口中与通孔结构准确连接。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (20)
1.一种存储器元件的结构，其特征在于，包括:
基板，所述基板中具有下电极层；
缓冲层，设置在所述基板上与所述下电极层接触；
可变电阻层，围绕所述缓冲层的全部侧壁，由所述基板垂直向上延伸；
掩模层，设置在所述缓冲层与所述可变电阻层上；
贵金属层，在所述基板上方，全部覆盖所述可变电阻层及所述掩模层；以及
上电极层，设置在所述贵金属层上。
2.根据权利要求1所述的存储器元件的结构，其特征在于，所述可变电阻层包含过渡金属氧化物层。
3.根据权利要求2所述的存储器元件的结构，其特征在于，所述缓冲层是氧捕捉层。
4.根据权利要求3所述的存储器元件的结构，其特征在于，所述缓冲层包含Hf、HfOx、Ta、TaOx、NiOx、TiOx、ZrOx或ZnOx。
5.根据权利要求2所述的存储器元件的结构，其特征在于，所述过渡金属氧化物层的含氧量是在饱和状态。
6.根据权利要求1所述的存储器元件的结构，其特征在于，所述可变电阻层的尺寸是由所述可变电阻层的水平厚度以及所述缓冲层的厚度来决定。
7.根据权利要求1所述的存储器元件的结构，其特征在于，所述贵金属层减少氧扩散进入或离开所述可变电阻层。
8.根据权利要求1所述的存储器元件的结构，其特征在于，所述上电极层比所述贵金属层厚，所述贵金属层的厚度是在30～50埃的范围内。
9.根据权利要求1所述的存储器元件的结构，其特征在于，所述基板包括:
基层，有内联线结构在其中；
内层介电层，在所述基层上，具有开口；
通孔结构，填入所述开口的下部分；以及
所述下电极层，填入所述开口的上部分。
10.根据权利要求1所述的存储器元件的结构，其特征在于，所述基板包括:
基层，有内联线结构在其中；
内层介电层，在所述基层上，具有开口；
通孔结构，填入所述开口的下部分；以及
所述下电极层，在所述内层介电层上，且在所述通孔结构上方，
其中所述贵金属层及所述下电极层之间是至少由所述可变电阻层隔离。
11.一种制造存储器元件的方法，其特征在于，包括:
提供基板，所述基板中具有下电极层；
形成缓冲层及在所述缓冲层上的掩模层，在所述基板上与所述下电极层接触；
对所述缓冲层的侧壁进行形成强化氧化工艺，以形成可变电阻层，围绕所述缓冲层的全部所述侧壁，由所述基板垂直向上延伸；以及
形成贵金属层及在所述贵金属层上的上电极层，在所述基板上方，全部覆盖所述可变电阻层及所述掩模层。
12.根据权利要求11所述的制造存储器元件的方法，其特征在于，所述可变电阻层包含过渡金属氧化物层。
13.根据权利要求11所述的制造存储器元件的方法，其特征在于，所述缓冲层是氧捕捉层。
14.根据权利要求13所述的制造存储器元件的方法，其特征在于，所述缓冲层包含Hf、HfOx、Ta、TaOx、NiOx、TiOx、ZrOx或ZnOx。
15.根据权利要求12所述的制造存储器元件的方法，其特征在于，所述过渡金属氧化物层的含氧量是在饱和状态。
16.根据权利要求12所述的制造存储器元件的方法，其特征在于，所述可变电阻层的尺寸是由所述可变电阻层的水平厚度以及所述缓冲层的厚度来决定。
17.根据权利要求11所述的制造存储器元件的方法，其特征在于，所述贵金属层减少氧扩散进入或离开所述可变电阻层。
18.根据权利要求11所述的制造存储器元件的方法，其特征在于，所述上电极层比所述贵金属层厚，所述贵金属层的厚度是在30～50埃的范围内。
19.根据权利要求11所述的制造存储器元件的方法，其特征在于，提供所述基板的所述步骤包括:
提供基层，所述基层有内联线结构在其中；
在所述基层上形成内层介电层，所述内层介电层具有开口；
形成通孔结构，填入所述开口的下部分；以及
形成所述下电极层，填入所述开口的上部分。
20.根据权利要求11所述的制造存储器元件的方法，其特征在于，提供所述基板的所述步骤包括:
提供基层，所述有内联线结构在其中；
在所述基层上形成内层介电层，所述内层介电层具有开口；
形成通孔结构，填入所述开口的下部分；以及
在所述内层介电层上且在所述通孔结构上方形成所述下电极层，
其中所述贵金属层及所述下电极层之间是至少由所述可变电阻层隔离。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910484945.8A CN112054117B (zh) | 2019-06-05 | 2019-06-05 | 存储器元件的结构及其制造方法 |
| US16/505,190 US11239419B2 (en) | 2019-06-05 | 2019-07-08 | Structure of memory device and fabrication method thereof |
| EP20173807.7A EP3748705B1 (en) | 2019-06-05 | 2020-05-11 | Structure of memory device and fabrication method thereof |
| US17/551,214 US11723295B2 (en) | 2019-06-05 | 2021-12-15 | Fabrication method of memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910484945.8A CN112054117B (zh) | 2019-06-05 | 2019-06-05 | 存储器元件的结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112054117A true CN112054117A (zh) | 2020-12-08 |
| CN112054117B CN112054117B (zh) | 2024-07-26 |
Family
ID=70680342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910484945.8A Active CN112054117B (zh) | 2019-06-05 | 2019-06-05 | 存储器元件的结构及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11239419B2 (zh) |
| EP (1) | EP3748705B1 (zh) |
| CN (1) | CN112054117B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112018237B (zh) * | 2020-07-31 | 2021-11-23 | 厦门半导体工业技术研发有限公司 | 半导体器件和半导体器件的制造方法 |
| US11844291B2 (en) | 2021-06-21 | 2023-12-12 | United Microelectronics Corp. | Semiconductor memory device and fabrication method thereof |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030137869A1 (en) * | 1998-12-04 | 2003-07-24 | Kozicki Michael N. | Programmable microelectronic device, structure, and system and method of forming the same |
| CN101097988A (zh) * | 2006-06-27 | 2008-01-02 | 三星电子株式会社 | 包括n+界面层的可变电阻随机存取存储器 |
| US20090014710A1 (en) * | 2006-03-08 | 2009-01-15 | Yoshio Kawashima | Nonvolatile memory element, nonvolatile memory apparatus, and method of manufacture thereof |
| WO2009136493A1 (ja) * | 2008-05-08 | 2009-11-12 | パナソニック株式会社 | 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法 |
| US20120012807A1 (en) * | 2010-07-16 | 2012-01-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US20130112935A1 (en) * | 2010-12-03 | 2013-05-09 | Atsushi Himeno | Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same |
| US20140175371A1 (en) * | 2012-12-21 | 2014-06-26 | Elijah V. Karpov | Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements |
| US20150028281A1 (en) * | 2013-07-29 | 2015-01-29 | Industrial Technology Research Institute | Resistive memory structure |
| US20150221700A1 (en) * | 2014-02-03 | 2015-08-06 | Sk Hynix Inc | Electronic device |
| US20160149125A1 (en) * | 2014-11-26 | 2016-05-26 | SK Hynix Inc. | Resistive memory device and fabrication method thereof |
| CN108321293A (zh) * | 2017-01-16 | 2018-07-24 | 联华电子股份有限公司 | 可变电阻式存储器及形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012063495A1 (ja) * | 2010-11-12 | 2012-05-18 | パナソニック株式会社 | 不揮発性半導体記憶素子の製造方法 |
| US9859335B1 (en) | 2016-12-02 | 2018-01-02 | United Microelectronics Corp. | Semiconductor device having memory cell structure |
| TWI713242B (zh) | 2017-01-23 | 2020-12-11 | 聯華電子股份有限公司 | 電阻式記憶體及其製作方法 |
-
2019
- 2019-06-05 CN CN201910484945.8A patent/CN112054117B/zh active Active
- 2019-07-08 US US16/505,190 patent/US11239419B2/en active Active
-
2020
- 2020-05-11 EP EP20173807.7A patent/EP3748705B1/en active Active
-
2021
- 2021-12-15 US US17/551,214 patent/US11723295B2/en active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030137869A1 (en) * | 1998-12-04 | 2003-07-24 | Kozicki Michael N. | Programmable microelectronic device, structure, and system and method of forming the same |
| US20090014710A1 (en) * | 2006-03-08 | 2009-01-15 | Yoshio Kawashima | Nonvolatile memory element, nonvolatile memory apparatus, and method of manufacture thereof |
| CN101097988A (zh) * | 2006-06-27 | 2008-01-02 | 三星电子株式会社 | 包括n+界面层的可变电阻随机存取存储器 |
| WO2009136493A1 (ja) * | 2008-05-08 | 2009-11-12 | パナソニック株式会社 | 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法 |
| US20120012807A1 (en) * | 2010-07-16 | 2012-01-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US20130112935A1 (en) * | 2010-12-03 | 2013-05-09 | Atsushi Himeno | Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same |
| US20140175371A1 (en) * | 2012-12-21 | 2014-06-26 | Elijah V. Karpov | Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements |
| US20150028281A1 (en) * | 2013-07-29 | 2015-01-29 | Industrial Technology Research Institute | Resistive memory structure |
| US20150221700A1 (en) * | 2014-02-03 | 2015-08-06 | Sk Hynix Inc | Electronic device |
| US20160149125A1 (en) * | 2014-11-26 | 2016-05-26 | SK Hynix Inc. | Resistive memory device and fabrication method thereof |
| CN108321293A (zh) * | 2017-01-16 | 2018-07-24 | 联华电子股份有限公司 | 可变电阻式存储器及形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220109104A1 (en) | 2022-04-07 |
| US20200388759A1 (en) | 2020-12-10 |
| EP3748705A1 (en) | 2020-12-09 |
| US11239419B2 (en) | 2022-02-01 |
| EP3748705B1 (en) | 2022-03-16 |
| CN112054117B (zh) | 2024-07-26 |
| US11723295B2 (en) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9806255B1 (en) | Resistive random access memory and method of forming the same | |
| US8198620B2 (en) | Resistance switching memory | |
| CN109841733B (zh) | 存储器件及其形成方法 | |
| US11723295B2 (en) | Fabrication method of memory device | |
| US11737381B2 (en) | Resistive random access memory and method of forming the same | |
| US9853215B1 (en) | Resistance switching memory device and method of manufacturing the same | |
| TWI741571B (zh) | 記憶體元件、可程式設計金屬化單元及其製造方法 | |
| JP5324724B2 (ja) | 不揮発性記憶装置の製造方法 | |
| TWI538108B (zh) | 具電阻性元件之非揮發性記憶體與其製作方法 | |
| US20120256152A1 (en) | Semiconductor device and method for manufacturing the same | |
| TW201411814A (zh) | 電阻式記憶胞、電阻式記憶陣列及其形成方法 | |
| US20190259942A1 (en) | Process for fabricating resistive memory cells | |
| JP5555821B1 (ja) | 不揮発性記憶素子及びその製造方法 | |
| TW201711167A (zh) | 半導體結構及其製造方法 | |
| CN111584495B (zh) | 电阻式随机存取存储器及其制造方法 | |
| JP2013084850A (ja) | 半導体装置及びその製造方法 | |
| EP3767692A1 (en) | Structure of memory device and method for fabricating memory device | |
| US9117750B2 (en) | Resistive element and memory cell of non-volatile memory and manufacturing method thereof | |
| US11024672B2 (en) | Structure of memory device and fabrication method thereof | |
| TWI433364B (zh) | 電阻式記憶元件及其製造方法 | |
| TWI662696B (zh) | 半導體結構與其製造方法 | |
| US7868311B2 (en) | Phase change memory element and method for forming the same | |
| CN113078257A (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN112768606A (zh) | 存储器元件结构及其制造方法 | |
| CN113764578A (zh) | 存储器器件以及形成存储器器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |