TWI433364B - 電阻式記憶元件及其製造方法 - Google Patents

Description

電阻式記憶元件及其製造方法

本發明是有關於一種半導體記憶元件及其製造方法，且特別是關於一種電阻式記憶元件及其製造方法。

非揮發性記憶體具有存入之資料在斷電後也不會消失之優點，因此許多電器產品中必須具備此類記憶體，以維持電器產品開機時的正常操作。目前，業界積極發展的一種非揮發性記憶體是電阻式隨機存取記憶體(resistive random access memory，RRAM)，其具有寫入操作電壓低、寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記憶、結構簡單以及所需面積小等優點，因此在未來將可成為個人電腦和電子設備所廣泛採用的非揮發性記憶體之一。

電阻式隨機存取記憶體是利用電流脈衝以及施加轉換電壓來改變作為可變電阻層的薄膜狀態，以在不同的狀態下基於不同的電阻值來進行設定狀態(set state)與重置狀態(reset state)之間的轉換。利用電阻值不同的設定狀態與重置狀態即可以作為記憶體儲存「0」與「1」之數位資料。

然而，習知之電阻式隨機存取記憶體大多為單位元操作，無法作為雙位元或多位元的使用。而且，隨著電阻式記憶元件愈做愈小，在製程上的複雜度及成本也大幅提高。因此，如何縮減電阻式記憶元件的尺寸，以增加電阻式記憶元件的積集度並降低成本，一直都是業界極為重要的課題之一。

在一實施範例中，提出一種電阻式記憶元件的製造方法。首先，於基底中形成多數個下電極。然後，於基底上提供第一介電層，其中第一介電層中具有多數個杯狀電極，且各杯狀電極的底部與對應的下電極接觸。接著，於基底上形成在第一方向延伸的多數條第二介電層，其中各第二介電層覆蓋對應的部份第二介電層及杯狀電極所圍的部份面積。然後，於基底上形成在第二方向延伸的多數條堆疊結構，其中第二方向與第一方向垂直，且各堆疊結構是由第三介電層與上電極所構成，且各堆疊結構覆蓋對應的杯狀電極所圍的部份面積。之後，於堆疊結構的側壁形成多數個犧牲間隙壁。繼之，於相鄰的犧牲間隙壁之間形成第四介電層。然後，移除犧牲間隙壁，以於相鄰的第四介電層及堆疊結構之間形成間隙。接著，於各間隙中依序填入可變電阻層與導體層，且各可變電阻層與對應的導體層與杯狀電極形成物理及電性接觸。

在另一實施範例中，提出一種電阻式記憶元件的製造方法。首先，於基底中形成多數個下電極。然後，於基底上提供第一介電層，其中第一介電層中具有多數個杯狀電極，且各杯狀電極的底部與對應的下電極接觸。接著，於基底上形成在第一方向延伸的多數條第二介電層，其中各第二介電層覆蓋對應的杯狀電極所圍的部份面積。然後，於第一介電層上形成在第二方向延伸的多數條堆疊結構，其中第二方向與第一方向垂直，且各堆疊結構是由第三介電層與上電極所構成，且各堆疊結構覆蓋對應的部份第二介電層及杯狀電極所圍的部份面積。之後，於堆疊結構的側壁形成多數個犧牲間隙壁。繼之，於相鄰的犧牲間隙壁之間形成第四介電層。然後，移除犧牲間隙壁，以於相鄰的第四介電層及堆疊結構之間形成間隙。然後，進行氧化製程，以於各間隙之底部的杯狀電極中形成可變電阻層。接著，於各間隙中填入導體層，且各可變電阻層與對應的導體層與杯狀電極形成物理及電性接觸。

在另一實施範例中，提出一種電阻式記憶元件的製造方法。首先，於基底中形成多數個下電極。然後，於基底上提供第一介電層，其中第一介電層中具有多數個杯狀電極，且各杯狀電極的底部與對應的下電極接觸。接著，於基底上形成在第一方向延伸的多數條第二介電層，其中各第二介電層覆蓋對應的杯狀電極所圍的部份面積。之後，於基底上形成多數個堆疊結構，其中各堆疊結構是由第三介電層與上電極所構成，且各堆疊結構覆蓋對應的部份第二介電層及對應的杯狀電極所圍的部份面積。繼之，於堆疊結構的側壁形成多數個犧牲間隙壁。然後，於犧牲間隙壁之間形成第四介電層。接著，移除犧牲間隙壁，以於第四介電層及各堆疊結構之間形成間隙。之後，於各間隙中依序填入可變電阻層與第一導體層，且各可變電阻層與對應的第一導體層與杯狀電極形成物理及電性接觸。繼之，於基底上形成第五介電層，且第五介電層具有多數個開口，這些開口僅同時曝露部份可變電阻層、部份第一導體層及部分上電極，或這些開口僅曝露出部分上電極。然後，於第五介電層上形成在第二方向延伸的多數條第二導體層以填入開口中，其中第二方向垂直第一方向。

在另一實施範例中，提出一種電阻式記憶元件，包括基底、多數個下電極、第一介電層、多數個杯狀電極、多數條第二介電層、多數條堆疊結構、多數條第四介電層、多數個可變電阻層及多數個導體層。下電極配置於基底中。第一介電層配置於基底上。杯狀電極配置於第一介電層中，且各杯狀電極的底部與對應的下電極接觸。第二介電層在第一方向延伸配置在基底上且分別覆蓋杯狀電極所圍的部份面積。堆疊結構在第二方向延伸配置於基底上且分別覆蓋杯狀電極所圍的部份面積，其中第二方向垂直第一方向，且各堆疊結構是由第三介電層與上電極所構成。第四介電層配置於基底上，第四介電層與堆疊結構交替排列，且相鄰的第四介電層及堆疊結構之間相隔一間隙。可變電阻層分別配置於間隙的底部及至少部份側壁。導體層填滿間隙，且各可變電阻層與對應的導體層與杯狀電極形成物理及電性接觸。

在另一實施範例中，提出一種電阻式記憶元件，包括基底、多數個下電極、第一介電層、多數個杯狀電極、多數條第二介電層、多數條堆疊結構、多數條第四介電層、多數個可變電阻層及多數個導體層。下電極配置於基底中。第一介電層配置於基底上。杯狀電極配置於第一介電層中，且各杯狀電極的底部與對應的下電極接觸。第二介電層在第一方向延伸配置在基底上且分別覆蓋杯狀電極所圍的部份面積。堆疊結構在第二方向延伸配置於基底上且分別覆蓋杯狀電極所圍的部份面積，其中第二方向垂直第一方向，且各堆疊結構是由第三介電層與上電極所構成。第四介電層配置於基底上，第四介電層與堆疊結構交替排列，且相鄰的第四介電層及堆疊結構之間相隔一間隙。可變電阻層分別配置於犧牲間隙壁底部的杯狀電極中。導體層填滿間隙，且各可變電阻層與對應的導體層與杯狀電極形成物理及電性接觸。

在另一實施範例中，提出一種電阻式記憶元件，包括基底、多數個下電極、第一介電層、多數個杯狀電極、多數條第二介電層、第三介電層、多數條堆疊結構、多數個可變電阻層、多數個第一導體層、第五介電層及多數條第二導體層。多數個下電極配置於基底中。第一介電層配置於基底上。杯狀電極配置於第一介電層中，且各杯狀電極的底部與對應的下電極接觸。第二介電層在第一方向延伸配置在基底上且分別覆蓋杯狀電極所圍的部份面積。第三介電層配置於基底上且具有多數個第一開口。堆疊結構分別配置於第一開口中，且分別覆蓋部份第二介電層及杯狀電極所圍的部份面積，其中各堆疊結構是由第四介電層與上電極所構成，且第三介電層及各堆疊結構之間具有一間隙。可變電阻層分別配置於間隙的底部及整個側壁。第一導體層填滿間隙，且各可變電阻層與對應的第一導體層與杯狀電極形成物理及電性接觸。第五介電層配置在基底上，且具有多數個第二開口，這些第二開口僅同時曝露部份可變電阻層、部份第一導體層與部分上電極，或這些第二開口僅曝露出部分上電極。第二導體層在第二方向延伸配置在基底上，其中第二方向垂直第一方向，且第二導體層填入第二開口中。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本實施例提出一種電阻式記憶元件的製造方法，其利用簡單的製程而製作出超過微影機台的極限的超小主動區，以侷限電阻式記憶元件的可變電阻的形成位置，使得可變電阻的設定及重置狀態更佳穩定且數值集中。另一方面，利用於預定形成可變電阻層的區域先形成犧牲間隙壁，再移除犧牲間隙壁以形成間隙，然後於間隙鍍著可變電阻層及導體層後，利用不會產生電荷堆積的化學機械研磨製程去除間隙外超量覆蓋的導體層及可變電阻層。可變電阻層因未再受到任何電漿蝕刻的可能電荷堆積破壞使得介電品質較高且可變電阻的設定及重置狀態更佳穩定且數值集中，RRAM可重複操作的次數因而提升。

在一實施範例中，提出一種電阻式記憶元件，其具有超過微影機台之極限的超小主動區，且可以用作單位元或雙位元的操作。

在一實施範例中，提出一種電阻式記憶元件的製造方法。首先，於基底中形成多數個下電極。然後，於基底上提供第一介電層，其中第一介電層中具有多數個杯狀電極，且各杯狀電極的底部與對應的下電極接觸。接著，於基底上形成在第一方向延伸的多數條第二介電層，其中各第二介電層覆蓋對應的杯狀電極所圍的部份面積。然後，於基底上形成在第二方向延伸的多數條堆疊結構，其中第二方向與第一方向垂直，且各堆疊結構是由第三介電層與上電極所構成，且各堆疊結構覆蓋對應的部份第二介電層及杯狀電極所圍的部份面積。之後，於堆疊結構的側壁形成多數個犧牲間隙壁。繼之，於相鄰的犧牲間隙壁之間形成第四介電層。然後，移除犧牲間隙壁，以於相鄰的第四介電層及堆疊結構之間形成間隙。接著，於各間隙中依序填入可變電阻層與導體層，且各可變電阻層與對應的導體層與杯狀電極形成物理及電性接觸。

上述實施例中，於相鄰的上述犧牲間隙壁之間形成第四介電層的步驟描述如下。首先，於基底上形成介電材料層以覆蓋堆疊結構。然後，移除部份介電材料層，直到曝露堆疊結構的表面。移除部份介電材料層的步驟包括進行化學機械研磨製程或回蝕刻製程。

上述實施例中，於各間隙中依序填入可變電阻層與導體層的步驟之後，上述方法更包括對各可變電阻層的上部進行轉換製程，使得各可變電阻層的上部轉變為歐姆接觸層。

上述實施例中，上述轉換製程包括提供氫氦電漿與部分可變電阻層反應。

上述實施例中，轉換製程包括進行回火製程使得部分上電極與部分可變電阻層相互反應或擴散而形成導電接觸。

上述實施例中，可變電阻層的材料包括金屬氧化物。

上述實施例中，可變電阻層的材料包括SiOx、HfOx、NiOx、TiOx、TiOxNy或WOx。

上述實施例中，導體層的材料包括TaN、TiN、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。

上述實施例中，於各間隙中依序填入可變電阻層與導體層的步驟描述如下。首先，於基底上依序形成可變電阻材料層與導體材料層。形成可變電阻材料層與導體材料層的步驟包括進行原子層沉積、物理濺鍍沉積或化學氣相沉積製程。然後，移除間隙外的部份可變電阻材料層與部份導體材料層。移除間隙外的部份可變電阻材料層與部份導體材料層的步驟包括進行化學機械研磨製程。

上述實施例中，上述犧牲間隙壁的材料包括鍺銻碲合金，例如Ge₂ Sb₂ Te₅ 。

上述實施例中，移除上述犧牲間隙壁的步驟包括使用由五倍子酸(gallic acid)與溶劑所構成的有機酸。

上述實施例中，移除上述犧牲間隙壁的步驟包括進行氫氦電漿製程，其中氫氣的重量百分比例如是約5%，而氦氣的重量百分比例如是約95%。

在另外一實施範例中，提出一種電阻式記憶元件的製造方法。首先，於基底中形成多數個下電極。然後，於基底上提供第一介電層，其中第一介電層中具有多數個杯狀電極，且各杯狀電極的底部與對應的下電極接觸。接著，於基底上形成在第一方向延伸的多數條第二介電層，其中各第二介電層覆蓋對應的杯狀電極所圍的部份面積。然後，於基底上形成在第二方向延伸的多數條堆疊結構，其中第二方向與第一方向垂直，且各堆疊結構是由第三介電層與上電極所構成，且各堆疊結構覆蓋對應的部份第二介電層及杯狀電極所圍的部份面積。之後，於堆疊結構的側壁形成多數個犧牲間隙壁。繼之，於相鄰的犧牲間隙壁之間形成第四介電層。然後，移除犧牲間隙壁，以於相鄰的第四介電層及堆疊結構之間形成間隙。然後，進行氧化製程，以於各間隙之底部的杯狀電極中形成可變電阻層。接著，於各間隙中填入導體層，且各可變電阻層與對應的導體層與杯狀電極形成物理及電性接觸。

在上述實施例中，於相鄰的上述犧牲間隙壁之間形成第四介電層的步驟描述如下。首先，於基底上形成介電材料層以覆蓋堆疊結構。然後，移除部份介電材料層，直到曝露堆疊結構的表面。移除部份介電材料層的步驟包括進行化學機械研磨製程或回蝕刻製程。

在上述實施例中，於各間隙中填入導體層的步驟描述如下。首先，於基底上形成導體材料層。形成導體材料層的步驟包括進行原子層沉積、物理濺鍍沉積或化學氣相沉積製程。然後，移除間隙外的部份導體材料層。移除間隙外的部份導體材料層的步驟包括進行化學機械研磨製程。

在另外一實施範例中，提出一種電阻式記憶元件的製造方法。首先，於基底中形成多數個下電極。然後，於基底上提供第一介電層，其中第一介電層中具有多數個杯狀電極，且各杯狀電極的底部與對應的下電極接觸。接著，於基底上形成在第一方向延伸的多數條第二介電層，其中各第二介電層覆蓋對應的杯狀電極所圍的部份面積。之後，於基底上形成多數個堆疊結構，其中各堆疊結構是由第三介電層與上電極所構成，且各堆疊結構覆蓋對應的部份第二介電層及對應的杯狀電極所圍的部份面積。繼之，於堆疊結構的側壁形成多數個犧牲間隙壁。然後，於犧牲間隙壁之間形成第四介電層。接著，移除犧牲間隙壁，以於第四介電層及各堆疊結構之間形成間隙。之後，於各間隙中依序填入可變電阻層與第一導體層，且各可變電阻層與對應的第一導體層與杯狀電極形成物理及電性接觸。繼之，於基底上形成第五介電層，且第五介電層具有多數個開口，這些開口僅同時曝露部份可變電阻層、部份第一導體層與部分上電極，或這些開口僅曝露出部分上電極。然後，於第五介電層上形成在第二方向延伸的多數條第二導體層以填入開口中，其中第二方向垂直第一方向。

上述實施例中，於上述犧牲間隙壁之間形成第四介電層的步驟描述如下。首先，於基底上形成介電材料層以覆蓋堆疊結構。然後，移除部份介電材料層，直到曝露堆疊結構的表面。移除部份介電材料層的步驟包括進行化學機械研磨製程或回蝕刻製程。

上述實施例中，可變電阻層的材料包括金屬氧化物。

上述實施例中，可變電阻層的材料包括SiOx、HfOx、NiOx、TiOx、TiOxNy或WOx。

上述實施例中，第一導體層的材料包括TaN、TiN、TiW、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。

上述實施例中，於各間隙中依序填入可變電阻層與第一導體層的步驟描述如下。首先，於基底上依序形成可變電阻材料層與導體材料層。形成可變電阻材料層與導體材料層的步驟包括進行原子層沉積、物理濺鍍沉積或化學氣相沉積製程。然後，移除間隙外的部份可變電阻材料層與部份導體材料層。移除間隙外的部份可變電阻材料層與部份導體材料層的步驟包括進行化學機械研磨製程。

上述實施例中，上述犧牲間隙壁的材料包括鍺銻碲合金，例如Ge₂ Sb₂ Te₅ 。

上述實施例中，移除上述犧牲間隙壁的步驟包括使用由五倍子酸(gallic acid)與溶劑所構成的有機酸。

上述實施例中，移除上述犧牲間隙壁的步驟包括進行氫氦電漿製程，其中氫氣的重量百分比例如是約5%，而氦氣的重量百分比例如是約95%。

上述實施例中，第二導體層的材料包括AlCu、AlCu/TiN、Al/TaN或Cu/TaN。

在另外一實施範例中，提出一種電阻式記憶元件，包括基底、多數條第二介電層、多數個下電極、第一介電層、多數個杯狀電極、多數條堆疊結構、多數條第四介電層、多數個可變電阻層及多數個導體層。下電極配置於基底中。第一介電層配置於基底上。杯狀電極配置於第一介電層中，且各杯狀電極的底部與對應的下電極接觸。第二介電層在第一方向延伸配置在基底上且分別覆蓋杯狀電極所圍的部份面積。堆疊結構在第二方向延伸配置於基底上且分別覆蓋杯狀電極所圍的部份面積，其中第二方向垂直第一方向，且各堆疊結構是由第三介電層與上電極所構成。第四介電層配置於基底上，第四介電層與堆疊結構交替排列，且相鄰的第四介電層及堆疊結構之間相隔一間隙。可變電阻層分別配置於間隙的底部及至少部份側壁。導體層填滿間隙，且各可變電阻層與對應的導體層與杯狀電極形成物理及電性接觸。

在另外一實施範例中，提出一種電阻式記憶元件，包括基底、多數個下電極、第一介電層、多數條第二介電層、多數個杯狀電極、多數條堆疊結構、多數條第四介電層、多數個可變電阻層及多數個導體層。下電極配置於基底中。第一介電層配置於基底上。杯狀電極配置於第一介電層中，且各杯狀電極的底部與對應的下電極接觸。第二介電層在第一方向延伸配置在基底上且分別覆蓋杯狀電極所圍的部份面積。堆疊結構在第二方向延伸配置於基底上且分別覆蓋杯狀電極所圍的部份面積，其中第二方向垂直第一方向，且各堆疊結構是由第三介電層與上電極所構成。第四介電層配置於基底上，第四介電層與堆疊結構交替排列，且相鄰的第四介電層及堆疊結構之間相隔一間隙。可變電阻層分別配置於間隙之底部的杯狀電極中。導體層填滿間隙，且各可變電阻層與對應的導體層與杯狀電極形成物理及電性接觸。

在另一實施範例中，提出一種電阻式記憶元件，包括基底、多數個下電極、第一介電層、多數個杯狀電極、多數條第二介電層、第三介電層、多數條堆疊結構、多數個可變電阻層、多數個第一導體層、第五介電層及多數條第二導體層。多數個下電極配置於基底中。第一介電層配置於基底上。杯狀電極配置於第一介電層中，且各杯狀電極的底部與對應的下電極接觸。第二介電層在第一方向延伸配置在基底上且分別覆蓋杯狀電極所圍的部份面積。第三介電層配置於基底上且具有多數個第一開口。堆疊結構分別配置於第一開口中，且分別覆蓋部份第二介電層及杯狀電極所圍的部份面積，其中各堆疊結構是由第四介電層與上電極所構成，且第三介電層及各堆疊結構之間具有一間隙。可變電阻層分別配置於間隙的底部及整個側壁。第一導體層填滿間隙，且各可變電阻層與對應的第一導體層與杯狀電極形成物理及電性接觸。第五介電層配置在基底上，且具有多數個第二開口，這些第二開口僅同時曝露部份可變電阻層、部份第一導體層與部分上電極，或這些第二開口僅曝露出部分上電極。第二導體層在第二方向延伸配置在基底上，其中第二方向垂直第一方向，且第二導體層填入第二開口中。

基於上述各實施例或其他可能之實施範例，所提出的電阻式記憶元件的製造方法是先形成上電極再形成可變電阻層。然而，一般習知的方法是先形成可變電阻層再形成上電極。與習知的方法相比，上述實施例之一的方法可以避免習知方法於圖案化上電極的過程中對可變電阻層造成的損傷。另外，上述實施例之一於預定形成可變電阻層的區域先形成犧牲間隙壁，且犧牲間隙壁的尺寸可藉由鍍膜及蝕刻製程而縮小至超過微影機台的極限。因此，可以形成具有超小主動區的電阻式記憶元件，進而侷限電阻式記憶元件的可變電阻的形成位置，使得可變電阻的設定及重置狀態更佳穩定且數值集中。此外，上述實施例之一的電阻式記憶元件可以用作單位元或雙位元的操作。

底下將配合圖示說明實施例之一之具體實施範例。

第一實施例

圖1A至圖1H是依照第一實施例所繪示之電阻式記憶元件之製造方法的上視示意圖。圖2A至圖2H是圖1A至圖1H沿I-I'線的剖面示意圖。

首先，請參照圖1A、2A，於基底102中形成多數個下電極104。基底102例如是矽基底。形成下電極104的方法包括於基底102形成多數個開口(未繪示)。然後，於基底102上形成下電極材料層(未繪示)以填入開口中。接著，移除開口外的下電極材料層以形成之。下電極材料層的材料包括TiW、TiN、Al、Cu/TaN或金屬矽化物。

之後，請參照圖1B、2B，於基底102上提供介電層112，且介電層112中具有多數個杯狀電極108，各杯狀電極108的底部與對應的下電極104接觸。形成介電層112的方法描述如下。首先，請參照圖1A、2A，於基底102上形成具有多數個開口105的介電層106，且各開口105暴露出對應的下電極104。介電層106的材料包括SiOx。繼之，請參照圖1B、2B，於基底102上形成杯狀電極材料層(未繪示)以覆蓋介電層106、開口105側壁與下電極104，再於開口105中填滿介電層110。杯狀電極材料層的材料包括TiN、TaN、W、Pt、Cu或金屬矽化物。介電層110與介電層106的材料相同，例如是SiOx。之後，平坦化介電層110，以去除開口105外的介電層110及杯狀電極材料層及形成杯狀電極(cup-shaped heat electrode)108。介電層106與介電層110形成上述的介電層112。

然後，請參照圖1C、2C，於基底102上形成在第一方向延伸的多數條介電層109，其中各介電層109覆蓋對應的杯狀電極108所圍的部份面積。形成介電層109的方法包括於基底102上形成介電材料層(未繪示)。介電材料層的材料包括SiNx。形成介電材料層的步驟包括進行原子層沉積或化學氣相沉積製程。然後，進行微影及蝕刻製程，以移除部份介電材料層以形成之。蝕刻後的介電層109側壁可為垂直或是圓弧(Rounding)。

之後，請參照圖1D、2D，於基底102上形成在第二方向延伸的多數條堆疊結構118，其中第二方向與第一方向垂直，各堆疊結構118是由介電層114與上電極116所構成，且各堆疊結構118覆蓋對應的部份第二介電層109及杯狀電極108所圍的部份面積。形成堆疊結構118的方法包括於基底102上依序形成介電材料層(未繪示)及上電極材料層(未繪示)。介電材料層的材料包括SiOx。上電極材料層的材料包括TiW、TiN、Al、Cu/TaN或金屬矽化物。上電極材料層與下電極材料層的材料可以相同或不同。接著，進行微影及蝕刻製程，以移除部份介電材料層及部份上電極材料層以形成之。

然後，於堆疊結構118的側壁形成多數個犧牲間隙壁120。形成犧牲間隙壁120的方法包括於基底102上形成間隙壁材料層(未繪示)以覆蓋堆疊結構118。間隙壁材料層的材料例如是鍺銻碲合金，如Ge₂ Sb₂ Te₅ 。之後，進行非等向性蝕刻製程，以移除部份間隙壁材料層以形成之。特別要注意的是，犧牲間隙壁的尺寸可藉由鍍膜及蝕刻製程而縮小至超過微影機台的極限。

繼之，請參照圖1E、2E，於相鄰的犧牲間隙壁120之間形成介電層122。形成介電層122的方法包括於基底102上形成介電材料層(未繪示)以覆蓋堆疊結構118。介電材料層的材料包括SiOx、SiN或SiON。然後，移除部份介電材料層，直到曝露堆疊結構118的表面。移除部份介電材料層的步驟包括進行化學機械研磨(CMP)製程或回蝕刻製程。

接著，請參照圖1F、2F，移除犧牲間隙壁120，以於相鄰的介電層122及堆疊結構118之間形成間隙124。移除犧牲間隙壁120的方法包括濕蝕刻製程或乾蝕刻製程。濕蝕刻製程例如是使用由五倍子酸(gallic acid)與溶劑所構成的有機酸。乾蝕刻製程例如是氫氦電漿製程，其中氫氣的重量百分比例如是約5%，而氦氣的重量百分比例如是約95%。

之後，請參照圖1G、2G，於各間隙124中依序填入可變電阻層126與導體層128，且各可變電阻層126與對應的導體層128與杯狀電極108形成物理及電性接觸。於各間隙124中依序填入可變電阻層126與導體層128的方法包括於基底102上依序形成可變電阻材料層(未繪示)與導體材料層(未繪示)。形成可變電阻材料層與導體材料層的方法包括進行原子層沉積(ALD)、物理濺鍍沉積或化學氣相沉積(CVD)製程。可變電阻材料層的材料包括金屬氧化物，例如是SiOx、HfOx、NiOx、TiOx、TiOxNy或WOx。導體材料層的材料包括TaN、TiN、TiW、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。

繼之，移除間隙124外的部份可變電阻材料層與部份導體材料層以形成之。移除上述部份可變電阻材料層與部份導體材料層的步驟包括進行化學機械研磨製程或乾蝕刻製程。注意此處移除上述部份可變電阻材料層與部份導體材料層的步驟使用化學機械研磨製程時，可以完全避免電荷堆積損傷間隙124中的可變電阻層126與導體層128而導致漏電流的發生。

接著，請參照圖1H、2H，對各可變電阻層126的上部進行轉換製程，使得各可變電阻層的上部126轉變為歐姆接觸層130。在一實施例中，轉換製程包括提供氫氦電漿與部分可變電阻層126反應，使得各可變電阻層126的上部由金屬氧化物還原成金屬(例如HfOx還原成Hf)，如圖2H所示。在另一實施例中，轉換製程包括進行回火製程使得部分上電極116與部份可變電阻層126相互反應或擴散，因此各可變電阻層126的上部由金屬氧化物形成高漏電氧化物(high leaky oxide)而形成導電接觸，如圖2H'所示。當上電極116的材料例如是Al-Cu(大於5%Cu)，可變電阻層126的材料例如是HfOx，導體層128的材料例如是TiN時，回火製程的溫度例如是介於300~450℃之間。除了上述的方法之外，也可以藉由化學研磨製程使得上電極116與導體層128之間的可變電阻層126刮損而造成導電接觸。另一方面，當電阻式記憶體已形成陣列結構後，每個杯狀電極108下方各自對應一顆開關電晶體(MOSFET)。可利用同一條上電極116對應之所有杯狀電極108下方的開關電晶體一齊導通後執行構建(Forming)操作，則可利用超出構建電流很多的大電流使得上電極116與導體層128間的氧化物打出一個低電阻導電路徑。

特別要注意的是，在電阻式記憶元件100a中(請參照圖2H)，由於氫氦電漿製程是全面性的，因此各可變電阻層126的上部均轉變為歐姆接觸層130。然而，在電阻式記憶元件100b中(請參照圖2H')，由於擴散反應僅發生在上電極116與可變電阻層126之間，所以僅有與上電極116接觸之可變電阻層126轉變為歐姆接觸層130。

在電阻式記憶元件100a及100b中，上電極116與導體層128透過歐姆接觸層130而電性連接，且導體層128、位於間隙124之底部的可變電阻層126與杯狀電極108的垂直配置允許單位元(one bit)的操作。

第二實施例

圖3A至圖3C是依照第二實施例所繪示之電阻式記憶元件之製造方法的上視示意圖。圖4A至圖4B是圖3A至圖3B沿II-II'線的剖面示意圖。第二實施例與第一實施例的差異在於可變電阻層126與導體層128之配置及形成方法不同。以下，將說明第二實施例與第一實施例的不同處，相同處則不再贅述。

首先，請參照圖3A、4A，提供如圖1E的中間結構及沿II-II'線的剖面示意圖。然後，請參照圖3A、3B，進行氧化製程，以於各間隙124的底部的杯狀電極108中形成可變電阻層126。可變電阻層126的材料為杯狀電極108之材料的氧化物。在一實施例中，當杯狀電極108的材料例如是W，則可變電阻層126例如是WOx。

接著，於各間隙124中填入導體層128，且各可變電阻層126與對應的導體層128與杯狀電極108形成物理及電性接觸。於各間隙124中填入導體層128的方法包括於基底102上形成導體材料層(未繪示)。形成導體材料層的方法包括進行原子層沉積、物理濺鍍沉積或化學氣相沉積製程。導體材料層的材料包括TaN、TiN、TiW、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。繼之，移除間隙124外的部份導體材料層以形成之。移除上述部份導體材料層的步驟包括進行化學機械研磨製程。至此，完成電阻式記憶元件100c的製作流程。

在電阻式記憶元件100c中，上電極116與導體層128電性連接，且導體層128、位於間隙124之底部的可變電阻層126與杯狀電極108的垂直配置允許單位元的操作。

在以上的實施例中，是以允許單位元操作的電阻式記憶元件為例來說明之，但不用以限定上述實施例。在一實施例中，電阻式記憶元件也可以用於雙位元(2-bit)的操作。

第三實施例

圖5A至圖5F是依照第三實施例所繪示之電阻式記憶元件之製造方法的上視示意圖。圖6A至圖6F是圖5A至圖5F沿I-I'線的剖面示意圖。

首先，提供如圖1C、2C的中間結構。然後，請參照圖5A、6A，於基底102上形成多數個堆疊結構118'，其中各堆疊結構118'是由介電層114'與上電極116'所構成，且各堆疊結構118'覆蓋對應的部份第二介電層109及杯狀電極108所圍的部份面積。注意第一、第二實施例所形成的堆疊結構118呈長條狀，但此處第三實施例所形成的堆疊結構118'呈塊狀。堆疊結構118'與堆疊結構118的材料及形成方法類似，於此不再贅述。

然後，於堆疊結構118'的側壁形成多數個犧牲間隙壁120'。注意第一、第二實施例所形成的犧牲間隙壁120呈長條狀，但此處第三實施例所形成的犧牲間隙壁120'呈環狀。犧牲間隙壁120'與犧牲間隙壁120的材料及形成方法類似，於此不再贅述。

繼之，請參照圖5B、6B，於犧牲間隙壁120'之間形成介電層122'。注意第一、第二實施例所形成的介電層122呈長條狀，但此處第三實施例所形成的介電層122'呈格子狀且環繞堆疊結構118'。介電層122'與介電層122的材料及形成方法類似，於此不再贅述。

接著，請參照圖5C、6C，移除犧牲間隙壁120'，以於介電層122'及堆疊結構118'之間形成間隙124'。注意第一、第二實施例所形成的間隙124呈長條狀，但此處第三實施例所形成的間隙124'呈環狀。間隙124'與間隙124的材料及形成方法類似，於此不再贅述。

之後，請參照圖5D、6D，於各間隙124'中依序填入可變電阻層126與導體層128，且各可變電阻層126與對應的導體層128與杯狀電極108形成物理及電性接觸。可變電阻層126與導體層128的材料及形成方法已描述於第一實施例，於此不再贅述。繼之，移除間隙124'外的部份可變電阻材料層與部份導體材料層以形成之。移除上述部份可變電阻材料層與部份導體材料層的步驟包括進行化學機械研磨製程。

然後，請參照圖5E、6E，於基底102上形成介電層132，且介電層132具有曝露部份可變電阻層126與部份導體層的多數個開口134。在一實施例中，開口134僅同時曝露部份可變電阻層126、部份導體層128與部分上電極116'，如圖6E所示。

接著，請參照圖5F、6F，於介電層132上形成在第二方向延伸的多數條導體層136以填入開口134中，其中第二方向與第一方向垂直。形成導體層136的方法包括於基底102上形成導體材料層(未繪示)。導體層136的材料包括Al/TaN。形成導體材料層的步驟包括進行原子層沉積、物理濺鍍沉積或化學氣相沉積製程。然後，進行微影及蝕刻製程，以移除部份導體材料層以形成之。至此，完成電阻式記憶元件100d的製作流程。

在電阻式記憶元件100d中，導體層136與導體層128及上電極116'電性連接，導體層128與位於間隙124'之底部的可變電阻層126與杯狀電極108的垂直配置允許單一位元的操作。

特別要注意的是，在另一實施例中，介電層132的開口134也可以僅曝露出部分上電極116'，如圖7所示。然後，於介電層132上形成在第二方向延伸的多數條導體層136以填入開口134中，其中第二方向與第一方向垂直。至此，完成電阻式記憶元件100e的製作流程。請參照圖7，配置於介電層132中的多數個開口134可以僅暴露出部分上電極116'而不與可變電阻層126及第一導體層128間隙壁接觸。上電極116'與導體層136透過開口134形成物理及電性接觸。如此則介於上電極116'與導體層128間的環繞可變電阻層126構成第一可變電阻，而介於導體層128與杯狀電極108間的可變電阻層126形成第二可變電阻。第一及第二可變電阻彼此形成串聯電阻形式構成雙位元(2-bit)電阻式記憶元件式樣。因此，電阻式記憶元件100e允許雙位元的操作。

接下來，將說明上述實施例之電阻式記憶元件的結構。請參照圖1H、2H、2H'，電阻式記憶元件100a及100b包括基底102、多數個下電極104、介電層112、多數個杯狀電極108、多數條介電層109、多數條堆疊結構118、多數條介電層122、多數個可變電阻層126、歐姆接觸層130及多數個導體層128。下電極104配置於基底102中。介電層112配置於基底102上。杯狀電極108配置於介電層112中，且各杯狀電極108的底部與對應的下電極104接觸。介電層109在第一方向延伸配置在基底102上且分別覆蓋杯狀電極108所圍的部份面積。各堆疊結構118在第二方向延伸配置於基底102上且覆蓋對應的部份第二介電層109及杯狀電極108所圍的部份面積，其中第二方向垂直第一方向，且各堆疊結構118是由介電層114與上電極116所構成。介電層122配置於基底102上。介電層122與堆疊結構118交替排列，且相鄰的介電層122及堆疊結構118之間相隔間隙124。可變電阻層126分別配置於間隙124的底部及至少部份側壁。可變電阻層126與上電極116經由歐姆接觸層130而電性連接。導體層128填滿間隙124，且各可變電阻層126與對應的導體層128及杯狀電極108形成物理及電性接觸。

請參照圖4B，電阻式記憶元件100c與電阻式記憶元件100a類似，僅可變電阻層126與導體層128之配置不同，以下將說明不同處，相同處則不再贅述。電阻式記憶元件100c的可變電阻層126分別配置於間隙124之底部的杯狀電極108中。導體層128填滿間隙124，且各可變電阻層126與對應的導體層128與杯狀電極108形成物理及電性接觸。

請參照圖6F，電阻式記憶元件100d包括基底102、多數個下電極104、介電層112、多數個杯狀電極108、多數條介電層109、介電層122'、多數個堆疊結構118'、多數個可變電阻層126、多數個導體層128、介電層132及多數條導體層136。多數個下電極104配置於基底102中。112介電層配置於基底上。杯狀電極108配置於介電層112中，且各杯狀電極108的底部與對應的下電極104接觸。介電層109在第一方向延伸配置在基底102上且分別覆蓋杯狀電極108所圍的部份面積。介電層122'配置於基底102上且具有多數個開口。堆疊結構118'分別配置於開口中，且分別覆蓋部份介電層109及杯狀電極108所圍的部份面積，其中各堆疊結構118'是由介電層114'與上電極116'所構成，且介電層122'及各堆疊結構118'之間具有一間隙124'。可變電阻層126分別配置於間隙124'的底部及整個側壁。導體層128填滿間隙124'，且各可變電阻層126與對應的導體層128與杯狀電極108形成物理及電性接觸。介電層132配置在基底上，且具有僅同時曝露部份可變電阻層126、部份導體層128與部份上電極116'的多數個開口134。導體層136在第二方向延伸配置在基底102上，其中第二方向垂直第一方向，且導體層136填入開口134中。

請參照圖7，電阻式記憶元件100e與電阻式記憶元件100d類似，僅介電層132之開口134的配置不同，以下將說明不同處，相同處則不再贅述。介電層132配置在基底上，且具有僅曝露部份上電極116'的多數個開口134。導體層136在第二方向延伸配置在基底102上，其中第二方向垂直第一方向，且導體層136填入開口134中。

本領域具有通常知識者應了解，電阻式記憶元件的結構並不以上述結構為限，也可以作些許的更動及變化，如圖8的電阻式記憶元件100f所示。注意圖6F及圖8之介電層132的開口位置不同。此外，雖然可變電阻層126分別配置於間隙124的底部及至少部份側壁，但圖2H及圖2H'之電阻式記憶元件具有歐姆接觸層130位於間隙124的上側壁，而圖8之電阻式記憶元件具有絕緣層133位於間隙124的下側壁。另外，可變電阻層126可以覆蓋導體層128的表面且延伸至部分上電極116'的表面，且位於間隙124'之底部的可變電阻層126也可以延伸至部份介電層112及部份杯狀電極108的表面。

综上所述，上述實施例其中之一之電阻式記憶元件的製造方法是先形成上電極，然後於預定形成可變電阻層的區域形成犧牲間隙壁。接著，移除犧牲間隙壁以形成間隙。之後，在間隙中回填可變電阻層及導體層。換言之，上述實施例的方法是先形成上電極再形成可變電阻層。然而，一般習知的方法是先形成可變電阻層再形成上電極，因此上述實施例的方法可以避免習知方法於圖案化上電極的過程中對可變電阻層造成的損傷。

另外，在上述至少其中之一實施例中，於預定形成可變電阻層的區域先形成犧牲間隙壁，且犧牲間隙壁的尺寸可藉由鍍膜及蝕刻製程而縮小至超過微影機台的極限，進而侷限電阻式記憶元件的可變電阻的形成位置，使得可變電阻的設定及重置狀態更佳穩定且數值集中。

此外，在上述至少其中之一實施例中，電阻式記憶元件具有超過微影機台之極限的超小主動區，其是位於杯狀電極與可變電阻層的交界處(如圖1H的A區所示，可變電阻層126是位於歐姆接觸層130的下方並與杯狀電極108物理及電性接觸)或是間隙底部的杯狀電極中(如圖4B的A區所示)。較大的主動區會不易控制電阻絲(resistive filament)的位置及分布而導致電阻值漂移。超小主動區可以解決上述的問題並提升元件的效能。另外，本發明之電阻式記憶元件可以用作單位元或雙位元的操作。

再者，在上述至少其中之一實施例中，上電極與主動區之間的歐姆接觸層是藉由氫氦電漿製程或回火擴散製程而形成之，製程簡單且具競爭性。

雖然在上述至少其中之一實施例中，已揭露本發明之至少部分特徵如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100a~100f．．．電阻式記憶元件

102．．．基底

104．．．下電極

105、134．．．開口

106、109、110、112、114、122、122'、132．．．介電層

108．．．杯狀電極

116．．．上電極

118、118'．．．堆疊結構

120、120'．．．犧牲間隙壁

124、124'．．．間隙

126．．．可變電阻層

128、136．．．導體層

130．．．歐姆接觸層

133．．．絕緣層

圖1A至圖1H是依照第一實施例所繪示之電阻式記憶元件之製造方法的上視示意圖。

圖2A至圖2H是圖1A至圖1H沿I-I'線的剖面示意圖。

圖2H'是依照一實施例所繪示之電阻式記憶元件之剖面示意圖。

圖3A至圖3B是依照第二實施例所繪示之電阻式記憶元件之製造方法的上視示意圖。

圖4A至圖4B是圖3A至圖3B沿II-II'線的剖面示意圖。

圖5A至圖5F是依照第三實施例所繪示之電阻式記憶元件之製造方法的上視示意圖。

圖6A至圖6F是圖5A至圖5F沿I-I'線的剖面示意圖。

圖7是依照一實施例所繪示之電阻式記憶元件之剖面示意圖。

圖8是依照另一實施例所繪示之電阻式記憶元件之剖面示意圖。

100a．．．電阻式記憶元件

102．．．基底

104．．．下電極

112、114、122．．．介電層

108．．．杯狀電極

109．．．介電層

116．．．上電極

118．．．堆疊結構

126．．．可變電阻層

128．．．導體層

130．．．歐姆接觸層

Claims (58)

1. 一種電阻式記憶元件的製造方法，包括：於一基底中形成多數個下電極；於該基底上提供一第一介電層，其中該第一介電層中具有多數個杯狀電極，且各該杯狀電極的底部與對應的該下電極接觸；於該基底上形成在一第一方向延伸的多數條第二介電層，其中各該第二介電層覆蓋對應的該杯狀電極所圍的部份面積；於該基底上形成在一第二方向延伸的多數條堆疊結構，其中該第二方向與該第一方向垂直，各該堆疊結構是由一第三介電層與一上電極所構成，且各該堆疊結構覆蓋對應的部份該第二介電層與該杯狀電極所圍的部份面積；於該些堆疊結構的側壁形成多數個犧牲間隙壁；於相鄰的該些犧牲間隙壁之間形成一第四介電層；移除該些犧牲間隙壁，以於相鄰的該第四介電層及該堆疊結構之間形成一間隙；以及於各該間隙中依序填入一可變電阻層與一導體層，且各該可變電阻層與對應的該導體層與該杯狀電極形成物理及電性接觸。
2. 如申請專利範圍第1項所述之電阻式記憶元件的製造方法，其中於相鄰的該些犧牲間隙壁之間形成該第四介電層的步驟包括：於該基底上形成一介電材料層以覆蓋該些堆疊結構；以及移除部份該介電材料層，直到曝露該些堆疊結構的表面。
3. 如申請專利範圍第2項所述之電阻式記憶元件的製造方法，其中移除部份該介電材料層的步驟包括進行化學機械研磨製程或回蝕刻製程。
4. 如申請專利範圍第1項所述之電阻式記憶元件的製造方法，於各該間隙中依序填入該可變電阻層與該導體層的步驟之後，更包括對各該可變電阻層的一上部進行一轉換製程，使得各該可變電阻層的該上部轉變為一歐姆接觸層。
5. 如申請專利範圍第4項所述之電阻式記憶元件的製造方法，其中該轉換製程包括提供一氫氦電漿與部分該可變電阻層反應。
6. 如申請專利範圍第4項所述之電阻式記憶元件的製造方法，其中該轉換製程包括進行一回火製程使得部分該上電極與部分該可變電阻層相互反應或擴散而形成導電接觸。
7. 如申請專利範圍第1項所述之電阻式記憶元件的製造方法，其中該些可變電阻層的材料包括金屬氧化物。
8. 如申請專利範圍第7項所述之電阻式記憶元件的製造方法，其中該些可變電阻層的材料包括SiOx、HfOx、NiOx、TiOx、TiOxNy或WOx。
9. 如申請專利範圍第1項所述之電阻式記憶元件的製造方法，其中該些導體層的材料包括TaN、TiN、TiW、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。
10. 如申請專利範圍第1項所述之電阻式記憶元件的製造方法，其中於各該間隙中依序填入該可變電阻層與該導體層的步驟包括：於該基底上依序形成一可變電阻材料層與一導體材料層；以及移除該些間隙外的部份該可變電阻材料層與部份該導體材料層。
11. 如申請專利範圍第10項所述之電阻式記憶元件的製造方法，其中形成該可變電阻材料層與該導體材料層的步驟包括進行原子層沉積、物理濺鍍沉積或化學氣相沉積製程。
12. 如申請專利範圍第10項所述之電阻式記憶元件的製造方法，其中移除該些間隙外的部份該可變電阻材料層與部份該導體材料層的步驟包括進行化學機械研磨製程。
13. 如申請專利範圍第1項所述之電阻式記憶元件的製造方法，其中該些犧牲間隙壁的材料包括鍺銻碲合金。
14. 如申請專利範圍第13項所述之電阻式記憶元件的製造方法，其中移除該些犧牲間隙壁的步驟包括使用由五倍子酸(gallic acid)與溶劑所構成的有機酸。
15. 如申請專利範圍第13項所述之電阻式記憶元件的製造方法，其中移除該些犧牲間隙壁的步驟包括進行氫氦電漿製程，其中氫氣的重量百分比為5%，而氦氣的重量百分比為95%。
16. 一種電阻式記憶元件的製造方法，包括：於一基底中形成多數個下電極；於該基底上提供一第一介電層，其中該第一介電層內具有多數個杯狀電極，且各該杯狀電極的底部與對應的該下電極接觸；於該基底上形成在一第一方向延伸的多數條第二介電層，其中各第二介電層覆蓋對應的該杯狀電極所圍的部份面積；於該基底上形成在一第二方向延伸的多數條堆疊結構，其中該第二方向與該第一方向垂直，各該堆疊結構是由一第三介電層與一上電極所構成，且各該堆疊結構覆蓋對應的部份該第二介電層及該杯狀電極所圍的部份面積；於該些堆疊結構的側壁形成多數個犧牲間隙壁；於相鄰的該些犧牲間隙壁之間形成一第四介電層；移除該些犧牲間隙壁，以於相鄰的第四介電層及該堆疊結構之間形成一間隙；進行一氧化製程，以於各該間隙之底部的該杯狀電極中形成一可變電阻層；以及於各該間隙中填入一導體層，且各該可變電阻層與對應的該導體層與該杯狀電極形成物理及電性接觸。
17. 如申請專利範圍第16項所述之電阻式記憶元件的製造方法，其中於相鄰的該些犧牲間隙壁之間形成該第四介電層的步驟包括：於該基底上形成一介電材料層以覆蓋該些堆疊結構；以及移除部份該介電材料層，直到曝露該些堆疊結構的表面。
18. 如申請專利範圍第17項所述之電阻式記憶元件的製造方法，其中移除部份該介電材料層的步驟包括進行化學機械研磨製程或回蝕刻製程。
19. 如申請專利範圍第16項所述之電阻式記憶元件的製造方法，其中於各該間隙中填入該導體層的步驟包括：於該基底上形成一導體材料層；以及移除該些間隙外的部份該導體材料層。
20. 如申請專利範圍第19項所述之電阻式記憶元件的製造方法，其中形成該導體材料層的步驟包括進行原子層沉積、物理濺鍍沉積或化學氣相沉積製程。
21. 如申請專利範圍第19項所述之電阻式記憶元件的製造方法，其中移除該些間隙外的部份該導體材料層的步驟包括進行化學機械研磨製程。
22. 如申請專利範圍第16項所述之電阻式記憶元件的製造方法，其中該些犧牲間隙壁的材料包括鍺銻碲合金。
23. 如申請專利範圍第22項所述之電阻式記憶元件的製造方法，其中移除該些犧牲間隙壁的步驟包括使用由五倍子酸與溶劑所構成的有機酸。
24. 如申請專利範圍第22項所述之電阻式記憶元件的製造方法，其中移除該些犧牲間隙壁的步驟包括進行氫氦電漿製程，其中氫氣的重量百分比為5%，而氦氣的重量百分比為95%。
25. 如申請專利範圍第16項所述之電阻式記憶元件的製造方法，其中該些杯狀電極的材料包括TiN、TaN、W、Pt、Cu或金屬矽化物。
26. 如申請專利範圍第16項所述之電阻式記憶元件的製造方法，其中該些導體層的材料包括TaN、TiN、TiW、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。
27. 一種電阻式記憶元件的製造方法，包括：於一基底中形成多數個下電極；於該基底上提供一第一介電層，其中該第一介電層中具有多數個杯狀電極，且各該杯狀電極的底部與對應的該下電極接觸；於該基底上形成在一第一方向延伸的多數條第二介電層，其中各該第二介電層覆蓋對應的該杯狀電極所圍的部份面積；於該基底上形成多數個堆疊結構，其中各該堆疊結構是由一第三介電層與一上電極所構成，且各該堆疊結構覆蓋對應的部份該第二介電層及對應的該杯狀電極所圍的部份面積；於該些堆疊結構的側壁形成多數個犧牲間隙壁；於該些犧牲間隙壁之間形成一第四介電層；移除該些犧牲間隙壁，以於該第四介電層及各該堆疊結構之間形成一間隙；於各該間隙中依序填入一可變電阻層與一第一導體層，且各該可變電阻層與對應的該第一導體層與該杯狀電極形成物理及電性接觸；於該基底上形成一第五介電層，且該第五介電層具有多數個開口，該些開口僅同時曝露部份該些可變電阻層、部份該些第一導體層與部份該些上電極，或該些開口僅曝露出部分該些上電極；以及於該第五介電層上形成在一第二方向延伸的多數條第二導體層以填入該些開口中，其中該第二方向垂直該第一方向。
28. 如申請專利範圍第27項所述之電阻式記憶元件的製造方法，其中於該些犧牲間隙壁之間形成該第四介電層的步驟包括：於該基底上形成一介電材料層以覆蓋該些堆疊結構；以及移除部份該介電材料層，直到曝露該些堆疊結構的表面。
29. 如申請專利範圍第28項所述之電阻式記憶元件的製造方法，其中移除部份該介電材料層的步驟包括進行化學機械研磨製程或回蝕刻製程。
30. 如申請專利範圍第27項所述之電阻式記憶元件的製造方法，其中該些可變電阻層的材料包括金屬氧化物。
31. 如申請專利範圍第30項所述之電阻式記憶元件的製造方法，其中該些可變電阻層的材料包括SiOx、HfOx、NiOx、TiOx、TiOxNy或WOx。
32. 如申請專利範圍第27項所述之電阻式記憶元件的製造方法，其中該些第一導體層的材料包括TaN、TiN、TiW、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。
33. 如申請專利範圍第27項所述之電阻式記憶元件的製造方法，其中於各該間隙中依序填入該可變電阻層與該第一導體層的步驟包括：於該基底上依序形成一可變電阻材料層與一導體材料層；以及移除該些間隙外的部份該可變電阻材料層與部份該導體材料層。
34. 如申請專利範圍第33項所述之電阻式記憶元件的製造方法，其中形成該可變電阻材料層與該導體材料層的步驟包括進行原子層沉積、物理濺鍍沉積或化學氣相沉積製程。
35. 如申請專利範圍第33項所述之電阻式記憶元件的製造方法，其中移除該些間隙外的部份該可變電阻材料層與部份該導體材料層的步驟包括進行化學機械研磨製程。
36. 如申請專利範圍第27項所述之電阻式記憶元件的製造方法，其中該些犧牲間隙壁的材料包括鍺銻碲合金。
37. 如申請專利範圍第36項所述之電阻式記憶元件的製造方法，其中移除該些犧牲間隙壁的步驟包括使用由五倍子酸與溶劑所構成的有機酸。
38. 如申請專利範圍第36項所述之電阻式記憶元件的製造方法，其中移除該些犧牲間隙壁的步驟包括進行氫氦電漿製程，其中氫氣的重量百分比為5%，而氦氣的重量百分比為95%。
39. 如申請專利範圍第27項所述之電阻式記憶元件的製造方法，其中該些第二導體層的材料包括Al/TaN。
40. 一種電阻式記憶元件，包括：一基底；多數個下電極，配置於該基底中；一第一介電層，配置於該基底上；多數個杯狀電極，配置於該第一介電層中，且各該杯狀電極的底部與對應的該下電極接觸；多數條第二介電層，在一第一方向延伸配置在該基底上且分別覆蓋該些杯狀電極所圍的部份面積；多數條堆疊結構，在一第二方向延伸配置於該基底上且分別覆蓋該些杯狀電極所圍的部份面積，其中該第二方向垂直該第一方向，且各該堆疊結構是由一第三介電層與一上電極所構成；多數條第四介電層，配置於該基底上，該些第四介電層與該些堆疊結構交替排列，且相鄰的該第四介電層及該堆疊結構之間相隔一間隙；多數個可變電阻層，分別配置於該些間隙的底部及部份側壁；以及多數個導體層，填滿該些間隙，且各該可變電阻層與對應的該導體層與該杯狀電極形成物理及電性接觸。
41. 如申請專利範圍第40項所述之電阻式記憶元件，其中該些可變電阻層的材料包括金屬氧化物。
42. 如申請專利範圍第41項所述之電阻式記憶元件的製造方法，其中該些可變電阻層的材料包括SiOx、HfOx、NiOx、TiOx、TiOxNy或WOx。
43. 如申請專利範圍第40項所述之電阻式記憶元件，其中該些導體層的材料包括TaN、TiN、TiW、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。
44. 如申請專利範圍第40項所述之電阻式記憶元件，其中該些可變電阻層與該些上電極電性連接。
45. 如申請專利範圍第40項所述之電阻式記憶元件，其中該些杯狀電極的材料包括TiN、TaN、W、Pt、Cu或金屬矽化物。
46. 如申請專利範圍第40項所述之電阻式記憶元件，其中該些上電極的材料包括TiW、TiN、Al、Cu/TaN或金屬矽化物。
47. 一種電阻式記憶元件，包括：一基底；多數個下電極，配置於該基底中；一第一介電層，配置於該基底上；多數個杯狀電極，配置於該第一介電層中，且各該杯狀電極的底部與對應的該下電極接觸；多數條第二介電層，在一第一方向延伸配置在該基底上且分別覆蓋該些杯狀電極所圍的部份面積；多數條堆疊結構，在一第二方向延伸配置於該基底上且分別覆蓋該些杯狀電極所圍的部份面積，其中該第二方向垂直該第一方向，且各該堆疊結構是由一第三介電層與一上電極所構成；多數條第四介電層，配置於該基底上，該些第四介電層與該些堆疊結構交替排列，且相鄰的該第四介電層及該堆疊結構之間相隔一間隙；多數個可變電阻層，分別配置於該些間隙之底部的該些杯狀電極中；以及多數個導體層，填滿該些間隙，且各該可變電阻層與對應的該導體層與該杯狀電極形成物理及電性接觸。
48. 如申請專利範圍第47項所述之電阻式記憶元件，其中該些可變電阻層的材料為該些杯狀電極之材料的氧化物。
49. 如申請專利範圍第47項所述之電阻式記憶元件，其中該些杯狀電極的材料包括TiN、TaN、W、Pt、Cu或金屬矽化物。
50. 如申請專利範圍第47項所述之電阻式記憶元件，其中該些導體層的材料包括TaN、TiN、TiW、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。
51. 如申請專利範圍第47項所述之電阻式記憶元件，其中該些上電極的材料包括TiW、TiN、Al、Cu/TaN或金屬矽化物。
52. 一種電阻式記憶元件，包括：一基底；多數個下電極，配置於該基底中；一第一介電層，配置於該基底上；多數個杯狀電極，配置於該第一介電層中，且各該杯狀電極的底部與對應的該下電極接觸；多數條第二介電層，在一第一方向延伸配置在該基底上且分別覆蓋該些杯狀電極所圍的部份面積；一第三介電層，配置於該基底上且具有多數個第一開口；多數個堆疊結構，分別配置於該些第一開口中，且分別覆蓋部份該些第二介電層及該些杯狀電極所圍的部份面積，其中各該堆疊結構是由一第四介電層與一上電極所構成，且該第三介電層及各該堆疊結構之間具有一間隙；多數個可變電阻層，分別配置於該些間隙的底部及整個側壁；多數個第一導體層，填滿該些間隙，且各該可變電阻層與對應的該第一導體層與該杯狀電極形成物理及電性接觸；一第五介電層，配置在該基底上，且具有多數個第二開口，該些第二開口僅同時曝露部份該些可變電阻層、部份該些第一導體層與部分該些上電極，或該些第二開口僅曝露出部分該些上電極；以及多數條第二導體層，在一第二方向延伸配置在該基底上，其中該第二方向垂直該第一方向，且該些第二導體層填入該些第二開口中。
53. 如申請專利範圍第52項所述之電阻式記憶元件，其中該些可變電阻層的材料包括金屬氧化物。
54. 如申請專利範圍第53項所述之電阻式記憶元件的製造方法，其中該些可變電阻層的材料包括SiOx、HfOx、NiOx、TiOx、TiOxNy或WOx。
55. 如申請專利範圍第52項所述之電阻式記憶元件，其中該些第一導體層的材料包括TaN、TiN、TiW、Ti、W、Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。
56. 如申請專利範圍第52項所述之電阻式記憶元件，其中該些杯狀電極的材料包括TiN、TaN、W、Pt、Cu或金屬矽化物。
57. 如申請專利範圍第52項所述之電阻式記憶元件，其中該些上電極的材料包括TiW、TiN、Al、Cu/TaN或金屬矽化物。
58. 如申請專利範圍第52項所述之電阻式記憶元件，其中該些第二導體層的材料包括Al/TaN。