TWI538108B - 具電阻性元件之非揮發性記憶體與其製作方法 - Google Patents
具電阻性元件之非揮發性記憶體與其製作方法 Download PDFInfo
- Publication number
- TWI538108B TWI538108B TW103116387A TW103116387A TWI538108B TW I538108 B TWI538108 B TW I538108B TW 103116387 A TW103116387 A TW 103116387A TW 103116387 A TW103116387 A TW 103116387A TW I538108 B TWI538108 B TW I538108B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- volatile memory
- source
- drain region
- fin structure
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 230000007704 transition Effects 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 230000035515 penetration Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- -1 MgOxNy Inorganic materials 0.000 claims description 8
- 229910017947 MgOx Inorganic materials 0.000 claims description 7
- 229910005855 NiOx Inorganic materials 0.000 claims description 7
- 229910004156 TaNx Inorganic materials 0.000 claims description 7
- 229910003070 TaOx Inorganic materials 0.000 claims description 7
- 229910010421 TiNx Inorganic materials 0.000 claims description 7
- 229910003087 TiOx Inorganic materials 0.000 claims description 7
- 229910010303 TiOxNy Inorganic materials 0.000 claims description 7
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 15
- 230000005669 field effect Effects 0.000 description 15
- 229910001922 gold oxide Inorganic materials 0.000 description 15
- 238000003860 storage Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 229910000314 transition metal oxide Inorganic materials 0.000 description 8
- 238000010292 electrical insulation Methods 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本發明是有關於一種非揮發性記憶體與製作方法，且特別是有關於一種具電阻性元件(resistive element)之非揮發性記憶體與其製作方法。
眾所周知，非揮發性記憶體(non-volatile memory)能夠在電源關閉時持續保存其內部的儲存資料。而現今使用最普遍的非揮發性記憶體即為快閃記憶體(flash memory)。快閃記憶體係利用浮動閘電晶體(floating gate transistor)作為儲存單元。而根據儲存於浮動閘極上的電荷量即可決定其儲存狀態。
最近，一種全新架構具備電阻性元件之非揮發性記憶體已經被提出。該非揮發性記憶體稱為電阻性隨機存取記憶體(Resistive Random Access Memory，RRAM)，且其記憶胞中包括一電阻性元件(resistive element)。
請參照第1圖，其所繪示為習知非揮發性記憶體示意圖，其揭露於美國專利號US8,107,274。該非揮發性記憶體300具有(1T+1R)的記憶胞，1T代表一個電晶體(transistor)，1R代表一個電阻(resistor)。亦即，該非揮發性記憶體300的記憶胞中包括一電晶體310與一電阻性元件320，且電阻性元件320連接至電晶體310。其中，電阻性元件320為可變的以及可回復的電阻性元件(variable and reversible resistive element)；電晶體310為一
開關電晶體(switch transistor)。當電晶體310被開啟(turn on)時，可以編程(program)電阻性元件320或者讀取(read)電阻性元件320的儲存狀態。
電晶體310包括：基板318、閘介電層(gate dielectric layer)313、一閘極層312、第一源/汲極區域314、第二源/汲極區域316、間隙壁(spacer)319。其中，該基板318以可以是一個井區(well region)。
電阻性元件320包括：過渡金屬氧化層(transition metal oxide layer)110、介電層150、一導電的插塞模組(conductive plug module)130。其中，介電層150形成於第一源/汲極區域314上，且導電的插塞模組130位於過渡金屬氧化層110上。
再者，導電的插塞模組130包括一金屬插塞132與一障壁層(barrier layer)134。金屬插塞132垂直地配置於過渡金屬氧化層110上且可以導電至過渡金屬氧化層110，並且障壁層134包覆著金屬插塞132。其中，過渡金屬氧化層110係由介電層150與障壁層134反應後所形成。
再者，過渡金屬氧化層110可以經由設定(set)或者重置(reset)而呈現不同的電阻值，而每一電阻值皆可對應至一個儲存狀態，因此可以用來作為記憶體之用途。換句話說，電阻性元件320可作為儲存元件。基本上，設定(set)電阻性元件320可等效為編程動作(program)，而重置(reset)電阻性元件320可等效為抹除動作(erase)。
請參照第2圖，其所繪示為過渡金氧氧化層的電阻特性示意圖。當過渡金氧氧化層110被設定(set)時，係提供約3V的電壓至過渡金氧氧化層110，使得過渡金氧氧化層110呈現低電阻值的第一儲存狀態。當過渡金氧氧化層110被重置(reset)時，係提供約1V的電壓以及100μA的電流至過渡金氧氧化層110，使得過渡金氧氧化層110呈現高電阻值的第二儲存狀態。
於讀取動作時，僅需提供大約0.4V~1V的電壓至過
渡金氧氧化層110，即可根據其電流大小得知過渡金氧氧化層110的儲存狀態。例如，於讀取動作時，渡金氧氧化層110所產生的電流小於5μA，即可得知過渡金氧氧化層110為高電阻值的第二儲存狀態。反之，金氧氧化層110所產生的電流大於5μA，即可得知過渡金氧氧化層110為低電阻值的第一儲存狀態。
由以上之說明可知，在重置(reset)電阻性元件320中的過渡金氧氧化層110時需要較大的驅動電流，所以需要因應大的驅動電流而設計較大尺寸的電晶體310。然而，大尺寸的電晶體310將會造成記憶胞面積變大，單位面積的儲存容量變小。
本發明係為一種非揮發性記憶體，包括：一基板；一鰭狀結構，凸出於該基板，且該鰭狀結構中具有一第一源/汲極區域與一第二源/汲極區域；一閘極結構，覆蓋於該鰭狀結構的上方以及二側表面，且該閘極結構位於該第一源/汲極區域與該第二源/汲極區域之間；一過渡層，接觸於該第二源/汲極區域；以及一金屬層，接觸於該過渡層；其中，該過渡層可以被設定或重置，用以改變該過渡層的電阻值。
本發明係為一種非揮發性記憶體的製造方法，包括下列步驟：(a)蝕刻一基板，使得該基板上形成凸出的一鰭狀結構；(b)在該鰭狀結構上形成一閘極結構，覆蓋於部分的該鰭狀結構的上方以及二側表面，使得該鰭狀結構被區分為一第一區域與一第二區域；(c)進行一離子佈植程序，使得該第一區域成為一第一源/汲極區域，該第二區域成為一第二源/汲極區域；(d)於該第二源/汲極區域上方覆蓋一電性絕緣層；(e)蝕刻該電性絕緣層並形成一穿透洞，且該穿透洞係被蝕刻至該第二源/汲極區域的表面；(f)形成一介電層覆蓋於該穿透洞的內壁與底部；(g)形成一障壁層覆蓋於該介電層；(h)形成一金屬層填滿於該穿透洞；以及(i)反應該介電層與該障壁層而形成一過渡層；其中，該過渡層可以被設
定或重置，用以改變該過渡層的電阻值。
本發明係為一種非揮發性記憶體的製造方法，包括下列步驟：(a)蝕刻一基板，使得該基板上形成凸出的一鰭狀結構；(b)在該鰭狀結構上形成一閘極結構，覆蓋於部分的該鰭狀結構的上方以及二側表面，使得該鰭狀結構被區分為一第一區域與一第二區域；(c)進行一離子佈植程序，使得該第一區域成為一第一源/汲極區域，該第二區域成為一第二源/汲極區域；(d)於該第二源/汲極區域上方依序覆蓋一介電層與一電性絕緣層；(e)蝕刻該電性絕緣層與該介電層並形成一穿透洞至該介電層，使得該穿透洞的底部與該第二源/汲極區域之間殘留部分的該介電層；(f)形成一障壁層覆蓋於該穿透洞的內壁與底部；(g)形成一金屬層填滿於該穿透洞；以及(h)反應該介電層與該障壁層而形成一過渡層；其中，該過渡層可以被設定或重置，用以改變該過渡層的電阻值。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
110‧‧‧過渡金屬氧化層
130‧‧‧導電的插塞模組
132‧‧‧金屬插塞
134‧‧‧障壁層
150‧‧‧介電層
300‧‧‧非揮發性記憶體
310‧‧‧電晶體
312‧‧‧閘極
313‧‧‧閘介電層
314、316‧‧‧源/汲極區域
318‧‧‧基板
319‧‧‧間隙壁
320‧‧‧電阻性元件
500‧‧‧鰭式場效電晶體
510‧‧‧P型基板
520‧‧‧閘極氧化層
530‧‧‧鰭狀結構
552‧‧‧閘極層
610、810‧‧‧過渡層
620‧‧‧電阻性元件
632、832‧‧‧金屬層
634、834‧‧‧障壁層
750、850‧‧‧介電層
760、860‧‧‧電性絕緣層
762、862‧‧‧穿透洞
第1圖所繪示為習知非揮發性記憶體。
第2圖所繪示為過渡金氧氧化層的電阻特性示意圖。
第3圖所繪示為鰭式場效電晶體示意圖。
第4A圖與第4B圖所繪示為本發明具電阻性元件之非揮發性記憶體示意圖。
第5A圖至第5E圖所繪示為本發明具電阻性元件之非揮發性記憶體的製作流程圖第一實施例。
第6A圖至第6E圖所繪示為本發明具電阻性元件之非揮發性記憶體的製作流程圖第二實施例。
本發明係為一種具電阻性元件之非揮發性記憶體與其製作方法。本發明將電阻性元件設計於鰭式場效電晶體(Fin FET)。由於鰭式場效電晶體具備小尺寸、大驅動電流之特性，因此可以降低記憶胞之尺寸，並且提高非揮發性記憶體單位面積的儲存容量。
請參照第3圖，其所繪示為鰭式場效電晶體示意圖。鰭式場效電晶體500具有一P型基板(P-sub)510。而經由蝕刻後，使得P型基板(P-sub)510上具有一凸出平台(斜線部分)，此凸出平台即為鰭狀結構(Fin)530。再者，閘極結構覆蓋於鰭狀結構(Fin)530的中間區域，並且將鰭狀結構(Fin)530區分為二個區域。
如第3圖所示，閘極結構包括一閘極氧化層(gate oxide layer)520覆蓋於部分的鰭狀結構(Fin)530之中間區域上方以及二側表面，而閘極層(G)552覆蓋於閘極氧化層520上。再者，暴露出的鰭狀結構(Fin)530之二側區域經由離子佈植程序之後成為二個N型區域，並作為鰭式場效電晶體500的第一源/汲極區域(S/D1)以及第二源/汲極區域(S/D2)。
很明顯地，鰭式場效電晶體500的閘極結構係對通道的上方以及兩側進行控制，因此可產生較大的通道電流(或者驅動電流)，並且有效地降低漏電流。而本明即利用鰭式場效電晶體500的優良特性，進一步設計出具電阻性元件之非揮發性記憶體。
請參照第4A圖與第4B圖，其所繪示為本發明具電阻性元件之非揮發性記憶體示意圖。其中，鰭式場效電晶體500與第3圖相同，不再贅述。
電阻性元件620包括：過渡層610與一導電的插塞模組。其中，過渡層610形成於第二源/汲極區域(S/D2)上。再者，導電的插塞模組包括一金屬層632與一障壁層634。金屬層632垂直地配置於過渡層610上且可以導電至過渡層610，並且障壁層634包覆著金屬層632。
因此，如第4B圖所示，過渡層610連接於金屬層632與鰭式場效電晶體500的第二源/汲極區域(S/D2)之間。
請參照第5A圖至第5E圖，其所繪示為本發明具電阻性元件之非揮發性記憶體的製作流程圖第一實施例。其中，鰭式場效電晶體500的製作方法與第3圖相同，不再墜述。
首先，如第5A圖所示，於第二源/汲極區域(S/D2)上形成介電層750。再者，電性絕緣層760覆蓋於介電層750以及鰭式場效電晶體500上。
如第5B圖所示，利用蝕刻步驟，蝕刻電性絕緣層760與介電層750並形成一穿透洞762至介電層750，使得穿透洞762的底部與第二源/汲極區域(S/D2)之間尚殘留部分的介電層750。
如第5C圖所示，在穿透洞762的內壁以及底部形成障壁層634，使得穿透洞762底部的障壁層634與介電層750相互接觸。接著，如第5D圖所示，形成金屬層632填滿穿透洞762。
如第5E圖所示，在高溫環境下進行反應程序，使得障壁層634與介電層750反應成為過渡層610。而當過渡層610形成後，過渡層610即連接於金屬層632與鰭式場效電晶體500的第二源/汲極區域(S/D2)之間。再者，過渡層610的電阻值可經由設定(set)或者重置(reset)來改變其電阻值。
請參照第6A圖至第6E圖，其所繪示為本發明具電阻性元件之非揮發性記憶體的製作流程圖第二實施例。其中，鰭式場效電晶體500的製作方法與第3圖相同，不再墜述。
如第6A圖所示，在鰭式場效電晶體500上形成一電性絕緣層860。接著，如第6B圖所示，利用蝕刻製程於電性絕緣層860中形成一穿透洞(via)862。其中，穿透洞862被蝕刻至鰭式場效電晶體500的第二源/汲極區域(S/D2)的表面。
如第6C圖所示，在穿透洞662的內壁以及底部依
序形成介電層850以及障壁層834。換句話說，穿透洞862中的障壁層834係覆蓋於介電層850。接著，如第6D所示，以金屬層832填滿穿透洞862。
如第6E所示，在高溫環境下進行反應程序，使得障壁層834與介電層850反應成為過渡層810。而當過渡層810形成後，穿透洞862底部的過渡層810即連接於金屬層832與鰭式場效電晶體500的第二源/汲極區域(S/D2)之間。再者，過渡層810的電阻值可經由設定(set)或者重置(reset)來改變其電阻值。
根據本發明的實施例，介電層750、850之材質可為二氧化矽(SiO2)；障壁層634、834的材料可為Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、TiOx、TiNx；且過渡層610、810之材料可為HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx、TiNx。其中，HfOx、MgOx、NiOx、TaOx、TiOx係屬於過渡金屬氧化物層(transition metal oxide layer)；TaNx、TiNx係屬於過渡金屬氮化物層(transition metal nitride layer)；HfOxNy、MgOxNy、NiOxNy、TaOxNy、TiOxNy係屬於過渡金屬氮氧化物介電層(transition metal nitrogen oxide dielectric layer)。再者，金屬層632、832之材料為銅、鋁、或者鎢。
由以上的說明可知，本發明係為一種具電阻性元件之非揮發性記憶體與其製作方法。本發明將電阻性元件設計於鰭式場效電晶體(FIN FET)上。因此，非揮發性記憶體具備小尺寸、大驅動電流之特性，並且提高非揮發性記憶體單位面積的儲存容量。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者
為準。
500‧‧‧鰭式場效電晶體
510‧‧‧P型基板(P-sub)
520‧‧‧閘極氧化層
530‧‧‧鰭狀結構
552‧‧‧閘極層(G)
610‧‧‧過渡層
620‧‧‧電阻性元件
632‧‧‧金屬層
634‧‧‧障壁層
S/D1‧‧‧第一源/汲極區域
S/D2‧‧‧第二源/汲極區域
Claims (12)
- 一種非揮發性記憶體，包括：一基板；一鰭狀結構，凸出於該基板，且該鰭狀結構中具有一第一源/汲極區域與一第二源/汲極區域；一閘極結構，覆蓋於該鰭狀結構的上方以及二側表面，且該閘極結構位於該第一源/汲極區域與該第二源/汲極區域之間；一電性絕緣層，覆蓋於第一部分的該第二源/汲極區域，且該電性絕緣層中的一穿透洞暴露出第二部分的該第二源/汲極區域；一介電層覆蓋於該穿透洞的內壁與底部；一障壁層覆蓋於該介電層；以及一金屬層填滿於該穿透洞；其中，該介電層與該障壁層經由一反應而形成一過渡層，使得該過渡層接觸於該第二源/汲極區域與該金屬層，且該過渡層可以被設定或重置，用以改變該過渡層的電阻值。
- 如申請專利範圍第1項所述之非揮發性記憶體，其中，該閘極結構包括：一閘極氧化層覆蓋於該鰭狀結構的上方以及二側表面；以及一閘極層覆蓋於該閘極氧化層上。
- 如申請專利範圍第1項所述之非揮發性記憶體，其中，該介電層之材料為SiO2。
- 如申請專利範圍第3項所述之非揮發性記憶體，其中該障壁層之材料為Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、或者TiOx、TiNx。
- 如申請專利範圍第4項所述之非揮發性記憶體，其中，該過渡層之材料為HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx、或者TiNx。
- 如申請專利範圍第5項所述之非揮發性記憶體，其中，該第一金屬層之材料為銅、鋁、或者鎢。
- 一種非揮發性記憶體的製造方法，包括下列步驟：(a)蝕刻一基板，使得該基板上形成凸出的一鰭狀結構；(b)在該鰭狀結構上形成一閘極結構，覆蓋於部分的該鰭狀結構的上方以及二側表面，使得該鰭狀結構被區分為一第一區域與一第二區域；(c)進行一離子佈植程序，使得該第一區域成為一第一源/汲極區域，該第二區域成為一第二源/汲極區域；(d)於該第二源/汲極區域上方覆蓋一電性絕緣層；(e)蝕刻該電性絕緣層並形成一穿透洞，且該穿透洞係被蝕刻至該第二源/汲極區域的表面；(f)形成一介電層覆蓋於該穿透洞的內壁與底部；(g)形成一障壁層覆蓋於該介電層；(h)形成一金屬層填滿於該穿透洞；以及(i)反應該介電層與該障壁層而形成一過渡層；其中，該過渡層可以被設定或重置，用以改變該過渡層的電阻值。
- 如申請專利範圍第7項所述之非揮發性記憶體的製造方法，其中，該介電層之材料為SiO2。
- 如申請專利範圍第8項所述之非揮發性記憶體的製造方法，其中該障壁層之材料為Hf、HfOx、HfOxNy、Mg、MgOx、 MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、或者TiOx、TiNx。
- 如申請專利範圍第9項所述之非揮發性記憶體的製造方法，其中，該過渡層之材料為HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx、或者TiNx。
- 如申請專利範圍第10項所述之非揮發性記憶體的製造方法，其中，該第一金屬層之材料為銅、鋁、或者鎢。
- 如申請專利範圍第7項所述之非揮發性記憶體的製造方法，其中形成該閘極結構包括下列步驟：形成一閘極氧化層覆蓋於該鰭狀結構的上方以及二側表面；以及形成一閘極層覆蓋於該閘極氧化層上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103116387A TWI538108B (zh) | 2014-05-08 | 2014-05-08 | 具電阻性元件之非揮發性記憶體與其製作方法 |
| CN201410250984.9A CN105097864B (zh) | 2014-05-08 | 2014-06-06 | 具电阻性元件的非易失性存储器与其制作方法 |
| US14/504,563 US9287324B2 (en) | 2014-05-08 | 2014-10-02 | Non-volatile memory with resistive element and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103116387A TWI538108B (zh) | 2014-05-08 | 2014-05-08 | 具電阻性元件之非揮發性記憶體與其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201543616A TW201543616A (zh) | 2015-11-16 |
| TWI538108B true TWI538108B (zh) | 2016-06-11 |
Family
ID=54368541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103116387A TWI538108B (zh) | 2014-05-08 | 2014-05-08 | 具電阻性元件之非揮發性記憶體與其製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9287324B2 (zh) |
| CN (1) | CN105097864B (zh) |
| TW (1) | TWI538108B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI619283B (zh) | 2016-05-30 | 2018-03-21 | 旺宏電子股份有限公司 | 電阻式記憶體元件及其製作方法與應用 |
| CN108133946B (zh) * | 2016-12-01 | 2020-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN109698213A (zh) * | 2017-10-20 | 2019-04-30 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| TWI723371B (zh) * | 2019-04-03 | 2021-04-01 | 國立清華大學 | 微型探測器及缺陷量測方法 |
| CN111785650B (zh) * | 2019-04-03 | 2023-07-04 | 林崇荣 | 微型探测器及缺陷量测方法 |
| US11289541B2 (en) * | 2019-11-14 | 2022-03-29 | Winbond Electronics Corp. | Resistive random access memory devices and methods for forming the same |
| CN114792688A (zh) * | 2021-01-26 | 2022-07-26 | 上峰科技股份有限公司 | 电子系统、与宽带隙半导体器件集成的可编程电阻存储器及其操作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7056773B2 (en) * | 2004-04-28 | 2006-06-06 | International Business Machines Corporation | Backgated FinFET having different oxide thicknesses |
| US7517764B2 (en) * | 2006-06-29 | 2009-04-14 | International Business Machines Corporation | Bulk FinFET device |
| US8063448B2 (en) * | 2007-03-16 | 2011-11-22 | Infineon Technologies Ag | Resistive memory and method |
| US8107274B2 (en) * | 2009-07-30 | 2012-01-31 | Chrong-Jung Lin | Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device |
| KR101785447B1 (ko) * | 2011-05-26 | 2017-10-16 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
| TWI553924B (zh) * | 2014-01-15 | 2016-10-11 | 林崇榮 | 具電阻性元件的非揮發性記憶體與晶胞結構及其製作方法 |
| TWI534992B (zh) * | 2014-03-28 | 2016-05-21 | 林崇榮 | 具電阻性元件的非揮發性記憶體與晶胞結構及其製作方法 |
-
2014
- 2014-05-08 TW TW103116387A patent/TWI538108B/zh not_active IP Right Cessation
- 2014-06-06 CN CN201410250984.9A patent/CN105097864B/zh not_active Expired - Fee Related
- 2014-10-02 US US14/504,563 patent/US9287324B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097864A (zh) | 2015-11-25 |
| US9287324B2 (en) | 2016-03-15 |
| TW201543616A (zh) | 2015-11-16 |
| US20150325626A1 (en) | 2015-11-12 |
| CN105097864B (zh) | 2017-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI538108B (zh) | 具電阻性元件之非揮發性記憶體與其製作方法 | |
| US9385316B2 (en) | RRAM retention by depositing Ti capping layer before HK HfO | |
| JP5073267B2 (ja) | 相変化メモリ素子 | |
| TWI398954B (zh) | 可變且可逆的電阻性元件、非揮發性記憶體單元及其操作方法與製造方法 | |
| US20140252295A1 (en) | One transistor and one resistive (1t1r) random access memory (rram) structure with dual spacers | |
| KR101162760B1 (ko) | 상변화 메모리 소자 및 그의 제조방법 | |
| TW201735413A (zh) | 三維電阻式記憶體及其製造方法 | |
| JP2007294925A (ja) | 不揮発性メモリ素子、その動作方法、及びその製造方法 | |
| TWI643318B (zh) | 記憶體元件及其操作方法 | |
| JP2006216957A (ja) | 垂直なゲート電極のトランジスタを備える半導体装置及びその製造方法 | |
| JP2006135338A (ja) | 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法 | |
| KR20140077499A (ko) | 저항 변화 메모리 장치 및 그 제조방법 | |
| US20210257495A1 (en) | Non-volatile memory device with reduced area | |
| TWI572073B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| US11837611B2 (en) | Data storage element and manufacturing method thereof | |
| US9209225B2 (en) | Cell structure of resistive non-volatile memory and manufacturing method thereof | |
| US9130166B2 (en) | Resistive non-volatile memory, cell structure and manufacturing method thereof | |
| US9466792B2 (en) | Memory device and method for fabricating the same | |
| US10811602B2 (en) | Tungsten oxide RRAM with barrier free structure | |
| US9117750B2 (en) | Resistive element and memory cell of non-volatile memory and manufacturing method thereof | |
| KR101097865B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100762894B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101050781B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR100648287B1 (ko) | 플래시 메모리 장치 및 그 제조 방법 | |
| JP2012038748A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |