CN109841733B - 存储器件及其形成方法 - Google Patents

存储器件及其形成方法 Download PDF

Info

Publication number
CN109841733B
CN109841733B CN201811072333.XA CN201811072333A CN109841733B CN 109841733 B CN109841733 B CN 109841733B CN 201811072333 A CN201811072333 A CN 201811072333A CN 109841733 B CN109841733 B CN 109841733B
Authority
CN
China
Prior art keywords
electrode
layer
memory cell
material layer
resistive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811072333.XA
Other languages
English (en)
Other versions
CN109841733A (zh
Inventor
洪蔡豪
郭仕奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109841733A publication Critical patent/CN109841733A/zh
Application granted granted Critical
Publication of CN109841733B publication Critical patent/CN109841733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices

Abstract

一种存储器单元包括：包括顶部边界和侧壁的第一电极；设置在所述第一电极之上的电阻材料层，其中，电阻材料层至少包括第一部分和连接至第一部分的第一端的第二部分；以及设置在电阻材料层之上的第二电极，其中，电阻材料层的第一部分沿着第一电极的顶部边界延伸，并且电阻材料层的第二部分沿着第一电极的侧壁的上部延伸。本发明的实施例还提供了一种形成存储单元的方法。

Description

存储器件及其形成方法
技术领域
本发明的实施例总体涉及半导体领域，更具体地，涉及存储器件及其形成方法。
背景技术
近年来，出现了诸如铁电式随机存取存储(FRAM)器件、相变式随机存取存储(PRAM)器件和电阻式随机存取存储(RRAM)器件等非传统非易失性存储(NVM)器件。特别地，与传统的NVM器件相比，在高电阻状态和低电阻状态之间展现切换行为的RRAM器件具有各种优势。这些优势包括例如与当前的互补金属氧化物半导体(CMOS)技术相兼容的制造步骤、低制造成本、紧凑的结构、灵活的可扩展性、快速切换、高集成度等。
由于包括这样的RRAM器件的集成电路(IC)变得更加强大，因此期望最大化IC中的RRAM器件的数量。通常，RRAM器件包括顶部电极(例如，阳极)和底部电极(例如，阴极)，可变电阻材料层介于顶部和底部电极之间。特别地，可变电阻材料层的有源区通常分别与顶部电极和底部电极平行地延伸。以其中每层仅二维延伸的这种堆叠结构形成的RRAM器件可能会在最大化IC中的RRAM器件的数量和保持RRAM器件的最优性能之间进行折衷。例如，RRAM器件的数量通常与可变电阻材料层的有源区的数量成比例。这样，在IC的给定区内，当RRAM器件的数量增加时，每个RRAM器件的有源区缩小，由于相应的顶部电极和底部电极之间较弱的信号连接，这可能不利地影响每个RRAM器件的性能。
因此，现有的RRAM器件及其制造方法并不完全令人满意。
发明内容
根据本发明的一个方面，提供了一种存储器单元，包括：第一电极，包括顶部边界和侧壁；电阻材料层，设置在所述第一电极之上，所述电阻材料层至少包括第一部分和连接至所述第一部分的第一端的第二部分；以及第二电极，设置在所述电阻材料层之上，其中，所述电阻材料层的第一部分沿着所述第一电极的顶部边界延伸，并且所述电阻材料层的第二部分沿着所述第一电极的侧壁延伸。
根据本发明的另一个方面，提供了一种存储器单元，包括：第一电极，具有从第一介电层处突出的上部；电阻材料层，共形地设置在所述第一电极的突出部分和与所述第一介电层的顶面上方；以及第二电极，设置在所述电阻材料层之上，其中，所述电阻材料层包括夹置在所述第一电极与所述第二电极之间的第一部分。
根据本发明的又一个方面，提供了一种形成存储器单元的方法，包括：形成第一电极，所述第一电极包括在第一介电层的顶部边界之上延伸的顶部边界和上部侧壁；形成电阻材料层，所述电阻材料层包括沿所述上部侧壁延伸的第一部分，连接至所述第一部分的一端的第二部分以及连接至所述第一部分的另一端的第三部分；以及形成延伸穿过覆盖所述第一介电层的第二介电层的第二电极，其中，所述电阻材料层的第二部分夹置在所述第一电极与所述第二电极之间。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A和图1B示出根据一些实施例的用于形成半导体器件的示例性方法的流程图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N、图2O和图2P示出根据一些实施例的在各个制造阶段期间的通过图1A和图1B的方法制造的示例性半导体器件的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
本发明提供了新型RRAM器件及其形成方法的各种实施例。在一些实施例中，所公开的RRAM器件包括RRAM电阻器，其中，该RRAM电阻器包括倒U形可变电阻材料层，其中，可变电阻材料层包括连接至底部电极的第一边界(例如，凹的下边界)和连接至顶部电极的第二边界(例如，凸的上部边界)。更特别地，倒U形可变电阻材料层的第一边界可以至少围绕底部电极的上部，而倒U形可变电阻材料层的第二边界可以连接至顶部电极的底部边界。在RRAM电阻器中形成这种倒U形可变电阻材料层可以提供各种优势。例如，当与上述传统的RRAM器件相比时，在给定区内，以倒U形轮廓形成的可变电阻材料层可以大大增加连接至顶部电极和底部电极的可变电阻材料层的有源区。可选地，当使IC集成多个公开的RRAM器件时，可以有利地消除上述在集成的RRAM器件的性能和数量之间的折衷。
图1A和图1B示出根据本发明的一个或多个实施例的形成半导体器件的方法100的流程图。应当注意，方法100仅是实例，而不旨在限制本发明。在一些实施例中，半导体器件是RRAM器件的至少部分。如本发明所采用的，RRAM器件是指包括可变电阻材料层的任何器件。应当注意，图1A和图1B的方法100不产生完整的RRAM器件。可以使用互补金属氧化物半导体(CMOS)技术处理来制造完整的RRAM器件。因此，应当理解，可以在图1A和图1B的方法100之前、期间和/或之后提供额外的操作，并且本文中可以仅简要地描述一些其他操作。在一些其他实施例中，该方法可用于形成各种非易失性存储(NVM)器件中的任何一种，诸如铁电式随机存取存储(FRAM)器件、相变式随机存取存储(PRAM)器件、电阻式随机存取存储(RRAM)器件等，同时保持在本发明的范围内。
首先参考图1A，在一些实施例中，方法100从操作102开始，其中，提供包括晶体管的衬底。方法100继续至操作104，其中，在衬底上方形成第一介电层。在一些实施例中，在晶体管上方形成第一介电层。在一些实施例中，第一介电层可以是形成在衬底上方的金属间介电层，在第一介电层和衬底之间设置有一个或多个这种金属间介电层，如将在下面进一步详细讨论的。方法100继续至操作106，其中，形成延伸穿过第一介电层的孔。在一些实施例中，该孔可以暴露晶体管的至少一个导电部件(例如，漏极、源极、栅极等)的部分。可选地，孔可以与晶体管的至少一个导电部件连通。方法100继续至操作108，其中，在第一介电层上方形成第一覆盖层。在一些实施例中，第一覆盖层衬垫延伸穿过第一介电层的孔，并且沿着第一介电层的上部边界延伸。方法100继续至操作110，其中，在第一覆盖层上方形成金属层。在一些实施例中，金属层覆盖第一覆盖层的上部边界并且填充孔。
接下来，方法100继续至操作112，其中，形成第一电极。在一些实施例中，第一电极由填充孔的金属层形成，这将在下面讨论。方法100继续至操作114，其中，使第一介电层的上部凹进。可选地，形成第一介电层的新的上部边界，暴露第一电极的上部和第一覆盖层的沿第一电极的上部侧壁延伸的上部。方法100继续至操作116，其中，形成下部覆盖层。在一些实施例中，由与第一覆盖层大致类似的材料形成的这种下部覆盖层可以覆盖第一介电层的新的上部边界和第一电极的暴露的上部边界。这样，除了覆盖第一介电层的新的上部边界之外，整体地形成为单件的第一覆盖层和下部覆盖层可以衬垫第一电极，这将在下面讨论。方法100继续至操作118，其中，在第一覆盖层上方形成第一电极层。
然后参考图1B，方法100继续至操作120，其中，在第一电极层上方形成可变电阻材料层。方法100继续至操作122，其中，在可变电阻材料层上方形成第二电极层。方法100继续至操作124，其中，在第二电极层上方形成第二覆盖层。在一些实施例中，第一覆盖层、第一电极层、可变电阻材料层、第二电极层和第二覆盖层均大致共形且薄。这样，第一覆盖层、第一电极层、可变电阻材料层、第二电极层和第二覆盖层可以分别遵循第一电极的暴露的上部的轮廓(即，均形成倒U形轮廓)，这将在下面进一步详细讨论。方法100继续至操作126，其中，图案化第一覆盖层、第一电极层、可变电阻材料层、第二电极层和第二覆盖层。在一些实施例中，在图案化之后，第一覆盖层、第一电极层、可变电阻材料层、第二电极层和第二覆盖层的相应的倒U形轮廓可以保持不变。方法100继续至操作128，其中，形成间隔件。在一些实施例中，在图案化的第一电极层、可变电阻材料层、第二电极层和第二覆盖层的相应侧面处设置间隔件。方法100继续至操作130，其中，在第一介电层上方形成第二介电层。在一些实施例中，第一介电层和第二介电层可以由大致相同的材料形成，这使得第一介电层和第二介电层称为单层。方法100继续至操作132，其中，形成第二电极。在一些实施例中，第二电极形成为延伸穿过第二介电层并且通过第二覆盖层和第二电极层连接可变电阻材料层。
在一些实施例中，方法100的操作可以分别与如图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N、图2O图2P中所示的半导体器件200在各个制造阶段的截面图相关联。在一些实施例中，半导体器件200可以是RRAM器件。RRAM器件200可以包括在微处理器、存储器单元和/或其他集成电路(IC)中。而且，为了更好地理解本发明的概念，简化图2A至图2P。例如，尽管图示出了RRAM器件200，但应当理解，其中形成有RRAM器件200的IC可包括许多其他器件，其中，其他器件包括电阻器、电容器、电感器、熔丝等，并且为了清楚说明的目的，在图2A至图2P中未示出。
对应于图1A的操作102，图2A是根据一些实施例提供的包括具有晶体管204的衬底202的RRAM 200在各个制造阶段中的一个阶段处的截面图。尽管图2A所示的实施例中的RRAM器件200仅包括一个晶体管204，但应当理解，图2A所示的实施例和下面的图仅用于说明的目的。因此，RRAM器件200可以包括任何期望数量的晶体管，同时保持在本发明的范围内。
在一些实施例中，衬底202包括例如硅的半导体材料衬底。可选地，衬底202可以包括诸如，例如锗的其他元素半导体材料。衬底202还可以包括诸如碳化硅、砷化镓、砷化铟和磷化铟的化合物半导体。衬底202可以包括诸如硅锗、碳化硅锗、磷砷化镓和磷铟化镓的合金半导体。在一个实施例中，衬底202包括外延层。例如，衬底可以具有位于块状半导体上面的外延层。此外，衬底202可以包括绝缘体上半导体(SOI)结构。例如，衬底可以包括通过诸如注氧隔离(SIMOX)的工艺或其他适当的技术(诸如，晶圆接合和研磨)形成的埋氧(BOX)层。
在一些实施例中，晶体管204包括栅电极204-1、栅极介电层204-2以及源极/漏极部件204-3和204-4。可以使用诸如离子注入的掺杂工艺来形成源极/漏极部件204-3和204-4。栅极介电层204-2可以包括诸如氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的电介质和/或它们的组合的介电材料，可以使用诸如原子层沉积(ALD)的沉积工艺来形成。栅电极204-1可以包括诸如多晶硅或金属的导电材料，可以使用诸如化学汽相沉积(CVD)的沉积工艺来形成。如将在下面进一步详细讨论的，晶体管204可以用作RRAM器件200的存取晶体管，在读取/写入操作期间控制对RRAM器件200的数据存储组件(例如，RRAM电阻器)的存取。
对应于图1A的操作104，图2B是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第一介电层206的RRAM器件200的截面图。如图所示，在晶体管204上方和衬底202的主表面上方形成第一介电层206。如上所述，第一介电层可以是金属间介电(IMD)层的部分。尽管在图2B(以及以下图)所示的实施例中，第一介电层206直接覆盖衬底202和晶体管204，但应当注意，在第一介电层206与衬底202之间，可以存在一个或多个这种IMD层，同时保持在本发明的范围内。可选地，可以在后段制程(BEOL)工艺期间形成第一介电层206。为了清楚起见，未在本发明的图中示出一个或多个这种IMD层。
在一些实施例中，第一介电层206由介电材料形成。这种介电材料可以包括以下中的至少一种：氧化硅、低介电常数(低k)材料、其他合适的介电材料或它们的组合。低k材料可以包括氟化硅玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、碳掺杂的氧化硅(SiOxCy)、氧化锶(SrO)、Black
Figure BDA0001799883420000071
(加利福尼亚圣克拉拉的应用材料公司)、干凝胶、气凝胶、无定形氟化碳、聚对二甲苯、BCB(双苯并环丁烯)、
Figure BDA0001799883420000072
(密歇根州米兰的陶氏化学公司)、聚酰亚胺和/或其他未来开发的低k介电材料。
对应于图1A的操作106，图2C是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括延伸穿过第一介电206的孔207的RRAM器件200的截面图。如图所示，孔207暴露源极/漏极部件204-3(即，孔207与源极/漏极部件204-3连通)，这允许稍后形成的RRAM电阻器通过源极/漏极部件204-3连接至晶体管204。如上所述，可以在第一介电层206和衬底202之间形成一个或多个IMD层(未示出)，从而使得孔207可以穿过设置在一个或多个IMD层中的相应导电部件间接地与源极/漏极部件204-3连通。
在一些实施例中，可以通过实施以下工艺中的至少一些来形成孔207：在第一介电层206上方形成可选的抗反射涂(ARC)层；形成具有与预定形成孔207的区域对准的开口的可图案化层(例如，光刻胶层)；在使用可图案化层作为掩模的同时，实施一个或多个干蚀刻工艺以蚀刻第一介电层206的未被可图案化层覆盖的部分；以及去除可图案化层。
对应于图1A的操作108，图2D是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第一覆盖层208的RRAM器件200的截面图。如图所示，第一覆盖层208覆盖第一介电层206的顶部边界206A并且衬垫孔207，即第一覆盖层208覆盖孔207的底部边界和侧壁。
在一些实施例中，第一覆盖层208可以由以下材料形成：诸如，例如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱-钽合金(Ir-Ta)、铟锡氧化物(ITO)或它们的任何合金、氧化物、氮化物、氟化物、碳化物、硼化物或硅化物(诸如TaN、TiN、TiAlN、TiW)，或它们的组合。尽管第一覆盖层208在图2D(以及以下图)的说明性实施例中示出为单层，但应当注意，第一覆盖层208可包括形成为堆叠件的多个层，其中，多个层中的每个均由例如TaN、TiN等上述材料中的一种形成。在一些实施例中，通过使用化学汽相沉积(CVD)、等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感耦合等离子体(ICP)CVD、物理汽相沉积(PVD)、旋涂和/或其他合适的技术以将上述材料中的至少一种沉积在第一介电层206上方来形成第一覆盖层208。
对应于图1A的操作110，图2E是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括金属层210的RRAM器件200的截面图。如图所示，金属层210形成为覆盖第一覆盖层208，并且因此填充孔207。
在一些实施例中，金属层210可以包括诸如，例如铜(Cu)、铝(Al)、钨(W)等的导电材料。在一些实施例中，可以通过使用化学汽相沉积(CVD)、物理汽相沉积(PVD)、旋涂和/或其他合适的技术以将上述材料沉积在第一覆盖层208上方来形成金属层210。
对应于图1A的操作112，图2F是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第一电极212的RRAM器件200的截面图。在一些实施例中，通过对金属层210(图2E)实施抛光工艺(例如，化学机械抛光(CMP)工艺)直到再次暴露第一介电层206的上部边界206A来形成第一电极212。因此，应当理解，在实施这种抛光工艺时，去除第一覆盖层208的覆盖上部边界206A的部分。这样，暴露第一电极212的上部边界212A，并且进一步地，也暴露第一覆盖层208的沿第一电极212的侧壁212B延伸的部分的上部边界208A。
对应于图1A的操作114，图2G是根据一些实施例在各个制造阶段中的一个阶段处凹进第一介电层206的上部的RRAM器件200的截面图。如图所示，在使第一介电层206的上部凹进之后，暴露第一介电层206的新的上部边界206B，并且进一步，再次暴露第一覆盖层208的沿着第一电极212的侧壁212B延伸的部分的侧壁208B。可选地，第一电极212具有从新的上部边界206B突出的上部和仍嵌入在第一介电层206中的下部。此外，在一些实施例中，在侧壁208B和(新的)上部边界206B的交叉处形成拐角(即，L形轮廓)213，并且此外，上部边界212A/208A和侧壁208B可以共同形成倒U形轮廓。
在一些实施例中，可以通过实施以下工艺中的至少一些来形成第一介电层206的上部的凹进：在第一介电层206上方形成可选的抗反射涂(ARC)层；形成覆盖第一电极212(以及第一覆盖层208的沿着第一电极212的侧壁212B延伸的部分)的可图案化层(例如，光刻胶层)；在使用可图案化层作为掩模的同时，实施一个或多个干蚀刻工艺以蚀刻第一介电层206的未被可图案化层覆盖的上部；并且去除可图案化层。
对应于图1A的操作116，图2H是根据一些实施例的在各个制造阶段中的一个阶段处形成下部覆盖层208’的RRAM器件200的截面图。由于在一些实施例中，下部覆盖层208'可以形成为与第一覆盖层208大致类似的材料，所以下部覆盖层208'和第一覆盖层208可以整体形成为单件层(即，这两层之间的界面是不可区分的)，在下面的讨论中在本文中称为第一覆盖层208。
在一些实施例中，下部覆盖层208’大致共形且薄(例如，厚度为约
Figure BDA0001799883420000091
至
Figure BDA0001799883420000092
)，从而使得第一覆盖层208的至少部分也可以遵循由上部边界212A和侧壁212B的上部限定的倒U形轮廓215。这样，在一些实施例中，第一覆盖层208包括沿着第一电极212的上部边界212A延伸的至少一个水平延伸(横向)部分208-1，以及分别沿着第一电极212的侧壁212B延伸的两个垂直延伸(纵向)部分208-2和208-3，其中，两个垂直延伸部分208-2和208-3分别连接至水平延伸部分208-1的两端。此外，第一覆盖层208包括分别沿第一介电层206的上部边界206B延伸的两个水平延伸或“腿”部208-4和208-5，其中，腿部208-4在垂直延伸部分208-2的一端处连接至垂直延伸部分208-2，其中，垂直延伸部分208-2的这端与垂直延伸部分208-2的连接至横向延伸部分208-1的另一端相对，并且腿部208-5在垂直延伸部分208-3的一端处连接至垂直延伸部分208-3，其中，垂直延伸部分208-3的这端与垂直延伸部分208-3的连接至横向延伸部分208-1的另一端相对。应当注意，如本文所使用的术语“垂直延伸部分”不一定意味着这种垂直延伸部分的表面和相交表面形成绝对直角。例如，垂直延伸部分208-2和208-3以及水平延伸部分208-1中的每个均可以形成锐角或钝角，同时保持在本发明的范围内。
对应于图1A的操作118，图2I是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第一电极层216的RRAM器件200的截面图。如图所示，第一电极层216覆盖第一覆盖层208。与第一覆盖层208类似，第一电极层216大致共形且薄(例如，厚度为约
Figure BDA0001799883420000101
)，从而使得第一电极层216的至少部分也可以遵循倒U形轮廓215。这样，在一些实施例中，第一电极层216至少包括沿着第一电极212的上部边界212A延伸的水平延伸部分216-1，以及分别沿着第一电极212的侧壁212B延伸的两个垂直延伸部分216-2和216-3，其中，两个垂直延伸部分216-2和216-3分别连接至水平延伸部分216-1的两端。此外，第一电极层216包括分别沿第一介电层206的上部边界206B延伸的两个水平延伸部分或腿部216-4和216-5，其中，腿部216-4在垂直延伸部分216-2的一端处连接至垂直延伸部分216-2，其中，垂直延伸部分216-2的这端与垂直延伸部分216-2的连接至横向延伸部分216-1的另一端相对，并且腿部216-5在垂直延伸部分216-3的一端处连接至垂直延伸部分216-3，其中，垂直延伸部分216-3的这端与垂直延伸部分216-3的连接至横向延伸部分216-1的另一端相对。
在一些实施例中，第一电极层216可以由来自诸如，例如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱-钽合金(Ir-Ta)、铟锡氧化物(ITO)或它们的任何合金、氧化物、氮化物、氟化物、碳化物、硼化物或硅化物(诸如TaN、TiN、TiAlN、TiW)，或它们的组合的材料。尽管第一电极层216在图2I(以及以下图)的说明性实施例中示出为单层，但应当注意，第一电极层216可包括形成为堆叠件的多个层，其中，多个层中的每个由例如TaN、TiN等的上述材料中的一种形成。在一些实施例中，通过使用化学汽相沉积(CVD)、等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感耦合等离子体(ICP)CVD、物理汽相沉积(PVD)、旋涂和/或其他合适的技术以将上述材料中的至少一种沉积在第一覆盖层208上方来形成第一电极层216。
对应于图1B的操作120，图2J是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括可变电阻材料层218的RRAM器件200的截面图。如图所示，可变电阻材料层218覆盖第一电极层206。与第一覆盖层208和第一电极层216类似，可变电阻材料层218大致共形且薄(例如，厚度为约
Figure BDA0001799883420000111
)，从而使得可变电阻材料层218的至少部分也可以遵循倒U形轮廓215。这样，在一些实施例中，可变电阻材料层218至少包括沿着第一电极212的上部边界212A延伸的水平延伸部分218-1，以及分别沿着第一电极212的侧壁212B延伸的两个垂直延伸部分218-2和218-3，其中，两个垂直延伸部分218-2和218-3分别连接至水平延伸部分218-1的两端。此外，可变电阻材料层218包括分别沿第一介电层206的上部边界206B延伸的两个水平延伸部分或腿部218-4和218-5，其中，腿部218-4在垂直延伸部分218-2的一端处连接至垂直延伸部分218-2，其中，垂直延伸部分218-2的这端与垂直延伸部分218-2的连接至横向延伸部分218-1的另一端相对，并且腿部218-5在垂直延伸部分218-3的一端处连接至垂直延伸部分218-3，其中，垂直延伸部分218-3的这端与垂直延伸部分218-3的连接至横向延伸部分218-1的另一端相对。
在一些实施例中，可变电阻材料218是具有电阻转换特性(例如，可变电阻)的层。换言之，可变电阻材料层218包括根据所施加的电脉冲的极性和/或幅度而表征为可逆电阻变化的材料。可变电阻材料层218包括介电层。基于电信号的极性和/或幅度，可变电阻材料层218可以变成导体或绝缘体。
在一个实施例中，可变电阻材料层218可以包括过渡金属氧化物。过渡金属氧化物可以表示为MxOy，其中，M是过渡金属，O是氧，x是过渡金属组分，并且y是氧组分。在实施例中，可变电阻材料层218包括ZrO2。适用于可变电阻材料层218的其他材料的实例包括：NiO、TiO2、HfO、ZrO、ZnO、WO3、CoO、Nb2O5、Fe2O3、CuO、CrO2、SrZrO3(Nb-掺杂的)和/或本领域已知的其他材料。在另一实施例中，可变电阻(材料)层218可以包括诸如，例如Pr0.7Ca0.3、MnO3等的基于巨磁阻(CMR)的材料。
在又一实施例中，可变电阻(材料)层218可以包括诸如，例如聚偏二氟乙烯和聚[(偏二氟乙烯-共-三氟乙烯)(P(VDF/TrFE))的聚合物材料。在又一实施例中，可变电阻材料层218可以包括诸如，例如GeSe中的Ag的导电桥接随机存取存储器(CBRAM)材料。根据一些实施例，可变电阻材料层218可以包括具有电阻转换材料特性的多个层。可以通过可变电阻材料层218的组分(包括“x”和“y”的值)、厚度和/或本领域已知的其他因素来确定可变电阻材料层218的置位电压和/或复位电压。
在一些实施例中，可以通过利用含金属和氧的前体的原子层沉积(ALD)技术形成可变电阻材料层218。在一些实施例中，可以使用其他化学汽相沉积(CVD)技术。在一些实施例中，可以通过诸如具有金属靶以及具有供应到PVD室的氧气和可选氮气的溅射工艺的物理汽相沉积(PVD)技术形成可变电阻材料层218。在一些实施例中，可以通过电子束沉积技术形成可变电阻材料层218。
对应于图1B的操作122，图2K是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第二电极层220的RRAM器件200的截面图。如图所示，第二电极层220覆盖可变电阻材料层218。类似地，第二电极层220大致共形且薄(例如，厚度为约
Figure BDA0001799883420000121
)，从而使得第二电极层220的至少部分也可以遵循倒U形轮廓215。这样，在一些实施例中，第二电极层220至少包括沿着第一电极212的上部边界212A延伸的水平延伸部分220-1，以及分别沿着第一电极212的侧壁212B延伸的两个垂直延伸部分220-2和220-3，其中，两个垂直延伸部分220-2和220-3分别连接至水平延伸部分220-1的两端。此外，第二电极层220包括分别沿第一介电层206的上部边界206B延伸的两个水平延伸部分或腿部220-4和220-5，其中，腿部220-4在垂直延伸部分220-2的一端处连接至垂直延伸部分220-2，其中，垂直延伸部分220-2的这端与垂直延伸部分220-2的连接至横向延伸部分220-1的另一端相对，并且腿部220-5在垂直延伸部分220-3的一端处连接至垂直延伸部分220-3，其中，垂直延伸部分220-3的这端与垂直延伸部分220-3的连接至横向延伸部分220-1的另一端相对。
在一些实施例中，第二电极层220可以由来自诸如，例如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱-钽合金(Ir-Ta)、铟锡氧化物(ITO)或它们的任何合金、氧化物、氮化物、氟化物、碳化物、硼化物或硅化物(诸如TaN、TiN、TiAlN、TiW)，或它们的组合的材料。尽管第二电极层220在图2K(以及以下图)的说明性实施例中示出为单层，但应当注意，第一电极层220可包括形成为堆叠件的多个层，其中，多个层中的每个由例如TaN、TiN等的上述材料中的一种形成。在一些实施例中，通过使用化学汽相沉积(CVD)、等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感耦合等离子体(ICP)CVD、物理汽相沉积(PVD)、旋涂和/或其他合适的技术以将上述材料中的至少一种沉积在可变电阻材料层218上方来形成第二电极层220。
对应于图1B的操作124，图2L是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第二覆盖层222的RRAM器件200的截面图。如图所示，第二覆盖层222覆盖第二电极层220。类似地，第二覆盖层222大致共形且薄(例如，厚度为约
Figure BDA0001799883420000131
)，从而使得第二覆盖层222的至少部分也可以遵循倒U形轮廓215。这样，在一些实施例中，第二覆盖层222至少包括沿着第一电极212的上部边界212A延伸的水平延伸部分222-1，以及分别沿着第一电极212的侧壁212B延伸的两个垂直延伸部分222-2和222-3，其中，两个垂直延伸部分222-2和222-3分别连接至水平延伸部分222-1的两端。此外，第二覆盖层222包括分别沿第一介电层206的上部边界206B延伸的两个水平延伸部分或腿部222-4和222-5，其中，腿部222-4在垂直延伸部分222-2的一端处连接至垂直延伸部分222-2，其中，垂直延伸部分222-2的这端与垂直延伸部分222-2的连接至横向延伸部分222-1的另一端相对，并且横向延伸部分222-5在垂直延伸部分222-3的一端处连接至垂直延伸部分222-3，其中，垂直延伸部分222-3的这端与垂直延伸部分222-3连接至横向延伸部分222-1的另一端相对。
在一些实施例中，第二覆盖层222可以由来自诸如，例如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱-钽合金(Ir-Ta)、铟锡氧化物(ITO)或它们的任何合金、氧化物、氮化物、氟化物、碳化物、硼化物或硅化物(诸如TaN、TiN、TiAlN、TiW)，或它们的组合的材料。尽管第二覆盖层222在图2L(以及以下图)的说明性实施例中示出为单层，但应当注意，第二覆盖层222可包括形成为堆叠件的多个层，其中，多个层中的每个由例如TaN、TiN等的上述材料中的一种形成。在一些实施例中，通过使用化学汽相沉积(CVD)、等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感耦合等离子体(ICP)CVD、物理汽相沉积(PVD)、旋涂和/或其他合适的技术以将上述材料中的至少一种沉积在第二电极层220上方来形成第二覆盖层222。
对应于图1B的操作126，图2M是根据一些实施例的在各个制造阶段中的一个阶段处图案化第一覆盖层208、第一电极层216、可变电阻材料层218、第二电极层220和第二覆盖层222的RRAM器件200的截面图。如图所示，在这种图案化工艺之后，部分地去除(例如，蚀刻)第一覆盖层208、第一电极层216、可变电阻材料层218、第二电极层220和第二覆盖层222的沿上部边界206B延伸的相应“腿”部。此外，这种去除的腿部分可以不直接连接至相应的垂直延伸部分(例如，208-2/208-3、216-2/216-3、218-2/218-3、220-2/220-3和222-2/222-3)，从而使得相应的水平延伸部分208-1、216-1、218-1、220-1和222-1以及垂直延伸部分208-2/208-3、216-2/216-3、218-2/218-3、220-2/220-3和222-2/222-3可保持完整。这样，图案化的第一覆盖层208、第一电极层216、可变电阻材料层218、第二电极层220和第二覆盖层222中的每个仍然可以遵循倒U形轮廓215。
在一些实施例中，可以通过实施以下工艺中的至少一些来形成图案化的第一覆盖层208、第一电极层216、可变电阻材料层218、第二电极层220和第二覆盖层222：形成覆盖相应的水平延伸部分208-1、216-1、218-1、220-1和222-1，垂直延伸部分208-2/208-3、216-2、216-3、218-2/218-3、220-2/220-3和222-2/222-3和腿部208-4/208-5、216-4/216-5、218-4/218-5、220-4/220-5和222-4/222-5的部分的可图案化层(例如，光刻胶层)；同时使用可图案化层作为掩模，实施一个或多个干蚀刻工艺以蚀刻腿部208-4/208-5、216-4/216-5、218-4/218-5、220-4/220-5和222-4/222-5的未被可图案化层覆盖的部分；并且去除可图案化层。
对应于图1B的操作128，图2N是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括间隔件230的RRAM器件200的截面图。如图所示，间隔件230形成为分别覆盖图案化的第一覆盖层208、第一电极层216、可变电阻材料层218、第二电极层220和第二覆盖层222的侧面，同时至少部分地暴露图案化的第二覆盖层222的水平延伸部分222-1的上部边界222-1A。更具体地，间隔件230可以分别覆盖垂直延伸部分222-2/222-3和剩余的腿部222-4/222-5，以及剩余的腿部222-4/222-5(和208-4/208-5、216-4/216-5、218-4/218-5、220-4/220-5)的侧壁(统称为侧壁231)。
在一些实施例中，可以通过实施以下工艺中的至少一些来形成间隔件230：在第一介电层206和图案化的第一覆盖层208、第一电极层216、可变电阻材料层218、第二电极层220和第二覆盖层222上方形成伪介电(例如，氮化硅(SiN)、碳化硅(SiC)等)层；以及实施一个或多个干刻蚀工艺以蚀刻伪介电层，直到再次暴露图案化的第二覆盖层222的水平延伸部分222-1的上部边界222-1A和第一介电层206的上部边界206B。
对应于图1B的操作130，图2O是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第二介电层232的RRAM器件200的截面图。如图所示，形成第二介电层232以覆盖第一介电层206、图案化的第一覆盖层208、第一电极层216、可变电阻材料层218、第二电极层220和第二覆盖层222以及间隔件230。如上所述，第一介电层206可以是金属间介电(IMD)层的部分，并且在一些实施例中，第二介电层232由与第一介电层206大致相同的材料形成。因此，根据一些实施例，第一介电层206和第二介电层232可以称为单层。
在一些实施例中，第二介电层232由电介质材料形成。这种介电材料可以包括以下中的至少一种氧化硅、低介电常数(低k)材料、其他合适的介电材料或它们的组合。低k材料可以包括氟化硅玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、碳掺杂的氧化硅(SiOxCy)、氧化锶(SrO)、Black
Figure BDA0001799883420000161
(加利福尼亚圣克拉拉的应用材料公司)、干凝胶、气凝胶、无定形氟化碳、聚对二甲苯、BCB(双苯并环丁烯)、
Figure BDA0001799883420000162
(密歇根州米兰的陶氏化学公司)、聚酰亚胺和/或其他未来开发的低k介电材料。
对应于图1B的操作132，图2P是根据一些实施例的在各个制造阶段中的一个阶段处形成的包括第二电极234的RRAM器件200的截面图。如图所示，第二电极234连接至第二覆盖层222的水平延伸部分的上部边界222-1A的至少部分。
在一些实施例中，通过实施与形成第一电极212的工艺大致类似的一系列工艺来形成第二电极234。例如，可以通过实施以下工艺中的至少一些来形成第二电极234：形成延伸穿过第二介电层232的孔以暴露第二覆盖层222的水平延伸部分的上部边界222-1A的至少部分；在第二介电层232上方形成金属(例如，Cu)层以用金属层再填充孔；并且实施CMP工艺以重新暴露第二介电层232的上部边界。
在一些实施例中，第一电极212、第一覆盖层208、第一电极层216、可变电阻材料层218、第二电极层220、第二覆盖层222和第二电极234可以形成RRAM电阻器，其中，第一电极212用作RRAM电阻器的底部电极并且第二电极234用作RRAM电阻器的顶部电极。在一些实施例中，这种RRAM电阻器连接至晶体管204，以形成1晶体管1电阻器(1T1R)RRAM位单元，其中，RRAM电阻器用作数据存储组件并且晶体管204用作1T1R RRAM位单元的存取晶体管。在一些其他实施例中，如上所述，RRAM电阻器可以通过设置在夹置在衬底202和第一介电层206之间的一个或多个IMD层(未示出)中的相应导电结构而连接至晶体管204。应当注意，所公开的RRAM器件200的RRAM电阻器的相应有源区大致增加了，同时保持占用的水平面积不变。例如，通过增加至少连接至底部电极212的可变电阻材料层218的相应垂直延伸部分(图2J的218-2和218-3)来增加所公开的RRAM器件200的RRAM电阻器的有源区，同时保持水平面积(或节距)大致不变。这样，在所公开的RRAM器件200的给定区内，可以大大增加集成到RRAM器件200中的RRAM电阻器的数量而不牺牲每个RRAM电阻器的性能(因为相应的有源区不缩小)。
在实施例中，一种存储器单元包括：第一电极，包括顶部边界和侧壁；电阻材料层，设置在第一电极之上，其中，电阻材料层至少包括第一部分和连接至第一部分的第一端的第二部分；以及第二电极，设置在电阻材料层之上，其中，电阻材料层的第一部分沿着第一电极的顶部边界延伸，并且电阻材料层的第二部分沿着第一电极的侧壁的上部延伸。
在一些实施例中，所述电阻材料层呈现可变电阻值。
在一些实施例中，所述电阻材料层的第一部分连接在所述第二电极的底部边界与所述第一电极的顶部边界之间。
在一些实施例中，所述第一电极和所述第二电极均包括通孔结构。
在一些实施例中，所述第一电极和所述第二电极设置在相同的层处。
在一些实施例中，该存储器单元还包括：第一覆盖层，沿着所述第一电极的顶部边界和侧壁延伸；以及第一电极层，沿着所述第一电极的顶部边界和侧壁延伸，其中，所述第一覆盖层和所述第一电极层设置在所述第一电极与所述电阻材料层之间。
在一些实施例中，该存储器单元还包括：第二覆盖层，沿着所述第一电极的顶部边界和侧壁延伸；以及第二电极层，沿着所述第一电极的顶部边界和侧壁延伸，其中，所述第二覆盖层和所述第二电极层设置在所述电阻材料层与所述第二电极之间。
在一些实施例中，所述电阻材料层至少包括连接至所述第二部分的第二端的第三部分，其中，所述第二部分的第二端与连接至所述第一部分的所述第二部分的第一端相对，并且所述第三部分远离所述第一电极的侧壁延伸。
在一些实施例中，所述第三部分与所述第一部分平行。
在另一实施例中，一种存储器件包括：第一电极，部分地嵌入在第一介电层中；电阻材料层，共形地设置在第一电极的突出部分和第一介电层的顶面上方；以及第二电极，设置在电阻材料层之上，其中，电阻材料层包括夹在第一电极和第二电极之间的第一部分。
在一些实施例中，所述电阻材料层呈现可变电阻值。
在一些实施例中，所述电阻材料层还包括分别沿着所述第一电极的突出部分的侧壁延伸的第二部分和第三部分。
在一些实施例中，该存储器单元还包括：间隔件，沿所述第一电极的突出部分的侧壁设置并且还在所述第一介电层的顶面上方设置。
在一些实施例中，该存储器单元还包括：第二介电层，设置在所述第一介电层上方，其中，所述第二电极延伸穿过所述第二介电层。
在一些实施例中，所述第一介电层和所述第二介电层由基本类似的材料形成。
在一些实施例中，所述第一电极和所述第二电极均包括通孔结构。
在一些实施例中，该存储器单元还包括：第一覆盖层，沿所述第一电极的顶部边界和侧壁延伸；以及第一电极层，沿所述第一电极的顶部边界和侧壁延伸，其中，所述第一覆盖层和所述第一电极层设置在所述第一电极与所述电阻材料层之间。
在一些实施例中，该存储器单元还包括：第二覆盖层，沿所述第一电极的顶部边界和侧壁延伸；以及第二电极层，沿所述第一电极的顶部边界和侧壁延伸，其中，所述第二覆盖层和所述第二电极层设置在所述电阻材料层与所述第二电极之间。
在又一实施例中，一种方法包括：形成第一电极，其中，第一电极包括顶部边界和在第一介电层的顶部边界之上延伸的上部侧壁；形成电阻材料层，其中，电阻材料层包括沿上部侧壁延伸的第一部分，连接至第一部分的一端的第二部分以及连接至第一部分的另一端的第三部分；以及形成延伸穿过覆盖第一介电层的第二介电层的第二电极，其中，电阻材料层的第二部分夹在第一电极和第二电极之间。
在一些实施例中，所述电阻材料层的第二部分沿着所述第一电极的顶部边界延伸，并且所述电阻材料层的第三部分沿着所述第一介电层的顶部边界延伸。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种存储器单元，包括：
第一电极，包括顶部边界、底部边界和侧壁；
第一覆盖层，共形地围绕所述第一电极的所述顶部边界、所述底部边界和所述侧壁；
第一电极层，共形地设置于所述第一覆盖层上，并且沿着所述第一电极的所述顶部边界和所述侧壁延伸；
电阻材料层，共形地设置在所述第一电极层之上，所述电阻材料层至少包括第一部分和连接至所述第一部分的第一端的第二部分，其中，所述电阻材料层的所述第一部分沿着所述第一电极的所述顶部边界延伸，并且所述电阻材料层的所述第二部分沿着所述第一电极的所述侧壁的上部延伸；以及
第二电极，设置在所述电阻材料层之上。
2.根据权利要求1所述的存储器单元，其中，所述电阻材料层呈现可变电阻值。
3.根据权利要求1所述的存储器单元，其中，所述电阻材料层的第一部分连接在所述第二电极的底部边界与所述第一电极的顶部边界之间。
4.根据权利要求1所述的存储器单元，其中，所述第一电极和所述第二电极均包括通孔结构。
5.根据权利要求4所述的存储器单元，其中，所述第一电极和所述第二电极设置在相同的层处。
6.根据权利要求1所述的存储器单元，其中，所述电阻材料层包括过渡金属氧化物。
7.根据权利要求6所述的存储器单元，还包括：
第二覆盖层，沿着所述第一电极的顶部边界和侧壁延伸；以及
第二电极层，沿着所述第一电极的顶部边界和侧壁延伸，
其中，所述第二覆盖层和所述第二电极层设置在所述电阻材料层与所述第二电极之间。
8.根据权利要求1所述的存储器单元，其中，所述电阻材料层至少包括连接至所述第二部分的第二端的第三部分，其中，所述第二部分的第二端与连接至所述第一部分的所述第二部分的第一端相对，并且所述第三部分远离所述第一电极的侧壁延伸。
9.根据权利要求8所述的存储器单元，其中，所述第三部分与所述第一部分平行。
10.一种存储器单元，包括：
第一电极，具有从第一介电层处突出的上部和嵌入于所述第一介电层的下部；
第一覆盖层，共形地围绕所述第一电极的所述上部和所述下部，并延伸至所述第一介电层的顶面上；
第一电极层，共形地沿着所述第一电极的所述上部设置在所述第一覆盖层上；
电阻材料层，共形地设置在所述第一电极层上和所述第一介电层的所述顶面上方；以及
第二电极，设置在所述电阻材料层之上，
其中，所述电阻材料层包括夹置在所述第一电极与所述第二电极之间的第一部分。
11.根据权利要求10所述的存储器单元，其中，所述电阻材料层呈现可变电阻值。
12.根据权利要求10所述的存储器单元，其中，所述电阻材料层还包括分别沿着所述第一电极的突出部分的侧壁延伸的第二部分和第三部分。
13.根据权利要求10所述的存储器单元，还包括：
间隔件，沿所述第一电极的突出部分的侧壁设置并且还在所述第一介电层的顶面上方设置。
14.根据权利要求10所述的存储器单元，还包括：
第二介电层，设置在所述第一介电层上方，其中，所述第二电极延伸穿过所述第二介电层。
15.根据权利要求14所述的存储器单元，其中，所述第一介电层和所述第二介电层由基本类似的材料形成。
16.根据权利要求10所述的存储器单元，其中，所述第一电极和所述第二电极均包括通孔结构。
17.根据权利要求10所述的存储器单元，其中，所述电阻材料层的厚度为
Figure FDA0003822691730000031
18.根据权利要求17所述的存储器单元，还包括：
第二覆盖层，沿所述第一电极的顶部边界和侧壁延伸；以及
第二电极层，沿所述第一电极的顶部边界和侧壁延伸，
其中，所述第二覆盖层和所述第二电极层设置在所述电阻材料层与所述第二电极之间。
19.一种形成存储器单元的方法，包括：
形成第一电极，所述第一电极包括顶部边界、上部侧壁、下部侧壁和底部边界，所述上部侧壁在第一介电层的顶部边界之上延伸且所述下部侧壁和所述底部边界嵌入于所述第一介电层中；
在所述第一电极上形成第一覆盖层，所述第一覆盖层共形地形成在所述第一电极的顶部边界、所述上部侧壁、所述下部侧壁和所述底部边界上；
在所述第一覆盖层上形成第一电极层，所述第一电极层共形地形成在所述第一电极的顶部边界和所述上部侧壁上；
形成电阻材料层，所述电阻材料层包括沿所述上部侧壁延伸的第一部分，连接至所述第一部分的一端的第二部分以及连接至所述第一部分的另一端的第三部分；以及
形成延伸穿过覆盖所述第一介电层的第二介电层的第二电极，其中，所述电阻材料层的第二部分夹置在所述第一电极与所述第二电极之间。
20.根据权利要求19所述的方法，其中，所述电阻材料层的第二部分沿着所述第一电极的顶部边界延伸，并且所述电阻材料层的第三部分沿着所述第一介电层的顶部边界延伸。
CN201811072333.XA 2017-11-09 2018-09-14 存储器件及其形成方法 Active CN109841733B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592207P 2017-11-09 2017-11-09
US62/592,207 2017-11-29
US15/965,881 2018-04-28
US15/965,881 US10276791B1 (en) 2017-11-09 2018-04-28 Resistive random access memory device

Publications (2)

Publication Number Publication Date
CN109841733A CN109841733A (zh) 2019-06-04
CN109841733B true CN109841733B (zh) 2022-11-04

Family

ID=66248230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811072333.XA Active CN109841733B (zh) 2017-11-09 2018-09-14 存储器件及其形成方法

Country Status (5)

Country Link
US (4) US10276791B1 (zh)
KR (2) KR102171619B1 (zh)
CN (1) CN109841733B (zh)
DE (1) DE102018124430A1 (zh)
TW (1) TWI734925B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276791B1 (en) 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
CN111640863B (zh) * 2020-05-19 2023-12-19 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
US11450686B2 (en) * 2020-06-29 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. High density 3D FERAM
US11825753B2 (en) * 2021-08-19 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, integrated circuit, and manufacturing method of memory cell
US20240063285A1 (en) * 2022-08-22 2024-02-22 Nanya Technology Corporation Semiconductor device with assistant cap and method for fabricating the same
CN115867123A (zh) * 2022-12-07 2023-03-28 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377302A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有电阻可变膜的存储单元及其制造方法
CN104425715A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 可变电阻存储器结构及其形成方法
CN105514265A (zh) * 2014-10-14 2016-04-20 台湾积体电路制造股份有限公司 具有底部电极的rram单元
US9806256B1 (en) * 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381147B2 (ja) * 1999-04-16 2003-02-24 日本電気株式会社 半導体装置及びその製造方法
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
KR100858083B1 (ko) * 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
KR100881055B1 (ko) 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP2009146943A (ja) 2007-12-11 2009-07-02 Fujitsu Ltd 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法
JP4956598B2 (ja) * 2009-02-27 2012-06-20 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
US8541765B2 (en) * 2010-05-25 2013-09-24 Micron Technology, Inc. Resistance variable memory cell structures and methods
JP2013157469A (ja) * 2012-01-30 2013-08-15 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
US9444040B2 (en) * 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9312482B2 (en) * 2013-03-15 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー．ブイ． 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
US9985203B2 (en) 2013-11-15 2018-05-29 Taiwan Semiconductor Manufacturing Company Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
US9385316B2 (en) * 2014-01-07 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM retention by depositing Ti capping layer before HK HfO
US9178144B1 (en) * 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US10163979B2 (en) * 2014-09-11 2018-12-25 Globalfoundries Singapore Pte. Ltd. Selector-resistive random access memory cell
KR101623854B1 (ko) * 2014-10-14 2016-05-24 서울대학교산학협력단 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US9806254B2 (en) * 2015-06-15 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Storage device with composite spacer and method for manufacturing the same
US10644229B2 (en) * 2015-09-18 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US10062843B2 (en) * 2015-12-11 2018-08-28 Samsung Electronics Co., Ltd. Variable resistive memory device and method of manufacturing the same
US9553265B1 (en) 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height
US10084015B2 (en) * 2016-04-28 2018-09-25 Sandisk Technologies Llc Resistive memory element employing electron density modulation and structural relaxation
WO2018009156A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Rram devices and their methods of fabrication
KR102365684B1 (ko) * 2017-06-27 2022-02-21 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102345540B1 (ko) * 2017-07-03 2021-12-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조방법
DE102018107724B4 (de) * 2017-08-30 2021-08-12 Taiwan Semiconductor Manufacturing Co. Ltd. RRAM-Speicherzelle mit mehreren Filamenten
US10276791B1 (en) * 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10622551B2 (en) * 2017-11-29 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and devices for magnetic tunnel junction devices
US10608179B2 (en) * 2017-11-30 2020-03-31 International Business Machines Corporation Resistive random access memory with metal fin electrode
US11088323B2 (en) * 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377302A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有电阻可变膜的存储单元及其制造方法
CN104425715A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 可变电阻存储器结构及其形成方法
CN105514265A (zh) * 2014-10-14 2016-04-20 台湾积体电路制造股份有限公司 具有底部电极的rram单元
US9806256B1 (en) * 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof

Also Published As

Publication number Publication date
US20190237666A1 (en) 2019-08-01
KR102171619B1 (ko) 2020-10-30
US10636965B2 (en) 2020-04-28
TW201926576A (zh) 2019-07-01
US11611039B2 (en) 2023-03-21
KR20190063423A (ko) 2019-06-07
KR20200123060A (ko) 2020-10-28
CN109841733A (zh) 2019-06-04
US11107986B2 (en) 2021-08-31
DE102018124430A1 (de) 2019-05-29
US20210384423A1 (en) 2021-12-09
TWI734925B (zh) 2021-08-01
US20200227634A1 (en) 2020-07-16
US10276791B1 (en) 2019-04-30
KR102316925B1 (ko) 2021-10-26

Similar Documents

Publication Publication Date Title
CN109841733B (zh) 存储器件及其形成方法
CN109786549B (zh) 电阻式随机存取存储器器件
US20220344585A1 (en) Novel resistive random access memory device
US11430953B2 (en) Resistive random access memory device
US11088323B2 (en) Top electrode last scheme for memory cell to prevent metal redeposit
US11158790B2 (en) Resistive random access memory device
US20200136040A1 (en) Rram bottom electrode
TW202322384A (zh) 電阻式記憶體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant