CN105514265A - 具有底部电极的rram单元 - Google Patents

具有底部电极的rram单元 Download PDF

Info

Publication number
CN105514265A
CN105514265A CN201510442796.0A CN201510442796A CN105514265A CN 105514265 A CN105514265 A CN 105514265A CN 201510442796 A CN201510442796 A CN 201510442796A CN 105514265 A CN105514265 A CN 105514265A
Authority
CN
China
Prior art keywords
layer
dielectric
dielectric layer
distance piece
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510442796.0A
Other languages
English (en)
Other versions
CN105514265B (zh
Inventor
宋福庭
徐晨祐
刘世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105514265A publication Critical patent/CN105514265A/zh
Application granted granted Critical
Publication of CN105514265B publication Critical patent/CN105514265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种具有底部电极的电阻式随机存取存储器(RRAM)单元及相关形成方法，底部电极提供RRAM单元的有效切换。在一些实施例中，RRAM单元具有由间隔件和底部介电层围绕的底部电极。底部电极、间隔件和底部介电层设置在由下部层间介电(ILD)层围绕的下部金属互连层上方。具有可变电阻的介电数据存储层位于底部介电层和底部电极之上，且顶部电极设置在介电数据存储层上方。间隔件的放置将随后形成的底部电极窄化，从而提高RRAM单元的切换效率。

Description

具有底部电极的RRAM单元
技术领域
本发明涉及集成电路器件，更具体地，涉及具有底部电极的RRAM单元。
背景技术
许多现代电子器件包括配置成存储数据的电子存储器。电子存储器可为易失性存储器或非易失性存储器。易失性存储器在通电时存储数据，而非易失性存储器能够在移除电源时存储数据。电阻式随机存取存储器(RRAM)是一种用于下一代非易失性存储技术的有前途的候选者，这是由于其简单的结构和所涉及的CMOS逻辑兼容工艺技术。RRAM单元包括具有可变电阻的介电数据存储层，其被放置在两个电极之间，两个电极设置于后段制程(BEOL)金属化层内。
发明内容
本发明的实施例提供了一种电阻式随机存取存储器(RRAM)单元，包括：下部金属互连层，由下部层间介电(ILD)层围绕；底部电极，由间隔件和底部介电层围绕，其中，所述间隔件和所述底部介电层设置在所述下部金属互连层或所述下部ILD层上方；介电数据存储层，具有可变电阻，设置在所述底部电极、所述间隔件和所述底部介电层上方；以及顶部电极，设置在所述介电数据存储层上方。
本发明的另一实施例提供了一种电阻式随机存取存储器(RRAM)单元，包括：下部金属互连层，由下部层间介电(ILD)层围绕；底部电极，设置在所述下部金属互连层或所述下部ILD层上方，具有由间隔件围绕的上部和由所述间隔件下面的底部介电层围绕的下部，其中，所述底部介电层邻接间隔件的外侧壁的至少下部；介电数据存储层，具有可变电阻，设置在所述底部电极和所述底部介电层上方；覆盖层，设置在所述介电数据存储层上方；顶部电极，设置在所述覆盖层上方；以及顶部介电层，设置在所述下部ILD层上方，沿着所述底部介电层的外侧壁的至少一部分和所述介电数据存储层、所述覆盖层和所述顶部电极的侧壁连续延伸，并且覆盖在所述顶部电极的顶面上面。
本发明的又一实施例提供了一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：在下部金属互连层上方的底部介电层内形成开口；形成邻接所述开口的侧壁的间隔件；在开口内形成邻接所述间隔件的底部电极，其中，所述底部电极与所述底部介电层共享平坦顶面；在所述底部介电层和所述底部电极之上形成具有可变电阻的介电数据存储层；以及在所述介电数据存储层上方形成顶部电极。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1示出了具有由间隔件围绕的窄底部电极的电阻式随机存取存储器(RRAM)单元的一些实施例的截面图。
图2示出了具有由间隔件围绕的底部电极的RRAM单元的一些其他实施例的截面图。
图3示出了具有由间隔件围绕的底部电极的RRAM单元的一些其他实施例的截面图。
图4示出了具有由间隔件围绕的底部电极的RRAM单元的一些其他实施例的截面图。
图5示出了形成具有由间隔件围绕的底部电极的RRAM单元的方法的一些实施例的流程图。
图6示出了形成具有设置在间隔件内的底部电极的RRAM单元的方法的一些可选实施例的流程图。
图7至图25示出了一些可选实施例的截面图，其示出了形成具有设置在间隔件内的底部电极的RRAM单元的方法。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
电阻式随机存取存储器(RRAM)单元包括放置在两个电极之间的介电数据存储层。根据所施加的电压，介电数据存储层将在与第一数据状态(例如，“0”或“复位”)相关的高电阻状态和与第二数据状态(例如，“1”或“置位”)相关的低电阻状态之间经历可逆变化。介电数据存储层在不偏置的情况下通常绝缘。可通过在施加足够高的电压后形成的丝线或导电路径实现导电。丝线或导电路径可由诸如氧空位或金属缺陷迁移的不同机制产生。一旦形成丝线，其可通过另一电压复位(损坏，导致高电阻)或置位(重新形成，导致低电阻)。
应当理解，可通过窄化底部电极提高RRAM单元的性能。例如，为提高切换效率和可靠性，可通过所公开的方法使用三角形丝线形状以形成相对较窄的底部电极。丝线的相应窄端允许更快和更敏感的置位和复位操作。
因此，本发明涉及一种电阻式随机存取存储器(RRAM)单元及相关形成方法，RRAM单元具有提供RRAM单元的有效切换的窄底部电极。在一些实施例中，该RRAM单元包括设置在由下部层间介电(ILD)层围绕的下部金属互连层上方的底部电极。该底部电极由间隔件和底部介电层围绕。在一些实施例中，通过在底部介电层的开口内形成间隔件并将导电材料填充到该开口的剩余空间中而形成底部电极。这使得底部电极的宽度小于相关制造工艺的光刻尺寸限制。该间隔件和底部介电层设置在下部金属互连层和/或下部ILD层上方。具有可变电阻的介电数据存储层位于底部电极、间隔件和底部介电层之上，并且顶部电极设置在介电数据存储层上方。窄底部电极包括具有窄端的丝线区域，其提高RRAM单元的保留和耐久性能。
图1示出了具有由间隔件134围绕的底部电极106的电阻式随机存取存储器(RRAM)单元100的截面图。RRAM单元100包括由下部层间介电(ILD)层104围绕的下部金属互连层102。底部电极106和周围的间隔件134设置在下部金属互连层102或下部ILD层104上方的底部介电层132的开口内。在一些实施例中，底部介电层132围绕、邻接以及延伸在间隔件134下方。在一些实施例中，底部电极106与间隔件134和底部介电层132共享平坦表面158。在一些实施例中，底部介电层132包括介电材料，诸如碳化硅、氮化硅或者一层或多层复合介电膜。间隔件134可包括与底部介电层132相同或不同的介电材料，诸如碳化硅、氮化硅或者一层或多层复合介电膜。底部电极106可包括钛(Ti)、钽(Ta)、氮化钛、氮化钽或者一层或多层其他金属复合膜。
在一些实施例中，底部电极106可具有相对较小宽度d1，其小于相关制造工艺的最小可分辨特征。相对较小宽度d1提高RRAM单元100的数据保留和耐久性能。底部电极106的相对较小宽度d1通过间隔件134得以实现。例如，可在底部介电层132中形成具有制造工艺允许的最小尺寸的开口。然后，间隔件134可插入开口内且可随后形成底部电极106。这使得底部电极106的宽度d1小于相关制造工艺的光刻尺寸限制。
配置成根据所施加的电压存储数据状态的可变电阻介电数据存储层110位于底部电极106、间隔件134和底部介电层132上方。顶部电极114设置在可变电阻介电数据存储层110上方。虚线154示出了丝线区域的三角形状，丝线区域包括当施加“导通”电压时形成在介电数据存储层110内的一根或多根导电丝线(例如，由氧空位形成的导电路径)。
在一些实施例中，覆盖层112设置在介电数据存储层110和顶部电极114之间。覆盖层112配置成存储氧，其可促进介电数据存储层110内的电阻改变。在一些实施例中，覆盖层112可包括氧浓度相对较低的金属或金属氧化物。虚线156示出了当RRAM单元100导通时由覆盖层112诱导的丝线区域的增强区域。
在一些实施例中，介电数据存储层110、覆盖层112及顶部电极114的侧壁可垂直对准。顶部介电层118可设置在底部介电层132上方，并从底部介电层132的上表面，沿着介电数据存储层110、覆盖层112及顶部电极114的侧壁连续延伸，并且到达位于顶部电极114的顶面上面的位置。顶部介电层118将顶部电极114和可变电阻介电数据存储层110与上部层间介电(ILD)层120分隔开，上部层间介电(ILD)层120围绕具有上部金属通孔122和上部金属引线124的上部金属互连层121。
图2示出了RRAM单元200的一些实施例的截面图，RRAM单元200具有由间隔件234、底部介电层208和缓冲介电层232围绕的底部电极206。在一些实施例中，底部介电层208和缓冲介电层232包括相同或不同的介电材料，诸如碳化硅(SiC)、氮化硅(Si3N4)或者是一层或多层复合介电膜。例如，底部介电层208可包括碳化硅而缓冲介电层232可包括氮化硅。在一些实施例中，底部电极206包括邻接间隔件234的相应侧壁的非平行侧壁242s。底部电极206的更靠近下部金属互连层202的下部具有第一宽度d1，第一宽度d1小于底部电极的更靠近介电数据存储层210的上部的第二宽度d2。在一些实施例中，底部电极206包括通过弯曲侧壁242s连接的平坦的顶面和底面。例如，侧壁242s可具有从底部电极206的下部至上部减小的斜率。底部电极206可包括倒锥形上部和下面的长方体部分，长方体部分具有邻接底部介电层208和/或间隔件234的侧壁。在一些实施例中，d1小于制造工艺的光刻限制。在一些实施例中，底部电极206与底部介电层208和下面的下部金属互连层202共享平坦的底面252。
在一些实施例中，底部介电层208可具有外上侧壁244s，其与介电数据存储层210的侧壁和顶部电极214的侧壁垂直对准。但是，底部介电层208可具有邻接间隔件234的下外侧壁的上内侧壁246s，并且缓冲介电层232可具有邻接间隔件234的上外侧壁的内侧壁248s。但是，底部介电层208可具有与间隔件234的内侧壁对准的下内侧壁250s。
RRAM单元200的底部电极206设置在下部金属互连层202上，下部金属互连层202由BEOL金属化堆叠件内的下部层间介电(ILD)层204围绕。在一些实施例中，下部金属互连层202可包括设置在底部电极206和下面的半导体衬底(未示出)之间的多个金属互连层中的一个。顶部电极214设置在覆盖层212上方。
在一些实施例中，在邻接上部金属通孔222的相对侧壁的位置处，掩模层216(例如，硬掩模层)设置在顶部电极214上方。在一些实施例中，掩模层216可包括氮氧化硅(SiON)硬掩模层、二氧化硅(SiO2)硬掩模层、碳化硅(SiC)硬掩模层、氮化硅(SiN)硬掩模层或基本上无氧的复合介电膜。
在一些实施例中，顶部介电层218设置在掩模层216上。顶部介电层218从邻接掩模层216的顶面的第一位置沿着介电数据存储层210、覆盖层212、顶部电极214和掩模层216的侧壁连续延伸至邻接底部介电层208的顶面的第二位置。顶部介电层218将介电数据存储层210、覆盖层212、顶部电极214和掩模层216与上部层间介电(ILD)层220分隔开。上部ILD层220围绕设置在顶部电极214上的上部金属互连层221。上部金属互连层221包括上部金属通孔222，上部金属通孔222从顶部电极214延伸穿过掩模层216和顶部介电层218至上部金属引线224。
顶部电极214、覆盖层212和介电数据存储层210包括彼此垂直对准的侧壁。由于顶部电极214、覆盖层212和介电数据存储层210在相对两侧上延伸超出窄底部电极206，当导通RRAM单元200时，可形成三角形丝线区域以提高切换效率。
图3示出了RRAM单元300的一些实施例的截面图，RRAM单元300具有由间隔件334和底部介电层208围绕的底部电极306。底部电极306设置在由下部层间介电(ILD)层204围绕的下部金属互连层202上方。在一些实施例中，底部电极306包括第一底部电极层306a和第二底部电极层306b，第一底部电极层306a设置在下部金属互连层202上并包括第一导电材料，第二底部电极层306b嵌入在第一底部电极层306a内并包括第二导电材料。第一底部电极层306a和第二底部电极层306b与设置在底部介电层208上方的间隔件334和缓冲介电层332共享共同的平坦顶面。底部电极306和间隔件334与底部介电层208共同设置，从而与底部介电层208共享平坦顶面。因此介电数据存储层210的外围部分设置在底部介电层208上，从而增加了底部电极306和顶部电极214之间的泄漏路径距离l1(即，泄漏电流将传输穿过的距离)，并因此在不使用增加RRAM单元的尺寸的侧壁间隔件的情况下，为RRAM单元300提供低泄漏电流。
图4示出了RRAM单元400的一些实施例的截面图，RRAM单元400具有由间隔件434围绕的底部电极406。底部电极406具有平坦顶面，该平坦顶面通过邻接间隔件434的相应弯曲内侧壁的弯曲侧壁连接至平坦底面。间隔件434进一步包括非平行外侧壁，该非平行外侧壁邻接周围的底部介电层208和缓冲介电层432的相应非平行内侧壁。底部电极406、间隔件434和缓冲介电层432共享平坦顶面。在一些实施例中，底部电极406包括第一底部电极层406a和第二底部电极层406b，第一底部电极层406a设置在下部金属互连层202上并包括第一导电材料，第二底部电极层406b嵌入在第一底部电极层406a内并包括第二导电材料。第一底部电极层406a与设置在底部介电层208上方的间隔件434和缓冲介电层432共享共同的平坦顶面。底部介电层208和上面的缓冲介电层432包括开口，该开口在下部金属互连层202和介电数据存储层210之间提供接触。间隔件434沿着开口的弯曲内侧壁设置且底部电极406设置在该开口内。
图5示出了形成具有由间隔件围绕的底部电极的RRAM单元的方法500的一些实施例的流程图。
在步骤502中，在下部金属互连层上方的底部介电层内形成开口。
在步骤504中，形成邻接开口的侧壁的间隔件。
在步骤506中，在开口内形成与底部介电层和间隔件共享平坦顶面的底部电极。
在步骤508中，在底部介电层和底部电极之上形成具有可变电阻的介电数据存储层。
在步骤510中，在介电数据存储层上方形成顶部电极。
图6示出了形成具有设置于间隔件内的底部电极的RRAM单元的方法600的一些实施例的流程图。
尽管所公开的方法(例如，方法500和600)在下面示出和描述为一系列步骤或事件，但应当理解，这种步骤或事件的示出顺序不应从限制意义上理解。例如，一些步骤可以不同顺序发生和/或与不同于本文所示和/或所述步骤的其他步骤或事件同时发生。此外，可能并非需要所有示出的步骤来执行本文说明书的一个或多个方面或实施例。此外，可在一个或多个单独的步骤和/或阶段中执行本文所述步骤的一个或多个。
在步骤602中，在由下部层间介电层围绕的下部金属互连层上方形成底部介电层。在一些实施例中，包括不同介电材料的缓冲介电层可在底部介电层上方形成。
在步骤604中，形成垂直地延伸穿过缓冲介电层至位于下部金属互连层上面的底部介电层内的位置的开口。
在步骤606中，沿着开口的暴露表面并且在缓冲介电层上方形成共形介电层。
在步骤608中，执行蚀刻来去除共形介电层的横向部分并留下沿着开口的侧壁的间隔件。
在步骤610中，形成位于开口内并在缓冲介电层上方延伸的导电层。
在步骤612中，执行平坦化以从导电层去除多余材料以形成具有与缓冲介电层或底部介电层的顶面对准的平坦顶面的底部电极。
在步骤614中，在底部电极层和缓冲介电层或底部介电层上方形成包括介电数据存储层、覆盖层、顶部电极层和掩模层的堆叠件。
在步骤616中，根据掩模层选择性地图案化堆叠件以形成图案化的堆叠件。
在步骤618中，沿着图案化的堆叠件连续地形成顶部介电层。
在步骤620中，在顶部介电层上方形成上部层间介电(ILD)层。
在步骤622中，在顶部电极层上形成上部金属互连层。
图7至图16B示出了截面图的一些实施例，其示出了形成具有由设置在底部介电层内的间隔件围绕的底部电极的RRAM单元的方法。尽管图7至图16B关于方法600进行了描述，但应当理解，图7至图16B中所公开的结构不限制于这种方法，而是反而可单独作为独立于该方法的结构。
图7示出了对应于步骤602的截面图700的一些实施例。如截面图700中所示，底部介电层702在下部金属互连层202上方形成，下部金属互连层202由下部层间介电层204围绕。在一些实施例中，底部介电层702可包括氮化硅(SiN)、碳化硅(SiC)或类似的复合介电膜。在一些实施例中，底部介电层702可通过汽相沉积技术(例如，物理汽相沉积、化学汽相沉积等)形成。在一些实施例中，在底部介电层702上方可形成由不同介电材料制成的缓冲介电层703。在一些实施例中，下部金属互连层202可通过选择性蚀刻下部ILD层204(例如，氧化物、低k介电质或超低k介电质)以在下部ILD层204中形成开口而形成。随后沉积金属(例如，铜、铝等)以填充该开口，并执行平坦化工艺以去除多余金属来形成下部金属互连层202。
图8示出了对应于步骤604的截面图800的一些实施例。如截面图800中所示，第一掩模层804在底部介电层802和缓冲介电层803上方形成。将未由第一掩模层804覆盖的区域中的底部介电层802和缓冲介电层803选择性地暴露于蚀刻剂806(例如，干蚀刻剂)。蚀刻剂806在底部介电层802和缓冲介电层803中形成开口808，开口808穿过缓冲介电层803延伸至底部介电层802的下部810。例如，从底部介电层802的底面至部分810的高度在100埃左右。
图9示出了对应于步骤606的截面图900的一些实施例。如截面图900中所示，去除了第一掩模层804。充当间隔件前体的共形介电层902沿着开口808的暴露表面以及在缓冲介电层803上方形成。由于共形介电层902在开口808上方形成，共形介电层902具有位于顶面内的凹槽904，凹槽904的宽度小于开口808的宽度。
图10示出了对应于步骤608的截面图1000的一些实施例。如截面图1000中所示，执行蚀刻(例如，干蚀刻)来去除共形介电层902的横向部分。该蚀刻暴露了缓冲介电层803的顶面、形成了暴露下部金属互连层202的开口904’并留下沿着开口808的侧壁的间隔件234。底部介电层802的未由间隔件234或缓冲介电层803覆盖的部分810同样被移除。缓冲介电层803可充当蚀刻终止层且底部介电层802的部分810的去除有助于在蚀刻期间保护下面的下部金属互连层202免于损坏。
图11示出了对应于步骤610的截面图1100的一些实施例。如截面图1100中所示，在开口904’内以及在缓冲介电层803上方延伸的位置处形成导电层1102。
图12A和图12B示出了对应于步骤612的截面图1200a和1200b的一些实施例。
如截面图1200a中所示，通过从导电层1102去除多余的导电材料来执行平坦化工艺以沿着线1204a形成平坦表面。平坦化工艺产生了具有平坦顶面的底部电极206，平坦顶面通过位于相对上部的弯曲侧壁和位于底部电极206的相对下部的垂直侧壁连接至平坦底面。底部电极206的平坦顶面与缓冲介电层803的顶面对准。底部电极206的平坦底面与下部金属互连层202和/或下部ILD层204的顶面对准。在一些实施例中，平坦化工艺可包括化学机械抛光(CMP)工艺。
如截面图1200b中所示，执行平坦化工艺以通过从导电层1102去除多余的导电材料以及从缓冲介电层1203和间隔件334去除缓冲介电材料和间隔件材料的上部来沿着线1204b形成平坦表面。该平坦化工艺产生了底部电极306，其具有矩形形状并具有小于开口808的宽度d2的恒定宽度d1。间隔件334也具有矩形形状。在一些实施例中，平坦化工艺可包括化学机械抛光(CMP)工艺。
图13A至图13B示出了对应于步骤614的截面图1300a和1300b的一些实施例。如截面图1300a至1300b中所示，堆叠件1310’在底部电极206或306及缓冲介电层803或1203上方形成。堆叠件1310’包括平坦介电数据存储层1302、位于平坦介电数据存储层1302上面的平坦覆盖层1304、位于平坦覆盖层1304上面的的平坦顶部电极层1306以及位于平坦顶部电极层1306上面的平坦掩模层1308。平坦掩模层1308配置成限定RRAM单元的顶部电极。在一些实施例中，堆叠件1310’的不同层可通过汽相沉积技术(例如，物理汽相沉积、化学汽相沉积等)进行沉积。
在一些实施例中，平坦介电数据存储层1302可包括具有可变电阻的高k介电材料。例如，在一些实施例中，平坦介电数据存储层1302可包括氧化铪(HfOX)、氧化锆(ZrOX)、氧化铝(AlOX)、氧化镍(NiOX)、氧化钽(TaOX)或氧化钛(TiOX)。在一些实施例中，平坦覆盖层1304可包括金属，诸如钛(Ti)、铪(Hf)、铂(Pt)、钌(Ru)和/或铝(Al)。在其他实施例中，平坦覆盖层1304可包括金属氧化物，诸如氧化钛(TiOX)、氧化铪(HfOX)、氧化锆(ZrOX)、氧化锗(GeOX)、氧化铯(CeOX)。在多个实施例中，平坦顶部电极层1306可包括金属氮化物(例如，氮化钛(TiN)或氮化钽(TaN))或金属(例如，钛(Ti)或钽(Ta))。在一些实施例中，平坦掩模层1308可包括含氧硬掩模层，诸如氧化硅(SiO2)或氮氧化硅(SiON)。在其他实施例中，平坦掩模层1308可包括基本不含氧的硬掩模层，诸如氮化硅(SiN)、碳化硅(SiC)或基本不含氧的复合介电膜。
图14A至图14B示出了对应于步骤616的截面图1400a至1400b的一些实施例。如截面图1400a至1400b中所示，根据平坦掩模层216图案化堆叠件1310’通过将未由平坦掩模层216覆盖的区域中的堆叠件1310’选择性地暴露于蚀刻剂1402，可图案化堆叠件1310’以形成图案化的堆叠件1310。图案化的堆叠件1310具有介电数据存储层210，其邻接底部电极206或306的顶面及缓冲介电层232或332的顶面。在一些实施例中，可去除缓冲介电层803和底部介电层802的部分。底部介电层802的未由平坦掩模层216覆盖的上部可被去除至水平位置1410。在一些实施例中，蚀刻剂1402可包括干蚀刻剂。
图15A至图15B示出了对应于步骤618和620的截面图1500a至1500b的一些实施例。如截面图1500a至1500b中所示，顶部介电层218在图案化的堆叠件1310上方形成。上部层间介电(ILD)层220设置在顶部介电层218上方。顶部介电层218具有第一侧和第二侧，第一侧邻接介电数据存储层210、覆盖层212、顶部电极214和掩模层216，而第二侧邻接上部ILD层220。
图16A至图16B示出了对应于步骤622的截面图1600a至1600b的一些实施例。如截面图1600a至1600b中所示，上部金属互连层221在邻接顶部电极214的位置处形成。在一些实施例中，上部金属互连层221包括上部金属通孔222和上部金属引线224。在一些实施例中，上部金属互连层221可通过蚀刻上部ILD层220以形成穿过顶部介电层218和掩模层216延伸至顶部电极214的开口而形成。随后由金属填充该开口以形成上部金属通孔222，上部金属通孔222从顶部电极214的顶面延伸至上部金属引线224。
图17至图25示出了截面图的一些实施例，其示出了形成具有由设置在底部介电层内的间隔件围绕的弯曲侧壁底部电极的RRAM单元的方法。尽管关于方法600对图17至图25进行了描述，但应当理解，图17中图25中所公开的结构并不限于这种方法，而是反而可单独作为独立于该方法的结构。
图17示出了对应于步骤602的截面图1700的一些实施例。如截面图1700中所示，底部介电层702和缓冲介电层703在下部金属互连层202和下部层间介电层204上方形成。在一些实施例中，底部介电层702和缓冲介电层703可通过汽相沉积技术(例如，物理汽相沉积、化学汽相沉积等)形成。
图18示出了对应于步骤604的截面图1800的一些实施例。如截面图1800中所示，第一掩模层804在缓冲介电层803上方形成。将未由第一掩模层804覆盖的区域中的底部介电层802和缓冲介电层803选择性地暴露于蚀刻剂1806(例如，干蚀刻剂)。蚀刻剂1806形成具有非平行侧壁1810s的开口1808，开口1808穿过缓冲介电层1803延伸至底部介电层1802的下部位置。在一些实施例中，开口1808可具有弯曲侧壁。例如，侧壁1810s可具有从底部介电层1802的下部位置至缓冲介电层1803的上部位置减小的斜率。
图19示出了相应于步骤606的截面图1900的一些实施例。如截面图1900中所示，去除了第一掩模层804。沿着开口1808的暴露表面以及在缓冲介电层1803上方形成作为间隔件前体的共形介电层1902。
图20示出了对应于步骤608的截面图2000的一些实施例。如截面图2000中所示，执行蚀刻(例如，干蚀刻)来去除共形介电层19102的横向部分以暴露缓冲介电层1803的顶面并留下沿着开口1808的侧壁1810s的间隔件434。底部介电层1802的未由间隔件434或缓冲介电层1803覆盖的部分同样被去除。缓冲介电层1803可充当蚀刻终止层来在蚀刻期间保护下面的下部金属互连层202免于损坏。
图21示出了对应于步骤610的截面图2100的一些实施例。如截面图2100中所示，导电层1102位于开口内并在缓冲介电层1803上方延伸。
图22示出了对应于步骤612的截面图2200的一些实施例。如截面图2200中所示，执行平坦化工艺以通过从导电层1102去除多余的导电材料以及从缓冲介电层1803和间隔件434去除缓冲介电材料和间隔件材料的上部来形成平坦表面。平坦化工艺产生具有弯曲侧壁和从上部位置至下部位置减小的宽度的底部电极406。间隔件434可产生相应的弯曲侧壁。在一些实施例中，平坦化工艺可包括化学机械抛光(CMP)工艺。
图23示出了对应于步骤614的截面图2300的一些实施例。如截面图2300中所示，堆叠件2310’在底部电极406和缓冲介电层1803上方形成。堆叠件2310’包括平坦介电数据存储层2302、位于平坦介电数据存储层2302上面的平坦覆盖层2304、位于平坦覆盖层2304上面的平坦顶部电极层2306以及位于平坦顶部电极层2306上面的平坦掩模层2308。平坦掩模层2308配置成限定RRAM单元的顶部电极。在一些实施例中，可通过汽相沉积技术(例如，物理汽相沉积、化学汽相沉积等)沉积堆叠件2310’的不同层。
图24示出了对应于步骤616的截面图2400的一些实施例。如截面图2400中所示，根据平坦掩模层216图案化堆叠件2310’。通过将未由平坦掩模层216覆盖的区域中的堆叠件2310’选择性地暴露于蚀刻剂2402，可图案化堆叠件2310’以形成图案化的堆叠件2310。
图25示出了对应于步骤618、620和622的截面图2500的一些实施例。如截面图2500中所示，在图案化的堆叠件2310上方形成顶部介电层218。上部层间介电(ILD)层220设置在顶部介电层218上方。上部金属互连层221在邻接顶部电极214的位置处形成。顶部介电层218具有第一侧和第二侧，第一侧邻接介电数据存储层210、覆盖层221、顶部电极214和掩模层216，第二侧邻接上部ILD层220。在一些实施例中，上部金属互连层221可通过蚀刻上部ILD层220以形成穿过顶部介电层218和掩模层216延伸至顶部电极214的开口而形成。然后该开口由金属填充以形成上部金属通孔222，上部金属通孔222从顶部电极214的顶面延伸至上部金属引线224。
因此，本发明涉及一种具有由间隔件围绕的底部电极的电阻式随机存取存储器(RRAM)单元及其相关形成方法，该RRAM单元提高了RRAM单元切换效率。
在一些实施例中，本发明涉及一种电阻式随机存取存储器(RRAM)单元。该RRAM单元包括由下部层间介电(ILD)层围绕的下部金属互连层。该RRAM单元还包括由间隔件和底部介电层围绕的底部电极。间隔件和底部介电层设置在下部金属互连层或下部ILD层上方。RRAM单元还包括具有可变电阻的介电数据存储层，介电数据存储层设置在底部电极、间隔件和底部介电层上方。RRAM单元还包括设置在介电数据存储层上方的顶部电极。
在上述RRAM单元中，其中，所述底部电极与所述间隔件和所述底部介电层共享平坦表面。
在上述RRAM单元中，其中，所述RRAM单元还包括覆盖层，设置在所述介电数据存储层和所述顶部电极之间，并且所述覆盖层的侧壁与所述介电数据存储层和所述顶部电极的侧壁垂直对准；以及顶部介电层，设置在所述底部介电层上方，从所述底部介电层的上表面沿着所述介电数据存储层和所述顶部电极的侧壁连续延伸，并且覆盖在所述顶部电极的顶面上面，其中，所述顶部介电层邻接所述介电数据存储层和所述顶部电极的侧壁。
在上述RRAM单元中，其中，所述底部介电层围绕、邻接所述间隔件并且在所述间隔件下方延伸。
在上述RRAM单元中，其中，所述底部介电层与所述底部电极的底面和所述下部金属互连层的顶面共享平坦底面。
在上述RRAM单元中，其中，所述底部介电层的外上侧壁与所述介电数据存储层和所述顶部电极的侧壁垂直对准。
在上述RRAM单元中，其中，所述底部电极的宽度小于所述介电数据存储层的宽度，从而使得所述介电数据存储层在相对两侧上延伸超出所述底部电极。
在上述RRAM单元中，其中，所述RRAM单元还包括：缓冲介电层，垂直地设置在所述底部介电层和所述介电数据存储层之间，并且设置为横向围绕所述间隔件，以及具有邻接所述间隔件的外上侧壁的内侧壁，其中，所述缓冲介电层包括与所述底部介电层的材料不同的材料。
在上述RRAM单元中，其中，所述RRAM单元还包括：缓冲介电层，垂直地设置在所述底部介电层和所述介电数据存储层之间，并且设置为横向围绕所述间隔件，以及具有邻接所述间隔件的外上侧壁的内侧壁，其中，所述缓冲介电层包括与所述底部介电层的材料不同的材料，其中，所述底部电极的顶面与所述缓冲介电层的顶面共享平坦表面。
在上述RRAM单元中，其中，所述底部电极包括长方体，所述长方体的侧壁邻接所述底部介电层和所述间隔件。
在上述RRAM单元中，其中，所述底部电极的弯曲侧壁邻接所述间隔件的相应的弯曲侧壁，其中，所述底部电极的下部的第一宽度小于所述底部电极的上部的第二宽度。
在上述RRAM单元中，其中，所述底部电极的弯曲侧壁邻接所述间隔件的相应的弯曲侧壁，其中，所述底部电极的下部的第一宽度小于所述底部电极的上部的第二宽度，其中，所述底部电极的所述弯曲侧壁的斜率从靠近所述下部金属互连层的下部位置至靠近所述介电数据存储层的上部位置减小。
在上述RRAM单元中，其中，所述底部电极包括具有弯曲侧壁的倒锥形上部和长方体形下部。
在上述RRAM单元中，其中，所述底部电极包括：第一底部电极层，设置在下部金属互连层上，其中，所述第一底部电极层包括第一导电材料；以及第二底部电极层，嵌入在所述第一底部电极层内，其中，所述第二底部电极层包括不同于所述第一导电材料的第二导电材料；其中，所述第一底部电极层和所述第二底部电极层具有沿着平坦表面对准的顶面。
在一些实施例中，本发明涉及一种电阻式随机存取存储器(RRAM)单元。该RRAM单元包括由下部层间介电(ILD)层围绕的下部金属互连层。该RRAM单元还包括设置在下部金属互连层或下部ILD层上方的底部电极，底部电极具有由间隔件围绕的上部和由间隔件下面的底部介电层围绕的下部。底部介电层邻接间隔件外侧壁的至少下部。RRAM单元还包括具有可变电阻的介电数据存储层，介电数据存储层设置在底部电极和底部介电层上方。该RRAM单元还包括设置在介电数据存储层上方的覆盖层、设置在覆盖层上方的顶部电极以及设置在下部ILD层上方的顶部介电层，介电数据存储层沿着底部介电层的外侧壁的至少一部分以及介电数据存储层、覆盖层和顶部电极的侧壁和在顶部电极的顶面上面连续延伸。
在上述RRAM单元中，其中，所述RRAM单元还包括：缓冲介电层，垂直地设置在所述底部介电层和所述介电数据存储层之间，并且设置为横向围绕所述间隔件，以及具有邻接所述间隔件的外侧壁的上部的内侧壁，其中，所述缓冲介电层包括的材料不同于所述底部介电层的材料。
在上述RRAM单元中，其中，所述RRAM单元还包括：缓冲介电层，垂直地设置在所述底部介电层和所述介电数据存储层之间，并且设置为横向围绕所述间隔件，以及具有邻接所述间隔件的外侧壁的上部的内侧壁，其中，所述缓冲介电层包括的材料不同于所述底部介电层的材料，其中，所述底部电极的顶面与所述间隔件和所述缓冲介电层的顶面共享平坦表面。
在上述RRAM单元中，其中，所述底部介电层围绕、邻接所述间隔件并且在所述间隔件下方延伸。
在另外的其他实施例中，本发明涉及一种形成电阻式随机存取存储器(RRAM)单元的方法。该方法包括在下部金属互连层上方的底部介电层内形成开口以及形成邻接开口的侧壁的间隔件。该方法还包括在开口内形成邻接间隔件的底部电极。底部电极与底部介电层共享平坦顶面。该方法还包括在底部介电层和底部电极之上形成具有可变电阻的介电数据存储层。该方法还包括在介电数据存储层上方形成顶部电极。
在上述方法中，其中，通过沿着所述开口的表面和在所述底部介电层上方形成共形介电层，以及执行蚀刻以去除所述共形介电层的横向部分来形成所述间隔件。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种电阻式随机存取存储器(RRAM)单元，包括：
下部金属互连层，由下部层间介电(ILD)层围绕；
底部电极，由间隔件和底部介电层围绕，其中，所述间隔件和所述底部介电层设置在所述下部金属互连层或所述下部ILD层上方；
介电数据存储层，具有可变电阻，设置在所述底部电极、所述间隔件和所述底部介电层上方；以及
顶部电极，设置在所述介电数据存储层上方。
2.根据权利要求1所述的RRAM单元，其中，所述底部电极与所述间隔件和所述底部介电层共享平坦表面。
3.根据权利要求1所述的RRAM单元，还包括：
覆盖层，设置在所述介电数据存储层和所述顶部电极之间，并且所述覆盖层的侧壁与所述介电数据存储层和所述顶部电极的侧壁垂直对准；以及
顶部介电层，设置在所述底部介电层上方，从所述底部介电层的上表面沿着所述介电数据存储层和所述顶部电极的侧壁连续延伸，并且覆盖在所述顶部电极的顶面上面，其中，所述顶部介电层邻接所述介电数据存储层和所述顶部电极的侧壁。
4.根据权利要求1所述的RRAM单元，其中，所述底部介电层围绕、邻接所述间隔件并且在所述间隔件下方延伸。
5.根据权利要求1所述的RRAM单元，其中，所述底部介电层与所述底部电极的底面和所述下部金属互连层的顶面共享平坦底面。
6.根据权利要求1所述的RRAM单元，其中，所述底部介电层的外上侧壁与所述介电数据存储层和所述顶部电极的侧壁垂直对准。
7.根据权利要求1所述的RRAM单元，其中，所述底部电极的宽度小于所述介电数据存储层的宽度，从而使得所述介电数据存储层在相对两侧上延伸超出所述底部电极。
8.根据权利要求1所述的RRAM单元，还包括：
缓冲介电层，垂直地设置在所述底部介电层和所述介电数据存储层之间，并且设置为横向围绕所述间隔件，以及具有邻接所述间隔件的外上侧壁的内侧壁，其中，所述缓冲介电层包括与所述底部介电层的材料不同的材料。
9.一种电阻式随机存取存储器(RRAM)单元，包括：
下部金属互连层，由下部层间介电(ILD)层围绕；
底部电极，设置在所述下部金属互连层或所述下部ILD层上方，具有由间隔件围绕的上部和由所述间隔件下面的底部介电层围绕的下部，其中，所述底部介电层邻接间隔件的外侧壁的至少下部；
介电数据存储层，具有可变电阻，设置在所述底部电极和所述底部介电层上方；
覆盖层，设置在所述介电数据存储层上方；
顶部电极，设置在所述覆盖层上方；以及
顶部介电层，设置在所述下部ILD层上方，沿着所述底部介电层的外侧壁的至少一部分和所述介电数据存储层、所述覆盖层和所述顶部电极的侧壁连续延伸，并且覆盖在所述顶部电极的顶面上面。
10.一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：
在下部金属互连层上方的底部介电层内形成开口；
形成邻接所述开口的侧壁的间隔件；
在开口内形成邻接所述间隔件的底部电极，其中，所述底部电极与所述底部介电层共享平坦顶面；
在所述底部介电层和所述底部电极之上形成具有可变电阻的介电数据存储层；以及
在所述介电数据存储层上方形成顶部电极。
CN201510442796.0A 2014-10-14 2015-07-24 具有底部电极的rram单元 Active CN105514265B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/513,781 2014-10-14
US14/513,781 US9209392B1 (en) 2014-10-14 2014-10-14 RRAM cell with bottom electrode

Publications (2)

Publication Number Publication Date
CN105514265A true CN105514265A (zh) 2016-04-20
CN105514265B CN105514265B (zh) 2019-04-02

Family

ID=54708394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510442796.0A Active CN105514265B (zh) 2014-10-14 2015-07-24 具有底部电极的rram单元

Country Status (4)

Country Link
US (1) US9209392B1 (zh)
KR (1) KR101625762B1 (zh)
CN (1) CN105514265B (zh)
TW (1) TWI569272B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108123034A (zh) * 2016-11-28 2018-06-05 台湾积体电路制造股份有限公司 具有复合式顶部电极的内嵌式存储器装置
CN109390466A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 电阻式随机存取存储器（rram）单元及其形成方法
CN109841733A (zh) * 2017-11-09 2019-06-04 台湾积体电路制造股份有限公司 存储器件及其形成方法
CN111092152A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 存储单元和用于制造存储单元的方法
CN113517398A (zh) * 2020-06-25 2021-10-19 台湾积体电路制造股份有限公司 存储器件及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431603B1 (en) * 2015-05-15 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
WO2018009154A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Rram devices with extended switching layer and methods of fabrication
WO2018022027A1 (en) * 2016-07-26 2018-02-01 Intel Corporation Array interconnects for rram devices and methods of fabrication
WO2018063308A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US9859336B1 (en) * 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
TWI610476B (zh) 2017-03-16 2018-01-01 華邦電子股份有限公司 電阻式隨機存取記憶體結構及其形成方法
US10516106B2 (en) * 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
US11289648B2 (en) 2017-08-02 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
US10276485B2 (en) * 2017-08-02 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory
US11088323B2 (en) * 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit
US20220013719A1 (en) * 2018-11-21 2022-01-13 The Research Foundation For The State University Of New York Resistive random access memory device
US11043634B2 (en) * 2019-04-09 2021-06-22 International Business Machines Corporation Confining filament at pillar center for memory devices
US11088202B2 (en) 2019-09-23 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming memory cell
US11121318B2 (en) * 2020-01-29 2021-09-14 International Business Machines Corporation Tunable forming voltage for RRAM device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871396B2 (en) 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6764894B2 (en) 2001-08-31 2004-07-20 Ovonyx, Inc. Elevated pore phase-change memory
KR100829556B1 (ko) 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
US7049623B2 (en) 2002-12-13 2006-05-23 Ovonyx, Inc. Vertical elevated pore phase change memory
JP4008857B2 (ja) 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
JP4072523B2 (ja) 2004-07-15 2008-04-09 日本電気株式会社 半導体装置
KR100655796B1 (ko) 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
DE102004041893B4 (de) 2004-08-30 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht
US7633110B2 (en) 2004-09-21 2009-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US20060169968A1 (en) 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
KR100645064B1 (ko) 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
KR100668348B1 (ko) 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP4847743B2 (ja) 2005-11-28 2011-12-28 エルピーダメモリ株式会社 不揮発性メモリ素子
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
EP1845567A1 (en) 2006-04-11 2007-10-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof.
JP2008021668A (ja) 2006-07-10 2008-01-31 Renesas Technology Corp 相変化型不揮発性メモリおよびその製造方法
KR100858083B1 (ko) 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
JP2008103541A (ja) 2006-10-19 2008-05-01 Renesas Technology Corp 相変化メモリおよびその製造方法
EP2099071B1 (en) 2006-12-19 2012-08-22 Fujitsu Limited Resistance change device and process for producing the same
KR100791008B1 (ko) 2006-12-26 2008-01-04 삼성전자주식회사 서로 인접하는 셀들에 공유된 상변화 물질 패턴을 구비하는상변화 메모리 소자 및 이를 구비하는 전자제품
US20080247214A1 (en) 2007-04-03 2008-10-09 Klaus Ufert Integrated memory
US7817454B2 (en) 2007-04-03 2010-10-19 Micron Technology, Inc. Variable resistance memory with lattice array using enclosing transistors
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
CN100563041C (zh) * 2007-05-18 2009-11-25 中国科学院上海微系统与信息技术研究所 一种电阻存储器的器件单元结构及制作方法
KR100869235B1 (ko) 2007-05-25 2008-11-18 삼성전자주식회사 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억소자의 제조 방법
US20080303015A1 (en) 2007-06-07 2008-12-11 Thomas Happ Memory having shared storage material
US8179739B2 (en) 2007-08-10 2012-05-15 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US7667293B2 (en) * 2007-09-13 2010-02-23 Macronix International Co., Ltd. Resistive random access memory and method for manufacturing the same
KR100885434B1 (ko) * 2007-10-12 2009-02-24 연세대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
US8253136B2 (en) 2007-10-30 2012-08-28 Panasonic Corporation Nonvolatile semiconductor memory device and manufacturing method thereof
JP2009135219A (ja) 2007-11-29 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP5170107B2 (ja) 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
US7906817B1 (en) 2008-06-06 2011-03-15 Novellus Systems, Inc. High compressive stress carbon liners for MOS devices
WO2009154266A1 (ja) 2008-06-20 2009-12-23 日本電気株式会社 半導体記憶装置及びその動作方法
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US8053749B2 (en) 2008-11-07 2011-11-08 Seagate Technology Llc Mirrored-gate cell for non-volatile memory
WO2011024455A1 (ja) 2009-08-28 2011-03-03 パナソニック株式会社 半導体記憶装置及びその製造方法
US8283202B2 (en) 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
US7943420B1 (en) 2009-11-25 2011-05-17 International Business Machines Corporation Single mask adder phase change memory element
US9385308B2 (en) 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US8471360B2 (en) 2010-04-14 2013-06-25 Sandisk 3D Llc Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same
WO2012001978A1 (ja) 2010-07-01 2012-01-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US9000506B2 (en) 2010-11-19 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element and method for manufacturing the same
KR101715861B1 (ko) 2010-12-02 2017-03-14 삼성전자주식회사 중수소 어닐링을 이용한 반도체 소자 형성방법
US8824183B2 (en) 2010-12-14 2014-09-02 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with vertical bit lines and select devices and methods thereof
US8927331B2 (en) 2011-03-10 2015-01-06 Panasonic Corporation Method of manufacturing nonvolatile memory device
CN102185105A (zh) 2011-04-22 2011-09-14 复旦大学 一种半导体存储器结构及其制造方法
JP2012248620A (ja) 2011-05-26 2012-12-13 Toshiba Corp 半導体記憶装置の製造方法
US8609492B2 (en) 2011-07-27 2013-12-17 Micron Technology, Inc. Vertical memory cell
US8802492B2 (en) * 2011-08-29 2014-08-12 Intermolecular, Inc. Method for forming resistive switching memory elements
US8822265B2 (en) 2011-10-06 2014-09-02 Intermolecular, Inc. Method for reducing forming voltage in resistive random access memory
WO2013054506A1 (ja) 2011-10-11 2013-04-18 パナソニック株式会社 半導体記憶素子の製造方法
KR20130044496A (ko) 2011-10-24 2013-05-03 에스케이하이닉스 주식회사 배선 상에 셀 패턴이 형성되는 반도체 메모리 소자 및 그 제조 방법
US8730708B2 (en) * 2011-11-01 2014-05-20 Micron Technology, Inc. Performing forming processes on resistive memory
US8878156B2 (en) 2011-11-21 2014-11-04 Avalanche Technology Inc. Memory device having stitched arrays of 4 F2 memory cells
KR101841445B1 (ko) 2011-12-06 2018-03-23 삼성전자주식회사 저항성 메모리 소자 및 그 제조 방법
US8710481B2 (en) 2012-01-23 2014-04-29 Sandisk 3D Llc Non-volatile memory cell containing a nano-rail electrode
JP5346144B1 (ja) 2012-02-20 2013-11-20 パナソニック株式会社 不揮発性記憶装置およびその製造方法
JP2013175570A (ja) 2012-02-24 2013-09-05 National Institute Of Advanced Industrial & Technology 半導体記憶装置およびその製造方法
US8698118B2 (en) 2012-02-29 2014-04-15 Globalfoundries Singapore Pte Ltd Compact RRAM device and methods of making same
JP2013197422A (ja) 2012-03-21 2013-09-30 Toshiba Corp 不揮発性記憶装置及びその製造方法
US9130167B2 (en) 2012-03-29 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US8896096B2 (en) 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
KR20140058278A (ko) 2012-11-06 2014-05-14 삼성전자주식회사 저항성 메모리 소자, 저항성 메모리 어레이 및 저항성 메모리 소자의 제조 방법
US8921818B2 (en) 2012-11-09 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure
US9019743B2 (en) 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
KR102021978B1 (ko) 2012-12-06 2019-09-18 삼성전자주식회사 블로킹 막을 갖는 반도체 소자 및 그 형성 방법
US9130162B2 (en) 2012-12-20 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9331277B2 (en) 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US9437813B2 (en) 2013-02-14 2016-09-06 Sandisk Technologies Llc Method for forming resistance-switching memory cell with multiple electrodes using nano-particle hard mask
US8963114B2 (en) * 2013-03-06 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers
US8952347B2 (en) 2013-03-08 2015-02-10 Taiwan Semiconductor Manfacturing Company, Ltd. Resistive memory cell array with top electrode bit line
US9478638B2 (en) 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory with asymmetric source and drain
US9231205B2 (en) 2013-03-13 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Low form voltage resistive random access memory (RRAM)
US9312482B2 (en) 2013-03-15 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
TWI543337B (zh) 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵鸿滨 等: "非易失性阻变存储器研究进展", 《稀有金属》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108123034A (zh) * 2016-11-28 2018-06-05 台湾积体电路制造股份有限公司 具有复合式顶部电极的内嵌式存储器装置
CN108123034B (zh) * 2016-11-28 2022-11-22 台湾积体电路制造股份有限公司 具有复合式顶部电极的内嵌式存储器装置
CN109390466A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 电阻式随机存取存储器（rram）单元及其形成方法
CN109390466B (zh) * 2017-08-02 2022-09-23 台湾积体电路制造股份有限公司 电阻式随机存取存储器（rram）单元及其形成方法
CN109841733A (zh) * 2017-11-09 2019-06-04 台湾积体电路制造股份有限公司 存储器件及其形成方法
CN109841733B (zh) * 2017-11-09 2022-11-04 台湾积体电路制造股份有限公司 存储器件及其形成方法
CN111092152A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 存储单元和用于制造存储单元的方法
CN111092152B (zh) * 2018-10-23 2024-05-28 台湾积体电路制造股份有限公司 存储单元和用于制造存储单元的方法
CN113517398A (zh) * 2020-06-25 2021-10-19 台湾积体电路制造股份有限公司 存储器件及其制造方法

Also Published As

Publication number Publication date
US9209392B1 (en) 2015-12-08
CN105514265B (zh) 2019-04-02
TWI569272B (zh) 2017-02-01
KR101625762B1 (ko) 2016-05-30
KR20160043885A (ko) 2016-04-22
TW201614656A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
CN105514265A (zh) 具有底部电极的rram单元
US11889705B2 (en) Interconnect landing method for RRAM technology
US10109793B2 (en) Bottom electrode for RRAM structure
CN109411503B (zh) 一种集成电路及其形成方法
KR102106957B1 (ko) 리세스된 하단 전극 측벽을 갖는 저항성 랜덤 액세스 메모리(rram) 셀
US9825224B2 (en) RRAM device
CN105977376B (zh) 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
TWI573304B (zh) 電阻式隨機存取記憶體裝置及電阻式隨機存取記憶體堆疊之形成方法
US9178144B1 (en) RRAM cell with bottom electrode
CN106252505B (zh) Rram器件和方法
JP6489480B2 (ja) 不揮発性記憶装置およびその製造方法
CN103715353B (zh) 可变电阻存储结构及其形成方法
US8987695B2 (en) Variable resistance memory device and method for fabricating the same
KR102436169B1 (ko) 낮은 접촉 저항을 가지는 상부 전극 비아
US20210057643A1 (en) ReRAM STRUCTURE AND METHOD OF FABRICATING THE SAME
US10164183B2 (en) Semiconductor device and manufacturing method thereof
US20230413582A1 (en) Semiconductor device and method for fabricating the same
CN109801938B (zh) 接触开口结构与制作方法及其应用
TWI641096B (zh) 接觸開口結構與製作方法及其應用
US10490744B2 (en) Contact hole structure method for fabricating the same and applications thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant