KR100869235B1 - 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억소자의 제조 방법 - Google Patents

반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억소자의 제조 방법 Download PDF

Info

Publication number
KR100869235B1
KR100869235B1 KR1020070050609A KR20070050609A KR100869235B1 KR 100869235 B1 KR100869235 B1 KR 100869235B1 KR 1020070050609 A KR1020070050609 A KR 1020070050609A KR 20070050609 A KR20070050609 A KR 20070050609A KR 100869235 B1 KR100869235 B1 KR 100869235B1
Authority
KR
South Korea
Prior art keywords
thin film
single crystal
impurity
amorphous thin
amorphous
Prior art date
Application number
KR1020070050609A
Other languages
English (en)
Inventor
손용훈
최시영
이종욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070050609A priority Critical patent/KR100869235B1/ko
Priority to US12/126,120 priority patent/US20080293224A1/en
Application granted granted Critical
Publication of KR100869235B1 publication Critical patent/KR100869235B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Abstract

개시된 반도체 다이오드의 제조에서는 단결정 기판 상에 제1 불순물을 갖는 제1 비정질 박막을 형성한 후, 상기 제1 비정질 박막 상에 제2 불순물을 갖는 제2 비정질 박막을 형성한다. 그리고, 상기 제1 비정질 박막과 상기 제2 비정질 박막에 레이저 빔을 조사한다. 그러면, 상기 제1 비정질 박막과 상기 제2 비정질 박막은 제1 단결정 박막과 제2 단결정 박막으로 형성된다.

Description

반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억 소자의 제조 방법{Method of manufacturing semiconductor diode and method of manufacturing PRAM using the same}
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 반도체 다이오드의 제조 방법을 나타내는 개략적인 단면도들이다.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 다이오드의 제조 방법을 나타내는 개략적인 단면도들이다.
도 3a 내지 도 3d는 본 발명의 또 다른 실시예에 따른 반도체 다이오드의 제조 방법을 나타내는 개략적인 단면도들이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 상변이 기억 소자의 제조 방법을 나타내는 개략적인 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 30 : 단결정 기판 12a, 12b : 비정질 박막
14 : 레이저 빔 15a, 15b : 단결정 박막
D : 반도체 다이오드
본 발명은 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억 소자의 제조 방법에 관한 것으로써, 보다 상세하게는 단결정 박막들로 구현되는 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억 소자의 제조 방법에 관한 것이다.
최근, 반도체 소자의 경우, 비휘발성 기억 소자로써 상변이 기억 소자가 제안되고 있다. 언급한 상변이 기억 소자는 단위 셀로써 하나의 셀 스위칭 소자와 하나의 셀 스위칭 소자에 전기적으로 접속되는 상변이 저항체를 포함한다. 그리고, 상변이 저항체는 하부 전극과 상부 전극 그리고 하부 전극과 상부 전극 사이에 개재되는 상변이 물질 박막을 포함한다. 여기서, 상변이 기억 소자의 셀 스위칭 소자는 모스 트랜지스터와 같은 능동 소자로도 구비시킬 수 있다. 아울러, 상변이 기억 소자를 프로그램시키기 위해서는 적어도 수 mA의 프로그램 전류가 요구된다. 그러나, 수 mA의 프로그램 전류를 필요로 하는 상변이 기억 소자에 셀 스위칭 소자로써 모스 트랜지스터를 구비시킬 경우에는 모스 트랜지스터 자체가 많은 면적을 차지하기 때문에 상변이 기억 소자의 집적도 측면에서 바람직하지 않다.
이에, 상변이 기억 소자는 셀 스위칭 소자로써 모스 트랜지스터 대신에 반도체 다이오드를 주로 채택하고 있다. 여기서, 상변이 기억 소자의 셀 스위칭 소자로 채택하기 위한 반도체 다이오드는 주로 선택적 에피택시얼 성장(selective epitaxial growth : SEG)를 수행하여 형성하고 있다.
언급한 선택적 에피택시얼 성장을 수행하여 수득하는 반도체 다이오드를 상변이 기억 소자의 셀 스위칭 소자로 채택하기 위한 예로서는 대한민국 등록특허 663,358호 등에 개시되어 있다.
그러나, 상변이 기억 소자의 셀 스위칭 소자로써 선택적 에피택시얼 성장을 수행하여 반도체 다이오드를 형성할 경우에는 선택적 에피택시얼 성장이 이루어지는 개구 부위 등에 공정 결함이 빈번하게 발생한다. 아울러, 언급한 선택적 에피택시얼 성장을 약 800℃ 이상의 고온에서 장시간에 걸쳐 수행하기 때문에 반도체 기판에 심각한 열적 스트레스가 가해지는 상황이 발생한다.
이와 같이, 종래에는 상변이 기억 소자의 셀 스위칭 소자로써 선택적 에피택시얼 성장을 수행하여 반도체 다이오드를 형성함으로써 언급한 공정 결함, 열적 스트레스 등으로 인하여 상변이 기억 소자의 신뢰성을 저하시키는 문제점이 있다.
본 발명의 일 목적은 공정 결함, 열적 스트레스 등의 발생을 충분하게 감소시킬 수 있는 반도체 다이오드의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 언급한 반도체 다이오드의 제조 방법을 이용한 상변이 기억 소자의 제조 방법을 제공하는데 있다.
본 발명의 일 양태에 따르면, 반도체 다이오드의 제조 방법들이 제공된다. 이 방법들은 단결정 기판 상에 제1 불순물을 갖는 제1 비정질 박막을 형성한 후, 상기 제1 비정질 박막 상에 제2 불순물을 갖는 제2 비정질 박막을 형성한다. 그리고, 상기 제1 비정질 박막과 상기 제2 비정질 박막에 상기 제1 비정질 박막과 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제1 비정질 박막과 상기 제2 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하고, 그 결과 상기 제1 비정질 박막과 상기 제2 비정질 박막의 결정 구조는 단결정으로 변환된다. 이에, 상기 제1 비정질 박막과 상기 제2 비정질 박막은 제1 단결정 박막과 제2 단결정 박막으로 형성된다.
본 발명의 몇몇 실시예들에서, 단결정 기판 상에 제1 불순물을 갖는 제1 비정질 박막을 형성한 후, 상기 제1 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제1 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하고, 그 결과 상기 제1 비정질 박막의 결정 구조는 단결정으로 변환된다. 이에, 상기 제1 비정질 박막은 제1 단결정 박막으로 형성된다. 그리고, 상기 제1 단결정 박막 상에 제2 불순물을 갖는 제2 비정질 박막을 형성한 후, 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제2 비정질 박막의 상변화가 일어날 때 상기 제1 단결정 박막의 단결정 구조가 시드로 작용하고, 그 결과 상기 제2 비정질 박막의 결정 구조는 단결정으로 변환된다. 이에, 상기 제2 비정질 박막은 제2 단결정 박막으로 형성된다.
또한, 본 발명의 몇몇 실시예들에서, 단결정 기판 상에 제1 비정질 박막과 상기 제1 비정질 박막 상에 제2 비정질 박막을 형성한 후, 상기 제1 비정질 박막과 상기 제2 비정질 박막에 상기 제1 비정질 박막과 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제1 비정질 박막과 상기 제2 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용한다. 이에, 상기 제1 비정질 박막과 상기 제2 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 제1 비정질 박막과 상기 제2 비정질 박막을 제1 단결정 박막과 제2 단결정 박막으로 형성한다. 이어서, 상기 제1 단결정 박막에 제1 불순물을 도핑시키고, 상기 제2 단결정 박막에 제2 불순물을 도핑시킨다.
아울러, 본 발명의 몇몇 실시예들에서, 단결정 기판 상에 비정질 박막을 형성한다. 그리고, 상기 비정질 박막에 상기 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하고, 그 결과 상기 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 비정질 박막을 단결정 박막으로 형성한다. 이어서, 상기 단결정 박막과 상기 단결정 기판이 접하는 계면으로부터 상기 단결정 박막의 일정 높이까지로 제1 불순물을 도핑시켜 상기 단결정 박막의 일부를 제1 불순물이 도핑된 제1 단결정 박막으로 형성한다. 또한, 상기 단결정 박막의 상부 표면으로부터 상기 제1 단결정 박막을 제외한 상기 단결정 박막의 나머지에 제2 불순물을 도핑시켜 상기 단결정 박막의 나머지를 제2 불순물이 도핑된 제2 단결정 박막으로 형성한다.
본 발명의 다른 실시예들에서, 상기 단결정 기판은 단결정 실리콘, 단결정 게르마늄, 단결정 실리콘-게르마늄 등을 포함할 수 있다.
본 발명의 또 다른 실시예들에서, 상기 제1 불순물이 p형 불순물을 포함할 때 상기 제2 불순물은 n형 불순물을 포함하거나, 또는 상기 제1 불순물이 n형 불순 물을 포함할 때 상기 제2 불순물은 p형 불순물을 포함할 수 있다.
본 발명의 다른 양태에 따르면, 상변이 기억 소자의 제조 방법들이 제공된다. 이 방법들은 단결정 기판 상에 워드 라인을 형성한 후, 상기 워드 라인을 식각하여 상기 단결정 기판을 부분적으로 노출시키는 워드 라인 패턴으로 형성한다. 그리고, 상기 부분적으로 노출된 단결정 기판과 연결되게 제1 불순물을 갖는 제1 비정질 박막과 제2 불순물을 갖는 제2 비정질 박막을 순차적으로 형성한다. 이어서, 상기 제1 비정질 박막과 상기 제2 비정질 박막에 상기 제1 비정질 박막과 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제1 비정질 박막과 상기 제2 비정질 박막의 상변화가 일어날 때 상기 부분적으로 노출된 단결정 기판의 단결정 구조가 시드로 작용하고, 그 결과 상기 제1 비정질 박막과 상기 제2 비정질 박막의 결정 구조는 단결정으로 변환된다. 이에, 상기 제1 비정질 박막과 상기 제2 비정질 박막은 상기 제1 단결정 박막과 상기 제2 단결정 박막의 반도체 다이오드로 형성된다. 계속해서, 상기 반도체 다이오드와 연결되는 하부 전극을 형성하고, 상기 하부 전극 상에 상변이 물질 박막을 형성한 후, 상기 상변이 물질 박막 상에 상부 전극을 형성한다. 그리고, 상기 상부 전극과 연결되는 비트 라인을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 부분적으로 노출된 단결정 기판과 연결되게 제1 불순물을 갖는 제1 비정질 박막을 형성한 후, 상기 제1 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제1 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하고, 그 결과 상기 제1 비정질 박막의 결정 구조는 단결정으로 변환된다. 이에, 상기 제1 비정질 박막은 제1 단결정 박막으로 형성된다. 그리고, 상기 제1 단결정 박막 상에 제2 불순물을 갖는 제2 비정질 박막을 형성한 후, 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제2 비정질 박막의 상변화가 일어날 때 상기 제1 단결정 박막의 단결정 구조가 시드로 작용하고, 그 결과 상기 제2 비정질 박막의 결정 구조는 단결정으로 변환된다. 이에, 상기 제2 비정질 박막은 제2 단결정 박막으로 형성된다. 즉, 상기 제1 단결정 박막과 상기 제2 단결정 박막의 반도체 다이오드가 형성되는 것이다.
본 발명의 다른 실시예들에서, 상기 워드 라인 상에 제1 절연막을 형성한 후, 상기 제1 절연막과 상기 워드 라인을 순차적으로 식각하여 상기 단결정 기판을 부분적으로 노출시키는 개구를 갖는 제1 절연막 패턴과 워드 라인 패턴을 형성한다. 그리고, 상기 개구 내에 제1 불순물을 갖는 제1 비정질 박막과 제2 불순물을 갖는 제2 비정질 박막을 순차적으로 형성한다.
본 발명의 또 다른 실시예들에서, 상기 단결정 기판은 단결정 실리콘, 단결정 게르마늄, 단결정 실리콘-게르마늄을 포함할 수 있다.
본 발명의 또 다른 실시예들에서, 상기 반도체 다이오드와 상기 하부 전극 사이에 다이오드 전극을 개재시킬 수 있다.
본 발명의 또 다른 실시예들에서, 상기 하부 전극의 양측벽에 절연 스페이서를 형성할 수 있다.
본 발명의 또 다른 양태에 따르면, 단결정 기판 상에 워드 라인을 형성한다. 그리고, 상기 워드 라인을 식각하여 상기 단결정 기판을 부분적으로 노출시키는 워드 라인 패턴을 형성한다. 이어서, 상기 부분적으로 노출된 단결정 기판과 연결되게 제1 비정질 박막과 제2 비정질 박막을 순차적으로 형성한 후, 상기 제1 비정질 박막과 상기 제2 비정질 박막에 상기 제1 비정질 박막과 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제1 비정질 박막과 상기 제2 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용한다. 이에, 상기 제1 비정질 박막과 상기 제2 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 제1 비정질 박막과 상기 제2 비정질 박막을 제1 단결정 박막과 제2 단결정 박막으로 형성한다. 그리고, 상기 제1 단결정 박막에 제1 불순물을 도핑시키고, 상기 제2 단결정 박막에 제2 불순물을 도핑시킴으로써 제1 불순물을 갖는 제1 단결정 박막과 제2 불순물을 갖는 제2 단결정 박막의 반도체 다이오드를 수득한다. 이어서, 상기 반도체 다이오드와 연결되는 하부 전극을 형성하고, 상기 하부 전극 상에 상변이 물질 박막, 상기 상변이 물질 박막 상에 상부 전극을 형성한다. 그리고, 상기 상부 전극과 연결되는 비트 라인을 형성한다.
본 발명의 또 다른 양태에 따르면, 단결정 기판 상에 워드 라인을 형성한다. 그리고, 상기 워드 라인 상에 제1 절연막을 형성한다. 이어서, 상기 제1 절연막과 상기 워드 라인을 순차적으로 식각하여 상기 단결정 기판을 부분적으로 노출시키는 개구를 갖는 제1 절연막 패턴과 워드 라인 패턴을 형성한 후, 상기 부분적으로 노출된 단결정 기판과 연결되게 상기 개구 내에 제1 비정질 박막과 제2 비정질 박막을 순차적으로 형성한다. 그리고, 상기 제1 비정질 박막과 상기 제2 비정질 박막에 상기 제1 비정질 박막과 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제1 비정질 박막과 상기 제2 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하여 상기 제1 비정질 박막과 상기 제2 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 제1 비정질 박막과 상기 제2 비정질 박막을 제1 단결정 박막과 제2 단결정 박막으로 형성한다. 이어서, 상기 제1 단결정 박막에 제1 불순물을 도핑시키고, 상기 제2 단결정 박막에 제2 불순물을 도핑시킴으로써 제1 불순물을 갖는 제1 단결정 박막과 제2 불순물을 갖는 제2 단결정 박막의 반도체 다이오드를 수득한다. 그리고, 상기 반도체 다이오드와 연결되는 하부 전극을 형성하고, 상기 하부 전극 상에 상변이 물질 박막을 그리고 상기 상변이 물질 박막 상에 상부 전극을 형성한다. 이어서, 상기 상부 전극과 연결되는 비트 라인을 형성한다.
본 발명이 또 다른 양태에 따르면, 단결정 기판 상에 워드 라인을 형성하고, 상기 워드 라인을 식각하여 상기 단결정 기판을 부분적으로 노출시키는 워드 라인 패턴을 형성한다. 그리고, 상기 부분적으로 노출된 단결정 기판과 연결되게 비정질 박막을 형성한 후, 상기 비정질 박막에 상기 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하고, 그 결과 상기 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 비정질 박막을 단결정 박막으로 한다. 이어서, 상기 단결정 박막과 상기 단결정 기판이 접하는 계면으로부터 상기 단결정 박막의 일정 높이까지로 제1 불순물을 도핑시켜 상기 단결정 박막의 일부를 제1 불순물이 도핑된 제1 단결정 박막으로 형성하고, 또한 상기 단결정 박막의 상부 표면으로부터 상기 제1 단결정 박막을 제외한 상기 단결정 박막의 나머지에 제2 불순물을 도핑시켜 상기 단결정 박막의 나머지를 제2 불순물이 도핑된 제2 단결정 박막으로 형성한다. 이에, 상기 제1 불순물이 도핑된 제1 단결정 박막과 상기 제2 불순물이 도핑된 제2 단결정 박막의 반도체 다이오드를 수득할 수 있다. 그리고, 상기 반도체 다이오드와 연결되는 하부 전극을 형성하고, 상기 하부 전극 상에 상변이 물질 박막을 형성하고, 상기 상변이 물질 박막 상에 상부 전극을 형성한 후, 상기 상부 전극과 연결되는 비트 라인을 형성한다.
본 발명의 또 다른 양태에 따르면, 단결정 기판 상에 워드 라인을 형성하고, 상기 워드 라인 상에 제1 절연막을 형성한 후, 상기 제1 절연막과 상기 워드 라인을 순차적으로 식각하여 상기 단결정 기판을 부분적으로 노출시키는 개구를 갖는 제1 절연막 패턴과 워드 라인 패턴을 형성한다. 그리고, 상기 부분적으로 노출된 단결정 기판과 연결되게 상기 개구 내에 비정질 박막을 형성한 후, 상기 비정질 박막에 상기 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하고, 그 결과 상기 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 비정질 박막을 단결정 박막으로 형성한다. 이어서, 상기 단결정 박막과 상기 단결정 기판이 접하는 계면으로부터 상기 단결정 박막의 일정 높이까지로 제1 불순물을 도핑시켜 상기 단결정 박막의 일부를 제1 불순물이 도핑된 제1 단결정 박막으로 형성하고, 상기 단결정 박막의 상부 표면으로부터 상기 제1 단결정 박막을 제외한 상기 단결정 박막의 나머지에 제2 불순물을 도핑시켜 상기 단결정 박막의 나머지를 제2 불순물이 도핑된 제2 단결정 박막으로 형성한다. 이에, 상기 제1 불순물이 도핑된 제1 단결정 박막과 상기 제2 불순물이 도핑된 제2 단결정 박막의 반도체 다이오드를 수득할 수 있다. 이어서, 상기 반도체 다이오드와 연결되는 하부 전극을 형성하고, 상기 하부 전극 상에 상변이 물질 박막을 형성하고, 상기 상변이 물질 박막 상에 상부 전극을 형성한 후, 상기 상부 전극과 연결되는 비트 라인을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 단결정 기판은 단결정 실리콘, 단결정 게르마늄, 단결정 실리콘-게르마늄 등을 포함할 수 있다.
본 발명의 다른 실시예에서, 상기 반도체 다이오드와 상기 하부 전극 사이에 다이오드 전극을 개재시킬 수 있고, 상기 하부 전극의 양측벽에 절연 스페이서를 형성할 수 있다.
이에, 본 발명은 비정질 박막들을 형성한 후, 레이저 빔의 조사를 통하여 비정질 박막들을 반도체 다이오드로 사용하기 위한 단결정 박막들로 형성한다. 특히, 본 발명은 상변이 기억 소자에 적용하기 위한 셀 스위칭 소자로써 언급한 단결정 박막들을 반도체 다이오드로 수득한다. 그러므로, 본 발명은 반도체 다이오드의 제조 또는 상변이 기억 소자의 제조에서 선택적 에피택시얼 성장을 수행함에 의해 빈번하게 발생하는 공정 결함, 열적 스트레스 등을 충분하게 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
반도체 다이오드의 제조 방법 1
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 반도체 다이오드의 제조 방법을 나타내는 개략적인 단면도들이다.
도 1a를 참조하면, 단결정 기판(10)을 마련한다. 여기서, 단결정 기판(10)은 단결정 실리콘 기판, 단결정 게르마늄 기판, 단결정 실리콘-게르마늄 기판 등을 포함한다. 아울러, 단결정 기판(10)은 일반적인 잉곳(ingot) 성장을 통하여 수득하는 것일 수도 있고, 선택적 에피택시얼 성장에 의해 수득하는 것일 수도 있다. 다만, 본 발명의 일 실시예에서는 단결정 기판(10)으로써 잉곳 성장을 통하여 수득하는 단결정 실리콘 기판을 선택한다.
그리고, 단결정 기판(10) 상에 제1 비정질 박막(12a)과 제2 비정질 박막(12b)을 순차적으로 적층한다. 이때, 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 각각은 주로 화학기상증착을 수행하여 형성한다. 아울러, 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 각각은 후술하는 반도체 다이오드의 두께를 한정할 경우 그 두께를 한정하지는 않는다. 다만, 제1 비정질 박막(12a)의 두께와 제2 비정질 박막(12b)의 두께는 서로 유사한 것이 바람직하다. 또한, 제1 비정질 박 막(12a)과 제2 비정질 박막(12b) 각각은 주로 비정질 실리콘 박막을 선택한다.
특히, 본 발명의 일 실시예에서는 제1 비정질 박막(12a)을 형성할 때 제1 비정질 박막(12a)에 제1 불순물을 도핑시키고, 제2 비정질 박막(12b)을 형성할 때 제2 비정질 박막(12b)에 제2 불순물을 도핑시킨다. 이에, 단결정 기판(10) 상에는 제1 불순물을 갖는 제1 비정질 박막(12a)과 제2 불순물을 갖는 제2 비정질 박막(12b)이 형성된다.
여기서, 언급한 제1 불순물과 제2 불순물은 서로 다른 것으로써 제1 불순물이 p형 불순물을 포함할 경우에는 제2 불순물은 n형 불순물을 포함하고, 제1 불순물이 n형 불순물을 포함할 경우에는 제2 불순물이 p형 불순물을 포함한다. 아울러, 본 발명에서는 제1 비정질 박막(12a)의 제1 불순물을 n형 불순물로 한정하고, 제2 비정질 박막(12b)의 제2 불순물을 p형 불순물로 한정한다. 또한, 언급한 n형 불순물의 예로서는 포스포러스(P), 아르제닉(As) 등을 들 수 있고, p형 불순물이 예로서는 보론(B) 등을 들 수 있다.
이와 같이, 제1 불순물을 갖는 제1 비정질 박막(12a)과 제2 불순물을 갖는 제2 비정질 박막(12b)을 형성한 후, 제1 비정질 박막(12a)과 제2 비정질 박막(12b)에 레이저 빔(14)을 조사한다.
그러면, 도 1b에서와 같이, 언급한 제1 비정질 박막(12a)과 제2 비정질 박막(12b)은 그들의 결정 구조 각각이 단결정으로 변환된다. 이에, 제1 비정질 박막(12a)은 제1 단결정 박막(15a)으로 형성되고, 제2 비정질 박막(12b)은 제2 단결정 박막(15b)으로 형성되는 것이다. 이때, 제1 비정질 박막(12a)에 제1 불순물이 도핑되어 있기 때문에 제1 비정질 박막(12a)은 제1 불순물을 갖는 제1 단결정 박막(15a)으로 형성된다. 아울러, 제2 비정질 박막(12b)에 제2 불순물이 도핑되어 있기 때문에 제2 비정질 박막(12b)은 제2 불순물을 갖는 제2 단결정 박막(15b)으로 형성된다.
이에, 본 발명의 일 실시예에서는 제1 불순물을 갖는 제1 단결정 박막(15a)과 제2 불순물을 갖는 제2 단결정 박막(15b)을 포함하는 반도체 다이오드(D)를 수득할 수 있다.
언급한 반도체 다이오드(D)를 수득하기 위한 레이저 빔(14)의 조사에 대하여 구체적으로 살펴보면 다음과 같다.
단결정 기판(10) 상에 형성한 제1 비정질 박막(12a)과 제2 비정질 박막(12b)에 레이저 빔을 조사하면 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 각각은 상변화가 일어난다. 이와 같이, 언급한 레이저 빔(14)의 조사에 의해 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 각각이 상변화가 일어날 때 하부의 단결정 기판(10)의 단결정 구조가 시드로 작용한다. 이에, 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 각각의 결정 구조도 단결정으로 변환되고, 그 결과 제1 비정질 박막(12a)은 제1 단결정 박막(15a)으로, 제2 비정질 박막(12b)은 제2 단결정 박막(15b)으로 형성된다.
여기서, 언급한 레이저 빔(14)의 조사에 의해 일어나는 상변화는 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 모두를 액상으로 변화시키는 과정을 포함한다. 따라서, 액상으로 변화된 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 모두에 단 결정 기판(10)의 단결정 구조가 시드로 작용하고, 그 결과 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 모두의 결정 구조가 단결정으로 변환하는 것이다. 또한, 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 모두의 상변화에 의한 결정 구조의 변환은 수 나노초(ns) 동안 진행되기 때문에 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 모두가 액상으로 변화하여도 단결정 기판(10)으로부터 흘러내리는 상황은 발생하지 않는다.
그리고, 언급한 레이저 빔(14)은 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 모두를 녹일 수 있는 에너지로 조사한다. 이는, 레이저 빔이 조사되는 표면인 제2 비정질 박막(12b)에서부터 단결정 기판(10)의 계면까지 제2 비정질 박막(12b)과 제1 비정질 박막(12a) 전체를 액상으로 변화시켜야 하기 때문이다. 이에, 본 발명의 일 실시예에서는 언급한 레이저 빔(14)을 제1 비정질 박막(12a)과 제2 비정질 박막(12b)을 전체적으로 녹일 수 있는 에너지로 조사하는 것이 바람직하다. 이에, 제1 비정질 박막(12a)과 제2 비정질 박막(12b)이 비정질 실리콘 박막일 경우에는 약 1,410℃ 이상이 온도를 갖는 에너지로 조사하는 것이 바람직하다. 이는, 실리콘의 녹는 온도가 약 1,410℃ 이기 때문이다.
또한, 본 발명의 일 실시예에 따른 레이저 빔(14)의 조사는 단결정 기판(10)에 거의 영향을 끼치지 않는다. 이는, 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 모두에 상변화가 일어날 때 단결정 박막(10)과의 흡수 계수(absorption coefficient)의 차이 때문이다.
아울러, 언급한 레이저 빔(14)의 조사는 주로 기체 레이저의 일종인 엑시 머(excimer) 레이저 등을 사용하고, 스캔 방식으로 이루어지는 것이 바람직하다. 이는, 레이저 빔(14)의 조사를 수 nm초에 달성하기 위함이다.
또한, 본 발명의 일 실시예에서는 단결정 기판(10)을 시드로 사용하기 때문에 단결정 기판(10)과 동일한 결정 구조를 갖는 제1 단결정 박막(15a)과 제2 단결정 박막(15b)의 수득이 가능하다. 즉, 단결정 기판(10)과 밀러 지수(Miller index)가 동일한 제1 단결정 박막(15a)과 제2 단결정 박막(15b)의 수득이 가능한 것이다.
이와 같이, 본 발명의 일 실시예에서는 반도체 다이오드(D)로 수득하기 위한 제1 불순물을 포함하는 제1 단결정 박막(15a)과 제2 불순물을 포함하는 제2 단결정 박막(15b)을 레이저 빔(14)의 조사에 의한 상변화를 통하여 형성한다.
이에, 언급한 반도체 다이오드(D)를 수득할 때 발생하는 공정 결함, 열적 스트레스 등을 충분하게 줄일 수 있다. 즉, 반도체 다이오드(D)의 제1 단결정 박막(15a)과 제2 단결정 박막(15b)을 제1 비정질 박막(12a)과 제2 비정질 박막(12b)으로부터 수득하기 때문에 공정 결함을 충분하게 줄일 수 있고, 레이저 빔의 조사를 수 nm초에 한정하기 때문에 열적 스트레스를 충분하게 줄일 수 있는 것이다.
아울러, 본 발명의 일 실시예에 따른 반도체 다이오드(D)는 단결정 기판(10) 상에 부분적으로 형성되어 있는 것으로써, 제1 비정질 박막(12a)과 제2 비정질 박막(12b)을 형성한 이후 제2 비정질 박막(12b)과 제1 비정질 박막(12a)을 순차적으로 식각하거나 또는 레이저 빔(14)의 조사를 통하여 제1 단결정 박막(15a)과 제2 단결정 박막(15b)을 형성한 이후 제2 단결정 박막(15a)과 제1 단결정 박막(15b)을 순차적으로 식각함으로써 형성할 수 있다.
반도체 다이오드의 제조 방법 2
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 다이오드의 제조 방법을 나타내는 개략적인 단면도들이다.
그리고, 본 발명의 다른 실시예에 따른 반도체 다이오드의 제조 방법은 언급한 본 발명의 일 실시예에 따른 반도체 다이오드의 제조 방법과 공정 순서를 달리하는 것을 제외하고는 동일하기 때문에 중복되는 부재는 동일 부호를 사용하고, 그 상세한 설명은 생략하기로 한다.
도 2a를 참조하면, 단결정 기판(10)을 마련한다. 이어서, 단결정 기판(10) 상에 제1 비정질 박막(12a)을 형성한다. 이때, 제1 비정질 박막(12a)에는 제1 불순물이 도핑된다.
그러므로, 본 발명의 다른 실시예에서는 단결정 기판(10) 상에 제1 불순물이 도핑된 제1 비정질 박막(12a)을 형성한다.
이어서, 제1 비정질 박막(12a)을 녹일 수 있는 에너지를 갖는 레이저 빔(14)을 제1 비정질 박막(12a)에 조사한다. 이와 같이, 제1 비정질 박막(12a)에 언급한 레이저 빔(14)을 조사함으로써 제1 비정질 박막(12a)은 상변화가 일어난다. 그리고, 제1 비정질 박막(12a)의 상변화가 일어날 때 단결정 기판(10)의 단결정 구조가 시드로 작용하여 제1 비정질 박막(12a)의 결정 구조를 단결정으로 변환시킨다.
따라서, 도 2b에서와 같이 단결정 기판(10) 상에는 제1 불순물이 도핑된 제1 단결정 박막(15a)이 형성된다.
도 2c를 참조하면, 제1 단결정 박막(15a) 상에 제2 비정질 박막(12b)을 형성 한다. 이때, 제2 비정질 박막(12b)에는 제2 불순물이 도핑된다.
그러므로, 본 발명의 다른 실시예에서는 제1 단결정 박막(15a) 상에 제2 불순물이 도핑된 제2 비정질 박막(12b)을 형성한다.
이어서, 제2 비정질 박막(12b)을 녹일 수 있는 에너지를 갖는 레이저 빔(14)을 제2 비정질 박막(12b)에 조사한다. 이때, 제2 비정질 박막(12b)을 녹일 수 있는 레이저 빔(14)은 언급한 제1 비정질 박막(12a)을 녹일 수 있는 레이저 빔(14)과 동일하다. 이와 같이, 제2 비정질 박막(12b)에 레이저 빔(14)을 조사함으로써 제2 비정질 박막(12b)은 상변화가 일어난다. 그리고, 제2 비정질 박막(12b)의 상변화가 일어날 때 제1 단결정 박막(15a)의 단결정 구조가 시드로 작용하여 제2 비정질 박막(12b)의 결정 구조를 단결정으로 변환시킨다.
따라서, 도 2d에서와 같이 제1 단결정 박막(15a) 상에는 제2 불순물이 도핑된 제2 단결정 박막(15b)이 형성된다.
이에, 본 발명의 다른 실시예에서는 제1 불순물이 도핑된 제1 단결정 박막(15a)과 제2 불순물이 도핑된 제2 단결정 박막(15b)을 포함하는 반도체 다이오드(D)를 수득할 수 있다.
이와 같이, 본 발명의 다른 실시예의 경우에도 마찬가지로 반도체 다이오드(D)로 수득하기 위한 제1 불순물을 포함하는 제1 단결정 박막(15a)과 제2 불순물을 포함하는 제2 단결정 박막(15b)을 레이저 빔(14)의 조사에 의한 상변화를 통하여 형성한다.
이에, 언급한 반도체 다이오드(D)를 수득할 때 발생하는 공정 결함, 열적 스 트레스 등을 충분하게 줄일 수 있다. 즉, 반도체 다이오드(D)의 제1 단결정 박막(15a)과 제2 단결정 박막(15b)을 제1 비정질 박막(12a)과 제2 비정질 박막(12b)으로부터 수득하기 때문에 공정 결함을 충분하게 줄일 수 있고, 레이저 빔의 조사를 수 nm초에 한정하기 때문에 열적 스트레스를 충분하게 줄일 수 있는 것이다.
아울러, 본 발명의 다른 실시예에 따른 반도체 다이오드(D) 또한 단결정 기판(10) 상에 부분적으로 형성되어 있는 것으로써, 제1 비정질 박막(12a)과 제2 비정질 박막(12b) 각각을 식각하여 형성하거나, 제1 단결정 박막(15a)과 제2 단결정 박막(15b) 각각을 식각하여 형성하거나 또는 제1 단결정 박막(15a)과 제2 단결정 박막(15b)을 형성한 이후 제2 단결정 박막(15a)과 제1 단결정 박막(15b)을 순차적으로 식각함으로써 형성할 수 있다.
또한, 언급한 본 발명의 일 실시예에 따른 반도체 다이오드의 제조 방법 1과 본 발명의 다른 실시예에 따른 반도체 다이오드의 제조 방법 2 모두에서는 단결정 기판 상에 직접 반도체 다이오드를 형성하는 방법에 대하여 설명하고 있으나, 본 발명의 일 실시예에 따른 반도체 다이오드의 제조 방법 1과 본 발명의 다른 실시예에 따른 반도체 다이오드의 제조 방법 2 모두는 단결정 기판을 부분적으로 노출시키는 개구를 갖는 패턴 박막을 형성하고, 레이저 빔을 조사할 때 개구에 의해 노출된 단결정 기판을 시드로 사용하는 방법도 용이하게 적용될 수 있다.
그리고, 언급한 본 발명의 일 실시예에 따른 반도체 다이오드의 제조 방법 1과 본 발명의 다른 실시예에 따른 반도체 다이오드의 제조 방법 2 이외에도 단결정 기판 상에 제1 비정질 박막과 제2 비정질 박막을 순차적으로 형성한 후, 상기 제1 비정질 박막과 상기 제2 비정질 박막에 상기 제1 비정질 박막과 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사한다. 그러면, 상기 제1 비정질 박막과 상기 제2 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용한다. 이에, 상기 제1 비정질 박막과 상기 제2 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 제1 비정질 박막과 상기 제2 비정질 박막을 제1 단결정 박막과 제2 단결정 박막으로 형성할 수 있다. 그리고, 상기 제1 단결정 박막에 제1 불순물을 도핑시키고, 상기 제2 단결정 박막에 제2 불순물을 도핑시킴으로써 반도체 다이오드를 수득할 수 있다. 즉, 제1 불순물을 갖는 제1 단결정 박막과 제2 불순물을 갖는 제2 단결정 박막을 포함하는 반도체 다이오드를 수득할 수 있는 것이다.
반도체 다이오드의 제조 방법 3
도 3a 내지 도 3d는 본 발명의 또 다른 실시예에 따른 반도체 다이오드의 제조 방법을 나타내는 개략적인 단면도들이다.
그리고, 본 발명의 또 다른 실시예에 따른 반도체 다이오드의 제조 방법은 언급한 본 발명의 일 실시예에 따른 반도체 다이오드의 제조 방법과 유사하기 때문에 중복되는 부재는 동일 부호를 사용하고, 그 상세한 설명은 생략하기로 한다.
도 3a를 참조하면, 단결정 기판(10)을 마련한다. 이어서, 단결정 기판(10) 상에 비정질 박막(21)을 형성한다. 이때, 비정질 박막(21)은 후술하는 반도체 다이오드로 수득하기 위한 부분으로써 반도체 다이오드가 갖는 두께를 고려하여 형성한 다.
도 3b를 참조하면, 비정질 박막(21)에 비정질 박막(21)을 녹일 수 있는 에너지를 갖는 레이저 빔(14)을 조사한다. 이와 같이, 비정질 박막(21)에 언급한 레이저 빔(14)을 조사함으로써 비정질 박막(21)은 상변화가 일어난다. 그리고, 비정질 박막(21)의 상변화가 일어날 때 단결정 기판(10)의 단결정 구조가 시드로 작용하여 비정질 박막(21)의 결정 구조를 단결정으로 변환시킨다.
따라서, 단결정 기판(10) 상에는 단결정 박막(23)이 형성된다.
도 3c를 참조하면, 단결정 기판(10)과 접하는 계면으로부터 단결정 박막(23)의 일정 높이까지로 제1 불순물을 도핑시킨다. 그러면, 단결정 박막(23)의 일부가 제1 불순물이 도핑된 제1 단결정 박막(25a)으로 형성된다. 이때, 제1 불순물의 도핑은 주로 이온 주입에 의해 달성된다.
도 3d를 참조하면, 단결정 박막(23)의 상부 표면으로부터 언급한 제1 단결정 박막(25a)을 제외한 단결정 박막(23)의 나머지에 제2 불순물을 도핑시킨다. 그러면, 단결정 박막(23)의 나머지가 제2 불순물이 도핑된 제2 단결정 박막(25b)으로 형성된다.
이에, 단결정 기판(10) 상에는 제1 불순물이 도핑된 제1 단결정 박막(25a)과 제2 불순물이 도핑된 제2 단결정 박막(25b)의 반도체 다이오드(D)가 형성된다.
이와 같이, 본 발명의 또 다른 실시예의 경우에도 마찬가지로 반도체 다이오드(D)로 수득하기 위한 제1 불순물을 포함하는 제1 단결정 박막(25a)과 제2 불순물을 포함하는 제2 단결정 박막(25b)을 레이저 빔(14)의 조사에 의한 상변화를 통하 여 형성한다.
이에, 언급한 반도체 다이오드(D)를 수득할 때 발생하는 공정 결함, 열적 스트레스 등을 충분하게 줄일 수 있다. 즉, 반도체 다이오드(D)의 제1 단결정 박막(25a)과 제2 단결정 박막(25b)을 비정질 박막(21)으로부터 수득하기 때문에 공정 결함을 충분하게 줄일 수 있고, 레이저 빔의 조사를 수 nm초에 한정하기 때문에 열적 스트레스를 충분하게 줄일 수 있는 것이다.
상변이 기억 소자의 제조 방법
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 상변이 기억 소자의 제조 방법을 나타내는 개략적인 단면도들이다.
도 4a를 참조하면, 단결정 기판(30)을 마련한다. 특히, 단결정 기판(30)은 트랜치 소자 분리막(도시도지 않음)이 형성된 것을 제외하고는 도 1a 또는 도 2a의 단결정 기판(10)과 동일하다. 이에, 이하에서는 그 상세한 설명은 생략하기로 한다.
이어서, 단결정 기판(30) 상에 워드 라인을 형성한 후, 언급한 워드 라인을 식각한다. 이에, 단결정 기판(30) 상에는 단결정 기판(30)의 표면을 부분적으로 노출시키는 개구(32a)를 갖는 워드 라인 패턴(32)이 형성된다.
도 4b를 참조하면, 워드 라인 패턴(32)에 의해 부분적으로 노출된 단결정 기판(30)과 연결되는 제1 불순물을 갖는 제1 단결정 박막(15a)과 제2 불순물을 갖는 제2 단결정 박막(15b)의 반도체 다이오드(D)를 형성한다. 이때, 제1 단결정 박 막(15a)과 제2 단결정 박막(15b)의 반도체 다이오드(D)는 절연막 패턴(34)에 의해 그 상부 표면은 노출되는 구조를 갖고, 그 측벽은 둘러싸여진 구조를 갖는다.
여기서, 반도체 다이오드(D)의 형성은 언급한 도 1a 및 도 1b에서의 반도체 다이오드(D)의 제조 방법 1 또는 도 2a 내지 도 2에서의 반도체 다이오드의 제조 방법과 동일하기 때문에 중복되는 부재는 동일 부호를 사용하고, 그 상세한 설명은 생략하기로 한다.
이와 같이, 본 발명의 일 실시예에 따른 상변이 기억 소자의 제조 방법에서는 반도체 다이오드(D)로 수득하기 위한 제1 불순물을 포함하는 제1 단결정 박막(15a)과 제2 불순물을 포함하는 제2 단결정 박막(15b)을 제1 비정질 박막과 제2 비정질 박막을 대상으로 하는 레이저 빔의 조사에 의한 상변화를 통하여 형성한다.
이에, 언급한 반도체 다이오드(D)를 수득할 때 발생하는 공정 결함, 열적 스트레스 등을 충분하게 줄일 수 있다. 즉, 반도체 다이오드(D)의 제1 단결정 박막(15a)과 제2 단결정 박막(15b)을 제1 비정질 박막과 제2 비정질 박막으로부터 수득하기 때문에 공정 결함을 충분하게 줄일 수 있고, 레이저 빔의 조사를 수 nm초에 한정하기 때문에 열적 스트레스를 충분하게 줄일 수 있는 것이다.
그리고, 언급한 절연막 패턴(34)은 반도체 다이오드(D)를 형성한 후, 반도체 다이오드(D)를 포함하는 결과물 상에 절연막을 형성하고, 반도체 다이오드(D)의 상부 표면이 노출될 때까지 절연막을 평탄화시킴으로써 수득할 수도 있다. 또한, 언급한 절연막 패턴(34)은 워드 라인 상에 절연막을 형성하고, 절연막과 워드 라인을 순차적으로 식각하여 단결정 기판을 부분적으로 노출시키는 개구를 갖는 워드 라인 패턴(32)과 절연막 패턴(34)을 형성한 이후 개구 내에 반도체 다이오드(D)를 형성함으로써 수득할 수도 있다.
도 4c를 참조하면, 반도체 다이오드(D)와 연결되게 하부 전극(36)을 형성한다. 구체적으로, 반도체 다이오드(D)와 절연막 패턴(34)을 갖는 결과물 상에 절연막을 형성한다. 여기서, 언급하는 절연막은 편의상 제2 절연막으로 표현한다. 그리고, 제2 절연막은 절연막 패턴(34)과 서로 다른 식각비를 갖는 것이 바람직하다. 이는, 후술하는 제2 절연막 패턴(40)을 형성할 때 절연막 패턴(34)과의 식각비를 이용하기 때문이다. 따라서, 절연막 패턴(34)을 실리콘 산화막으로부터 수득할 경우에는 제2 절연막으로서는 실리콘 산질화막 또는 실리콘 질화막 등을 선택할 수 있다.
이어서, 제2 절연막을 식각하여 반도체 다이오드(D)의 표면을 노출시키는 개구를 갖는 제2 절연막 패턴(40)을 형성한다. 그리고, 제2 절연막 패턴(40)의 개구 양측벽에 절연 스페이서(38)를 형성한다. 이는, 제2 절연막 패턴(40)에 의해 노출되는 반도체 다이오드(D) 표면 전체와 후술하는 하부 전극이 충분하게 면접하는 것을 방지하기 위함이다. 즉, 반도체 다이오드(D) 표면 전체와 후술하는 하부 전극이 충분하게 면접할 경우에는 전류 집중 현상(current crowding effect)에 의해 반도체 다이오드(D)의 구동 능력을 저하시킬 수 있기 때문인 것이다.
그리고, 언급한 절연 스페이서(38)를 갖는 제2 절연막 패턴(40)의 개구 내에 하부 전극(36)을 형성한다. 여기서, 개구 내에 형성되는 하부 전극(36)은 주로 적층과 평탄화에 의해 수득할 수 있다. 아울러, 하부 전극(36)은 주로 TiN, TiAlN, TaN, WN, MoN, NbN, TiSiN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoAlN, TaSiN, TaAlN, TiW, TiAl, TiON, TiAlON, WON, TaON 등과 같은 도전 물질을 사용하여 형성한다.
또한, 본 발명의 일 실시예에서는, 도시하지는 않았지만, 반도체 다이오드(D)와 하부 전극(36) 사이에 다이오드 전극을 개재시킬 수 있다. 여기서, 다이오드 전극을 개재시키는 것은 언급한 바와 같이 전류 집중 현상에 의해 반도체 다이오드(D)의 구동 능력이 저하되는 것을 방지하기 위함이다. 즉, 다이오드 전극을 마련함으로써 하부 전극(36)으로 인가되는 전류가 다이오드 전극에 의해 반도체 다이오드(D)로 균일하게 흐를 수 있기 때문인 것이다.
도 4d를 참조하면, 하부 전극(36) 상에 순차적인 적층 구조를 갖는 상변이 물질 박막(42)과 상부 전극(44)을 형성한다. 언급한 순차적 적층 구조의 상변이 물질 박막(42)과 상부 전극(44)은 적층과 식각에 의해 수득할 수 있다. 여기서, 상변이 물질 박막(42)은 주로 GST(germanium-stibium-tellurium) 합금 물질과 같은 칼코게나이드 물질을 사용하여 형성하고, 상부 전극(44)은 주로 TiN 등과 같은 도전 물질을 사용하여 형성한다.
이어서, 상변이 물질 박막(42)과 상부 전극(44)을 갖는 결과물 상에 절연막을 형성한다. 여기서, 언급하는 절연막은 편의상 제3 절연막으로 표현한다. 그리고, 제3 절연막을 식각하여 상부 전극(44)의 표면을 노출시키는 개구를 갖는 제3 절연막 패턴(48)을 형성한다. 이어서, 제3 절연막 패턴(48)의 개구에 의해 노출된 상부 전극(44)과 연결되는 비트 라인(46)을 형성한다. 여기서, 언급하는 비트 라인(46) 또한 적층과 식각에 의해 수득할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 상변이 기억 소자의 제조 방법에서는 셀 스위칭 소자로써 제1 비정질 박막과 제2 비정질 박막을 대상으로 하는 레이저 빔의 조사에 의한 상변화를 통하여 제1 불순물을 포함하는 제1 단결정 박막(15a)과 제2 불순물을 포함하는 제2 단결정 박막(15b)의 반도체 다이오드(D)를 수득한다.
그러므로, 언급한 바와 같이 반도체 다이오드(D)를 수득할 때 발생하는 공정 결함, 열적 스트레스 등을 충분하게 줄일 수 있다.
특히, 본 발명의 일 실시예에 따른 상변이 기억 소자의 제조 방법에서 워드 라인 패턴(32)과 절연막 패턴(34)에 의해 형성되는 개구의 깊이를 적절하게 조절할 경우에는 수직 구조를 갖는 반도체 다이오드(D)를 용이하게 수득할 수 있다. 즉, 언급한 워드 라인 패턴(32)과 절연막 패턴(34)에 형성되는 개부 내에 충분하게 매립된 구조를 갖는 제1 불순물을 갖는 제1 단결정 박막(15a)과 제2 불순물을 갖는 제2 단결정 박막(15b)을 형성함으로써 수직 구조를 갖는 반도체 다이오드(D)를 수득할 수 있는 것이다.
아울러, 본 발명의 일 실시예에 따른 상변이 기억 소자의 제조 방법의 경우에는 언급한 반도체 다이오드를 수득하기 위한 방법 1, 2, 3과 그리고 본 발명의 기술적 사상에 포함되는 범주 내에 포함되는 반도체 다이오드를 수득하기 위한 방법을 다양하게 적용할 수 있을 것이고, 이러한 적용은 당업자라면 용이할 것이다.
이와 같이, 본 발명의 반도체 다이오드의 제조 방법에 의하면 반도체 다이오 드를 수득할 때 발생하는 공정 결함, 열적 스트레스 등을 충분하게 줄일 수 있다. 따라서, 본 발명은 반도체 다이오드의 신뢰성의 향상을 기대할 수 있다.
아울러, 언급한 반도체 다이오드의 제조 방법을 상변이 기억 소자의 제조에 적용함으로써 반도체 다이오드의 신뢰성에 상변이 기억 소자의 신뢰성이 의존하는 것을 충분하게 감소시킬 수 있다. 따라서, 본 발명은 상변이 기억 소자의 신뢰성의 향상도 기대할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 단결정 기판 상에 제1 불순물을 갖는 제1 비정질 박막을 형성하는 단계;
    상기 제1 비정질 박막 상에 제2 불순물을 갖는 제2 비정질 박막을 형성하는 단계; 및
    상기 제1 비정질 박막과 상기 제2 비정질 박막에 상기 제1 비정질 박막과 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사하여 상기 제1 비정질 박막과 상기 제2 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하여 상기 제1 비정질 박막과 상기 제2 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 제1 비정질 박막과 상기 제2 비정질 박막을 제1 단결정 박막과 제2 단결정 박막으로 형성하는 단계를 포함하는 반도체 다이오드의 제조 방법.
  2. 제1 항에 있어서, 상기 단결정 기판은 단결정 실리콘, 단결정 게르마늄 또는 단결정 실리콘-게르마늄을 포함하는 것을 특징으로 하는 반도체 다이오드의 제조 방법.
  3. 제1 항에 있어서, 상기 제1 불순물이 p형 불순물을 포함할 때 상기 제2 불순물은 n형 불순물을 포함하고, 상기 제1 불순물이 n형 불순물을 포함할 때 상기 제2 불순물은 p형 불순물을 포함하는 것을 특징으로 하는 반도체 다이오드의 제조 방 법.
  4. 단결정 기판 상에 제1 불순물을 갖는 제1 비정질 박막을 형성하는 단계;
    상기 제1 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사하여 상기 제1 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하여 상기 제1 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 제1 비정질 박막을 제1 단결정 박막으로 형성하는 단계;
    상기 제1 단결정 박막 상에 제2 불순물을 갖는 제2 비정질 박막을 형성하는 단계; 및
    상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사하여 상기 제2 비정질 박막의 상변화가 일어날 때 상기 제1 단결정 박막의 단결정 구조가 시드로 작용하여 상기 제2 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 제2 비정질 박막을 제2 단결정 박막으로 형성하는 단계를 포함하는 반도체 다이오드의 제조 방법.
  5. 제4 항에 있어서, 상기 단결정 기판은 단결정 실리콘, 단결정 게르마늄 또는 단결정 실리콘-게르마늄을 포함하는 것을 특징으로 하는 반도체 다이오드의 제조 방법.
  6. 제4 항에 있어서, 상기 제1 불순물이 p형 불순물을 포함할 때 상기 제2 불순 물은 n형 불순물을 포함하고, 상기 제1 불순물이 n형 불순물을 포함할 때 상기 제2 불순물은 p형 불순물을 포함하는 것을 특징으로 하는 반도체 다이오드의 제조 방법.
  7. 단결정 기판 상에 제1 비정질 박막을 형성하는 단계;
    상기 제1 비정질 박막 상에 제2 비정질 박막을 형성하는 단계;
    상기 제1 비정질 박막과 상기 제2 비정질 박막에 상기 제1 비정질 박막과 상기 제2 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사하여 상기 제1 비정질 박막과 상기 제2 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하여 상기 제1 비정질 박막과 상기 제2 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 제1 비정질 박막과 상기 제2 비정질 박막을 제1 단결정 박막과 제2 단결정 박막으로 형성하는 단계;
    상기 제1 단결정 박막에 제1 불순물을 도핑시키는 단계; 및
    상기 제2 단결정 박막에 제2 불순물을 도핑시키는 단계를 포함하는 반도체 다이오드의 제조 방법.
  8. 제7 항에 있어서, 상기 단결정 기판은 단결정 실리콘, 단결정 게르마늄 또는 단결정 실리콘-게르마늄을 포함하는 것을 특징으로 하는 반도체 다이오드의 제조 방법.
  9. 제7 항에 있어서, 상기 제1 불순물이 p형 불순물을 포함할 때 상기 제2 불순물은 n형 불순물을 포함하고, 상기 제1 불순물이 n형 불순물을 포함할 때 상기 제2 불순물은 p형 불순물을 포함하는 것을 특징으로 하는 반도체 다이오드의 제조 방법.
  10. 단결정 기판 상에 비정질 박막을 형성하는 단계;
    상기 비정질 박막에 상기 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사하여 상기 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하여 상기 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 비정질 박막을 단결정 박막으로 형성하는 단계;
    상기 단결정 박막과 상기 단결정 기판이 접하는 계면으로부터 상기 단결정 박막의 일정 높이까지로 제1 불순물을 도핑시켜 상기 단결정 박막의 일부를 제1 불순물이 도핑된 제1 단결정 박막으로 형성하는 단계; 및
    상기 단결정 박막의 상부 표면으로부터 상기 제1 단결정 박막을 제외한 상기 단결정 박막의 나머지에 제2 불순물을 도핑시켜 상기 단결정 박막의 나머지를 제2 불순물이 도핑된 제2 단결정 박막으로 형성하는 단계를 포함하는 반도체 다이오드의 제조 방법.
  11. 제10 항에 있어서, 상기 단결정 기판은 단결정 실리콘, 단결정 게르마늄 또는 단결정 실리콘-게르마늄을 포함하는 것을 특징으로 하는 반도체 다이오드의 제 조 방법.
  12. 제10 항에 있어서, 상기 제1 불순물이 p형 불순물을 포함할 때 상기 제2 불순물은 n형 불순물을 포함하고, 상기 제1 불순물이 n형 불순물을 포함할 때 상기 제2 불순물은 p형 불순물을 포함하는 것을 특징으로 하는 반도체 다이오드의 제조 방법.
  13. 단결정 기판 상에 워드 라인을 형성하는 단계;
    상기 워드 라인을 식각하여 상기 단결정 기판을 부분적으로 노출시키는 워드 라인 패턴을 형성하는 단계;
    상기 부분적으로 노출된 단결정 기판과 연결되게 비정질 박막을 형성하는 단계;
    상기 비정질 박막에 상기 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사하여 상기 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하여 상기 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 비정질 박막을 단결정 박막으로 형성하는 단계;
    상기 단결정 박막과 상기 단결정 기판이 접하는 계면으로부터 상기 단결정 박막의 일정 높이까지로 제1 불순물을 도핑시켜 상기 단결정 박막의 일부를 제1 불순물이 도핑된 제1 단결정 박막으로 형성하는 단계;
    상기 단결정 박막의 상부 표면으로부터 상기 제1 단결정 박막을 제외한 상기 단결정 박막의 나머지에 제2 불순물을 도핑시켜 상기 단결정 박막의 나머지를 제2 불순물이 도핑된 제2 단결정 박막으로 형성하여 상기 제1 불순물이 도핑된 제1 단결정 박막과 상기 제2 불순물이 도핑된 제2 단결정 박막의 반도체 다이오드를 수득하는 단계;
    상기 반도체 다이오드와 연결되는 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 상변이 물질 박막을 형성하는 단계;
    상기 상변이 물질 박막 상에 상부 전극을 형성하는 단계; 및
    상기 상부 전극과 연결되는 비트 라인을 형성하는 단계를 포함하는 상변이 기억 소자의 제조 방법.
  14. 제13 항에 있어서, 상기 단결정 기판은 단결정 실리콘, 단결정 게르마늄 또는 단결정 실리콘-게르마늄을 포함하는 것을 특징으로 하는 상변이 기억 소자의 제조 방법.
  15. 제13 항에 있어서, 상기 반도체 다이오드와 상기 하부 전극 사이에 다이오드 전극을 개재시키는 단계를 더 포함하는 것을 특징으로 하는 상변이 기억 소자의 제조 방법.
  16. 제13 항에 있어서, 상기 하부 전극의 양측벽에 절연 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변이 기억 소자의 제조 방법.
  17. 단결정 기판 상에 워드 라인을 형성하는 단계;
    상기 워드 라인 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막과 상기 워드 라인을 순차적으로 식각하여 상기 단결정 기판을 부분적으로 노출시키는 개구를 갖는 제1 절연막 패턴과 워드 라인 패턴을 형성하는 단계;
    상기 부분적으로 노출된 단결정 기판과 연결되게 상기 개구 내에 비정질 박막을 형성하는 단계;
    상기 비정질 박막에 상기 비정질 박막을 녹일 수 있는 에너지를 갖는 레이저 빔을 조사하여 상기 비정질 박막의 상변화가 일어날 때 상기 단결정 기판의 단결정 구조가 시드로 작용하여 상기 비정질 박막의 결정 구조를 단결정으로 변환시켜 상기 비정질 박막을 단결정 박막으로 형성하는 단계;
    상기 단결정 박막과 상기 단결정 기판이 접하는 계면으로부터 상기 단결정 박막의 일정 높이까지로 제1 불순물을 도핑시켜 상기 단결정 박막의 일부를 제1 불순물이 도핑된 제1 단결정 박막으로 형성하는 단계;
    상기 단결정 박막의 상부 표면으로부터 상기 제1 단결정 박막을 제외한 상기 단결정 박막의 나머지에 제2 불순물을 도핑시켜 상기 단결정 박막의 나머지를 제2 불순물이 도핑된 제2 단결정 박막으로 형성하여 상기 제1 불순물이 도핑된 제1 단결정 박막과 상기 제2 불순물이 도핑된 제2 단결정 박막의 반도체 다이오드를 수득하는 단계;
    상기 반도체 다이오드와 연결되는 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 상변이 물질 박막을 형성하는 단계;
    상기 상변이 물질 박막 상에 상부 전극을 형성하는 단계; 및
    상기 상부 전극과 연결되는 비트 라인을 형성하는 단계를 포함하는 상변이 기억 소자의 제조 방법.
  18. 제17 항에 있어서, 상기 단결정 기판은 단결정 실리콘, 단결정 게르마늄 또는 단결정 실리콘-게르마늄을 포함하는 것을 특징으로 하는 상변이 기억 소자의 제조 방법.
  19. 제17 항에 있어서, 상기 반도체 다이오드와 상기 하부 전극 사이에 다이오드 전극을 개재시키는 단계를 더 포함하는 것을 특징으로 하는 상변이 기억 소자의 제조 방법.
  20. 제17 항에 있어서, 상기 하부 전극의 양측벽에 절연 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변이 기억 소자의 제조 방법.
KR1020070050609A 2007-05-25 2007-05-25 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억소자의 제조 방법 KR100869235B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070050609A KR100869235B1 (ko) 2007-05-25 2007-05-25 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억소자의 제조 방법
US12/126,120 US20080293224A1 (en) 2007-05-25 2008-05-23 Method of forming a diode and method of manufacturing a phase-change memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070050609A KR100869235B1 (ko) 2007-05-25 2007-05-25 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100869235B1 true KR100869235B1 (ko) 2008-11-18

Family

ID=40072810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070050609A KR100869235B1 (ko) 2007-05-25 2007-05-25 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억소자의 제조 방법

Country Status (2)

Country Link
US (1) US20080293224A1 (ko)
KR (1) KR100869235B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381169B1 (ko) * 2012-09-19 2014-04-04 경희대학교 산학협력단 재결정화된 전이금속 칼코겐화합물 소자 및 이를 이용한 트랜지스터 소자

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263420B2 (en) * 2008-11-12 2012-09-11 Sandisk 3D Llc Optimized electrodes for Re-RAM
US9356171B2 (en) * 2012-01-25 2016-05-31 The Trustees Of Dartmouth College Method of forming single-crystal semiconductor layers and photovaltaic cell thereon
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US11355703B2 (en) 2020-06-16 2022-06-07 International Business Machines Corporation Phase change device with interfacing first and second semiconductor layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050033484A (ko) * 2003-10-06 2005-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR20060099395A (ko) * 2005-03-08 2006-09-19 세이코 엡슨 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR20060126367A (ko) * 2005-06-03 2006-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置
US7034332B2 (en) * 2004-01-27 2006-04-25 Hewlett-Packard Development Company, L.P. Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
KR100703033B1 (ko) * 2006-03-22 2007-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050033484A (ko) * 2003-10-06 2005-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR20060099395A (ko) * 2005-03-08 2006-09-19 세이코 엡슨 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR20060126367A (ko) * 2005-06-03 2006-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381169B1 (ko) * 2012-09-19 2014-04-04 경희대학교 산학협력단 재결정화된 전이금속 칼코겐화합물 소자 및 이를 이용한 트랜지스터 소자

Also Published As

Publication number Publication date
US20080293224A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
KR100852233B1 (ko) 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법
US8486752B2 (en) Phase change memory device having dielectric layer for isolating contact structure formed by growth, semiconductor device having the same, and methods for manufacturing the devices
KR100689831B1 (ko) 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
KR100869235B1 (ko) 반도체 다이오드의 제조 방법 및 이를 이용한 상변이 기억소자의 제조 방법
KR100780964B1 (ko) 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
KR101069645B1 (ko) 열적 부담을 줄일 수 있는 상변화 메모리 소자 및 그 제조방법
KR100801084B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
US20050110983A1 (en) Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same
US20080113469A1 (en) Methods of fabricating a semiconductor device including a self-aligned cell diode
US20120248529A1 (en) Methods of forming vertical field-effect transistor with self-aligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby
US20150325787A1 (en) Method of filling an opening and method of manufacturing a phase-change memory device using the same
US7902051B2 (en) Method for fabrication of single crystal diodes for resistive memories
KR20120110448A (ko) 반도체 메모리 장치 및 그 제조 방법
US20140113427A1 (en) Phase-change random access memory device and method of manufacturing the same
CN101483185B (zh) 存储器单元和存储器阵列
KR100906236B1 (ko) 비휘발성 메모리 장치의 제조 방법 및 비휘발성 메모리장치
KR20130012385A (ko) 반도체 장치 및 그 제조 방법
US8232160B2 (en) Phase change memory device and method of manufacturing the same
US20120009731A1 (en) Method of manufacturing phase-change random access memory
KR20100077535A (ko) 콘택 구조체, 그것의 제조방법, 그것을 구비한 상변화 메모리 장치 및 그 제조방법
KR20130063807A (ko) 반도체 장치 및 그 제조 방법
KR100973274B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20090117233A (ko) 상변화 메모리 소자 및 그 제조 방법
US20110312126A1 (en) Method fabricating a phase-change semiconductor memory device
US10971546B2 (en) Crosspoint phase change memory with crystallized silicon diode access device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee