CN109801938B - 接触开口结构与制作方法及其应用 - Google Patents
接触开口结构与制作方法及其应用 Download PDFInfo
- Publication number
- CN109801938B CN109801938B CN201711130187.7A CN201711130187A CN109801938B CN 109801938 B CN109801938 B CN 109801938B CN 201711130187 A CN201711130187 A CN 201711130187A CN 109801938 B CN109801938 B CN 109801938B
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- interlayer dielectric
- metal
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种接触开口结构,包括:基材、层间介电层、导电层以及绝缘覆盖层。层间介电层位于基材之上,且具有第一开口。导电层位于层间介电层中。绝缘覆盖层具有位于第一开口的第一侧壁上的间隙壁,其中间隙壁与导电层接触,并在第一开口中定义出一个第二开口,以将一部分导电层暴露在外。
Description
技术领域
本揭露是有关于一种集成电路结构及其制作方法与应用。特别是有关于一种接触开口结构及其制作方法与应用。
背景技术
随着集成电路复杂度与特征尺寸的持续微缩,形成具有高尺寸精度和可靠性的层间接触结构(图案)变得越来越困难。如何满足超大规模集成电路(ultra-large-scaleintegration circuit)对于层间接触结构(图案)的尺寸精度和操作可靠度不断提高的要求,已经成为业界的一大挑战。而接触开口结构与其制作方法,又是制作高尺寸精度和可靠性的层间接触结构(图案)的关键。
因此,有需要提供一种先进的接触开口结构与制作方法及其应用,来解决现有技术所面临的问题。
发明内容
本说明书的一实施例揭露一种接触开口结构,此种接触开口结构,包括:基材、层间介电层、导电层以及绝缘覆盖层。层间介电层位于基材之上,且具有第一开口。导电层位于层间介电层中,并对准第一开口。绝缘覆盖层具有位于第一开口的第一侧壁上的间隙壁,其中间隙壁与导电层接触,并在第一开口中定义出一个第二开口,以将一部分导电层暴露在外。
本说明书的另一实施例揭露一种接触开口结构的制作方法,此方法包括下述步骤:首先提供一个基材,再于基材上形成一个层间介电层。并于层间介电层中形成一个导电层,使至少一部分导电层经由层间介电层中的一个第一开口暴露在外。之后,于层间介电层上形成一个绝缘覆盖层,并延伸进入第一开口之中。形成一个含金属缓冲层以覆盖绝缘覆盖层。在移除位于层间介电层上方的一部分含金属缓冲层之后,移除位于第一开口中的一部分绝缘覆盖层,以使剩余的绝缘覆盖层在第一开口的第一侧壁上形成间隙壁,而与导电层接触,以在第一开口中定义出一个第二开口,将至少一部分导电层暴露在外。
本说明书的另一实施例揭露一种电阻式随机存取存储器(Resistance RandomAccess Memory,ReRAM)元件,此电阻式随机存取存储器单元包括:基材、层间介电层、底部电极层、绝缘覆盖层、过渡金属氧化物(Transition Metal Oxides,TMO)层以及上方电极层。层间介电层位于基材之上,且具有一个第一开口。底部电极层位于层间介电层中,并对准第一开口。绝缘覆盖层具有位于第一开口的第一侧壁上的间隙壁,其中间隙壁与底部电极层接触,并在第一开口中定义出一个第二开口。过渡金属氧化物层,位于第二开口中,并与底部电极层接触。上方电极层位于第二开口中,并与过渡金属氧化物层接触。
根据上述实施例,本说明书是在提供一种接触开口结构及其制作方法以及应用此一接触开口结构所制作的电阻式随机存取存储器单元。其是先在层间介电层中形成导电层使其经由第一开口暴露在外。再形成一个绝缘覆盖层部分地填充第一开口,并在绝缘覆盖层上覆盖一个含金属缓冲层。在移除覆盖于层间介电层上的一部分含金属缓冲层之后,将一部分的含金属缓冲层余留在第一开口中,以覆盖位于第一开口的侧壁上的一部分绝缘覆盖层。之后,再移除位于第一开口底部的一部分绝缘覆盖层,以在第一开口中定义出一个第二开口,将至少一部分导电层暴露在外。
通过含金属缓冲层的保护,可使余留在第一开口侧壁上的一部分绝缘覆盖层不会受到后续刻蚀工艺的损毁,可精确地控制第二开口的宽度尺寸,以在层间介电层中形成一个具有较小宽度尺寸的接触开口。可进一步微缩后续形成在接触开口中的元件或内连线的结构尺寸,进而提高整体电路的元件密度。
附图说明
为了对本说明书的上述及其他方面有更佳的了解,下文特举实施例,并配合附图详细说明如下:
图1A至图1E为根据本说明书的一实施例绘示制作接触开口结构的一系列工艺结构剖面图;
图1E’为根据本说明书的另一实施例所绘示的接触开口结构的剖面示意图;
图2A至图2E为根据本说明书的又一实施例,绘示制作接触开口结构的一系列工艺结构剖面图;
图2E’为根据本说明书的再一实施例所绘示的接触开口结构结构剖面图;
图3A至图3C为绘示应用图2E的接触开口结构来制作电阻式随机存取存储器单元300的工艺结构剖面图;以及
图4为绘示分别应用图2E’的接触开口结构所制作的电阻式随机存取存储器单元的结构剖面图。
【符号说明】
100、100’、200、200’:接触开口结构
101、201:基材
101a、201a:基材表面
102、202:导电层
103、203:晶体管单元
103a、203a:晶体管单元的源极/漏极
104、204:层间介电层
104A:第一部分层间介电层
104B:第二部分层间介电层
105、205:第一开口
105a、205a:第一开口的第一侧壁
105b、205b:第一开口的底部
106、206:绝缘覆盖层
106A、206B:第一部分绝缘覆盖层
106B、206B:第二部分绝缘覆盖层
107、207:含金属缓冲层
108、208:间隙壁
109、209:第二开口
110:阶梯状结构
111、211:贯穿孔
202a:导电层的顶部
300:电阻式随机存取存储器单元
301:过渡金属氧化物层
302上方电极层
303:金属材料层
H1、H2:距离
OW:开口宽度
BW:底部宽度
D2:第一开口的深度
具体实施方式
本说明书是提供一种接触开口结构及其制作方法,以及应用此一接触开口结构所制作的电阻式随机存取存储器单元,可微缩形成在接触开口中的元件或内连线结构,进而提高整体电路的元件密度。为了对本说明书的上述实施例及其他目的、特征和优点能更明显易懂,下文特举一存储器元件及其制作方法作为优选实施例,并配合附图作详细说明。
但必须注意的是,这些特定的实施案例与方法,并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。优选实施例的提出,仅是用以例示本发明的技术特征,并非用以限定本发明的申请专利范围。该技术领域中具有通常知识者,将可根据以下说明书的描述,在不脱离本发明的精神范围内,作均等的修饰与变化。在不同实施例与附图之中,相同的元件,将以相同的元件符号加以表示。
请参照图1A至图1E,图1A至图1E为根据本说明书的一实施例,绘示制作接触开口结构100的一系列工艺结构剖面图。制作接触开口结构100的方法包括下述步骤:首先提供一个基材101,并且在基材101表面101a上形成一个层间介电层(Interlayer Dielectric,ILD)104,使其具有一个导电层102经由层间介电层104的一个第一开口105暴露在外。
例如,基材101可以是一个硅基材。且基材101中还包括一个金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Filed Effect Transistor,MOSFET)单元103。层间介电层104,其包含堆栈于基材101表面101a上方的第一部分层间介电层104A,以及堆栈于第一部分层间介电层104A上方的第二部分层间介电层104B。导电层102贯穿第一部分层间介电层104A,与晶体管单元103的源极/漏极103a接触,用以作为晶体管单元103与其他元件(未绘示)电性连接的金属插塞。第二部分层间介电层104B覆盖于导电层102上,且具有一个第一开口105,用来将至少有一部分导电层102暴露在外(如图1A所绘示)。
在本说明书的一些实施例中,构成第一部分层间介电层104A和第二部分层间介电层104B层的材料,可以是由硅氧化物(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中至少一种或其他合适的介电材质。其中,构成第一部分层间介电层104A和第二部分层间介电层104B层的材料,可以相同或不同。而构成导电层102的材料,可以包括金属。
在本实施例中,可以先通过沉积工艺(例如原子层沉积法(Atomic LayerDeposition,ALD)工艺),在基材101表面101a上,形成材质为二氧化硅的第一部分层间介电层104A。再采用干式刻蚀工艺(例如反应离子刻蚀(Reactive Ion Etching,RIE)工艺)来移除一部分第一部分层间介电层104A,形成贯穿孔111将一部分的基材101表面101a暴露出来。之后,以导电材料,填充贯穿孔111,再予以平坦化,例如进行化学机械抛光(Chemical-Mechanical Polishing,CMP)工艺,以形成导电层102。后续形成第二部分层间介电层104B覆盖于第一部分层间介电层104A与导电层102上,再以刻蚀工艺移除一部分第二部分层间介电层104B,以形成第一开口105,将至少一部分的导电层102暴露在外。其中,第一开口105的宽度范围实质介于50纳米至150纳米之间。
然后,于介电层104上形成一个绝缘覆盖层106,并延伸进入第一开口105中,以覆盖被暴露在外的一部分导电层102(如图1B所绘示)。在本说明书的一些实施例中,构成绝缘覆盖层106的材料可以是硅氧化物、氮化硅或二者的组合。在本实施例中,绝缘覆盖层106可以是一种通过沉积工艺(例如原子层沉积法)形成在层间介电层104和导电层102上,厚度实质介于100埃(angstrom,)至1500埃的二氧化硅层。其中,绝缘覆盖层106包括覆盖于第二部分层间介电层104B上方的第一部分绝缘覆盖层106A,以及覆盖于第一开口105的第一侧壁105a和底部105b之上的第二部分绝缘覆盖层106B。且绝缘覆盖层106并未完全填满第一开口105。
接着,形成一个含金属缓冲层107,覆盖于绝缘覆盖层106之上(如图1C所绘示)。在本说明书的一些实施例中,构成含金属缓冲层107的材料可以是钛(Ti)、钽(Ta)、氮化钛(TiN)、钽氮化(TaN)或上述的任意组合。在本实施例中,绝缘覆盖层106可以是一种通过沉积工艺(例如原子层沉积法)形成在上,厚度实质介于10埃至200埃的氮化钛薄膜。
后续,移除位于第一部分绝缘覆盖层106A上方(与第二部分层间介电层104B重叠)的一部分含金属缓冲层107。在本说明书的一些实施例中,移除一部分含金属缓冲层107的步骤,可采用第一部分绝缘覆盖层106A为刻蚀停止层,以干式等离子体刻蚀,不须使用任何掩模,直接移除一部分的含金属缓冲层107。
根据沉积工艺的特性,一般而言沉积层(例如含金属缓冲层107)形成在开口(例如第一开口105)中的厚度,会实质上小于沉积在平面(例如第一部分绝缘覆盖层106A顶面)上的厚度。因此,在本实施例中,当移除位于第一部分绝缘覆盖106A上方的一部分含金属缓冲层107时,位于第一开口105底部105b上的一部分含金属缓冲层107会被移除,而将一部分第二部分绝缘覆盖层106B暴露在外,仅余留下一部分金属缓冲层107,覆盖住位于第一开口105的第一侧壁105a的另一部分第二部分绝缘覆盖层106B。其中,余留下来的一部分金属缓冲层107,可以具有L形的一截面形状(如图1D所绘示)。但在本说明书的另一些实施例中,当移除位于第一部分绝缘覆盖层106A上方的一部分含金属缓冲层107时,位于第一开口105的第一侧壁105a和底部105b的所有含金属缓冲层107可能会被一并移除。
然后,以导电层102为刻蚀停止层,进行另一次刻蚀工艺,移除位于第一开口105底部105b上的一部分第二部分绝缘覆盖层106B,使剩余的第二部分绝缘覆盖层106B于第一开口105的第一侧壁105a上形成一个间隙壁108,而与导电层102接触,并在第一开口105中定义出一个第二开口109,以将位于第一开口105底部105b的一部分导电层102暴露在外,形成如图1E所绘示的接触开口结构100。其中,余留下来的含金属缓冲层107,是位于间隙壁108上,且与暴露在外的导电层104相隔一段距离H1。
在本实施例中,在形成第二开口109时,并未将第一部分绝缘覆盖层106A全部移除。剩余的第一部分绝缘覆盖层106A的厚度为实质介于10埃至300埃之间。但在本说明书的一些实施例中,在形成第二开口109时,会将接触开口结构100’中的第一部分绝缘覆盖层106A全部移除。意即,剩余的第一部分绝缘覆盖层106A厚度为0,可将第二部分层间介电层104B暴露在外,并在剩余的第二部分层间介电层104B和第二部分绝缘覆盖层106B二者之间,形成一个具有高梯差的阶梯状结构110(如图1E’所绘示)。在本说明书的另一些实施例中,在形成第二开口109时,不仅将剩余的第一部分绝缘覆盖层106A全部移除,并且还移除了一部分的第二部分层间介电层104B,使第二部分层间介电层104B的厚度减少了10埃至300埃之间。
通过含金属缓冲层107的保护,可使余留在第一开口105的第一侧壁105a上,用来构成间隙壁108的一部分绝缘覆盖层106不会受到刻蚀工艺的毁损,可精确地控制第二开口109的宽度尺寸,以微缩形成在第二开口109中的元件或内连线结构,进而提高整体电路的元件密度。
请参照图2A至图2E,图2A至图2E为根据本说明书的再一实施例,绘示制作接触开口结构200的一系列工艺结构剖面图。制作接触开口结构200的方法包括下述步骤:首先提供一个基材201,并且在基材201表面上形成一个层间介电层204,使其具有一个导电层202经由层间介电层204的一个第一开口205暴露在外。
例如,基材201可以是一个硅基材。且基材201中还包括一个金属-氧化物-半导体场效应晶体管单元203。层间介电层204堆栈于基材201表面201a上方。导电层202贯穿层间介电层204,与晶体管单元203的源极/漏极203a接触,用以作为晶体管单元203的金属插塞,并且经由层间介电层204中的第一开口205暴露在外(如图2A所绘示)。在本说明书的一些实施例中,构成层间介电层204的材料可以是由硅氧化物、氮化硅和氮氧化硅中至少一种或其他合适的介电材质。导电层202可以包括金属。
在本实施例中,可以先通过沉积工艺(例如原子层沉积法工艺),在基材201表面201a上,形成材质为二氧化硅的层间介电层204。再采用干式刻蚀工艺(例如反应离子刻蚀工艺)来移除一部分层间介电层204,形成贯穿孔211将一部分的基材201表面201a暴露出来。之后,以导电材料,填充贯穿孔211,再予以平坦化,以形成由基材201的表面201a向下延伸,且与晶体管单元203的源极/漏极203a接触的导电层202。
之后,再对导电层202进行回蚀,移除一部分的导电层202,使导电层202的顶部202a实质低于基材201的表面201a,以定义第一开口205(如图2A所绘示)。在本发明的一些实施例中,第一开口205的深度D2,由基材201的表面201a起算至导电层202的顶部202a,实质介于500埃制2000埃之间。在本实施例中,回蚀之后贯穿开口211的深度,实质介于1000埃至1500埃之间。
然后,形成一个绝缘覆盖层206,覆盖于层间介电层204上并延伸进入第一开口205之中(如图2B所绘示)。在本说明书的一些实施例中,绝缘覆盖层206可以是一种通过沉积工艺(例如原子层沉积法)形成在层间介电层204上,厚度实质介于50埃至2500埃的二氧化硅层。在本实施例中,绝缘覆盖层206的厚度实质介于100埃至2000埃。其中,绝缘覆盖层206包括覆盖于层间介电层204上(未与第一开口205重叠)的第一部分绝缘覆盖层206A,以及延伸进入第一开口205,但未完全填满第一开口205的第二部分绝缘覆盖层206B。
接着,形成一个含金属缓冲层207,覆盖于绝缘覆盖层206之上(如图2C所绘示)。在本说明书的一些实施例中,绝缘覆盖层206可以是一种通过沉积工艺(例如原子层沉积法)形成在上,厚度实质介于5埃至200埃的氮化钛薄膜。在本实施例中,绝缘覆盖层206的厚度实质介于10埃至100埃。
后续,移除位于第一部分绝缘覆盖层206A(与层间介电层204)上方的一部分含金属缓冲层207。在本说明书的一些实施例中,移除一部分含金属缓冲层207的步骤,可采用第一部分绝缘覆盖层206A为刻蚀停止层,以干式等离子体刻蚀,不须使用任何掩模板,直接移除一部分的含金属缓冲层207。
根据沉积工艺的特性,一般而言沉积层(例如含金属缓冲层207)形成在开口(例如第一开口205)中的厚度,会实质上小于沉积在平面(例如第一部分绝缘覆盖层206A顶部)上的厚度。因此在本实施例中,当移除位于第一部分绝缘覆盖206A上方的一部分含金属缓冲层207时,位于第一开口205底部205b上的一部分含金属缓冲层207会被移除,而将一部分第二部分绝缘覆盖层206B暴露在外,仅余留下一部分金属缓冲层207,覆盖住位于第一开口205的第一侧壁205a的另一部分第二部分绝缘覆盖层206B。其中,余留下来的一部分金属缓冲层107,可以具有L形的一截面形状(如图2D所绘示)。但在本说明书的另一些实施例中,当移除位于第一部分绝缘覆盖层206A上方的一部分含金属缓冲层207时,位于第一开口205侧壁205a和底部205b上的所有含金属缓冲207可能会被一并移除。
然后,以导电层202为刻蚀停止层,进行另一次刻蚀工艺,移除位于第一开口205底部205a的一部分第二部分绝缘覆盖层206B,使剩余的第二部分绝缘覆盖层206B于第一开口205的侧壁205a上形成一个间隙壁208,而与导电层202接触,并在第一开口205中定义出一个第二开口209,以将一部分导电层202暴露在外,形成如图2E所绘示的接触开口结构200。其中,余留下来的含金属缓冲层107,是位于间隙壁208上,且与暴露在外的导电层104相隔一段距离H2。
在本实施例中,在形成第二开口209时,并未将第一部分绝缘覆盖层206A全部移除。剩余的第一部分绝缘覆盖层206A的厚度为实质介于50埃至1000埃之间。但在本说明书的一些实施例中,在形成第二开口209时,会将接触开口结构200’的第一部分绝缘覆盖层206A全部移除。意即,剩余的第一部分绝缘覆盖层206A厚度为0,可将层间介电层204暴露在外(如图2E’所绘示)。
通过含金属缓冲层207的保护,可使余留在第一开口205的第一侧壁205a上,用来构成间隙壁208的一部分绝缘覆盖层206不会受到刻蚀工艺的毁损,可精确地控制第二开口209的宽度尺寸,以微缩形成在第二开口209中的元件或内连线结构,进而提高整体电路的元件密度。
请参照图3A至图3C,图3A至图3C为绘示应用图2E的接触开口结构200来制作电阻式随机存取存储器单元300的工艺结构剖面图。电阻式随机存取存储器单元300的制作方法包括下述步骤:首先,形成过渡金属氧化物(transition metal oxides,TMO)层301覆盖于经由第二开口209暴露在外的一部分导电层202上,使过渡金属氧化物层301与导电层202接触。在本说明书的一些实施例中,构成过渡金属氧化物层301的材质,可以是金属氧化物,例如(TaOx)钽氧化物,钨氧化物(WOx)、鋡氧化物(HfOx)或上述材料的组合。在本实施例中,过渡金属氧化物层301并未完全填满第二开口209(如图3A所绘示)。
之后,再形成一上方电极层302覆盖于过渡金属氧化物层301上,并于上方电极层302上形成金属材料层303(如图3B所绘示)。在本说明书的一些实施例中,构成上方电极层302的材料可以包括氮化钽。金属材料层303可以包括钨(W)。
接着,以第一部分绝缘覆盖层206A为停止层,对金属材料层303、上方电极层302和过渡金属氧化物层301进行平坦化工艺,例如化学机械抛光工艺,完成电阻式随机存取存储器单元300(如图3C所绘示)的制作。在本实施例中,接触开口结构200中的导电层204,可以作为电阻式随机存取存储器单元300的下电极层。
如前所述,由于接触开口结构200可精确控制第二开口209的宽度尺寸范围。例如在本实施例中,第二开口209可以具有实质介于5纳米(nm)至50纳米的一底部宽度BW,以及实质介于10纳米至100纳米的开口宽度OW。因此,形成在第二开口209中的电阻式随机存取存储器单元300的尺寸,可微缩至第二开口209的尺寸范围,大幅增加存储器元件的储存密度。
请参照图4,图4为绘示分别应用图2E’的接触开口结构200’所制作的电阻式随机存取存储器单元400的结构剖面图。电阻式随机存取存储器单元400的结构与制作方式大致与电阻式随机存取存储器单元300类似。差别仅在于,电阻式随机存取存储器单元400不具有第一部分绝缘覆盖层206A。在对金属材料层303、上方电极层302和过渡金属氧化物层301进行平坦化工艺时,是以层间介电层204作为停止层。由于制作电阻式随机存取存储器单元400的其他工艺步骤以详述如上,故不再赘述。
根据上述实施例,本说明书是在提供一种接触开口结构及其制作方法,以及应用此一接触开口结构所制作的电阻式随机存取存储器单元。其是先在介电层中形成导电层使其经由第一开口暴露在外。再形成一个绝缘覆盖层部分地填充第一开口,并在绝缘覆盖层上覆盖一个含金属缓冲层。在移除覆盖于层间介电层上的一部分含金属缓冲层之后,将一部分的含金属缓冲层余留在第一开口中,以覆盖位于第一开口的侧壁上的一部分绝缘覆盖层。之后,再移除位于第一开口底部的一部分绝缘覆盖层,以在第一开口中定义出一个第二开口,将导电层暴露在外。
通过含金属缓冲层的保护,可使余留在第一开口侧壁上的一部分绝缘覆盖层不会受到后续刻蚀工艺的毁损,可精确地控制第二开口的宽度尺寸,以在层间介电层中形成一个具有较小宽度尺寸的接触开口。可进一步微缩后续形成在接触开口中的元件或内连线结构的尺寸,进而提高整体电路的元件密度。
虽然本发明已以优选实施例揭露如上,然其并非用以限定本发明,任何该技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当以权利要求所界定的为准。
Claims (9)
1.一种接触开口结构,包括:
一基材;
一层间介电层,位于该基材之上,且具有一第一开口;
一导电层,位于该层间介电层中,并对准该第一开口;
一绝缘覆盖层,具有位于该第一开口的一第一侧壁上的一间隙壁,其中该间隙壁与该导电层接触,并在该第一开口中定义出一第二开口,以将一部分该导电层暴露在外;以及
含金属缓冲层,覆盖位于第一开口的侧壁上的一部分绝缘覆盖层,所述含金属缓冲层与暴露在外的导电层之间相隔预定距离且为空心区域,所述空心区域位于所述第二开口中。
2.如权利要求1所述的接触开口结构,其中,所述含金属缓冲层位于该第二开口的一第二侧壁上,且与该导电层相隔一距离,其中该含金属缓冲层包括氮化钛、氮化钽、钛金属和钽金属中至少一者。
3.一种接触开口结构的制作方法,包括:
提供一基材;
于该基材上形成一层间介电层;
于该层间介电层中形成一导电层,并使至少一部分该导电层经由该层间介电层中的一第一开口暴露在外;
于该层间介电层上形成一绝缘覆盖层,并延伸进入该第一开口之中;
形成一含金属缓冲层,以覆盖该绝缘覆盖层;
移除位于该层间介电层上方的一部分该含金属缓冲层;以及
移除位于该第一开口中的一部分该绝缘覆盖层,以使剩余的该绝缘覆盖层在该第一开口的一第一侧壁上形成一间隙壁,而与该导电层接触,以在该第一开口中定义出一第二开口,将至少一部分该导电层暴露在外;
其中,移除位于该层间介电层上方的该部分该含金属缓冲层的同时,包括余留一部分该含金属缓冲层,部分地覆盖在该第二开口的一第二侧壁上,使得所述含金属缓冲层与暴露在外的导电层之间相隔预定距离且为空心区域,所述空心区域位于所述第二开口中。
4.如权利要求3所述的接触开口结构的制作方法,其中该层间介电层包括一第一部分层间介电层和一第二部分层间介电层,且形成该第一开口的步骤,包括:
于该基材上形成该第一部分层间介电层;
于该第一部分层间介电层中形成该导电层;
形成该第二部分层间介电层,覆盖该第一部分层间介电层和该导电层;以及
移除位于该导电层上方的一部分该第二部分层间介电层。
5.如权利要求3所述的接触开口结构的制作方法,形成该第一开口的步骤,包括:
于该基材上形成该层间介电层;
于该层间介电层中形成该导电层;以及
回蚀该导电层。
6.如权利要求3所述的接触开口结构的制作方法,其中移除位于该第一开口中的该部分该绝缘覆盖层的同时,完全地移除覆盖于该层间介电层上的另一部分该绝缘覆盖层。
7.如权利要求3所述的接触开口结构的制作方法,其中移除位于该第一开口中的该部分该绝缘覆盖层的同时,仅部分地移除覆盖于该层间介电层上的另一部分该绝缘覆盖层。
8.一种电阻式随机存取存储器单元,包括:
一基材;
一层间介电层,位于该基材之上,且具有一第一开口;
一底部电极层,位于该层间介电层中,并对准该第一开口;
一绝缘覆盖层,具有位于该第一开口的一第一侧壁上的一间隙壁,其中该间隙壁与该底部电极层接触,并在该第一开口中定义出一第二开口,以将一部分该底部电极层暴露在外;
含金属缓冲层,覆盖位于第一开口的侧壁上的一部分绝缘覆盖层,所述含金属缓冲层与暴露在外的底部电极层之间为相隔预定距离的空心区域,所述空心区域位于所述第二开口中;
一过渡金属氧化物层,位于该第二开口中且至少填充部分所述空心区域,并与该底部电极层接触;以及
一上方电极层,位于该第二开口中且覆盖所述含金属缓冲层,并与该过渡金属氧化物层接触。
9.如权利要求8所述的电阻式随机存取存储器单元,其中,
所述含金属缓冲层位于该第二开口的一第二侧壁上,且与该底部电极层相隔一距离,其中该含金属缓冲层包括氮化钛、氮化钽、钛金属和钽金属中至少一者;
所述电阻式随机存取存储器单元还包括:一金属-氧化物-半导体场效应晶体管单元位于该基材之中,该金属-氧化物-半导体场效应晶体管具有一源极/漏极结构,与该底部电极层接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711130187.7A CN109801938B (zh) | 2017-11-15 | 2017-11-15 | 接触开口结构与制作方法及其应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711130187.7A CN109801938B (zh) | 2017-11-15 | 2017-11-15 | 接触开口结构与制作方法及其应用 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109801938A CN109801938A (zh) | 2019-05-24 |
CN109801938B true CN109801938B (zh) | 2021-05-28 |
Family
ID=66554728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711130187.7A Active CN109801938B (zh) | 2017-11-15 | 2017-11-15 | 接触开口结构与制作方法及其应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109801938B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7741636B2 (en) * | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
US8107274B2 (en) * | 2009-07-30 | 2012-01-31 | Chrong-Jung Lin | Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device |
US9680091B2 (en) * | 2012-06-15 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a complimentary resistive switching random access memory for high density application |
CN105990394A (zh) * | 2015-02-26 | 2016-10-05 | 旺宏电子股份有限公司 | 存储元件及其制作方法 |
CN105261630B (zh) * | 2015-09-09 | 2018-07-06 | 江苏时代全芯存储科技有限公司 | 制造相变化记忆体的方法 |
-
2017
- 2017-11-15 CN CN201711130187.7A patent/CN109801938B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109801938A (zh) | 2019-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102106957B1 (ko) | 리세스된 하단 전극 측벽을 갖는 저항성 랜덤 액세스 메모리(rram) 셀 | |
US10211257B2 (en) | High density resistive random access memory (RRAM) | |
US20220216404A1 (en) | Memory device having via landing protection | |
TWI594405B (zh) | 積體電路及其製造方法 | |
US11785862B2 (en) | Via landing enhancement for memory device | |
CN110875353B (zh) | 存储器装置及其形成方法 | |
TW201731089A (zh) | 電阻式隨機存取記憶體單元 | |
TWI695498B (zh) | 積體晶片及其形成方法 | |
KR102518679B1 (ko) | 비휘발성 메모리 디바이스 및 제조 기술 | |
CN113745238A (zh) | 三维存储器件和方法 | |
US11342334B2 (en) | Memory cell and method | |
US9029216B1 (en) | Memory and manufacturing method thereof | |
CN109801938B (zh) | 接触开口结构与制作方法及其应用 | |
US20190206732A1 (en) | Three-dimensional semiconductor device and method for manufacturing the same | |
KR20210148931A (ko) | 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법 | |
TWI641096B (zh) | 接觸開口結構與製作方法及其應用 | |
US10164183B2 (en) | Semiconductor device and manufacturing method thereof | |
US10490744B2 (en) | Contact hole structure method for fabricating the same and applications thereof | |
CN116096217A (zh) | 可变电阻式存储器结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |