DE102004041893B4 - Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht - Google Patents

Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht Download PDF

Info

Publication number
DE102004041893B4
DE102004041893B4 DE102004041893A DE102004041893A DE102004041893B4 DE 102004041893 B4 DE102004041893 B4 DE 102004041893B4 DE 102004041893 A DE102004041893 A DE 102004041893A DE 102004041893 A DE102004041893 A DE 102004041893A DE 102004041893 B4 DE102004041893 B4 DE 102004041893B4
Authority
DE
Germany
Prior art keywords
layer
aluminum oxide
oxide layer
lower electrode
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004041893A
Other languages
English (en)
Other versions
DE102004041893A1 (de
Inventor
Ralf Dr. Symanczyk
Cay-Uwe Dr. Pinnow
Thomas Dr. Happ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004041893A priority Critical patent/DE102004041893B4/de
Priority to US11/210,112 priority patent/US7329561B2/en
Publication of DE102004041893A1 publication Critical patent/DE102004041893A1/de
Application granted granted Critical
Publication of DE102004041893B4 publication Critical patent/DE102004041893B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

Verfahren zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren aktiven Schicht (AS) eines aktiven Materials, dessen Phasenzustand von einem amorphen in einen kristallinen und zurück in einen amorphen Zustand durch jeweils einen zwischen einer auf/in einem Substrat (10) erzeugten unteren Elektrode (BE) und einer oberen Elektrode (TE) fließenden ersten und zweiten Stromimpuls änderbar ist, wobei die aktive Schicht (AS) zwischen der unteren und der oberen Elektrode (BE, TE) eingeschlossen ist,
dadurch gekennzeichnet, dass
– durch einen ersten Schritt oberhalb der unteren Elektrode (BE) eine Nanoporen (14) aufweisende Aluminiumoxidschicht (12) gebildet wird;
– durch einen dem ersten Schritt folgenden zweiten Schritt oberhalb der Aluminiumoxidschicht (12) ein Isolatormaterial (13) direkt über der Aluminiumoxidschicht (12) und in deren Nanoporen (14) hinein abgeschieden wird;
– durch einen dritten Schritt die Aluminiumoxidschicht (12) und zusätzlich der Teil des Isolatormaterials (13), welcher über der Aluminiumoxidschicht...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren aktiven Schicht eines aktiven Materials, gemäß dem Oberbegriff der unabhängigen Patentansprüche 1 bis 3. Ein solches Verfahren ist aus US 2004/0142503 A1 bekannt.
  • Datenspeicherzellen auf der Basis von Materialien, die in ihrem Phasenzustand veränderbar sind (PCRAMs) bieten eine sehr viel versprechende neue Technologie, die möglicherweise heute übliche Technologien, wie DRAM- und Flash-Speicher zukünftig ersetzen kann (siehe z.B. B. Prince, Emerging Memories, Technologies and Trends, Kluwer Academic Publishers, 2002). Bei diesem Typ Speicherzellen wird der Phasenzustand (amorph oder kristallin) eines chalkogenid-haltigen Materials (typischerweise Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindungen) verwendet, um ein Datenbit zu speichern. Für das Auslesen der Information wird ausgenutzt, dass sich die amorphe und die kristalline Phase dieser Verbindungen in ihrer elektrischen Leitfähigkeit deutlich unterscheiden. Das Programmieren einer sich im amorphen Zustand (hochohmig) befindlichen Zelle in die kristalline Phase (niederohmig) findet statt, indem ein elektrischer Stromimpuls das Material mittels Joule'scher Wärme über die Kristallisationstemperatur aufheizt und dabei das Material (partiell) kristallisieren lässt. Das Zurücksetzen bzw. Löschen der Speicherzelle wird dadurch realisiert, dass das Material mittels eines zweiten Stromimpulses über die Schmelztemperatur, die höher ist als die Kristallisationstemperatur aufgeheizt und durch ein schnelles Abkühlen in den amorphen Zustand überführt wird.
  • Eines der größten technischen Probleme bei der Realisierung dieser Technologie besteht darin, dass sowohl für den Schreib- wie auch für den Löschvorgang hohe Stromdichten notwendig sind. Dies ergibt sich aus der Menge an Joule'scher Wärme, die für das Aufheizen des aktiven Materials über die Kristallisations- bzw. Schmelztemperatur benötigt wird. Bei der Integration einer solchen Zelle in einen Silizium-CMOS-Prozess und fortschreitender Miniaturisierung bestehen aber Grenzen bezüglich hoher Stromdichten. Wenn die zum Betrieb einer solchen PCRAM-Zelle nötigen Ströme beispielsweise höher sind als sie von einem einzelnen CMOS-Transistor in minimaler Strukturgröße getragen werden können, verliert das PCRAM-Konzept die Möglichkeit, ein kompaktes Zellenfeld mit wettbewerbsfähiger Zellfläche zu realisieren. Darüber hinaus ist eine weitere Reduktion des Stroms aus anwendungstechnischer Sicht sinnvoll, da der Energieverbrauch gesenkt und/oder ein hochgradig paralleles Programmieren der Zellen ermöglicht wird.
  • Da die zum Programmieren einer Speicherzelle eines PCRAM-Speichers nötige Wärmemenge und damit auch der Strom proportional zum umgewandelten Volumen des Glases ist, werden allgemein verschiedene Strategien zur Minimierung der räumlichen Dimensionen des umzuwandelnden aktiven Materials verfolgt. In den letzten Jahren sind viele Versuche unternommen worden, mit lithografischen Mitteln oder durch geschicktes Layout eine Reduzierung der Kontaktfläche zwischen mindestens einer metallischen Elektrode und dem aktiven Material einer PCRAM-Speicherzelle zu erwirken. Beispiele hierfür sind die durch einen Laserprozess hergestellten Strukturen, wie von Samsung auf der NVSMW 2003 gezeigt (Y.N. Hwang et al., Completely CMOS compatible Phase-Change Nonvolatile RAM Using NMOS Cell Transistors, IEEE Proceedings of the Non-Volatile Semiconductor Memory Workshop, 2003), oder die so genannte Etch-Cell, bei der die Grenzfläche zu dem aktiven Material horizontal gebildet wird (vgl. G. Wicker, Nonvolatile High density, High Performance Phase Change Memory, SPIE Conference on Electronics and Structures for MEMS, Vol. 3891, 1999).
  • Trotz einer signifikanten Reduzierung der Programmier- und Löschströme ist man bei den bislang bekannt gewordenen Techniken noch deutlich von den Zielspezifikationen oder wünschenswerten Maximalströmen entfernt.
    •
  • Nach dem oben Gesagten ist es Aufgabe dieser Erfindung ein verbessertes Verfahren zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren aktiven Schicht anzugeben, welches eine nahezu beliebige Einstellbarkeit der Kontaktfläche zwischen z.B. unterer Elektrode und aktivem Material erlaubt und das zu einer wesentlich größeren Reduktion der Programmier- und Löschströme eines derartigen PCRAMs beiträgt.
  • Dem erfindungsgemäßen, die obige Aufgabe lösenden Verfahren, liegt die Erkenntnis zugrunde, dass sich in Aluminiumschichten selbststrukturierte Nanoporen erzeugen lassen. Eine derartige durch Oxidation einer Aluminiumschicht in geeigneten Elektrolyten (z.B. Oxalsäure, Schwefelsäure) erzeugte nanoporöse Aluminiumoxidschicht dient bei dem erfindungsgemäßen Herstellungsverfahren entweder als Negativmaske oder als Positivmaske für die nachfolgende Abscheidung der aktiven Schicht oder kann auch direkt als isolierende Stromapertur genutzt werden.
  • Die Porenbildung erfolgt bei der anodischen Oxidation der Aluminiumschicht z.B. in Oxalsäure oder Schwefelsäure. Je nach Wahl der Schichtdicke und der Oxidationsbedingungen, wie Zeit, elektrische Spannung, chemische Konzentration der verwendeten Säure entstehen selbstorganisierte, homogene, hexagonal dichte Anordnungen von Poren mit Durchmesser bis hinunter zu 4 nm (siehe H. Masuda und K. Fukuda, Ordered Metal Nanohole Arrays Made by a Two-Step Replication of Honeycomb Structures of Anodic Alumina, Science 268, 1995 und K. Liu et al., Fabrication and thermal stability of arrays of Fe nanodots, Appl. Phys. Lett. 81, 2002).
  • Die eingangs zum Oberbegriff der unabhängigen Patentansprüche 1 bis 3 zitierte Druckschrift US 2004/0142503 A1 umfasst die folgenden Schritte:
    Oberhalb der unteren Elektrode (33) wird eine Nanoporen aufweisende Aluminiumoxidschicht (39a) gebildet [3A und 3B];
    oberhalb der unteren Elektrode (33) wird ein Isolatormaterial (35) abgeschieden [3A];
    die Aluminiumoxidschicht (39a) wird entfernt [3D], und die aktive Schicht (38) wird über dem so unter Verwendung der Aluminiumoxidschicht (39a) als Positivmaske strukturierten Isolatormaterial (35) abgeschieden [3C bis 3E].
  • Aus EP 1 400 979 A2 ist ein Verfahren zur Ausbildung eines Phasenwechselspeichers mittels anodisch oxidierter Aluminiummaske mit Nanoporen bekannt (vgl. insbesondere deren 1A, 1B, 4 und 5 sowie die zugehörige Beschreibung).
  • Aus US 2004/0052117 A1 ist ein Verfahren bekannt, einen Phasenwechselspeicher mit Widerstandselementen (35) auszubilden, wobei das Phasenwechselmaterial in eine Maskenschicht (32) mit Nano-Öffnungen (34) eingebracht wird (vgl. insbesondere deren 1 bis 4 und die zugehörige Beschreibung).
  • Die obige Aufgabe wird gemäß einem ersten erfindungswesentlichen Aspekt gelöst durch ein Verfahren zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren aktiven Schicht eines akti ven Materials, dessen Phasenzustand von einem amorphen in einen kristallinen und zurück in einen amorphen Zustand durch jeweils einen zwischen einer auf/in einem Substrat erzeugten unteren Elektrode und einer oberen Elektrode fließenden ersten und zweiten Stromimpuls änderbar ist, wobei die aktive Schicht zwischen der unteren und der oberen Elektrode eingeschlossen ist, dadurch gekennzeichnet, dass durch einen ersten Schritt oberhalb der unteren Elektrode eine Nanoporen aufweisende Aluminiumoxidschicht gebildet wird, durch einen dem ersten Schritt folgenden Schritt oberhalb der Aluminiumoxidschicht ein Isolatormaterial direkt über der Aluminiumoxidschicht und in deren Nanoporen hinein abgeschieden wird, durch einen dritten Schritt die Aluminiumoxidschicht und zu- sätzlich das über der Aluminiumoxidschicht stehende Isolatormaterial entfernt werden, und durch einen vierten Schritt die aktive Schicht über dem so unter Verwendung der Aluminiumoxidschicht als Positivmaske strukturierten Isolatormaterial abgeschieden wird.
  • Weiterhin wird die obige Aufgabe gemäß einem zweiten erfindungswesentlichen Aspekt gelöst durch ein Verfahren zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren aktiven Schicht eines aktiven Materials, dessen Phasenzustand von einem amorphen in einen kristallinen und zurück in einen amorphen Zustand durch jeweils einen zwischen einer auf/in einem Substrat erzeugten unteren Elektrode und einer oberen Elektrode fließenden ersten und zweiten Stromimpuls änderbar ist, wobei die aktive Schicht zwischen der unteren und der oberen Elektrode eingeschlossen ist, dadurch gekennzeichnet, dass durch einen ersten Schritt oberhalb des bis zur Metallisierung vorprozessierten Substrats eine Nanoporen aufweisende Aluminiumoxidschicht gebildet wird, durch einen zweiten dem ersten Schritt folgenden Schritt das Material der unteren Elektrode direkt über der Aluminiumoxidschicht und in deren Nanoporen hinein abgeschieden und das über der Aluminiumoxidschicht stehende Material der unteren Elektrode entfernt wird, durch einen dritten Schritt die Aluminiumoxidschicht anschließend entfernt wird, durch einen vierten Schritt direkt über der unteren Elektrode ein Isolatormaterial abgeschieden wird, durch einen fünften Schritt das Isolatormaterial bis zur unteren Elektrode planarisiert wird, und durch einen sechsten Schritt die aktive Schicht über der strukturierten unteren Elektrode und dem Isolatormaterial abgeschieden wird.
  • Schließlich wird die obige Aufgabe gemäß einem dritten erfindungswesentlichen Aspekt gelöst durch ein Verfahren zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren aktiven Schicht eines aktiven Materials, dessen Phasenzustand von einem amorphen in einen kristallinen und zurück in einen amorphen Zustand durch jeweils einen zwischen einer auf/in einem Substrat erzeugten unteren Elektrode und einer oberen Elektrode fließenden ersten und zweiten Stromimpuls änderbar ist, wobei die aktive Schicht zwischen der unteren und der oberen Elektrode eingeschlossen ist, dadurch gekennzeichnet, dass durch einen ersten Schritt das Material der unteren Elektrode oberhalb des bis zur Metallisierung vorprozessierten Substrats flächig abgeschieden wird, durch einen dem ersten Schritt folgenden zweiten Schritt direkt oberhalb des Materials der unteren Elektrode eine Nanoporen aufweisende Aluminiumoxidschicht als Ätzmaske für die Strukturierung der unteren Elektrode gebildet wird, durch einen dritten Schritt die unteren Elektrode unter Verwendung der im zweiten Schritt gebildeten nanoporösen Aluminiumoxidschicht geätzt wird, durch einen vierten Schritt die Aluminiumoxidschicht anschließend entfernt wird, durch einen fünften Schritt über der strukturierten unteren Elektrode ein Isolatormaterial abgeschieden wird, durch einen sechsten Schritt das Isolatormaterial bis zur unteren Elektrode planarisiert wird, und durch einen siebten Schritt die aktive Schicht über der strukturierten unteren Elektrode und dem Isolatormaterial abgeschieden wird.
  • Nach dem oben Gesagten und übereinstimmend mit den erwähnten erfindungswesentlichen drei Aspekten der Erfindung kann die nanoporöse Aluminiumoxidschicht erstens als Maske für das deponierte Isolatormaterial dienen, zweitens als Maske zur Strukturierung der unteren Elektrode verwendet oder drittens direkt als Stromapertur genutzt werden.
  • Vorteilhafterweise und bevorzugt wird die die Nanoporen aufweisende Aluminiumoxidschicht durch anodische Oxidation einer abgeschiedenen Aluminiumschicht im geeigneten Elektrolyten (z.B. Oxalsäure, Schwefelsäure) gebildet. Je nach Wahl der Schichtdicke und der Oxidationsbedingungen wie Zeit, elektrische Spannung, chemische Konzentration der Elektrolyte entstehen selbst organisierte, homogene, hexagonal dichte Anordnungen von Poren mit Durchmessern bis hinunter zu 4 nm.
  • Bevorzugt dient als Material für die untere Elektrode Wolfram oder TiN oder TiW oder TiAlN. Das Material der Isolatorschicht kann SiO2 oder Si3N4 sein. Für das Material der aktiven Schicht kann z.B. Ge2Sb2Te5 oder statt dessen auch eine Ag-In-Sb-Te-Verbindung verwendet werden. Als letzten Herstel lungsschritt wird über der aktiven Schicht die obere Elektrode abgeschieden und strukturiert.
  • Mit diesem Herstellungsverfahren, bei dem eine nanoporöse Aluminiumoxidschicht als Maske für die Herstellung der aktiven Schichten (und den Elektroden) beim Prozess der Herstellung von so genannten "Phase-Change-Speicherelementen" verwendet wird, sind insbesondere folgende Vorteile verbunden:
    • a) Für diese Technik werden nur CMOS-kompatible Materialien und Prozesse verwendet (Aluminium, Abscheidung, elektrochemisches Ätzen).
    • b) Die Kontaktfläche zwischen Elektrode und aktivem Material kann nahezu beliebig eingestellt werden durch Variation der Prozessparameter der Aluminiumoxidmaske. Insbesondere sind sub-lithografisch kleine Flächen herstellbar, was den notwendigen Strom zum Programmieren und Löschen drastisch reduziert.
    • c) Die typische Zellfläche ist wesentlich größer als der mittlere Porendurchmesser, was aus produktionstechnischer Sicht eine gute Homogenität und Reproduzierbarkeit der Kontakte bedeutet.
    • d) Es können vielfältige Materialien oder Materialkombinationen für einen elektrischen Isolator als "Füllmedium" in der Zelle verwendet werden. Dies erlaubt eine Anpassung des thermischen Managements während der Heiz- und Abkühlphasen und damit eine weitere Verbesserung der Schalteigenschaften.
  • Die obigen und weitere vorteilhafte Aspekte des erfindungsgemäßen Verfahrens zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis eines in ihrem Phasenzustand änderbaren aktiven Materials werden nachstehend in drei verschiedenen Ausführungsbeispielen bezogen auf die beiliegende Zeichnung näher erläutert. Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1A-1G schematische perspektivische Querschnittsdarstellungen einzelner Prozessschritte eines dem ersten erfindungsgemäßen Aspekt entsprechenden Herstellungsverfahrens anhand eines ersten bevorzugten Ausführungsbeispiels, bei dem die nanoporöse Aluminiumoxidschicht als Positivmaske verwendet wird;
  • 2A-2I schematische perspektivische Querschnittsansichten, die einzelne Prozessschritte eines dem zweiten erfindungsgemäßen Aspekt entsprechenden bevorzugten Ausführungsbeispiels des Herstellungsverfahrens, bei dem die nanoporöse Aluminiumoxidschicht als Negativmaske verwendet wird;
  • 3A-3E in Form schematischer Querschnittsansichten einzelne Prozessschritte eines nicht von der Erfindung umfassten Vergleichsbeispiels eines Herstellungsverfahrens, bei dem die nanoporöse Aluminiumoxidschicht für eine direkte Maskierung verwendet wird, und
  • 4 schematisch eine perspektivische Schnittansicht des Aufbaus einer Speicherzelle auf der Basis von Phase-Change-Materialien zusammen mit einem Auswahl-/Ansteuertransistor.
  • Zunächst wird anhand der schematischen perspektivischen Schnittansichten gemäß 1A-1G eine dem ersten erfindungsgemäßen Aspekt entsprechende Prozessfolge als erstes bevorzugtes Ausführungsbeispiel zur Herstellung des PCRAM-Speicherelements beschrieben, bei dem die AlOx-Schicht als Positivmaske verwendet wird. Am Anfang wird gemäß 1A ein bis zur unteren Elektrode BE vorprozessiertes Substrat 10 bereitgestellt. Die untere Elektrode BE kann z.B. W, TiN, TiW, TiAlN oder ein anderes geeignetes metallisches Material enthalten. Gemäß 1B wird über der unteren Elektrode BE eine Aluminiumschicht 11 abgeschieden, die gemäß 1C einer anodischen Oxidation unterworfen wird, bei der in der so gebildeten Aluminiumoxidschicht 12 selbstorganisierte, homogene und hexagonal dichte Anordnungen von Nanoporen 14 mit Durchmessern bis hinunter zu 4 nm entstehen (typischer Durchmesser ≤ 10 nm).
  • Anschließend wird gemäß 1D eine elektrische Isolatorschicht 13, z.B. aus SiO2, Si3N4 oder aus einem anderen geeigneten Isolatormaterial über der Aluminiumoxidschicht 12 und in deren Nanoporen 14 hinein abgeschieden. Anschließend wird gemäß 1E die Aluminiumoxidmaske 12 und damit die darüber liegende Schicht 13 des Isolatormaterials entfernt, z.B. durch einen Lift-Off- oder selektiven Ätzprozess. Dabei bleiben die in 1E gezeigten mit den Nanoporen konformen Säulen oder Stäbchen 131, 132 des Isolatormaterials stehen.
  • Gemäß 1F wird anschließend das "Phase-Change"-Material der aktiven Schicht AS über der unteren Elektrode BE und den stehen gebliebenen Säulen oder Stäbchen 131, 132 abgeschieden. Das Material der aktiven Schicht AS kann z.B. Ge2Sb2Te5 sein.
  • Schließlich wird gemäß 1G die Metallisierung für die obere Elektrode TE abgeschieden.
  • Gemäß einer in der Figur nicht gezeigten alternativen Herstellungsweise kann zunächst die Isolatorschicht abgeschieden werden, anschließend die Aluminiumschicht deponiert, anodisch oxidiert und als Ätzmaske für die Strukturierung der Isolatorschicht verwendet werden. Es ist zu erwähnen, dass bei dem Verfahren zur Herstellung der Speicherbauelemente mit Speicherzellen auf der Basis eines Phase-Change-Materials weitere Strukturierungen und Prozesse folgen können, die aber in der Figur nicht dargestellt sind, da sie dem Fachmann auf dem Gebiet der CMOS-Prozessierung bekannt sind.
  • Nachstehend wird anhand der 2A-2I eine Prozessfolge zur Herstellung einer Speicherzelle auf der Basis eines Phasen-Change-Materials beschrieben, die ein bevorzugtes Ausführungsbeispiel des mit dem zweiten erfindungsgemäßen Aspekt übereinstimmenden Herstellungsverfahrens darstellt, bei dem die nanoporöse Aluminiumoxidschicht als Negativmaske verwendet wird.
  • Ausgangspunkt ist gemäß 2A ein bis zur Metallisierung vorprozessiertes Substrat 10. Über dem Substrat 10 wird gemäß 2B eine Aluminiumschicht 11 abgeschieden und diese gemäß 2C anodisch oxidiert zu einer Aluminiumoxidschicht 12 mit den genannten selbstorganisierten Nanoporen 14.
  • Anschließend erfolgt gemäß 2D die Abscheidung der Metallisierung für die untere Elektrode BE über der Aluminiumoxidschicht 12 und in die Nanoporen 14 hinein. Gemäß 2E wird anschließend die Aluminiumoxidschicht 12 durch einen Lift-Off-Prozess oder durch selektives Ätzen zusammen mit dem über dieser Aluminiumoxidschicht 12 stehenden Metallschicht der unteren Elektrode BE entfernt. Dabei bleiben von der unteren Elektrode BE kleine Säulen oder Stäbchen auf dem metallisierten Substrat 10 stehen. Gemäß 2F wird eine elektrische Isolatorschicht 13 über dem Substrat 10 und den stehen gebliebenen Stäbchen oder Säulen der unteren Elektrode BE abgeschieden. Für das Material der elektrischen Isolatorschicht 13 kann z.B. SiO2 oder Si3N4 verwendet werden.
  • Anschließend wird diese Isolatorschicht 13 gemäß 2G planarisiert und rückgedünnt bis zu den Säulen oder Stäbchen der unteren Elektrode BE. Über dieser Ebene wird dann das Material der aktiven Schicht AS abgeschieden, z.B. Ge2Sb2Te5.
  • Schließlich wird gemäß 2I über der aktiven Schicht AS die Metallisierung für die obere Elektrode TE abgeschieden.
  • Gemäß einer in der Figur nicht gezeigten alternativen Herstellungsweise ist es ebenfalls möglich, zunächst die Metallschicht der unteren Elektrode BE flächig abzuscheiden, anschließend darüber die Aluminiumschicht 11 zu deponieren, zur Bildung der selbstorganisierten Nanoporen 14 anodisch zu oxidieren und als Ätzmaske für die Strukturierung der unteren Elektrode BE zu verwenden. Anschließend wird die untere Elektrode BE mit einem Isolatormaterial aufgefüllt und durch CMP planarisiert.
  • Dem in 2I gezeigten Prozessschritt können weitere Prozessschritte und Strukturierungen folgen, die im Rahmen dieser Erfindung jedoch nicht beschrieben werden müssen.
  • Bei einem nicht von der Erfindung umfassten Beispiel eines Verfahrens zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis von Phase-Change-Material kann die vorgeschlagene nanoporöse Aluminiumoxidmaske auch zur direkten Maskierung, das heißt als isolierende Stromapertur genutzt werden. Diese Prozessfolge ist in 3A-3E veranschaulicht. Ausgangspunkt ist ein Substrat 10, das bis zur unteren Elektrode BE vorprozessiert ist (3A). Über der unteren Elektrode BE wird eine Aluminiumschicht 11 abgeschieden (3B). Die Aluminiumschicht 11 wird anodisch oxidiert und zu einer Aluminiumoxidschicht 12 mit Nanoporen 14 umgewandelt (3C). Über der Aluminiumoxidschicht 12 mit den Nanoporen 14 wird das Material der aktiven Schicht AS bis in die Nanoporen 14 hinein abgeschieden (3D). Hier ist ersichtlich, dass die nanoporöse Aluminiumoxidschicht 12 direkt als isolierende Stromapertur für den Stromfluss zwischen unterer und oberer Elektrode dient. Schließlich wird gemäß 3E die Metallisierung der oberen Elektrode TE über der aktiven Schicht AS abgeschieden.
  • Bei allen oben anhand der 1A-1G und 2A-2I dargestellten und beschriebenen Herstellungsverfahren ist der mittlere Durchmesser der Nanoporen 14 wesentlich kleiner als die typische Zellfläche, so dass die Kontaktfläche zwischen Elektrode und aktivem Material nahezu beliebig eingestellt werden kann, indem die Prozessparameter der Aluminiummaske variiert werden. Die sich daraus ergebenden sublithografisch kleinen Flächen reduzieren den zum Programmieren und Löschen notwendigen Strom drastisch. Der typische mittlere Durchmesser der Nanoporen ist kleiner oder gleich 10 nm bis hinunter zu 4 nm.
  • 4 zeigt eine so hergestellte Speicherzelle auf der Basis eines aktiven Phase-Change-Materials (aktive Schicht AS) mit unterer Elektrode BE und oberer Elektrode TE in Verbindung mit einem hier beispielhaft gezeichneten Feldeffekttransistor mit Gate, Source und Drain, Gateoxid und Steueranschluss. Selbstverständlich kann das Ansteuer-/Auswahlelement statt dessen auch ein Bipolartransistor, eine Bipolardiode, eine Schottkydiode, usw. sein. Dabei wird die Stromstärke für den Programmierstrom Iset und den Löschstrom Ireset durch das vorgeschlagene Herstellungsverfahren sehr stark reduziert, so dass mit dem vorgeschlagenen PCRAM-Konzept ein kompaktes Zellenfeld mit wettbewerbsfähiger Zellfläche realisiert werden kann. Außerdem wird der Energieverbrauch eines derartigen Speicherbauelements gesenkt und/oder ein hochgradig paralleles Programmieren der Zellen ermöglicht.

Claims (11)

  1. Verfahren zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren aktiven Schicht (AS) eines aktiven Materials, dessen Phasenzustand von einem amorphen in einen kristallinen und zurück in einen amorphen Zustand durch jeweils einen zwischen einer auf/in einem Substrat (10) erzeugten unteren Elektrode (BE) und einer oberen Elektrode (TE) fließenden ersten und zweiten Stromimpuls änderbar ist, wobei die aktive Schicht (AS) zwischen der unteren und der oberen Elektrode (BE, TE) eingeschlossen ist, dadurch gekennzeichnet, dass – durch einen ersten Schritt oberhalb der unteren Elektrode (BE) eine Nanoporen (14) aufweisende Aluminiumoxidschicht (12) gebildet wird; – durch einen dem ersten Schritt folgenden zweiten Schritt oberhalb der Aluminiumoxidschicht (12) ein Isolatormaterial (13) direkt über der Aluminiumoxidschicht (12) und in deren Nanoporen (14) hinein abgeschieden wird; – durch einen dritten Schritt die Aluminiumoxidschicht (12) und zusätzlich der Teil des Isolatormaterials (13), welcher über der Aluminiumoxidschicht (12) liegt, entfernt werden, und – durch einen vierten Schritt die aktive Schicht (AS) über dem so unter Verwendung der Aluminiumoxidschicht (12) als Positivmaske strukturierten Isolatormaterial (13) abgeschieden wird.
  2. Verfahren zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren aktiven Schicht (AS) eines aktiven Materials, dessen Phasenzustand von einem amorphen in einen kristallinen und zurück in einen amorphen Zustand durch jeweils einen zwischen einer auf/in einem Substrat (10) erzeugten unteren Elektrode (BE) und einer oberen Elektrode (TE) fließenden ersten und zweiten Stromimpuls änderbar ist, wobei die aktive Schicht (AS) zwischen der unteren und der oberen Elektrode (BE, TE) eingeschlossen ist, dadurch gekennzeichnet, dass – durch einen ersten Schritt oberhalb des bis zur Metallisierung vorprozessierten Substrats (10) eine Nanoporen (14) aufweisende Aluminiumoxidschicht (12) gebildet wird; – durch einen dem ersten Schritt folgenden zweiten Schritt das Material der unteren Elektrode (BE) direkt über der Aluminiumoxidschicht (12) und in deren Nanoporen (14) hinein abgeschieden und das über der Aluminiumoxidschicht (12) stehende Material der unteren Elektrode (BE) entfernt wird; – durch einen dritten Schritt die Aluminiumoxidschicht (12) anschließend entfernt wird; – durch einen vierten Schritt direkt über der unteren Elektrode (BE) ein Isolatormaterial (13) abgeschieden wird; – durch einen fünften Schritt das Isolatormaterial (13) bis zur unteren Elektrode (BE) planarisiert wird, und – durch einen sechsten Schritt die aktive Schicht (AS) über der strukturierten unteren Elektrode (BE) und dem Isolatormaterial (13) abgeschieden wird.
  3. Verfahren zur Herstellung von Speicherbauelementen mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren aktiven Schicht (AS) eines aktiven Materials, dessen Phasenzustand von einem amorphen in einen kristallinen und zurück in einen amorphen Zustand durch jeweils einen zwischen einer auf/in einem Substrat (10) erzeugten unteren Elektrode (BE) und einer oberen Elektrode (TE) fließenden ersten und zweiten Stromimpuls änderbar ist, wobei die aktive Schicht (AS) zwischen der unteren und der oberen Elektrode (BE, TE) eingeschlossen ist, dadurch gekennzeichnet, dass – durch einen ersten Schritt das Material der unteren Elektrode (BE) oberhalb des bis zur Metallisierung vorprozessierten Substrats (10) flächig abgeschieden wird; – durch einen dem ersten Schritt folgenden zweiten Schritt direkt oberhalb des Materials der unteren Elektrode (BE) eine Nanoporen (14) aufweisende Aluminiumoxidschicht (12) als Ätzmaske für die Strukturierung der unteren Elektrode (BE) gebildet wird; – durch einen dritten Schritt die unteren Elektrode (BE) unter Verwendung der im zweiten Schritt gebildeten nanoporösen Aluminiumoxidschicht (12) geätzt wird; – durch einen vierten Schritt die Aluminiumoxidschicht (12) anschließend entfernt wird; – durch einen fünften Schritt über der strukturierten unteren Elektrode (BE) ein Isolatormaterial (13) abgeschieden wird; – durch einen sechsten Schritt das Isolatormaterial (13) bis zur unteren Elektrode (BE) planarisiert wird, und – durch einen siebten Schritt die aktive Schicht (AS) über der strukturierten unteren Elektrode (BE) und dem Isolatormaterial (13) abgeschieden wird.
  4. Herstellungsverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die die Nanoporen (14) aufweisende Aluminiumoxidschicht (12) durch anodische Oxidation einer abgeschiedenen Aluminiumschicht (11) gebildet wird.
  5. Herstellungsverfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Schichtdicke der Aluminiumschicht (11) und die Oxidationsbedingungen für dieselbe so gewählt werden, dass der mittlere Durchmesser der Nanoporen ≤ 10 nm beträgt.
  6. Herstellungsverfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Schichtdicke der Aluminiumschicht (11) und die Oxidationsbedingungen bei der anodischen Oxidation so gewählt werden, dass der mittlere Durchmesser der Nanoporen ≤ 4 nm ist.
  7. Herstellungsverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass für das Material der unteren Elektrode (BE) W oder TiN oder TiW oder TiAlN verwendet wird.
  8. Herstellungsverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass SiO2 oder Si3N4 als Material der Isolatorschicht (13) verwendet wird.
  9. Herstellungsverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Material der aktiven Schicht (AS) G2Sb2Te5 verwendet wird.
  10. Herstellungsverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Material der aktiven Schicht (AS) eine Ag-In-Sb-Te-Verbindung verwendet wird.
  11. Herstellungsverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass über der aktiven Schicht (AS) die obere Elektrode (TE) abgeschieden und strukturiert wird.
DE102004041893A 2004-08-30 2004-08-30 Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht Expired - Fee Related DE102004041893B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004041893A DE102004041893B4 (de) 2004-08-30 2004-08-30 Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht
US11/210,112 US7329561B2 (en) 2004-08-30 2005-08-24 Fabricating memory components (PCRAMS) including memory cells based on a layer that changes phase state

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004041893A DE102004041893B4 (de) 2004-08-30 2004-08-30 Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht

Publications (2)

Publication Number Publication Date
DE102004041893A1 DE102004041893A1 (de) 2006-03-02
DE102004041893B4 true DE102004041893B4 (de) 2006-11-23

Family

ID=35745654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041893A Expired - Fee Related DE102004041893B4 (de) 2004-08-30 2004-08-30 Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht

Country Status (2)

Country Link
US (1) US7329561B2 (de)
DE (1) DE102004041893B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006023608B4 (de) * 2006-05-19 2009-09-03 Qimonda Ag Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht und Verfahren zur Herstellung
US7649242B2 (en) 2006-05-19 2010-01-19 Infineon Technologies Ag Programmable resistive memory cell with a programmable resistance layer
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator
US8357920B2 (en) 2007-04-20 2013-01-22 Nxp B.V. Electronic component, and a method of manufacturing an electronic component
DE102007021761B4 (de) * 2007-05-09 2015-07-16 Adesto Technology Corp., Inc. Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements
US20080278988A1 (en) * 2007-05-09 2008-11-13 Klaus Ufert Resistive switching element
US8075701B2 (en) * 2008-06-30 2011-12-13 Lam Research Corporation Processes for reconditioning multi-component electrodes
US8008213B2 (en) * 2008-09-30 2011-08-30 Sandisk 3D Llc Self-assembly process for memory array
US7842938B2 (en) * 2008-11-12 2010-11-30 Seagate Technology Llc Programmable metallization cells and methods of forming the same
US7750386B2 (en) * 2008-11-12 2010-07-06 Seagate Technology Llc Memory cells including nanoporous layers containing conductive material
US8545639B2 (en) 2011-10-31 2013-10-01 Lam Research Corporation Method of cleaning aluminum plasma chamber parts
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9831424B2 (en) * 2014-07-25 2017-11-28 William Marsh Rice University Nanoporous metal-oxide memory
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
DE102018009447A1 (de) 2018-12-04 2020-06-04 Forschungszentrum Jülich GmbH Bauelement mit optisch aktiven Materialien

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040052117A1 (en) * 2002-07-05 2004-03-18 Hai Jiang Fabrication of ultra-small memory elements
EP1400979A2 (de) * 2002-09-20 2004-03-24 Hewlett-Packard Development Company, L.P. Mit Kanälen versehenes dielektrische wieder speicherbare Datenspeichermedium
US20040142503A1 (en) * 2003-01-21 2004-07-22 Samsung Electronics Co., Ltd. Method of manufacturing highly efficient semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084019A (ja) * 2000-09-08 2002-03-22 Canon Inc 磁気デバイス及び固体磁気メモリ
US6768157B2 (en) * 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
KR100459895B1 (ko) * 2002-02-09 2004-12-04 삼성전자주식회사 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040052117A1 (en) * 2002-07-05 2004-03-18 Hai Jiang Fabrication of ultra-small memory elements
EP1400979A2 (de) * 2002-09-20 2004-03-24 Hewlett-Packard Development Company, L.P. Mit Kanälen versehenes dielektrische wieder speicherbare Datenspeichermedium
US20040142503A1 (en) * 2003-01-21 2004-07-22 Samsung Electronics Co., Ltd. Method of manufacturing highly efficient semiconductor device

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
HWANG,Y.N., et al.: Completely CMOS compatible Phase-Change Nonvolatile RAM Using NMOS Cell Transistors. In: IEEE Proceedings of the Nonvolat- ile Semiconductor Memory Workshop, 2003
HWANG,Y.N., et al.: Completely CMOS compatible Phase-Change Nonvolatile RAM Using NMOS Cell Transistors. In: IEEE Proceedings of the Nonvolat-ile Semiconductor Memory Workshop, 2003 *
LIU,K., et al.: Fabrication and thermal stability of arrays of Fe nanodots. In: Appl. Phys. Lett., Vol. 81, No. 23, S. 4434-4436, 2002 *
MASUDA,H., FUKUDA,K.: Ordered Metal Nanohole Arrays Made by a Two-Step Replication of Honey- comb Structures of Anodic Alumina. In: Science, Vol. 268, S. 1466-1468, 1995 *
PRINCE,B.: Emerging Memories: Technologies and Trends. Springer Verlag/Kluwer Academic Publish- ers, 2002, ISBN 0-792376-846 *
WICKER,G., et al.: Nonvolatile High density, Hugh Performance Phase Change Memory. In: Proceedings of SPIE Conf. on Electronics and Structures for MEMS, Vol. 3891, S. 1-9, 1999 *

Also Published As

Publication number Publication date
US20060046379A1 (en) 2006-03-02
DE102004041893A1 (de) 2006-03-02
US7329561B2 (en) 2008-02-12

Similar Documents

Publication Publication Date Title
DE102004041893B4 (de) Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102005001902B4 (de) Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle
DE102004041894B3 (de) Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
EP1685569B1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE10128482A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE102008029319A1 (de) Integrierte Schaltung mit Mehrschichtelektrode
DE102004014487A1 (de) Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
DE102007014979A1 (de) Kohlenstoff-Speicher
DE102004059428A1 (de) Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
EP1687855A1 (de) Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers
DE102004011430B4 (de) Halbleiterspeichereinrichtung
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
DE102008027012A1 (de) Integrierte Schaltung mit Logikteil und Speicherteil
DE102004056973A1 (de) Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102005016244A1 (de) Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung
DE102007021761B4 (de) Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements
DE102004054558A1 (de) Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, hergestellte Speicherzelle sowie daraus aufgebautes Speicherbauelement
DE102008029122A1 (de) Integrierte Schaltung mit Mehrschichtelektrode
DE102005001460B4 (de) Speichervorrichtung und Herstellungsverfahren
DE102004015899B4 (de) Herstellungsverfahren für ein PCM-Speicherelement
WO2007093190A1 (de) Elektrische kontakte minimaler kontaktfläche für nicht-flüchtige speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee