CN101253629B - 采用突跃金属-绝缘体变换的存储器件及其操作方法 - Google Patents

采用突跃金属-绝缘体变换的存储器件及其操作方法 Download PDF

Info

Publication number
CN101253629B
CN101253629B CN2006800318287A CN200680031828A CN101253629B CN 101253629 B CN101253629 B CN 101253629B CN 2006800318287 A CN2006800318287 A CN 2006800318287A CN 200680031828 A CN200680031828 A CN 200680031828A CN 101253629 B CN101253629 B CN 101253629B
Authority
CN
China
Prior art keywords
material layer
insulator
memory device
added
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800318287A
Other languages
English (en)
Other versions
CN101253629A (zh
Inventor
金铉卓
金俸准
姜光镛
尹善真
李镕旭
蔡秉圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of CN101253629A publication Critical patent/CN101253629A/zh
Application granted granted Critical
Publication of CN101253629B publication Critical patent/CN101253629B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种不经历结构相变，保持均匀薄膜，并且能够执行高速切换操作的存储器件，并且还提供了所述存储器件的操作方法。所述存储器件包括衬底、突跃MIT材料层和多个电极。所述突跃MIT材料层设置在所述衬底上，并且通过电子之间的能量变化而经历突跃金属-绝缘体变换。使所述多个电极与所述突跃MIT材料层接触，通过加热使所述多个电极熔化，从而在所述突跃MIT材料层上形成导电通路。

Description

采用突跃金属-绝缘体变换的存储器件及其操作方法
技术领域
本发明涉及一种存储器件及其操作方法，更具体而言，涉及一种采用突跃金属-绝缘体变换(metal-insulator transition：MIT)的存储器件及其操作方法。
背景技术
利用晶相和非晶相之间的结构相变的相变存储器件是存储器件的一个例子。这种相变存储器件需要相变材料的高熔解温度和大量的结晶时间，因而在重复的切换操作中不稳定。其原因在于所述相变存储器件利用了相变材料的结构相变。
利用伴随材料的结构相变的电阻变化的电阻变化存储器件是存储器件的另一个例子。在美国专利No.5761115、美国专利No.5896312、美国专利No.5914893、美国专利No.6084796、美国专利No.6653193和S.Seo等人的文章[Appl.Phys.Lett.85，p5655，2004]中公开了这种电阻变化存储器件。根据这些文献，所述电阻变化存储器件利用了具有可变电阻的材料(下文称为电阻变化材料)中含有的树枝状晶体导体(dendrite conductor)(或快离子导体)。也就是说，在向电阻变化材料施加电压时，树枝状晶体导体的尺寸扩大或缩小，从而导致电阻变化材料的电阻变化。具体地，在向电阻变化材料施加正电压时，树枝状晶体导体扩大，从而在电极之间形成导电通路，由此使电阻变化材料变为低阻状态。另一方面，在向电阻变化材料施加负电压时，树枝状晶体导体尺寸缩小，从而降低了导电通路的尺寸，由此使电阻变化材料变为高阻状态。
但是，电阻变化存储器件要经历电阻变化材料的结构相变。也就是说，电阻变化材料包括树枝状晶体导体，因而是一种具有至少两种相的不均匀材料。而且，在未生成树枝状晶体导体或者其浓度低时，电阻变化存储器件无法满足存储特性。此外，由于电阻变化存储器件在高阻状态产生热，因而电阻变化存储器件可能在长时间的使用之后丧失存储特性。
总之，由于相变存储器件和电阻变化存储器件均受到结构相变的影响，因而相变存储器件和电阻变化存储器件都不适合作为高速切换器件。因此，改进的存储器件不用经历结构相变，其保持了均匀的薄膜，因而能够根据要求执行高速切换操作。
发明内容
技术问题
本发明提供了一种不经历结构相变的存储器件，其保持了均匀的薄膜，并且能够执行高速切换操作。
本发明还提供了所述存储器件的操作方法。
技术方案
根据本发明的一个方面，提供了一种存储器件，其包括：衬底；设置在所述衬底上的突跃MIT(金属-绝缘体变换)材料层，其通过电子之间的能量变化而经历突跃MIT；以及与所述突跃MIT材料层接触的多个电极，通过加热使所述多个电极熔化，从而在所述突跃MIT材料层上形成导电通路。
所述多个电极可以是单晶或多晶。
所述多个电极可以相互间隔预定距离而设置。所述多个电极之间的预定距离可以为使得足以形成所述导电通路。
根据本发明的另一方面，提供了一种存储器件的操作方法，所述方法包括：在衬底上形成突跃MIT(金属-绝缘体变换)材料层，其通过由空穴掺杂导致的电子之间的能量变化而经历突跃金属-绝缘体变换；使多个电极与所述突跃MIT材料层接触；通过向所述多个电极施加第一电压使所述多个电极熔化而在所述突跃MIT材料层上形成导电通路；以及使所述突跃MIT材料层保持金属相。H.T.Kim等人的文章，New J.Phys.6(2004)52给出了通过空穴掺杂实现的突跃金属-绝缘体变换。
所述方法还包括，在形成所述导电通路之后，通过向所述多个电极施加第二电压而使所述突跃MIT材料层变为绝缘体。
所述存储器件可以在施加第一电压时保持导通状态，在施加第二电压时保持截止状态。可以根据所述突跃MIT材料层的形状和类型以及所述多个电极之间的距离确定所述第一和第二电压之间的差值。
附图说明
通过参考附图详细描述其示示范性实施例，本发明的上述和其他特征和优点将变得更加显见，在附图中：
图1是示出了应用于本发明的实施例的突跃MIT材料层的电流电压关系的曲线图；
图2是根据本发明的实施例的被构造为水平结构二端子器件的第一存储器件的截面图；
图3A到3C是示出了突跃MIT材料层的表面态根据施加至图2中的第一存储器件的电压而变化的SEM照片；
图4A是示出了图2中的第一存储器件的电流电压关系的曲线图；
图4B是图4A中的部分“a”的放大图；
图5是示出了在衬底、突跃MIT材料层和电极之间进一步形成缓冲层时第一存储器件内的电流电压关系的曲线图；
图6是根据本发明的另一实施例的被构造为竖直结构二端子器件的第二存储器件的截面图；
图7是示出了所述第二存储器件的电流电压关系的曲线图；
图8A是根据本发明的实施例的在不向MIT材料层施加电压时突跃MIT材料层的显微X射线衍射图案照片；以及
图8B是根据本发明的另一实施例的在向MIT材料层施加的电压增大到临界电压以上时突跃MIT材料层的显微X射线衍射图案照片。
具体实施方式
现在，将参考示出了本发明的示范性实施例的附图更为充分地描述本发明。但是，本发明可以通过很多种不同的形式体现，不应将其视为仅限于文中阐述的实施例；相反，提供这些实施例的目的在于使本公开透彻完整，从而向本领域技术人员充分传达本发明的原理。在附图中采用类似的附图标记表示类似的元件，因而将省略对其的说明。
本发明的实施例提出了采用突跃MIT材料层，因而不经历结构相变的存储器件。由于存储器件不经历结构相变，因而可以实现高速切换操作，并且能够极大降低产生缺陷的概率。相应地，可以制造高质量的存储器件。突跃MIT材料层具有这样的特性，即，其相借助电子之间的能量变化从绝缘体突变为金属。例如，在向具有金属键电子结构的绝缘体内注入空穴时，突跃MIT材料层的相利用电子之间的能量变化从绝缘体突变为金属。突跃MIT材料层可以包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的无机化合物半导体或绝缘体材料、添加了低浓度空穴的有机半导体或绝缘体材料、添加了低浓度空穴的半导体材料、以及添加了低浓度空穴的氧化物半导体或绝缘体材料。所述无机化合物半导体或绝缘体材料、有机半导体或绝缘体材料、半导体材料、以及氧化物半导体或绝缘体材料可以包括选自下述成分构成的集合中的至少一种：氧、碳、半导体元素(例如，III-V族化合物和II-VI族化合物)、过渡金属元素、稀土元素、和镧基元素(lanthanum-based element)。
图1是示出了应用于本发明的实施例的突跃MIT材料层的电流电压关系的曲线图。
参考图1，突跃MIT材料层具有临界电压b，在所述临界电压b处，突跃MIT材料层的电特性从绝缘体a突变至金属c。例如，突跃MIT材料层具有大约45V的临界电压b。具体地，在向突跃MIT材料层施加的电压为0V到大约45V时突跃MIT材料层具有类似于绝缘体的相a，在向突跃MIT材料层施加的电压大于大约45V时突跃MIT材料层具有金属相c。也就是说，电流突跃发生在大约45V的电压处。临界电压b可以根据突跃MIT材料层的类型以及包括突跃MIT材料层的存储器件的结构而变化。
根据本发明的非易失存储器件包括图1所示的突跃MIT材料层以及淀积于所述突跃MIT材料层的两侧的至少两个电极，所述的至少两个电极受热熔化从而在所述突跃MIT材料层上形成导电通路。在下文中，将以突跃MIT材料层和所述电极的不同布置为重点分别描述本发明的实施例。
图2是根据本发明的实施例的被构造为水平结构二端子器件的第一存储器件100的截面图。
参考图2，在衬底102上形成突跃MIT材料层106。可以将突跃MIT材料层106形成于衬底102的部分或整个上表面上。可以在衬底102和突跃MIT材料层106之间进一步设置缓冲层104。将第一电极108和第二电极110形成为接触突跃MIT材料层106。
衬底102可以由单晶蓝宝石、硅、玻璃、石英、化合物半导体或塑料形成，但是本发明不限于此。在衬底102由玻璃或塑料形成时，第一存储器件的制造反应温度存在局限。在衬底102由塑料形成时，衬底102变为软性衬底。在衬底102必须具有8英寸或更大的直径时，硅、玻璃和石英是有利的。在本实施例中，可以采用绝缘体上硅(SOI)形成衬底102。
采用缓冲层104增强突跃MIT材料层106的结晶度和粘附力。在本实施例中，可以采用晶格常数与突跃MIT材料层106类似的晶体薄膜形成缓冲层104。例如，可以采用选自下述集合中的至少一种形成缓冲层104：氧化铝膜、高介电膜、晶体金属膜和氧化硅膜。氧化铝膜不得不只保持预定的结晶度，而氧化硅膜则要形成得尽可能薄。在本实施例中，缓冲层104可以由具有良好结晶度的高介电膜形成，例如，包括晶体金属膜和/或选自下述集合中的一种的多层膜：TiO2膜、ZrO2膜、Ta2O5膜、HfO2膜及其组合。
第一和第二电极108和110可以由导电材料形成，但是本发明不限于此。例如，第一和第二电极108和110可以是采用选自下述集合中的一种形成的单层或多层膜：Li、Be、C、Na、Mg、Al、K、Ca、Sc、Ti、V、Cr、Mn、Fc、Co、Ni、Cu、Zn、Ga、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Pb、Bi、Po、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Th、U、Np、Pu、上述元素的复合物、上述元素的氧化物以及所述复合物的氧化物。其中，所述复合物的例子包括TiN和WN；所述氧化物的例子包括ZnO；所述复合物的氧化物的例子包括氧化铟锡(ITO)和氧化铝锌(AZO)。
但是，第一存储器件100的第一和第二电极108和110必须通过外部施加的电压所生成的焦耳热熔化。相应地，第一存储器件100的第一和第二电极108和110优选易于被焦耳热熔化。例如，钨(W)就可能具有过高的熔点，因而不适合用来形成第一和第二电极108和110。可以将突跃MIT材料层106形成为具有10-10000nm的厚度。在向第一和第二电极108和110施加电压时，电流在第一和第二电极108和110之间相对于衬底102沿水平方向流动。在向突跃MIT材料层106施加临界电压时，突跃MIT材料层106经历图1所示的突跃金属-绝缘体变换(MIT)。所述临界电压可以根据突跃MIT材料层106的厚度而变化。
图3A到3C是示出了突跃MIT材料层106的表面态根据施加至第一存储器件100的电压而变化的SEM照片。在此，第一存储器件100为水平结构二端子器件，其包括由Al2O3形成的衬底102、由VO2形成的突跃MIT材料层106以及由Cr和Cu的叠层形成的第一和第二电极108和110，但其未采用缓冲层104。
参考图3A，向具有高熔化温度的第一和第二电极108和110施加电压，所述第一和第二电极108和110彼此相隔预定距离，并且分别覆盖突跃MIT材料层106的两侧部分。从图3A可以看出，突跃MIT材料层106的表面未发生任何变化，或者突跃MIT材料层106保持绝缘相。突跃MIT材料层106可以是由多个晶粒形成的多晶层或单晶层。将上述第一存储器件100中的突跃MIT材料层106未发生变化的相称为第一相。
参考图3B，在向具有低熔化温度的第一和第二电极108和110施加预定电压时，通过焦耳热使第一和第二电极108和110之一(例如，第二电极110)的部分120熔化。因此，第一和第二电极108和110可以由易于通过焦耳热熔化的材料形成。熔化部分120覆盖突跃MIT材料层106的表面，并通过所述多个晶粒之间的边界渗透。在突跃MIT材料层106为单晶时，熔化部分120可以覆盖MIT材料层106的暴露表面。将熔化了电极的一部分的上述相称为第二相。
参考图3C，在向第一和第二电极108和110进一步施加预定电压时，第二电极110进一步通过焦耳热熔化，从而沿突跃MIT材料层106的表面流下，由此形成连接至第一电极108的导电通路130。也就是说，由于第二电极110熔化而形成了导电通路130。形成导电通路130的电极材料通过多个晶粒之间的边界渗透。这一电极材料使突跃MIT材料层106的电子状态突变为金属相。例如，所述电极材料使突跃MIT材料层106掺有空穴。相应地，使第一和第二电极108和110相互电连接，并使突跃MIT材料层106保持金属相。不管突跃MIT材料层106是单晶层还是多晶层，覆盖突跃MIT材料层106的表面的导电通路130均执行相同的功能。将第一和第二电极108和110相互电连接的上述相称为第三相。可以通过选择第一和第二电极108和110之间的距离而适当地形成导电通路130。
图4A是示出了第一存储器件100中的电流电压关系的曲线图，图4B是图4A中的部分“a”的放大图。
在图4A和4B中，□、○和△/
Figure G2006800318287D00061
分别表示第一相、第二相和第三相。图4A和4B的电流电压关系与图3A到3C所示的第一存储器件的电流电压关系类似。图4A和4B示出了在衬底102和突跃MIT材料层106之间未插入缓冲层104时得到的测量结果。
参考图4A和4B，在第一相(□)的电压电流(V-I)曲线140中，突跃MIT材料层106在大约28.5V的临界电压处从绝缘体突变为金属。可以将大约28.5V的临界电压定义为第一存储器件100中的高阻状态，或者将其视为截止状态。也就是说，在图4B中的刚好施加了电压之后的V-I曲线140a上，突跃MIT材料层106为绝缘体。
在第二相(○)的V-I曲线142中，突跃MIT材料层106在大约26V的临界电压处从绝缘体突变为金属。也可以将大约26V的临界电压定义为第一存储器件100中的高阻状态或者可以将其定义为截止状态。也就是说，从图4B中的刚好施加了电压之后的V-I曲线142a中可以看出，突跃MIT材料层106为绝缘体，但是其要排除第二电极110的熔化部分120。在此，由于第一和第二电极108和110没有电连接，仍然保持截止状态。
在第三相(△/
Figure G2006800318287D00071
)的V-I曲线144中，突跃MIT材料层106在大约6V的临界电压处从绝缘体突变为金属。可以将大约6V的临界电压定义为第一存储器件100中的低阻状态，或者将其定义为导通状态。也就是说，从刚好施加了电压之后的V-I曲线144a可以看出，突跃MIT材料层106比在第一和第二相中具有更高的电流。这表明在突跃MIT材料层106上已经形成了导电通路130。
可以将大约26V的电压和大约6V的电压之间的约20V的差值定义为第一存储器件100的存储单位。所述存储单位可以根据突跃MIT材料的形状和类型以及第一和第二电极108和110之间的距离而变化。
尔后，突跃MIT材料层106掺杂以(例如)空穴，因而导电通路130在比第一和第二相中更低的临界电压处经历突跃绝缘体-金属变换。相应地，可以采用第一存储器件100作为非易失存储器件。另一方面，在向第一和第二电极108和110施加相反电压时(或者，在施加高压以破坏突跃MIT材料层106的金属相时)，第一存储器件100返回至截止状态(即，高阻状态)。这意味着突跃MIT材料层106变成了绝缘体，导电通路130断开。
现在将参考图5说明返回至截止状态。
图5是示出了第一存储器件100的第三相中的电流电压关系的曲线图。
在图5中，○表示第三相。在此，第一存储器件100为水平结构二端子器件，其包括由Al2O3形成的衬底102、由VO2形成的突跃MIT材料层106以及由Cr和Cu的叠层形成的第一和第二电极108和110。
参考图5，在第三相(○)的V-I曲线中，突跃MIT材料层106在大约6.5V的临界电压处从绝缘体突变为金属。可以将大约6.5V的临界电压定义为第一存储器件100中的低阻状态，或者将其定义为导通状态。
随着施加至第一和第二电极108和110的电压的增大，突跃MIT材料层106表现出了根据下述过程的电流变化。突跃绝缘体-金属变换发生在大约6.5V处。也就是说，突跃MIT材料层106部分变为金属相。阶跃152发生在大约6.5V的临界电压处。阶跃(abrupt jump)152意味着在突跃MIT材料层106上形成了导电通路130，因而突跃MIT材料层106变为第三相。也就是说，第一存储器件100变为非易失状态。
在所施加的电压增大到临界电压以上时，突跃MIT材料层106的电阻根据金属的导电特性而线性变化。也就是说，在所施加的电压增大到临界电压以上时，突跃MIT材料层106变为第一和第二电极108和110电连接的导通状态。大约10mA的电流对应于大约1×106A/cm2的非常高的电流密度。在所施加的电压继续增大时，电流在大约11mA水平156处突降，从而导致了绝缘相158。也就是说，在电流增大到11mA以上时，突跃MIT材料层106从金属相变为绝缘相。在此，增大的焦耳热熔化了导电通路130并使其电断开。例如，突跃MIT材料层106上的导电通路130熔化，并被以液滴的形式隔开。
根据本发明的第一存储器件100与常规相变存储器件和常规电阻变化存储器件存在根本的不同。在第一存储器件100中，使电极熔化以覆盖突跃MIT材料层106的表面，并采用空穴掺杂突跃MIT材料层106，由此诱发导通状态。相应地，第一存储器件不需要突跃MIT器件的结构相变。
另一方面，就常规相变存储器件而言，通过过电流生成热量使高阻晶体相变材料熔化，并使之变为低阻非晶状态。此后，通过快速冷却工艺保持所述低阻非晶状态。就常规电阻变化存储器件而言，将电阻变化材料形成为包括树枝状晶体，并采用正电压使树枝状晶体扩大，由此保持低阻状态。通过这种方式，常规相变存储器件和常规电阻变化存储器件需要结构相变(structural phase change)。
同时，可以将多个第一存储器件100集成到集成电路内。在这种情况下，要想提高集成电路的集成度，降低突跃MIT材料层106的尺寸是有利的。因此，突跃MIT材料层106对于提高集成度是有利的。
图6是根据本发明的另一实施例的被构造为竖直结构二端子器件的第二存储器件200的截面图。
第二存储器件200是竖直结构二端子器件，其包括由Si形成的衬底202、由SiO2形成的缓冲层204、由ZrO2形成的突跃MIT材料层208以及由Cr和Cu的叠层形成的第一和第二电极206和210。
参考图6，将第一电极206、突跃MIT材料层208和第二电极210依次叠置在衬底202上。将第一电极206(例如，源电极)设置在突跃MIT材料层208的下表面上，将第二电极210(例如，漏电极)设置在突跃MIT材料层208的上表面上。将缓冲层204设置在衬底202和第一电极206之间。可以通过选择第一和第二电极206和210之间的距离(即，突跃MIT材料层208的厚度)而使得在突跃MIT材料层208上足以形成导电通路。突跃MIT材料层208可以是多晶层。
第二存储器件200的操作与第一存储器件100的操作等同，只是在突跃MIT材料层208经历MIT时电流沿相对于衬底202的竖直方向流动。第二存储器件200的制造方法与第一存储器件100的制造方法基本等同，除了第一电极206、突跃MIT材料层208和第二电极210的叠置顺序以外。根据本发明的存储器件不限于第一和第二存储器件100和200，可以按照各种形式制造本发明的存储器件。
图7是示出了所述第二存储器件200的电流电压关系的曲线图。
参考图7，与实施例1所述第三相中一样，○表示根据第一测量的V-I关系，●表示根据第二测量的V-I关系。
参考图7，第一测量(○)表明突跃MIT发生在大约6.0V的临界电压处。第二测量(●)表明，随着施加至第一和第二电极206和210的电压的增大，流过非常大的电流(222)，之后电流突降(224)。这一操作与第一存储器件100的操作类似。
实验
在本实验中采用了包括由Al2O3形成的衬底102、由掺有低浓度空穴的p型GaAs形成的突跃MIT材料层106以及由Cr和Cu的叠层形成的第一和第二电极108和110的水平结构二端子器件。
图8A是根据本发明的另一实施例的在不向MIT材料层施加电压时突跃MIT材料层106的显微X射线衍射图案照片。
图8B是在所施加的电压增大到临界电压以上时突跃MIT材料层106的显微X射线衍射图案照片。
从图8A和8B可以看出，两种情况下的衍射图案相同，这意味着即使所施加的电压增大到临界电压以上突跃MIT材料层106的结构也不发生变化。由于突跃MIT材料层106的结构不变，因而可以实现高速切换操作，并且在突跃MIT材料层内产生缺陷的概率也低，由此能够制造出高质量的存储器件。
如上所述，根据本发明的存储器件及其操作方法利用覆盖突跃MIT材料层的导电通路定义了导通状态。相应地，可以提供一种不经历结构相变，保持均匀薄膜并且能够执行高速切换操作的存储器件。
尽管已经参考本发明的示范性实施例对本发明进行了具体的图示和文字描述，但是本领域的普通技术人员应当理解，在不背离由权利要求界定的本发明的精神和范围的情况下可以对其做出各种形式和细节上的改变。

Claims (19)

1.一种存储器件，包括：
衬底；
设置在所述衬底上的突跃金属-绝缘体变换材料层，其通过由空穴掺杂而引起的电子之间的能量变化而经历突跃金属-绝缘体变换；以及
与所述突跃金属-绝缘体变换材料层接触的多个电极，所述多个电极通过被加热熔化从而在所述突跃金属-绝缘体变换材料层上形成导电通路。
2.根据权利要求1所述的存储器件，其中，所述突跃金属-绝缘体变换材料层包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的无机化合物半导体材料或添加了低浓度空穴的无机化合物绝缘体材料、以及添加了低浓度空穴的有机半导体材料或添加了低浓度空穴的有机绝缘体材料；所述无机化合物半导体材料或无机化合物绝缘体材料、以及所述有机半导体材料或有机绝缘体材料包括选自下述集合中的至少一种：氧、碳、包括III-V族化合物和II-VI族化合物的半导体元素和过渡金属元素。
3.根据权利要求1所述的存储器件，其中，所述突跃金属-绝缘体变换材料层包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的无机化合物半导体材料或添加了低浓度空穴的无机化合物绝缘体材料、以及添加了低浓度空穴的有机半导体材料或添加了低浓度空穴的有机绝缘体材料；所述无机化合物半导体材料或无机化合物绝缘体材料、以及所述有机半导体材料或有机绝缘体材料包括选自下述集合中的至少一种：氧、碳、包括III-V族化合物和II-VI族化合物的半导体元素和稀土元素。
4.根据权利要求1所述的存储器件，其中，所述突跃金属-绝缘体变换材料层包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的无机化合物半导体材料或添加了低浓度空穴的无机化合物绝缘体材料、以及添加了低浓度空穴的有机半导体材料或添加了低浓度空穴的有机绝缘体材料；所述无机化合物半导体材料或无机化合物绝缘体材料、以及所述有机半导体材料或有机绝缘体材料包括选自下述集合中的至少一种：氧、碳、包括III-V族化合物和II-VI族化合物的半导体元素和镧基元素。
5.根据权利要求1所述的存储器件，其中，所述突跃金属-绝缘体变换材料层包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的半导体材料；所述半导体材料包括选自下述集合中的至少一种：氧、碳、包括III-V族化合物和II-VI族化合物的半导体元素和过渡金属元素。
6.根据权利要求1所述的存储器件，其中，所述突跃金属-绝缘体变换材料层包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的半导体材料；所述半导体材料包括选自下述集合中的至少一种：氧、碳、包括III-V族化合物和II-VI族化合物的半导体元素和稀土元素。
7.根据权利要求1所述的存储器件，其中，所述突跃金属-绝缘体变换材料层包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的半导体材料；所述半导体材料包括选自下述集合中的至少一种：氧、碳、包括III-V族化合物和II-VI族化合物的半导体元素和镧基元素。
8.根据权利要求1所述的存储器件，其中，所述突跃金属-绝缘体变换材料层包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的氧化物半导体材料或添加了低浓度空穴的氧化物绝缘体材料；所述氧化物半导体材料或氧化物绝缘体材料包括选自下述集合中的至少一种：氧、碳、包括III-V族化合物和II-VI族化合物的半导体元素和过渡金属元素。
9.根据权利要求1所述的存储器件，其中，所述突跃金属-绝缘体变换材料层包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的氧化物半导体材料或添加了低浓度空穴的氧化物绝缘体材料；所述氧化物半导体材料或氧化物绝缘体材料包括选自下述集合中的至少一种：氧、碳、包括III-V族化合物和II-VI族化合物的半导体元素和稀土元素。
10.根据权利要求1所述的存储器件，其中，所述突跃金属-绝缘体变换材料层包括选自由下述材料构成的集合中的至少一种：添加了低浓度空穴的氧化物半导体材料或添加了低浓度空穴的氧化物绝缘体材料；所述氧化物半导体材料或氧化物绝缘体材料包括选自下述集合中的至少一种：氧、碳、包括III-V族化合物和II-VI族化合物的半导体元素和镧基元素。
11.根据权利要求1所述的存储器件，其中，所述多个电极由选自下述组元构成的集合中的至少一种形成：Li、Be、C、Na、Mg、Al、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Pb、Bi、Po、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Th、U、Np、Pu、上述元素的复合物、上述元素的氧化物和所述复合物的氧化物。
12.根据权利要求1所述的存储器件，其中，所述多个电极设置为相互间隔预定距离。
13.根据权利要求1所述的存储器件，其中，所述多个电极之一设置到所述突跃金属-绝缘体变换材料层的下表面上，且所述多个电极中的另一个设置在所述突跃金属-绝缘体变换材料层的上表面上。
14.一种存储器件的操作方法，所述方法包括：
在衬底上形成突跃金属-绝缘体变换材料层，其通过电子之间的能量变化而经历突跃金属-绝缘体变换；
形成与所述突跃金属-绝缘体变换材料层接触的多个电极；
通过向所述多个电极施加第一电压使所述多个电极熔化而在所述突跃金属-绝缘体变换材料层上形成导电通路。
15.根据权利要求14所述的方法，还包括在形成所述导电通路之后，通过向所述多个电极施加第三电压而使所述突跃金属-绝缘体变换材料层变为绝缘体。
16.根据权利要求15所述的方法，其中，所述第三电压降低了所述导电通路的表面张力，从而使所述导电通路电断开。
17.根据权利要求14所述的方法，其中，形成所述导电通路的所述多个电极的材料通过多晶结构的晶粒边界渗透。
18.根据权利要求14所述的方法，其中，所述导电通路的形成包括：
通过向所述多个电极施加第一电压而使所述多个电极之一熔化；
通过持续施加所述第一电压使熔化的电极向所述突跃金属-绝缘体变换材料层流动；以及
通过持续施加所述第一电压而使所述的熔化的电极电连接至相对的电极。
19.根据权利要求14所述的方法，其中，所述存储器件在施加所述第一电压时保持导通状态，在施加第二电压时保持截止状态。
CN2006800318287A 2005-06-30 2006-06-29 采用突跃金属-绝缘体变换的存储器件及其操作方法 Expired - Fee Related CN101253629B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR20050058654 2005-06-30
KR1020050058654 2005-06-30
KR10-2005-0058654 2005-06-30
KR1020060015634 2006-02-17
KR10-2006-0015634 2006-02-17
KR1020060015634A KR100723872B1 (ko) 2005-06-30 2006-02-17 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법
PCT/KR2006/002534 WO2007004807A1 (en) 2005-06-30 2006-06-29 Memory device using abrupt metal-insulator transition and method of operating the same

Publications (2)

Publication Number Publication Date
CN101253629A CN101253629A (zh) 2008-08-27
CN101253629B true CN101253629B (zh) 2010-04-21

Family

ID=37870354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800318287A Expired - Fee Related CN101253629B (zh) 2005-06-30 2006-06-29 采用突跃金属-绝缘体变换的存储器件及其操作方法

Country Status (5)

Country Link
US (1) US7791924B2 (zh)
JP (1) JP4949396B2 (zh)
KR (1) KR100723872B1 (zh)
CN (1) CN101253629B (zh)
WO (1) WO2007004807A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609699B1 (ko) * 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
KR100687760B1 (ko) * 2005-10-19 2007-02-27 한국전자통신연구원 급격한 금속-절연체 전이를 하는 절연체 및 그 제조방법,이를 이용한 소자
TW200839956A (en) * 2007-03-30 2008-10-01 Toshiba Kk Information recording/reproducing apparatus
US7969771B2 (en) * 2008-09-30 2011-06-28 Seagate Technology Llc Semiconductor device with thermally coupled phase change layers
JP5422534B2 (ja) * 2010-10-14 2014-02-19 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
US20130207069A1 (en) * 2010-10-21 2013-08-15 Matthew D. Pickett Metal-insulator transition switching devices
US20160185847A1 (en) 2012-12-17 2016-06-30 Laboratoire Francais Du Fractionnement Et Des Biotechnologies Use of monoclonal antibodies for the treatment of inflammation and bacterial infections
US9203022B2 (en) * 2013-07-23 2015-12-01 Globalfoundries Inc. Resistive random access memory devices with extremely reactive contacts
US10580976B2 (en) 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same
JP7100516B2 (ja) 2018-07-09 2022-07-13 川崎重工業株式会社 アジマススラスタ
US11362275B2 (en) 2019-05-07 2022-06-14 Applied Materials, Inc. Annealing processes for memory devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333543B1 (en) * 1999-03-16 2001-12-25 International Business Machines Corporation Field-effect transistor with a buried mott material oxide channel
US6365913B1 (en) * 1999-11-19 2002-04-02 International Business Machines Corporation Dual gate field effect transistor utilizing Mott transition materials

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278636A (en) * 1989-09-29 1994-01-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Non-volatile, solid state bistable electrical switch
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
AU2001287985A1 (en) * 2000-10-17 2002-04-29 International Business Machines Corporation Magnetic element, memory device and write head
US6653193B2 (en) 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
KR100433623B1 (ko) * 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
KR100503421B1 (ko) 2003-05-20 2005-07-22 한국전자통신연구원 채널 재료로서 절연체-반도체 상전이 물질막을 이용한전계 효과 트랜지스터 및 그 제조 방법
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR100467330B1 (ko) * 2003-06-03 2005-01-24 한국전자통신연구원 절연체 바나듐 산화막을 채널 영역으로 이용한 전계 효과트랜지스터 및 그 제조 방법
KR100609699B1 (ko) * 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333543B1 (en) * 1999-03-16 2001-12-25 International Business Machines Corporation Field-effect transistor with a buried mott material oxide channel
US6365913B1 (en) * 1999-11-19 2002-04-02 International Business Machines Corporation Dual gate field effect transistor utilizing Mott transition materials

Also Published As

Publication number Publication date
WO2007004807A1 (en) 2007-01-11
JP2009500844A (ja) 2009-01-08
CN101253629A (zh) 2008-08-27
US20090114896A1 (en) 2009-05-07
JP4949396B2 (ja) 2012-06-06
KR20070003529A (ko) 2007-01-05
US7791924B2 (en) 2010-09-07
KR100723872B1 (ko) 2007-05-31

Similar Documents

Publication Publication Date Title
CN101253629B (zh) 采用突跃金属-绝缘体变换的存储器件及其操作方法
US7820996B2 (en) Nonvolatile memory device made of resistance material and method of fabricating the same
CN101789489B (zh) 相变存储器单元及形成的方法
TWI326915B (en) Nonvolatile memory cell and monolithic three dimensional memory array formed above a substrate
US7560721B1 (en) Phase change material with filament electrode
CN100550461C (zh) 具有真空侧壁子的相变存储单元
US7835177B2 (en) Phase change memory cell and method of fabricating
US8391050B2 (en) Resistance change element, semiconductor memory device, manufacturing method and driving method thereof
US8049204B2 (en) Semiconductor memory device having variable resistance element and method for manufacturing the same
US9337422B2 (en) Chalcogenide switching device using germanium and selenium and manufacturing method thereof
US20170104031A1 (en) Selector Elements
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
CN102308017A (zh) 使用气体团簇离子束形成存储器单元的方法
CN102498566A (zh) 具有增强的存储器单元隔离的存储器装置，包括所述存储器装置的系统及形成所述存储器装置的方法
CN103403867B (zh) 非易失性电阻变化元件
US20140291599A1 (en) Resistive random access memory
US20130284998A1 (en) Forming heaters for phase change memories
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
Zhang et al. Modeling of conducting bridge evolution in bipolar vanadium oxide-based resistive switching memory
US11380842B2 (en) Phase change memory cell with second conductive layer
US20100032290A1 (en) Method for forming chalcogenide film and method for manufacturing recording element
US8431922B2 (en) Lateral phase change memory
KR100526672B1 (ko) 전기적 상변화 메모리 소자 제조 방법
US20230284541A1 (en) Phase change memory cell with double active volume
US20230309425A1 (en) Lateral phase change memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20130629