KR20070003529A - 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법 - Google Patents

급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법 Download PDF

Info

Publication number
KR20070003529A
KR20070003529A KR1020060015634A KR20060015634A KR20070003529A KR 20070003529 A KR20070003529 A KR 20070003529A KR 1020060015634 A KR1020060015634 A KR 1020060015634A KR 20060015634 A KR20060015634 A KR 20060015634A KR 20070003529 A KR20070003529 A KR 20070003529A
Authority
KR
South Korea
Prior art keywords
material layer
memory device
electrodes
metal
voltage
Prior art date
Application number
KR1020060015634A
Other languages
English (en)
Other versions
KR100723872B1 (ko
Inventor
김현탁
김봉준
강광용
윤선진
이용욱
채병규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060015634A priority Critical patent/KR100723872B1/ko
Priority to JP2008520173A priority patent/JP4949396B2/ja
Priority to US11/994,224 priority patent/US7791924B2/en
Priority to PCT/KR2006/002534 priority patent/WO2007004807A1/en
Priority to CN2006800318287A priority patent/CN101253629B/zh
Publication of KR20070003529A publication Critical patent/KR20070003529A/ko
Application granted granted Critical
Publication of KR100723872B1 publication Critical patent/KR100723872B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8615Hi-lo semiconductor devices, e.g. memory devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/03Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/32Material having simple binary metal oxide structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/51Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

구조변화를 겪지 않고 균일한 박막을 유지하며, 고속 스위칭 동작이 가능한 메모리소자 및 그 동작방법을 제공한다. 그 소자 및 방법은 전자의 에너지 변화에 의해 급격하게 금속-절연체 전이를 하는 금속-절연체 전이 물질층에 콘택되고, 열에 의해 용융되어 전이 물질층에 도전성 경로를 형성하는 적어도 2개의 전극들을 포함한다.
금속-절연체 전이, 구조변화, 도전성 경로. 메모리

Description

급격한 금속-절연체 전이를 이용한 메모리소자 및 그 동작방법{Memory device using abruptly metal-insulator transition and method of operating the same}
도 1은 본 발명에 적용된 급격한 MIT 물질층의 전압(V)에 따른 전류(I)의 관계를 예시한 도면이다.
도 2는 본 발명의 제1 메모리소자를 나타낸 단면도로서, 수평(horizontal)구조의 2단자 소자로 구현된 예를 도시한다.
도 3a 내지 도 3c는 본 발명의 제1 메모리소자의 전압에 따른 MIT 물질층의 표면 상태의 변화를 평면적으로 나타낸 SEM 사진들이다.
도 4a는 본 발명의 제1 메모리소자에서의 전압(V)에 따른 전류(I)의 변화를 나타내는 도면이고, 도 4b는 도 4a의 a부분을 확대한 도면이다.
도 5는 제1 메모리소자에서 기판과 MIT 물질층 및 전극들 사이에 버퍼층이 더 형성된 상태에서 측정한 전압(V)에 따른 전류(I)의 변화를 나타내는 도면이다,
도 6은 본 발명의 제2 실시예에 제2 메모리소자를 나타낸 단면도로서, 수직(vertical)구조의 2단자 소자로 구현된 예를 도시한다.
도 7은 본 발명의 제2 메모리소자의 전압(V)에 따른 전류(I)의 변화를 나타낸 도면이다.
도 8a는 전압이 가해지지 않았을 때의 MIT 물질층에 대한 마이크로 X-선 회절무늬에 대한 사진이다. 도 8b는 임계전압 이후에서 MIT 물질층에 대한 마이크로 X-선 회절무늬에 대한 사진이다.
*도면의 주요부분에 대한 부호의 설명*
100; 제1 메모리소자 200; 제2 메모리소자
102, 202; 기판 104, 204; 버퍼층
106, 208; MIT 물질층 108, 206; 제1 전극
110, 210; 제2 전극
본 발명은 메모리소자 및 그 동작방법에 관한 것으로, 특히 급격한 금속-절연체 전이를 이용한 메모리소자 및 그 동작방법에 관한 것이다.
메모리소자의 하나의 사례로써, 결정질(crystalline)과 비결정질(amorphous) 사이의 구조변화를 수반한 상전이를 이용한 상변화(phase change) 메모리소자가 있다. 상변화 메모리소자는 상변화 물질을 녹이기 위해 고온이 요구되고, 결정화(crystallization)하는 시간이 많이 소요되며, 반복적인 스위칭 동작의 신뢰성이 떨어진다. 왜냐하면, 상변화 메모리소자는 상변화 물질의 구조변화를 이용하기 때문이다,
메모리소자의 다른 사례로써, 물질의 구조변화와 함께 동반하는 저항변화를 이용하는 저항변화 메모리소자가 있다. 저항변화 메모리소자는 미국특허 5,761,115, 미국특허 5,896,312, 미국특허 5,914,893, 미국특허 6,084,796 및 미국특허 6,653,193 및 S. Seo 등의 논문 Appl. Phys. Lett, 85, p5655, 2004에 공개되었다. 상기 자료들에 의하면, 저항변화 메모리소자는 상기 저항변화를 일으키는 물질(이하, 저항변화 물질) 내에 존재하는 수지상 결정도체(fast ion conductor 또는 dendrite)를 이용하는 것이다. 즉, 저항변화 물질에 전압을 가하면, 상기 수지상 결정도체가 성장하거나 축소되어 저항변화를 유발한다. 구체적으로, 저항변화 물질에 양의 전압을 가하면, 수지상 결정도체가 성장하여 전극 사이에 도전성 경로(conducting path)가 형성되어, 상기 저항변화 물질은 전기전도도가 높은 상태인 저저항 상태가 된다. 음의 전압을 가하면, 수지상 결정도체가 축소되어 상기 도전성 경로가 작아져서, 상기 저항변화 물질은 고저항 상태로 전환된다.
한편, 저항변화 메모리소자는 저항변화물질의 구조변화를 수반한다. 즉, 저항변화 물질은 수지상 결정도체를 포함하여 적어도 두 개의 상이 존재하는 불균일한 물질이다. 또한, 저항변화 메모리소자는 수지상 결정도체가 생성되지 않거나, 그 농도가 작으면 메모리의 특성을 구현할 수 없다는 단점이 있다. 나아가, 저항변화 메모리소자는 고저항 상태에서 발열이 일어나 장기적으로 메모리의 특성을 상실할 수도 있다.
비휘발성 상변화 메모리소자와 저항변화 메모리소자는 구조변화를 겪기 때문에 고속 스위칭 소자에는 적합하지 않다. 이에 따라, 구조변화를 겪지 않고 균일한 박막을 유지하며, 고속 스위칭 동작이 가능한 새로운 형태의 메모리소자가 요구되 고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 구조변화를 겪지 않고 균일한 박막을 유지하며, 고속 스위칭 동작이 가능한 메모리소자를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 메모리소자의 동작방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 메모리소자는 기판과, 상기 기판 상에 위치하고, 전자의 에너지 변화에 의해 급격하게 금속-절연체 전이를 하는 금속-절연체 전이 물질층을 포함한다. 상기 전이 물질층에 콘택되고, 열에 의해 용융되어 상기 전이 물질층에 도전성 경로를 형성하는 적어도 2개의 전극들을 포함한다.
상기 전극들은 단결정 또는 다결정일 수 있으며, 상기 열에 의해 용이하게 녹을 수 있는 융점을 가진 물질로 이루어질 수 있다.
본 발명의 실시예에 있어서, 상기 전극들은 상호 이격되어 배치된 두개의 전극을 제시하고 있으며, 두개의 전극 사이의 간격은 상기 도전성 경로가 충분하게 형성될 정도인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 메모리소자의 동작방법은 먼저, 기판 상에 전자의 에너지 변화에 의해 급격하게 금속-절연체 전이를 하는 금속-절연체 전이 물질층 형성한다. 그후, 열에 의해 용융되어 상기 전이 물 질층에 도전성 경로를 형성하는 적어도 2개의 전극들을 상기 전이 물질층에 콘택시킨다. 상기 전극들에 제1 전압을 가하여 상기 전극들을 녹여 전기적으로 연결된 도전성 경로를 형성한다. 상기 전극에 제2 전압을 가하여, 상기 금속-절연체 전이 물질층을 금속상태로 유지시킨다.
상기 도전성 경로를 형성하는 단계 이후에, 상기 전이 물질층이 절연체로 전이하도록 제3 전압을 상기 전극들에 가할 수 있으며, 상기 제3 전압은 상기 도전성 경로의 의해 표면장력을 줄여서 상기 도전성 경로를 전기적으로 개방시킬 수 있다.
상기 메모리소자는 상기 제1 전압에서는 오프(off) 상태를 유지하고, 상기 제2 전압에서는 온(on) 상태를 유지하고, 상기 제1 전압과 상기 제2 전압 사이의 차이는 상기 전이 물질층의 형상, 사용된 상기 전이 물질층의 종류 및 상기 두개의 전극들 사이의 간격에 의해 결정될 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.
본 발명의 실시예들은 급격한 금속-절연체 전이(metal-insulator transition; MIT) 물질층을 이용하여 구조변화를 수반하지 않는 메모리소자를 제공할 것이다. 구조변화를 수반하지 않으면, 고속의 스위칭 동작이 가능하고 결함이 발생할 여지가 크게 줄어 들어, 고품질의 메모리소자를 만들 수 있다. 여기서, MIT 물질층은 전자 간의 에너지변화에 의해 급격하게 절연체에서 금속으로 상전이하는 특징을 가진다. 구체적인 예로써, MIT 물질층은 속박되고 금속적인 전자구조를 가진 절연체에 정공(hole)을 주입하면, 전자 간의 에너지변화에 의해 급격하게 금속으로 상전이한다. 상기 MIT 물질층은 산소, 탄소, 반도체 원소(III-V족, II-VI족), 전이금속원소, 희토류원소, 란탄계 원소들을 포함하는 저 농도의 정공이 첨가된 무기물 화합물 반도체 및 절연체, 저 농도의 정공이 첨가된 유기물 반도체 및 절연체, 저 농도의 정공이 첨가된 반도체, 및 저 농도의 정공이 첨가된 산화물 반도체 및 절연체 중에서 선택된 적어도 하나를 포함할 수 있다.
도 1은 본 발명의 실시예들에 적용된 급격한 MIT 물질층의 전압(V)에 따른 전류(I)의 관계를 예시한 도면이다.
도 1을 참조하면, 급격한 MIT 물질층은 절연체(a)로부터 금속(c)으로 급격하게 전기적 특성이 변화되는 임계전압(critical voltage, b)을 갖는다. 도시된 예에서, 본 발명에 적용된 급격한 MIT 물질층의 상기 임계전압(b)은 약 45V이다. 구체적으로, 양단에 강하되는 전압이 0V에서 약 45V까지는 거의 전류가 흐르지 않는 절연체(a)이며, 약 45V 보다 큰 전압에서는 금속상태(c)이다. 즉, 약 45V에서 전류의 불연속 점프가 일어난다. 상기 임계전압은 급격한 MIT 물질층을 포함하는 소자의 구조 및 사용된 물질층 종류 등에 따라 전기적 특성이 달라질 수 있다.
본 발명의 비휘발성 메모리소자는 도 1을 참조하여 설명한 MIT 물질층과, MIT 물질층의 양단에 배치되고, 열에 의해 용융되어 MIT 물질층에 도전성 경로를 형성하는 적어도 2개의 전극들을 포함한다. 이하, 본 발명의 실시예들은 상기 MIT 물질층과 전극들이 배치되어 있는 상태를 중심으로 구분되어 설명되어질 것이다.
(제1 실시예)
도 2는 본 발명의 제1 실시예에 의한 메모리소자(100; 이하, 제1 메모리소자)를 나타낸 단면도로서, 수평(horizontal)구조의 2단자 소자로 구현된 예를 도시한다.
도 2를 참조하면, 기판(102) 위에 MIT 물질층(106)이 형성되어 있다. 이때, MIT 물질층(106)은 기판(102)의 일부 표면 위에만 배치될 수 있다. 또한 기판(102)과 MIT 물질층(106) 사이에 버퍼층(104)을 더 배치할 수 있다. 버퍼층(104)은 기판(102)의 전면에 배치되어 있을 수 있다. MIT 물질층(106)에는 두개의 전극, 이를테면 제1 전극(108)과 제2 전극(110)이 콘택되어 있다.
기판(102)은 특별한 제한은 없으나, 예를 들어 사파이어 단결정, 실리콘, 유리(glass), 수정(quartz), 화합물 반도체 및 플라스틱 등 다양한 물질을 사용할 수 있다. 다만, 유리나 플라스틱의 경우는 반응온도의 제한이 있으며, 플라스틱의 경우에는 플렉시블(flexible) 기판으로 사용할 수 있다. 실리콘, 유리 및 수정은 기판(102)의 직경이 8인치 이상이 요구되는 조건에서 유리하며, 이를 위해 절연막 위의 실리콘(silicon on insulator: SOI)을 사용할 수도 있다.
버퍼층(104)은 MIT 물질층(106)의 결정성을 개선하고 부착력을 향상시키기 위한 것이다. 이를 위해, MIT 물질층(106)의 격자상수와 유사한 값을 가지는 결정성 박막을 사용하는 것이 바람직하다. 예를 들어, 버퍼층(104)은 산화알루미늄막, 고유전막, 결정성금속막 및 실리콘산화막 중의 적어도 어느 하나의 막을 사용할 수 있다. 이때, 산화알루미늄막은 결정성이 어느 정도 유지되는 정도이면 충분하고, 실리콘산화막은 가능한 한 얇게 형성하는 것이 바람직하다. 특히, 결정성이 우수한 고유전막, 예컨대 TiO2막, ZrO2막, Ta2O5막 및 HfO2막 또는 이들의 혼합막 및/또는 결정성금속막을 포함하는 다층막을 버퍼층(104)으로 형성할 수 있다.
두개의 전극들(108, 110)은 도전성 물질이면 적용하는 데에는 제한이 없다. 예를 들어, Li, Be, C, Na, Mg, Al, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Rb, Sr, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Ti, Pb, Bi, Po, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Th, U, Np, Pu의 금속, 상기 금속들의 화합물 또는 상기 금속 및 상기 화합물을 포함하는 산화물으로 형성된 적어도 1층일 수 있다. 여기서, 상기 금속들의 화합물은 TiN 및 WN이 있으며, 상기 금속 및 상기 화합물을 포함하는 산화물에는 ITO(In-Tin Oxide) 및 AZO(Al-Zinc Oxide) 혹은 ZnO가 있다.
하지만, 본 발명의 제1 메모리소자(100)에 적용하는 두 개의 전극들(108, 110)은 외부에서 가해지는 전압에 의해 발생하는 주울열에 의해 녹아야 한다. 이에 따라, 두개의 전극들(108, 110)은 상기 주울열에 의해 쉽게 녹을 수 있는 것이 바람직하다. 예컨대, 텅스텐(W)은 본 발명의 제1 메모리소자의 전극으로 사용하기에는 융점이 높을 수도 있다. MIT 물질층(106)의 두께는 10-10000nm가 바람직하다. 두개의 전극들(108, 110)에 전압을 가하면, 전류는 기판(102)에 수평방향으로 흐른다. 전압이 인가되면, MIT 물질층(106)은 도 1에서와 같은 금속-절연체 전이를 관찰될 수 있다. 한편, MIT 물질층(106)의 두께의 변화에 따라 임계전압이 달라질 수 있다.
도 3a 내지 도 3c는 본 발명의 제1 메모리소자(100)의 전압에 따른 MIT 물질층(106)의 표면 상태의 변화를 평면적으로 나타낸 SEM 사진들이다. 이때, 제1 메모리소자(100)는 버퍼층(104)이 없이, 기판(102)은 Al2O3, MIT 물질층(106)은 VO2, 전극들(108, 110)은 적층된 Cr 및 Cu로 이루어진 수평구조의 2단자 소자를 사용하였다.
도 3a를 참조하면, MIT 물질층(106)의 양측을 덮고 소정의 간격만큼 이격되어 배치된 두 개의 전극(108, 110)에 전압이 인가되지 않은 상태이다. MIT 물질층(106)의 표면은 아무런 변화가 일어나지 않은 것을 보여준다. 즉, MIT 물질층(106)은 절연상태를 유지한다. 또한, MIT 물질층(106)은 다수개의 결정립(grain)으로 이루어진 다결정(poly-crystalline)일 수 있다. 경우에 따라, MIT 물질층(106)은 단결정(single-crystalline)일 수 있다. 이와 같이, 아무런 변화가 일어나지 않은 상태를 1차 상태라고 한다.
도 3b를 참조하면, 두개의 전극들(108, 110)에 일정한 전기장 또는 전류를 가하면, 두개의 전극들(108, 110) 중에서 하나의 전극, 예컨대 제2 전극(110)의 일부분(120)이 주울열(Joule heat)에 의해 녹는다. 이에 따라, 본 발명의 제1 실시예 에 적용된 전극들(108, 110)은 상기 주울열에 의해 용이하게 녹을 수 있는 물질로 이루어진 것이 바람직하다. 녹은 전극의 일부분(120)은 MIT 물질층(106)의 표면을 덮으면서, 결정립 사이의 결정입계(grain boundary)으로 침투한다. 만일 MIT 물질층(106)이 단결정이라면, 녹은 전극의 일부분(120)은 노출된 MIT 물질층(106)의 표면을 덮을 수 있다. 이와 같이, 전극의 일부분이 녹은 상태를 2차 상태라고 한다.
도 3c를 참조하면, 두개의 전극들(108, 110)에 전기장 또는 전류를 더 가하면, 도 3b에서 설명한 제2 전극(110)은 주울열에 의해 더 녹아 MIT 물질층(106)의 표면을 따라 흘러내려 제1 전극(108)과 연결된 도전성 경로(130)를 형성한다. 즉, 도전성 경로(130)은 제2 전극(110)이 녹아서 이루어진 것이다. 도전성 경로(130)를 이루는 전극물질은 결정립 사이의 결정입계로 침투하게 된다. 결정입계로 침투한 전극물질은 MIT 물질층(106)의 전자 상태를 변화시켜, MIT 물질층(106)을 급격하게 금속상태로 전이시킨다. 예컨대, 상기 전극물질은 MIT 물질층(106)에 정공을 첨가(doping)하게 된다. 이에 따라, 제1 전극(108)과 제2 전극(110)은 전기적으로 연결되고 MIT 물질층(106)은 금속상태를 유지한다. MIT 물질층(106)이 단결정인 경우에는 MIT 물질층(106)의 표면을 덮은 도전성 경로(130)가 다결정의 경우와 동일한 역할을 수행하게 된다. 이와 같이, 두개의 전극들(108, 110)이 전기적으로 연결된 상태를 3차 상태라고 한다. 두개의 전극들(108, 110) 사이의 간격은 도전성 경로(130)를 충분하게 형성할 정도이면 가능하다.
도 4a는 본 발명의 제1 메모리소자(100)에서의 전압(V)에 따른 전류(I)의 변화를 나타내는 도면이고, 도 4b는 도 4a의 a부분을 확대한 도면이다. 이때, 각 도 면에서 □는 1차 상태, ○는 2차 상태 그리고 △ 및 ▽는 3차 상태를 나타낸다. 상기 V-I의 변화는 도 3a 내지 도 3c를 참조하여 설명한 제1 메모리소자와 동일한 경향을 나타낸다. 또한, 상기 도면들은 버퍼층(도 2의 104)이 게재되지 않은 상태에서 측정한 것이다.
도 4a 및 도 4b를 참조하면, 1차 상태(??)의 V-I 곡선(140)에서의 MIT 물질층(106)은 약 28.5V의 임계전압에서 급격하게 절연체에서 금속으로 전이한다. 약 28.5V의 임계전압은 본 발명의 제1 메모리소자(100)에서는 고저항 상태로 정의될 수 있으며, 이는 오프(off) 상태로 간주된다. 즉, 전압을 인가한 직후의 V-I 곡선(140a)에서 MIT 물질층(106)은 절연체이다.
2차 상태(○)의 V-I 곡선(142)에서의 MIT 물질층(106)은 약 26V의 임계전압에서 급격하게 절연체에서 금속으로 전이한다. 약 26V의 임계전압은 본 발명의 제1 메모리소자(100)에서는 1차 상태와 마찬가지로 고저항 상태로 정의될 수 있으며, 이는 오프(off) 상태로 간주된다. 즉, 전압을 인가한 직후의 V-I 곡선(142a)에서 MIT 물질층(106)은 부분적으로 녹은 전극물질(도 3b의 120)으로 덮인 부분을 제외하고는 절연체이다. 이때, 두개의 전극들(108, 110)은 전기적으로 연결되지 않았으므로, 아직도 오프 상태를 유지한다.
3차 상태(△ 및 ▽)의 V-I 곡선(144)에서의 MIT 물질층(106)은 약 6V의 임계전압에서 급격하게 절연체에서 금속으로 전이한다. 약 6V의 임계전압은 본 발명의 제1 메모리소자(100)에서는 저저항 상태로 정의될 수 있으며, 이는 온(on) 상태로 간주된다. 즉, 전압을 인가한 직후의 V-I 곡선(144a)에서 알 수 있듯이, MIT 물질 층(106)은 1차 또는 2차 상태에 비해 높은 전류값을 가지며, 이에 따라 MIT 물질층(106) 상에 도전성 경로(도 3c의 130)가 형성되어 있음을 알 수 있다.
한편, 2차 상태의 오프 상태를 정의하는 전압 약 26V와 3차 상태에서 온 상태를 정의하는 전압 약 6V의 차이인 약 20V는 본 발명의 제1 메모리소자의 메모리 단위가 될 수 있다. 이때, 상기 메모리 단위는 MIT 물질층(106)의 형상, 사용된 물질층(106)의 종류 및 두개의 전극(108, 110)의 간격 등에 의해 달라질 수 있다.
나아가, 도전성 경로(130)은 MIT 물질층(106)에 예컨대 정공을 주입하여 1차 또는 2차 상태에 비해 상대적으로 낮은 임계전압에서 급격한 절연체-금속 전이를 일으킨다. 온 상태를 계속 유지하면 제1 메모리소자(100)는 비휘발성 상태이다. 따라서, 본 발명의 제1 메모리소자(100)는 비휘발성 메모리소자로 응용될 수 있다. 한편, 앞서 두개의 전극들(108, 110)에 가해진 전압을 반대되는 전압을 가하거나, MIT 물질층의 금속상태가 파괴될 정도로 전압을 가하면, 제1 메모리소자(100)는 다시 고저항 상태인 오프 상태로 회복할 수 있다. 이것은 MIT 물질층(106)은 절연체로 전이되고, 도전성 경로(130)는 파괴되었음을 의미한다. 오프 상태의 회복은 도 5를 참조하여 설명하기로 한다.
도 5는 제1 메모리소자(100)의 3차 상태에서 측정한 전류(I)의 변화를 나타내는 도면이다, 이때, ○는 3차 상태를 나타낸다. 이때, 제1 메모리소자(100)는 기판(102)은 Al2O3, MIT 물질층(106)은 VO2, 전극들(108, 110)은 적층된 Cr 및 Cu로 이루어진 수평구조의 2단자 소자를 사용하였다.
도 5를 참조하면, 3차 상태(○)의 V-I 곡선에서의 MIT 물질층(106)은 약 6.5V의 임계전압에서 급격하게 절연체에서 금속으로 전이한다. 약 6.5V의 임계전압은 본 발명의 제1 메모리소자(100)에서는 저저항 상태로 정의될 수 있으며, 이는 온(on) 상태로 간주된다.
두개의 전극들(108, 110)에 가해진 전압이 증가함에 따라, MIT 물질층(106)은 다음과 같은 과정에 따른 전류의 변화를 보여준다. 0V ~ 약 6.5V의 구간에서는 연속적인 절연체-금속 전이 현상을 보여준다. 즉, MIT 물질층(106)은 부분적으로 금속상태로 전이된다. 임계전압인 약 6.5V에서는 불연속 점프(152)를 나타낸다. 불연속 점프는 MIT 물질층(106) 상에 도전성 경로가 형성되어, MIT 물질층(106)이 3차 상태로 변환되었음을 의미한다. 즉, 제1 메모리소자(100)는 비휘발성 상태로 전환되었다.
임계전압보다 커지면, MIT 물질층(106)은 금속의 특징인 오옴(Ω)에 따라 저항값이 직선적으로 변한다. 즉, 임계전압을 지나면, MIT 물질층(106)은 두개의 전극들이 전기적으로 연결된 온 상태가 된다. 한편, 약 10mA의 전류는 매우 큰 전류밀도(J) 약 1ⅹ106 A/㎠ 에 해당된다. 계속 전류를 증가시키면, 약 11mA(156)에서 급격하게 전류는 감소하여 절연상태(158)가 된다. 즉, 전류가 약 11mA(156)보다 커지면, 금속상태에서 절연상태로 전이되는 것을 보여준다. 이때, 증가된 주울열은 표면장력을 줄이는 방향으로 도전성 경로(130)를 녹여, 도전성 경로(130)를 전기적으로 개방(open)시킨다. 예컨대, MIT 물질층(106) 상에 존재하는 도전성 경로(130) 는 용융되어 방울 모양이 되어서 서로 분리된다.
본 발명의 제1 메모리소자는 종래의 상변화 메모리소자나 저항변화 메모리소자와는 근본적으로 다르다. 구체적으로, 본 발명의 제1 메모리소자는 전극을 녹여서 MIT 물질층 표면을 덮고 MIT 물질층에 정공을 첨가함으로써, 온 상태를 유도하는 것이다. 이에 따라, MIT 물질층의 구조변화는 수반하지 않는다.
이에 반해, 상변화 메모리소자는 과전류(over current)에 의한 열에 의해 고저항의 결정상태인 상변화 물질을 녹여서 저저항의 비정질 상태(amorphous state)로 만든 다음, 갑자기 냉각시켜 저저항의 비정질 상태를 유지하는 것이다. 저항변화 메모리소자는 저항변화 물질을 만들 때 수지상 결정체가 존재하도록 하고, 양(+)의 전압으로 수지상 결정체를 성장시켜서 저저항 상태를 유지시키는 것이다. 상변화 메모리소자와 저항변화 메모리소자는 모두 구조변화를 수반한다.
한편, 본 발명의 제1 메모리소자를 하나의 단위로 하여 다수개의 제1 메모리소자가 집적된 형태의 집적회로를 제작할 수 있다. 이때, 집적회로의 집적도를 높이기 위하여, MIT 물질층(106)의 크기를 작게 하는 것이 바람직하다. 이에 따라, 단결정 MIT 물질층(106)은 집적도를 향상시키는 데 유리하다.
(제2 실시예)
도 6은 본 발명의 제2 실시예에 의한 메모리소자(200; 이하, 제2 메모리소자)를 나타낸 단면도로서, 수직(vertical)구조의 2단자 소자로 구현된 예를 도시한다. 이때, 제2 메모리소자(200)는 기판(202)은 Si, 버퍼층(204)은 SiO2, MIT 물질층 (208)은 ZrO2, 전극들(206, 210)은 적층된 Cr 및 Cu로 이루어진 수직구조의 2단자 소자를 사용하였다.
도 6을 참조하면, 기판(202) 위에 제1 전극(206), MIT 물질층(208) 및 제2 전극(210)이 순차적으로 적층되는 구조를 갖는다. 즉, 두개의 전극들 중 제1 전극(206), 예컨대 소오스 전극은 MIT 물질층(208)의 하면에 배치되어 있고, 두개의 전극들 중 제2 전극(210), 예컨대 드레인 전극은 MIT 물질층(208)의 상면에 배치되어 있다. 또한, 또한 기판(202)과 제1 전극(206) 사이에 버퍼층(204)을 더 배치할 수 있다. 두개의 전극들(206, 210) 사이의 간격, 즉 MIT 물질층(208)의 두께는 MIT 물질층(208) 내에 제1 메모리소자에서 설명한 도전성 경로를 충분하게 형성할 정도이면 가능하다. 다만, 본 발명의 제2 메모리소자(200)에 사용되는 MIT 물질층(208)은 다결정인 것이 바람직하다.
상기 제2 메모리소자(200)의 동작은, MIT 물질층(208)이 금속으로 전이되어 흐르는 전류의 방향이 기판(202)에 수직방향이라는 점을 제외하고는, 도 2 내지 도 3c를 참조하여 설명한 제1 메모리소자(100)와 동일하다. 제1 전극(206), MIT 물질층(208) 및 제2 전극(210)의 적층 순서를 제외하고는, 그 제조방법도 앞에서 설명한 제1 메모리소자(100)의 제조방법과 동일하다. 다만, 제2 메모리소자는 제1 메모리소자와 다른 형태로 제작할 수 있는 가능성을 제시하며, 이에 따라 본 발명의 메모리소자는 상기 제1 메모리소자나 제2 메모리소자에 한정되지 않고 다양하게 변형된 형태로 제조할 수 있다.
도 7은 본 발명의 제2 메모리소자(200)의 전압(V)에 따른 전류(I)의 변화를 나타낸 도면이다. 제1 실시예에서 설명한 3차 상태에서, ●는 1회 측정, ○는 2회 측정에 대한 V-I 관계를 나타낸다.
도 7을 참조하면, 1회 측정(●)에서는 약 6.0V의 임계전압에서 급격한 금속-절연체 전이를 보여준다. 2회 측정(○)에서는 제1 전극(206)과 제2 전극(210)에 가해주는 전압의 크기가 증가함에 따라, 매우 큰 전류가 흐르는 현상(222)과 다시 급격하게 전류가 감소하는 현상(224)을 보여준다. 이는 제1 실시예에 의한 제1 메모리소자(100)의 동작과 일치한다.
(실험예)
본 발명의 실험예에서는 기판(102)은 Al2O3, MIT 물질층(106)은 저농도의 정공이 첨가된 p형 GaAs, 전극들(108, 110)은 적층된 Cr 및 Cu로 이루어진 수평구조의 2단자 소자를 사용하였다.
도 8a는 전압이 가해지지 않았을 때(A)의 MIT 물질층에 대한 마이크로 X-선 회절무늬에 대한 사진이다. 도 8b는 임계전압 이후에서 MIT 물질층에 대한 마이크로 X-선 회절무늬에 대한 사진이다.
도 8a 및 도 8b를 참조하면, MIT 물질층에 대한 사진은 동일한 회절무늬를 보여주는데, 이는 MIT 물질이 동일한 구조라는 것을 의미한다. 즉, 금속-절연체 전이가 일어난 임계전압 전후에 MIT 물질층의 구조는 변화되지 않았다. MIT 물질층의 구조변화가 수반되지 않으면 고속 스위칭 동작이 가능하고, MIT 물질층에 결함이 발생할 가능성이 거의 없으므로 고품질의 메모리소자를 제조할 수 있다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
상술한 본 발명에 따른 MIT 전이를 이용한 메모리소자 및 그 동작방법에 의하면, MIT 물질층을 덮는 도전성 경로를 이용하여 온 상태를 정의함으로써, 구조변화를 겪지 않고 균일한 박막을 유지하며 고속 스위칭 동작이 가능한 메모리소자를 제공할 수 있다.

Claims (19)

  1. 기판;
    상기 기판 상에 위치하고, 전자의 에너지 변화에 의해 급격하게 금속-절연체 전이를 하는 금속-절연체 전이 물질층; 및
    상기 전이 물질층에 콘택되고, 열에 의해 용융되어 상기 전이 물질층에 도전성 경로를 형성하는 적어도 2개의 전극들을 포함하는 금속-절연체 전이를 이용한 메모리소자.
  2. 제1항에 있어서, 상기 전이 물질층은 산소, 탄소, 반도체 원소(III-V족, II-VI족), 전이금속원소, 희토류원소, 란탄계 원소들을 포함하는 저 농도의 정공이 첨가된 무기물 화합물 반도체 및 절연체, 저 농도의 정공이 첨가된 유기물 반도체 및 절연체, 저 농도의 정공이 첨가된 반도체, 및 저 농도의 정공이 첨가된 산화물 반도체 및 절연체 중에서 선택된 적어도 하나인 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자.
  3. 제1항에 있어서, 상기 전극들은 단결정인 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자.
  4. 제1항에 있어서, 상기 전극들은 다결정인 것을 특징으로 하는 급격한 금속- 절연체 전이를 이용한 메모리소자.
  5. 제1항에 있어서, 상기 전극들은 상기 열에 의해 용이하게 녹을 수 있는 융점을 가진 물질로 이루어진 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자.
  6. 제1항에 있어서, 상기 전극들은 Li, Be, C, Na, Mg, Al, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Rb, Sr, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Ti, Pb, Bi, Po, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Th, U, Np, Pu의 금속, 상기 금속들의 화합물 또는 상기 금속 및 상기 화합물을 포함하는 산화물 중에서 선택된 적어도 하나 이상의 물질로 이루어진 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자.
  7. 제1항에 있어서, 상기 전극들은 상호 이격되어 배치된 두개의 전극인 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자.
  8. 제7항에 있어서, 상기 두개의 전극 사이의 간격은 상기 도전성 경로가 충분하게 형성될 정도인 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자.
  9. 제7항에 있어서, 상기 전극들은 상기 금속-절연체 전이 물질층 위에서 상호 대향하면서 이격되도록 배치되어 있는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자.
  10. 제1항에 있어서, 상기 두개의 전극들 중에서 하나의 전극은 상기 금속-절연체 전이 물질층의 하면에 배치되고, 상기 두개의 전극들 중에서 다른 전극은 상기 금속-절연체 물질층의 상면에 배치된 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자.
  11. 제1항에 있어서, 상기 도전성 경로는 상기 전극들 중의 하나의 전극이 녹아서 형성되는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자.
  12. 기판 상에 전자의 에너지 변화에 의해 급격하게 금속-절연체 전이를 하는 금속-절연체 전이 물질층 형성하는 단계;
    열에 의해 용융되어 상기 전이 물질층에 도전성 경로를 형성하는 적어도 2개의 전극들을 상기 전이 물질층에 콘택시키는 단계;
    상기 전극들에 제1 전압을 가하여 상기 전극들을 녹여 전기적으로 연결된 도전성 경로를 형성하는 단계; 및
    상기 전극에 제2 전압을 가하여, 상기 금속-절연체 전이 물질층을 금속상태 로 유지시키는 단계를 포함하는 급격한 금속-절연체 전이를 이용한 메모리소자의 동작방법.
  13. 제12항에 있어서, 상기 도전성 경로를 형성하는 단계 이후에,
    상기 전이 물질층이 절연체로 전이하도록 제3 전압을 상기 전극들에 가하는 단계를 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자의 동작방법.
  14. 제13항에 있어서, 상기 제3 전압은 상기 도전성 경로의 의해 표면장력을 줄여서 상기 도전성 경로를 전기적으로 개방시키는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자의 동작방법.
  15. 제12항에 있어서, 상기 전이 물질층은 다결정인 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자의 동작방법.
  16. 제15항에 있어서, 상기 도전성 경로를 이루는 상기 전극은 상기 다결정의 결정입계로 침투되는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자의 동작방법.
  17. 제12항에 있어서, 상기 도전성 경로를 형성하는 단계는,
    상기 전극들에 상기 제1 전압을 가하여 상기 전극들 중의 하나의 전극을 녹이는 단계;
    상기 제1 전압을 계속 가하여, 상기 녹은 전극을 상기 전이 물질층에 흘려 보내는 단계; 및
    상기 제1 전압을 계속 가하여, 상기 녹은 전극이 대향하는 상기 전극과 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자의 동작방법.
  18. 제12항에 있어서, 상기 메모리소자는 상기 제1 전압에서는 오프(off) 상태를 유지하고, 상기 제2 전압에서는 온(on) 상태를 유지하는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자의 동작방법.
  19. 제18항에 있어서, 상기 제1 전압과 상기 제2 전압 사이의 차이는 상기 전이 물질층의 형상, 사용된 상기 전이 물질층의 종류 및 상기 두개의 전극들 사이의 간격에 의해 결정되는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 메모리소자의 동작방법.
KR1020060015634A 2005-06-30 2006-02-17 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법 KR100723872B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060015634A KR100723872B1 (ko) 2005-06-30 2006-02-17 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법
JP2008520173A JP4949396B2 (ja) 2005-06-30 2006-06-29 急激な金属−絶縁体転移を利用したメモリ素子及びその動作方法
US11/994,224 US7791924B2 (en) 2005-06-30 2006-06-29 Memory device using abrupt metal-insulator transition and method of operating the same
PCT/KR2006/002534 WO2007004807A1 (en) 2005-06-30 2006-06-29 Memory device using abrupt metal-insulator transition and method of operating the same
CN2006800318287A CN101253629B (zh) 2005-06-30 2006-06-29 采用突跃金属-绝缘体变换的存储器件及其操作方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20050058654 2005-06-30
KR1020050058654 2005-06-30
KR1020060015634A KR100723872B1 (ko) 2005-06-30 2006-02-17 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법

Publications (2)

Publication Number Publication Date
KR20070003529A true KR20070003529A (ko) 2007-01-05
KR100723872B1 KR100723872B1 (ko) 2007-05-31

Family

ID=37870354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015634A KR100723872B1 (ko) 2005-06-30 2006-02-17 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법

Country Status (5)

Country Link
US (1) US7791924B2 (ko)
JP (1) JP4949396B2 (ko)
KR (1) KR100723872B1 (ko)
CN (1) CN101253629B (ko)
WO (1) WO2007004807A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020227001A1 (en) * 2019-05-07 2020-11-12 Applied Materials, Inc. Annealing processes for memory devices

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609699B1 (ko) * 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
KR100687760B1 (ko) * 2005-10-19 2007-02-27 한국전자통신연구원 급격한 금속-절연체 전이를 하는 절연체 및 그 제조방법,이를 이용한 소자
WO2008129684A1 (ja) * 2007-03-30 2008-10-30 Kabushiki Kaisha Toshiba 情報記録再生装置
US7969771B2 (en) * 2008-09-30 2011-06-28 Seagate Technology Llc Semiconductor device with thermally coupled phase change layers
JP5422534B2 (ja) * 2010-10-14 2014-02-19 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
WO2012054041A1 (en) * 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Metal-insulator transition switching devices
US20160185847A1 (en) 2012-12-17 2016-06-30 Laboratoire Francais Du Fractionnement Et Des Biotechnologies Use of monoclonal antibodies for the treatment of inflammation and bacterial infections
US9203022B2 (en) * 2013-07-23 2015-12-01 Globalfoundries Inc. Resistive random access memory devices with extremely reactive contacts
US10580976B2 (en) 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same
JP7100516B2 (ja) 2018-07-09 2022-07-13 川崎重工業株式会社 アジマススラスタ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278636A (en) * 1989-09-29 1994-01-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Non-volatile, solid state bistable electrical switch
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6333543B1 (en) * 1999-03-16 2001-12-25 International Business Machines Corporation Field-effect transistor with a buried mott material oxide channel
US6365913B1 (en) * 1999-11-19 2002-04-02 International Business Machines Corporation Dual gate field effect transistor utilizing Mott transition materials
DE60113136T2 (de) * 2000-10-17 2006-03-30 International Business Machines Corp. Magnetelement, -speicheranordnung und -schreibkopf
US6653193B2 (en) 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
KR100433623B1 (ko) * 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
KR100503421B1 (ko) * 2003-05-20 2005-07-22 한국전자통신연구원 채널 재료로서 절연체-반도체 상전이 물질막을 이용한전계 효과 트랜지스터 및 그 제조 방법
KR100467330B1 (ko) * 2003-06-03 2005-01-24 한국전자통신연구원 절연체 바나듐 산화막을 채널 영역으로 이용한 전계 효과트랜지스터 및 그 제조 방법
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR100609699B1 (ko) * 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020227001A1 (en) * 2019-05-07 2020-11-12 Applied Materials, Inc. Annealing processes for memory devices
US11362275B2 (en) 2019-05-07 2022-06-14 Applied Materials, Inc. Annealing processes for memory devices

Also Published As

Publication number Publication date
JP4949396B2 (ja) 2012-06-06
CN101253629B (zh) 2010-04-21
US7791924B2 (en) 2010-09-07
CN101253629A (zh) 2008-08-27
KR100723872B1 (ko) 2007-05-31
US20090114896A1 (en) 2009-05-07
JP2009500844A (ja) 2009-01-08
WO2007004807A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
KR100723872B1 (ko) 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법
CN102484127B (zh) 基于混合金属价键化合物的记忆电阻
KR100983175B1 (ko) 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
Syu et al. Redox Reaction Switching Mechanism in RRAM Device With $\hbox {Pt/CoSiO} _ {X}\hbox {/}\hbox {TiN} $ Structure
KR102411185B1 (ko) 강유전성 메모리 소자 및 이의 제조 방법
Yao et al. Intrinsic resistive switching and memory effects in silicon oxide
EP1498952B1 (en) Oxygen content system and method for controlling memory resistance properties
US8088688B1 (en) p+ polysilicon material on aluminum for non-volatile memory device and method
CN103137701B (zh) 晶体管及半导体装置
US8391050B2 (en) Resistance change element, semiconductor memory device, manufacturing method and driving method thereof
US8049204B2 (en) Semiconductor memory device having variable resistance element and method for manufacturing the same
EP0269225A2 (en) Thin film electrical devices with amorphous carbon electrodes and method of making same
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
TWI433276B (zh) 使用選擇性沈積可逆電阻切換元件之記憶體單元及其形成方法
US20140203235A1 (en) Conductive bridge resistive memory device and method of manufacturing the same
US9337422B2 (en) Chalcogenide switching device using germanium and selenium and manufacturing method thereof
CN102498566A (zh) 具有增强的存储器单元隔离的存储器装置,包括所述存储器装置的系统及形成所述存储器装置的方法
TWI460896B (zh) 非揮發性阻值變化元件
US8487289B2 (en) Electrically actuated device
WO2012071100A1 (en) Siox-based nonvolatile memory architecture
TW201629968A (zh) 記憶裝置
TW200908338A (en) Method to form low-defect polycrystalline semiconductor material for use in a transistor
KR20090013657A (ko) Ge기반 금속-절연체 전이(MIT) 박막, 그 MIT박막을 포함하는 MIT 소자 및 그 MIT 소자 제조방법
KR20160115076A (ko) 높은 전계 효과 이동도를 가지는 BaSnO3 박막 트랜지스터 및 그의 제조 방법
Zhang et al. Modeling of conducting bridge evolution in bipolar vanadium oxide-based resistive switching memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120509

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee