CN111916558A - 一种以h-BN作为中间插层的忆阻器 - Google Patents

一种以h-BN作为中间插层的忆阻器 Download PDF

Info

Publication number
CN111916558A
CN111916558A CN202010746740.5A CN202010746740A CN111916558A CN 111916558 A CN111916558 A CN 111916558A CN 202010746740 A CN202010746740 A CN 202010746740A CN 111916558 A CN111916558 A CN 111916558A
Authority
CN
China
Prior art keywords
layer
vacancy
memristor
dielectric layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010746740.5A
Other languages
English (en)
Other versions
CN111916558B (zh
Inventor
孙堂友
涂杰
石卉
刘云
李海鸥
傅涛
刘兴鹏
陈永和
肖功利
李琦
张法碧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN202010746740.5A priority Critical patent/CN111916558B/zh
Publication of CN111916558A publication Critical patent/CN111916558A/zh
Application granted granted Critical
Publication of CN111916558B publication Critical patent/CN111916558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

本发明公开了一种以六方氮化硼(h‑BN)作为中间插层的忆阻器,所述以h‑BN作为中间插层的忆阻器包括衬底、底电极层、高空位介质层、中间插层、低空位介质层和顶电极层,以二维材料h‑BN作为中间插层的结构,夹在所述高空位介质层和所述低空位介质层之间,能够充分发挥h‑BN的材料特性提高忆阻器整体性能,并且凭借传统忆阻器介质材料以及二维材料h‑BN的特性,可以提高忆阻器的整体性能。

Description

一种以h-BN作为中间插层的忆阻器
技术领域
本发明涉及忆阻器技术领域,尤其涉及一种以h-BN作为中间插层的忆阻器。
背景技术
忆阻器(memristor)是基于所加电压不同而导致电阻发生变化的一类非易失性器件。目前,忆阻器处在发展阶段,由于其高运行速度(每次转换300ps),超低功耗(约0.1pJ),优异的循环耐受性能(>1012),长储存时间(>10年)以及高级程度(>1×1011bit/cm)得到了广泛的关注,但是由于材料特性之间的差异以及简单的结构导致忆阻器的各项高性能指标分散。这使得高性能的忆阻器对于新的材料以及新的结构显得尤为重要。
目前为提高忆阻器性能在忆阻器结构的工作上做了很多工作,现在文献上报道的忆阻器结构主要有垂直结构以及平面结构。其中以垂直结构最为普遍,而目前改善忆阻器性能在结构上的工作主要是将二维材料作为插入层形成四层结构来改善性能。这样由于二维材料优异的电学性能使得器件的性能更加稳定。这样的短板也很明显,将其夹在介质层与电极之间,其阻变介质还是原本的介质层,其二维材料只是起到来稳定器件的性能,并没有将二维材料的优秀特性发挥出来。对于其本身性能分散的忆阻器来说,并没有弥补其介质层作为中间层的其他性能。因此新的结构来提升忆阻器全面的性能是十分必要的。
发明内容
本发明的目的在于提供一种以h-BN作为中间插层的忆阻器,提升忆阻器的整体性能。
为实现上述目的,本发明提供了一种以h-BN作为中间插层的忆阻器,所述以h-BN作为中间插层的忆阻器包括衬底、底电极层、高空位介质层、中间插层、低空位介质层和顶电极层,所述底电极层与所述衬底固定连接,并位于所述衬底一侧,所述高空位介质层与所述底电极层固定连接,并位于远离所述衬底一侧,所述中间插层与所述高空位介质层固定连接,并位于远离所述底电极层一侧,所述低空位介质层与所述中间插层固定连接,并位于远离所述高空位介质层一侧,所述顶电极层与所述低空位介质层固定连接,并位于远离所述中间插层一侧。
其中,所述底电极层为金、铂、石墨烯、铱和钯中的任意一种,厚度为1-200nm。
其中,所述高空位介质层为金属氧化物、硫族固态电解质、氮化物和有机物介质中的任意一种,厚度为1-100nm。
其中,所述中间插层为六方氮化硼,层数为1-15层。
其中,所述低空位介质层为金属氧化物、硫族固态电解质、氮化物和有机物介质中的任意一种,厚度为1-100nm。
其中,所述顶电极层为铜、银、铝、钛、锌、锡、铁和ITO中的任意一种,厚度为1-200nm。
本发明的一种以h-BN作为中间插层的忆阻器,所述以h-BN作为中间插层的忆阻器包括衬底、底电极层、高空位介质层、中间插层、低空位介质层和顶电极层,以二维材料h-BN作为中间插层的结构,夹在所述高空位介质层和所述低空位介质层之间,能够充分发挥h-BN的材料特性提高忆阻器整体性能,并且凭借传统忆阻器介质材料以及二维材料h-BN的特性,可以提高忆阻器的整体性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的一种以h-BN作为中间插层的忆阻器的结构示意图。
图2是本发明提供的底电极层沉积示意图。
图3是本发明提供的高空位介质层沉积示意图。
图4是本发明提供的加入中间插层后的结构示意图。
图5是本发明提供的加入低空位介质层后的结构示意图。
图6是本发明提供的忆阻器的单元结构示意图。
1-衬底、2-连接层、3-底电极层、4-高空位介质层、5-中间插层、6-低空位介质层、7-顶电极层。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,以及“高空位”、“低空位”“传统忆阻器”“传统忆阻器材料”等表示含量参数的描述,前者仅是为了便于描述本发明和简化描述,后者是作为上下空位含量相比的简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
本发明发明中所描述的传统忆阻器是指利用非二维材料作为介质层所制备的忆阻器,其非二维材料包括金属氧化物、硫族固态电解质、氮化物和有机物介质等材料。
请参阅图1,本发明提供一种以h-BN作为中间插层5的忆阻器,所述以h-BN作为中间插层5的忆阻器包括衬底1、底电极层3、高空位介质层4、中间插层5、低空位介质层6和顶电极层7,所述底电极层3与所述衬底1固定连接,并位于所述衬底1一侧,所述高空位介质层4与所述底电极层3固定连接,并位于远离所述衬底1一侧,所述中间插层5与所述高空位介质层4固定连接,并位于远离所述底电极层3一侧,所述低空位介质层6与所述中间插层5固定连接,并位于远离所述高空位介质层4一侧,所述顶电极层7与所述低空位介质层6固定连接,并位于远离所述中间插层5一侧。
在本实施方式中,采用镀膜工艺在所述衬底1上生长所述底电极层3、所述低空位介质层6、所述高空位介质层4以及所述顶电极层7。所述镀膜工艺包括热蒸发,磁控溅射,溶胶凝胶法、化学气象沉淀。根据不同的介质层采用不同的沉积方法,所述中间插层5以干法转移或施法转移转移到所述高空位介质材料上,所述衬底1包括绝缘衬底1、半导体衬底1或导电衬底1。所述绝缘衬底1包括氧化硅片、玻璃、陶瓷或塑料;所述半导体衬底1包括硅,氧化物半导体、氮化物半导体;所述导电衬底1高掺杂硅、石墨或金属,考虑与目前的CMOS工艺兼容性以及应用在集成电子领域,将硅基衬底1作为最优选项,将h-BN作为中间插层5插在所述低空位介质层6和所述高空位介质层4之间,将h-BN上下接触的介质层通过不同工艺制备成不同空位浓度。在set过程中由于活泼金属电极会在低空位的介质层中形成金属导电细丝,而在高空位的介质层中由于介质层中的高空位浓度会使得下面形成空位导电细丝。在当h-BN上下都形成了导电细丝时,在h-BN处相当于又是一个基于h-BN的小忆阻器,忆阻器上下介质层的转变并没受到h-BN的影响,所以对忆阻器的其他性能影响(循环耐受性,擦写速度,操作电压,操作电流等)并不大,由于中间形成的h-BN小型忆阻器的开关比很大,并且由于其体积很小发生转变的电压与大忆阻器相比忽略,因此可以与大的忆阻器形成良好的互补关系,因此使得整个忆阻器的开关比得到提升,提高忆阻器的整体性能,例如循环耐受性,保持特性,擦写速度等在传统材料中较为优秀的性能。
进一步的,所述以h-BN作为中间插层5的忆阻器还包括连接层2,所述连接层2与所述衬底1和所述底电极层3固定连接,并位于所述衬底1和所述底电极层3之间。
在本实施方式中,利用电子蒸发与金属掩模在硅衬底1上沉积一层5nm厚的钛薄膜的所述连接层2,5nm的钛薄膜是作为缓冲层,其作用是增大所述底电极层3与热氧化硅片的机械结合力,防止所述底电极层3脱落。
进一步的,所述底电极层3为金、铂、石墨烯、铱和钯中的任意一种,厚度为1-200nm。
在本实施方式中,在所述连接层2上方沉积一层50nm铂薄膜的所述底电极层3,如图2所提供的底电极层3沉积示意图所示,并且通过所述连接层250nm铂薄膜不易脱落。
进一步的,所述高空位介质层4为金属氧化物、硫族固态电解质、氮化物和有机物介质中的任意一种,厚度为1-100nm。
在本实施方式中,采用磁控溅射的方法在以氩气作为工作气体,氧气为反应气体,靶材选择Zn靶。其中真空度小于2×10-6Torr,氩气与氧气的比率为20:1(氩气20sccm,氧气1sccm),在惰性底电极铂电极上沉积30nm氧化锌作为高空位介质层4,如图3提供的高空位介质层4沉积示意图所示。其溅射电压为0-100W,时间为1-120min。活泼金属在高空位的介质层中由于介质层中的高空位浓度会使得下面形成空位导电细丝。
进一步的,所述中间插层5为六方氮化硼,层数为1-15层。
在本实施方式中,采用快速退火对氧化锌进行退火处理:其参数为退火升稳速率为1-30℃/s,真空度小于1mtorr,退火温度为500-600℃,保持时间为1-120min,冷却方法为自然冷却至室温,然后利用湿转移的方法将CVD生长的8层六方氮化硼(h-BN)采用湿法转移的方法转移到退火处理后的氧化性薄膜上。如图4所示,将所述中间插层5也作为介质层,能稳定忆阻器的性能。
进一步的,所述低空位介质层6为金属氧化物、硫族固态电解质、氮化物和有机物介质中的任意一种,厚度为1-100nm。
在本实施方式中,用磁控溅射方法,以20sccm氩气作为工作气体,靶材选择ZnO,溅射功率为52W,温度为常温,时间为60min,在所述中间插层5上沉积30nm厚的低空位介质层6,如图5所示,活泼金属电极会在低空位的介质层中形成金属导电细丝,而在高空位的介质层中由于介质层中的高空位浓度会使得下面形成空位导电细丝。在当h-BN上下都形成了导电细丝时,在h-BN处相当于又是一个基于h-BN的小忆阻器,并且由于其体积很小发生转变的电压与大忆阻器相比忽略,因此可以与大的忆阻器形成良好的互补关系,因此使得整个忆阻器的开关比得到提升。
进一步的,所述顶电极层7为铜、银、铝、钛、锌、锡、铁和ITO中的任意一种,厚度为1-200nm。
在本实施方式中,制作的薄膜进行退火,真空度为100Pa,退火温度为500-600℃,保持时间为1h,冷却方式为自然冷却至室温,利用电子束蒸发与掩膜版在退火处理后的氧化锌上面沉积100μm活泼金属铜作为顶电极,如图1和图6所示。
本发明的一种以h-BN作为中间插层5的忆阻器,所述以h-BN作为中间插层5的忆阻器包括衬底1、底电极层3、高空位介质层4、中间插层5、低空位介质层6和顶电极层7,以二维材料h-BN作为中间插层5的结构,夹在所述高空位介质层4和所述低空位介质层6之间,能够充分发挥h-BN的材料特性提高忆阻器性能,并且凭借传统忆阻器介质材料以及二维材料h-BN的特性,可以提高忆阻器的整体性能。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,本领域普通技术人员可以理解实现上述实施例的全部或部分流程,并依本发明权利要求所作的等同变化,仍属于发明所涵盖的范围。

Claims (6)

1.一种以h-BN作为中间插层的忆阻器,其特征在于,
所述以h-BN作为中间插层的忆阻器包括衬底、底电极层、高空位介质层、中间插层、低空位介质层和顶电极层,所述底电极层与所述衬底固定连接,并位于所述衬底一侧,所述高空位介质层与所述底电极层固定连接,并位于远离所述衬底一侧,所述中间插层与所述高空位介质层固定连接,并位于远离所述底电极层一侧,所述低空位介质层与所述中间插层固定连接,并位于远离所述高空位介质层一侧,所述顶电极层与所述低空位介质层固定连接,并位于远离所述中间插层一侧。
2.如权利要求1所述的一种以h-BN作为中间插层的忆阻器,其特征在于,
所述底电极层为金、铂、石墨烯、铱和钯中的任意一种,厚度为1-200nm。
3.如权利要求1所述的一种以h-BN作为中间插层的忆阻器,其特征在于,
所述高空位介质层为金属氧化物、硫族固态电解质、氮化物和有机物介质中的任意一种,厚度为1-100nm。
4.如权利要求1所述的一种以h-BN作为中间插层的忆阻器,其特征在于,
所述中间插层为六方氮化硼,层数为1-15层。
5.如权利要求1所述的一种以h-BN作为中间插层的忆阻器,其特征在于,
所述低空位介质层为金属氧化物、硫族固态电解质、氮化物和有机物介质中的任意一种,厚度为1-100nm。
6.如权利要求1所述的一种以h-BN作为中间插层的忆阻器,其特征在于,
所述顶电极层为铜、银、铝、钛、锌、锡、铁和ITO中的任意一种,厚度为1-200nm。
CN202010746740.5A 2020-07-29 2020-07-29 一种以h-BN作为中间插层的忆阻器 Active CN111916558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010746740.5A CN111916558B (zh) 2020-07-29 2020-07-29 一种以h-BN作为中间插层的忆阻器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010746740.5A CN111916558B (zh) 2020-07-29 2020-07-29 一种以h-BN作为中间插层的忆阻器

Publications (2)

Publication Number Publication Date
CN111916558A true CN111916558A (zh) 2020-11-10
CN111916558B CN111916558B (zh) 2023-06-27

Family

ID=73286701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010746740.5A Active CN111916558B (zh) 2020-07-29 2020-07-29 一种以h-BN作为中间插层的忆阻器

Country Status (1)

Country Link
CN (1) CN111916558B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241406A (zh) * 2021-04-30 2021-08-10 桂林电子科技大学 一种二维材料阻变存储器及其制备方法
CN113838886A (zh) * 2021-09-01 2021-12-24 深圳大学 相变存储器及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621114A (zh) * 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件
US20120001141A1 (en) * 2010-07-02 2012-01-05 Chun-I Hsieh RRAM structure and method of making the same
US8502343B1 (en) * 2010-11-17 2013-08-06 The University Of Toledo Nanoelectric memristor device with dilute magnetic semiconductors
CN106025065A (zh) * 2016-05-30 2016-10-12 天津理工大学 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件
CN106205679A (zh) * 2014-11-26 2016-12-07 爱思开海力士有限公司 电阻式存储器件及其制造方法
CN107464876A (zh) * 2017-09-04 2017-12-12 天津理工大学 一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器
CN107681048A (zh) * 2017-09-01 2018-02-09 河北大学 一种具有神经仿生功能的忆阻器及制备方法和应用
US20180268970A1 (en) * 2017-03-20 2018-09-20 Gwangju Institute Of Science And Technology Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
CN109524544A (zh) * 2018-10-23 2019-03-26 中国科学院微电子研究所 一种阻变存储器的制备方法
CN109585648A (zh) * 2018-10-23 2019-04-05 中国科学院微电子研究所 一种阻变存储器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621114A (zh) * 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件
US20120001141A1 (en) * 2010-07-02 2012-01-05 Chun-I Hsieh RRAM structure and method of making the same
US8502343B1 (en) * 2010-11-17 2013-08-06 The University Of Toledo Nanoelectric memristor device with dilute magnetic semiconductors
CN106205679A (zh) * 2014-11-26 2016-12-07 爱思开海力士有限公司 电阻式存储器件及其制造方法
CN106025065A (zh) * 2016-05-30 2016-10-12 天津理工大学 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件
US20180268970A1 (en) * 2017-03-20 2018-09-20 Gwangju Institute Of Science And Technology Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
CN107681048A (zh) * 2017-09-01 2018-02-09 河北大学 一种具有神经仿生功能的忆阻器及制备方法和应用
CN107464876A (zh) * 2017-09-04 2017-12-12 天津理工大学 一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器
CN109524544A (zh) * 2018-10-23 2019-03-26 中国科学院微电子研究所 一种阻变存储器的制备方法
CN109585648A (zh) * 2018-10-23 2019-04-05 中国科学院微电子研究所 一种阻变存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUANG Y J, LEE S C.: "Graphene/h-BN heterostructures for vertical architecture of RRAM design", 《SCIENTIFIC REPORTS》, vol. 7, no. 1, pages 1 - 9 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241406A (zh) * 2021-04-30 2021-08-10 桂林电子科技大学 一种二维材料阻变存储器及其制备方法
CN113838886A (zh) * 2021-09-01 2021-12-24 深圳大学 相变存储器及其制备方法

Also Published As

Publication number Publication date
CN111916558B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
Wu et al. Capping CsPbBr 3 with ZnO to improve performance and stability of perovskite memristors
Xu et al. Bipolar switching behavior in TiN/ZnO/Pt resistive nonvolatile memory with fast switching and long retention
US6955940B2 (en) Method of forming chalcogenide comprising devices
CN102683583B (zh) 单极阻变存储器及其制造方法
CN1550048B (zh) 非易失性可调电阻器件和可编程存储单元的制造
US7675766B2 (en) Microelectric programmable device and methods of forming and programming the same
US20060175653A1 (en) Nonvolatile nanochannel memory device using mesoporous material
CN108074989A (zh) 太阳能电池及其制造方法
JP2004531857A5 (zh)
US20020168820A1 (en) Microelectronic programmable device and methods of forming and programming the same
TWI292191B (en) Resistiv schaltender halbleiterspeicher
WO2002021542A1 (en) Microelectronic programmable device and methods of forming and programming the same
CN111916558A (zh) 一种以h-BN作为中间插层的忆阻器
TWI497693B (zh) 記憶胞及其製程
Zhao et al. Reliability improvement of amorphous carbon based resistive switching memory by inserting nanoporous layer
US9231198B2 (en) Resistance-variable memory device including carbide-based solid electrolyte membrane and manufacturing method thereof
Yin et al. A method to improve the performance of all-inorganic halide perovskite CsPbBr3 memory
CN107275480A (zh) 一种双层多孔结构非晶碳材料的阻变存储器及其制备方法
WO2012150805A2 (ko) 플렉시블 염료감응형 태양전지용 Ti-In-Zn-O 투명전극 및 이를 이용한 금속 삽입형 3층 구조 고전도도 투명전극과 이의 제조방법
US20220302386A1 (en) Method for manufacturing a conductive bridging memory device
CN102157692A (zh) 具有尖峰状底电极的有机阻变存储器及其制备方法
CN110071215B (zh) 一种双极性/无极性可逆互转型阻变存储器及其制备方法
CN101996935B (zh) 应用于导电桥存储器的纳米金属插塞电极阵列的制作方法
CN101414658A (zh) 固态电解液阻变存储器及其制备方法
CN111564555B (zh) 一种改善工作稳定性及存储窗口的阻变存储器及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant