JP4792108B2 - 情報記録再生装置 - Google Patents

情報記録再生装置 Download PDF

Info

Publication number
JP4792108B2
JP4792108B2 JP2009510718A JP2009510718A JP4792108B2 JP 4792108 B2 JP4792108 B2 JP 4792108B2 JP 2009510718 A JP2009510718 A JP 2009510718A JP 2009510718 A JP2009510718 A JP 2009510718A JP 4792108 B2 JP4792108 B2 JP 4792108B2
Authority
JP
Japan
Prior art keywords
recording
layer
recording layer
reproducing apparatus
information recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009510718A
Other languages
English (en)
Other versions
JPWO2008129684A1 (ja
Inventor
光一 久保
隆之 塚本
伸也 青木
隆大 平井
親義 鎌田
俊郎 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009510718A priority Critical patent/JP4792108B2/ja
Publication of JPWO2008129684A1 publication Critical patent/JPWO2008129684A1/ja
Application granted granted Critical
Publication of JP4792108B2 publication Critical patent/JP4792108B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、高記録密度の情報記録再生装置に関する。
近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ(hard disk drive)は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。
このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。
例えば、ＰＲＡＭ(相変化メモリ)は、記録材料として、アモルファス状態（オン）と結晶状態（オフ）の２つの状態をとることができる材料を使用し、この２つの状態を２値データ“０”，“１”に対応させてデータを記録する、という原理を採用する。
書き込み／消去に関しては、例えば、大電力パルスを記録材料に印加することによりアモルファス状態を作り、小電力パルスを記録材料に印加することにより結晶状態を作る。
読み出しに関しては、記録材料に、書き込み／消去が起こらない程度の小さな読み出し電流を流し、記録材料の電気抵抗を測定することにより行う。アモルファス状態の記録材料の抵抗値は、結晶状態の記録材料の抵抗値よりも大きく、その比は、103程度である。
ＰＲＡＭの最大の特長は、素子サイズを10nm程度にまで縮小しても動作できるという点にあり、この場合には、約10Tbpsi (terra bit per square inch)の記録密度を実現できるため、高記録密度化への候補の一つとされる（例えば、T. Gotoh, K. Sugawara and K. Tanaka, Jpn. J. Appl. Phys., 43, 6B, 2004, L818を参照）。
また、ＰＲＡＭとは異なるが、これと非常に似た動作原理を有する新規メモリが報告されている（例えば、A.Sawa, T.Fuji, M. Kawasaki and Y. Tokura, Appl. Phys. Lett., 85, 18, 4073 (2004)を参照）。
この報告によれば、データを記録する記録材料の代表例は、酸化ニッケルであり、ＰＲＡＭと同様に、書き込み／消去には、大電力パルスと小電力パルスとを使用する。この場合、ＰＲＡＭに比べて、書き込み／消去時の消費電力が小さくなる、という利点が報告されている。
現在までのところ、この新規メモリの動作メカニズムについては解明されていないが、再現性については確認されており、高記録密度化への候補の他の一つとされる。また、動作メカニズムについても、いくつかのグループが解明を試みている。
これらの他、ＭＥＭＳ(micro electro mechanical systems)技術を使ったＭＥＭＳメモリが提案されている（例えば、P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002)を参照）。
特に、ミリピード(Millipede)と呼ばれるＭＥＭＳメモリは、アレイ状の複数のカンチレバーと有機物質が塗布された記録媒体とが対向する構造を有し、カンチレバーの先端のプローブは、記録媒体に適度な圧力で接触している。
書き込みに関しては、選択的に、プローブに付加されるヒータの温度を制御することにより行う。即ち、ヒータの温度を上げると、記録媒体が軟化し、プローブが記録媒体にめり込んで、記録媒体に窪みを形成する。
読み出しに関しては、記録媒体が軟化しない程度の電流をプローブに流しながら、記録媒体の表面に対し、このプローブをスキャンさせることにより行う。プローブが記録媒体の窪みに落ち込むとプローブの温度が低下し、ヒータの抵抗値が上昇するため、この抵抗値の変化を読み取ることによりデータをセンスできる。
ミリピードのようなＭＥＭＳメモリの最大の特長は、ビットデータを記録する各記録部に配線を設ける必要がないため、記録密度を飛躍的に向上できる点にある。現状で、既に、1Tbpsi程度の記録密度を達成している（例えば、P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766を参照）。
また、ミリピードの発表を受けて、最近、ＭＥＭＳ技術と新たな記録原理とを組み合わせ、消費電力、記録密度や、動作速度などに関して大きな改善を達成しようという試みがなされている。
例えば、記録媒体に強誘電体層を設け、記録媒体に電圧を印加することにより強誘電体層に誘電分極を引き起こしてデータの記録を行う方式が提案されている。この方式によれば、ビットデータを記録する記録部同士の間隔（記録最小単位）を結晶の単位胞レベルにまで近づけることができる、との理論的予測がある。
仮に、記録最小単位が強誘電体層の結晶の１単位胞になると、記録密度は、約4Pbpsi(peta bit per square inch)という巨大な値になる。
最近では、ＳＮＤＭ(走査型非線形誘電率顕微鏡)を用いた読み出し方式の提案により、この新規メモリは、実用化に向けてかなり進展してきている（例えば、A. Onoue, S. Hashimoto, Y. Chu, Mat. Sci. Eng. B120, 130(2005)を参照）。
本発明は、高記録密度及び低消費電力の不揮発性の情報記録再生装置を提案する。
本発明の例に係わる情報記録再生装置は、電極層及び記録層からなる積層構造と、電極層に付加されるバッファ層と、記録層に電圧を印加して記録層に相変化を発生させて情報を記録する手段とを備える。記録層は、少なくとも２種類の陽イオンを有する複合化合物から構成され、陽イオンの少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素である。
また、記録層は、CuxAyXz (0.1≦x≦1.1、0.9≦y≦1.1、1.8≦z≦2.2)で表される材料から構成され、かつ、デラフォサイト構造を有する第１化合物を含む。但し、Aは、Al, Ga, Sc, In, Y, La, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ti, Ge, Sn, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Ru, Rh, Pd のグループから選択される少なくとも１種類の元素である。また、Xは、O, F, N, Sのグループから選択される少なくとも１種類の元素である。
さらに、バッファ層は、少なくともM3N4, M3N5, MN2,或いはM4O7,MO2,M2O5で表される材料から構成される。但し、Mは、Si,Ge,Sn,Zr,Hf,Nb,Ta,Mo,W,Ce,Tbから選ばれる少なくとも1種類の元素である。
本発明によれば、高記録密度及び低消費電力の不揮発性の情報記録再生装置を実現できる。
図１は、記録原理を示す図である。 図２は、記録原理を示す図である。 図３は、記録原理を示す図である。 図４は、本発明の例に係わるプローブメモリを示す図である。 図５は、記録媒体の区分けについて示す図である。 図６は、記録時の様子を示す図である。 図７は、記録動作を示す図である。 図８は、再生動作を示す図である。 図９は、記録動作を示す図である。 図１０は、再生動作を示す図である。 図１１は、本発明の例に係る半導体メモリを示す図である。 図１２は、メモリセルアレイの構造を示す図である。 図１３は、メモリセルの構造を示す図である。 図１４は、メモリセルアレイの構造を示す図である。 図１５は、メモリセルアレイの構造を示す図である。 図１６は、フラッシュメモリへの適用例を示す図である。 図１７は、ＮＡＮＤセルユニットを示す回路図である。 図１８は、ＮＡＮＤセルユニットの構造を示す図である。 図１９は、ＮＡＮＤセルユニットの構造を示す図である。 図２０は、ＮＡＮＤセルユニットの構造を示す図である。 図２１は、ＮＯＲセルを示す回路図である。 図２２は、ＮＯＲセルの構造を示す図である。 図２３は、２トラセルユニットを示す回路図である。 図２４は、２トラセルユニットの構造を示す図である。 図２５は、２トラセルユニットの構造を示す図である。 図２６は、記録原理を示す図である。 図２７は、デラフォサイト構造を示す図である。 図２８は、メモリセルアレイ構造の例を示す図である。 図２９は、メモリセルアレイ構造の例を示す図である。 図３０は、記録層の変形例を示す図である。 図３１は、記録層の変形例を示す図である。
１． 概要
本発明の例に係わる情報記録再生装置は、記録部が、電極層及び記録層の積層構造と、記録層に付加されるバッファ層とを有する。記録層は、少なくとも２種類の陽イオンを有する複合化合物から構成され、陽イオンの少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素である。
記録層は、CuxAyXz (0.1≦x≦1.1、0.9≦y≦1.1、1.8≦z≦2.2)で表される材料から構成される。但し、Aは、Al, Ga, Sc, In, Y, La, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ti, Ge, Sn, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Ru, Rh, Pd のグループから選択される少なくとも１種類の元素である。Aは、V, Cr, Mn, Fe, Co, Ni のグループから選択される少なくとも１種類の元素とするのがより好ましい。これらの元素を使用すると、結晶内の電子状態をコントロールし易くなるためである。
Xは、O,F,N,Sのグループから選択される少なくとも１種類の元素である。モル比x, y, zは、それぞれ、0.5≦x≦1.1、0.9≦y≦1、1.8≦z≦2.2を満たすものとする。
尚、上記の材料(CuxAyXz)のモル比x, y, zに関し、数値範囲の下限は、結晶構造を維持するためであり、その上限は、結晶内の電子状態をコントロールするために設定される。
また、記録層に使用する材料は、デラフォサイト構造を有する結晶とする。
以上のような材料を記録層に使用することで、記録密度に関しては、原理的にはPbpsi（Peta bit per square inch）級を実現でき、さらに、低消費電力化も達成できる。
２． 記録／再生の基本原理
本発明の例に係わる情報記録再生装置における情報の記録／再生の基本原理について説明する。
図１は、記録部の構造を示している。
１０は、バッファ層、１１は、電極層、１２は、記録層、１３は、電極層（又は保護層）である。記録層１２内の小さな白丸は、拡散イオンCuを表し、小さな黒丸は、遷移元素イオンAを表す。また、大きな白丸は、陰イオンXを表す。
記録層１２に電圧を印加し、記録層１２内に電位勾配を発生させると、拡散イオンの一部が結晶中を移動する。そこで、本発明の例では、記録層１２の初期状態を絶縁体（高抵抗状態）とし、情報記録に関しては、電位勾配により記録層１２を相変化させ、記録層１２に伝導性を持たせる（低抵抗状態）ことにより行う。
ここで、本明細書では、高抵抗状態をリセット状態とし、低抵抗状態をセット状態と定義する。但し、この定義は、以下の説明を簡単にするためのものであり、材料の選択や製造方法によっては、この定義と逆の場合、即ち、低抵抗状態がリセット（初期）状態となり、高抵抗状態がセット状態となる場合もある。つまり、このような場合も、本発明の範疇に含まれることは言うまでもない。
まず、例えば、電極層１３の電位が電極層１１の電位よりも相対的に低い状態を作る。電極層１１を固定電位（例えば、接地電位）とすれば、電極層１３に負の電位を与えればよい。
この時、記録層１２内の拡散イオンの一部が電極層（陰極）１３側に移動し、記録層（結晶）１２内の拡散イオンが陰イオンに対して相対的に減少する。電極層１３側に移動した拡散イオンは、電極層１３から電子を受け取り、メタルとして析出するため、メタル層１４を形成する。
記録層１２の内部では、陰イオンが過剰となり、結果的に、記録層１２内の遷移元素イオンの価数を上昇させる。つまり、記録層１２は、キャリアの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。
情報再生に関しては、電流パルスを記録層１２に流し、記録層１２の抵抗値を検出することにより容易に行える。但し、電流パルスは、記録層１２を構成する材料が相変化を起こさない程度の微小な値であることが必要である。
以上の過程は、一種の電気分解であり、電極層（陽極）１１側では、電気化学的酸化により酸化剤が生じ、電極層（陰極）１３側では、電気化学的還元により還元剤が生じた、と考えることができる。
このため、情報記録の状態（低抵抗状態）を初期状態（高抵抗状態）に戻すには、例えば、記録層１２を大電流パルスによりジュール加熱して、記録層１２の酸化還元反応を促進させればよい。即ち、大電流パルスの遮断後の残留熱により記録層１２は、絶縁体に戻る（リセット動作）。
但し、この動作原理を実用化するには、室温でリセット動作が生じないこと（十分に長いリテンション時間の確保）と、リセット動作の消費電力が十分に小さいこととを確認しなければならない。
前者に対しては、拡散イオンの配位数を小さく（理想的には2以下に）する、若しくは、価数を２以上にする、又は、陰イオンの価数を上げる（理想的には３以上にする）ことで対応できる。
また、後者に対しては、結晶破壊を引き起こさないために拡散イオンの価数を２以下にする必要があると共に、記録層（結晶）１２内を移動する拡散イオンの移動パスを数多く有する材料を見つけ出すことにより対応できる。
そのような記録層１２としては、既に述べたような元素及び結晶構造を採用すればよい。特に、デラフォサイト構造は、図２７に示すように、Aイオンが2次元平面状に並んだ構造を有している。このため、二次元面内360°の方向にAイオンの移動パスを有すると共に、２配位となっており、上記の条件を満たすのに最適な構造である。また記録層としてCuCoO2は拡散イオンの移動パスがもっともきれいな二次元平面を形成するため最も好ましい。
ところで、図２７（ａ），（ｂ）に示すように、デラフォサイト構造は、２通り存在すると共に、Ｍイオンは八面体型６配位であるが、本発明では、これに加えて、さらに、Ｍイオンが三角柱形６配位の場合もデラフォサイト構造に含める。
また上記のいずれのデラフォサイト構造においてもCuのサイトとAのサイトの元素の分離が結晶化のためには必要であるがこのためには以下のような組成式で表される範囲にある必要がある。
CuxAyXz (0.1≦x≦1.1、0.9≦y≦1.1、1.8≦z≦2.2)
またこの式において特にAyXzで表される方は結晶の骨格を形作っている部分でCuがその骨格の中を動くイオンである。従ってｙとｚは定比両論組成に近い必要があり、ｘは比較的広い範囲を変えることができる。
ところで、セット動作後の電極層（陽極）１１側には酸化剤が生じるため、電極層１１には、酸化され難い材料（例えば、電気伝導性窒化物、電気伝導性酸化物など）から構成するのが好ましい。
また、電極層１１は、イオン伝導性を有しない材料から構成するのがよい。
そのような材料としては、以下に示されるものがあり、その中でも、電気伝導率の良さなどを加味した総合的性能の点から、LaNiO3は、最も好ましい材料ということができる。
・ MN
Mは、Ti, Zr, Hf, V, Nb, Ta のグループから選択される少なくとも１種類の元素を含む。Nは、窒素である。
・ MOx
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも１種類の元素を含む。モル比xは、1≦x≦4を満たすものとする。
・ AMO3
Aは、La, K, Ca, Sr, Ba, Ln(Lanthanide) のグループから選択される少なくとも１種類の元素を含む。
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも１種類の元素を含む。
Oは、酸素である。
・ B2MO4
Bは、K, Ca, Sr, Ba, Ln(Lanthanide) のグループから選択される少なくとも１種類の元素を含む。
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも１種類の元素を含む。
Oは、酸素である。
また、セット動作後の電極層（陰極）１３側には還元剤が生じるため、電極層１３としては、記録層１２が大気と反応することを防止する機能を持っていることが好ましい。
そのような材料としては、例えば、アモルファスカーボン、ダイヤモンドライクカーボン、SnO2などの半導体がある。
電極層１３は、記録層１２を保護する保護層として機能させてもよいし、電極層１３の代わりに保護層を設けてもよい。この場合、保護層は、絶縁体でもよいし、導電体でもよい。また、リセット動作において記録層１２の加熱を効率よく行うために、陰極側、ここでは、電極層１３側に、ヒータ層（抵抗率が約10-5Ωcm以上の材料）を設けることが好ましい。
さらに、本発明の記録材料のイオン移動パスの方向を膜面に対してなるべく垂直にそろえたい。そのためには、記録層１２は、デラフォサイト構造のＣ軸に対して垂直な軸に配向することが必要である。
そこで、本発明では、電極層１１に、配向を制御するためのバッファ層１０を付加する。
バッファ層（下地層）１０としては、少なくともM3N4, M3N5, MN2、或いは、M4O7, MO2, M2O5で表される材料（但し、Mは、Si,Ge,Sn,Zr,Hf,Nb,Ta,Mo,W,Ce,Tbから選ばれる少なくとも1種類の元素）から構成する。
また、結晶構造内部と結晶粒の周縁部では、イオンの移動しやすさが異なるので、結晶構造内での拡散イオンの移動を利用し、異なる位置での記録消去特性を均一にするためには、記録層は多結晶状態、あるいは単結晶状態からなることが好ましい。記録層が多結晶状態にあるときには、製膜のしやすさを考慮すると、結晶粒の記録膜断面方向のサイズは単一のピークをもつ分布に従い、その平均は３ｎｍ以上であることが好ましい。結晶粒サイズの平均が５ｎｍ以上であると、製膜がより容易であるためさらに好ましく、１０ｎｍ以上であると異なる位置での記録消去特性をさらに均一化させることができるので、より好ましい。
また、図２に示すように、記録層（第１化合物）１２Ａ上に第２化合物１２Ｂを積層してもよい。第１及び第２化合物１２Ａ，１２Ｂからなる記録層１２は、図３に示すように、さらに、複数に積み重ねてもよい。
第２化合物１２Ｂは、空隙サイトαを持つ点に特長を有する。空隙サイトαを□で表すとすると、第２化合物１２Ｂは、以下のような式で表される。
・ 化学式：□ｘＭＺ２
但し、□は、前記Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Ｚは、O, S, Se, N, Cl, Br, Iから選ばれる少なくとも１種類の元素を含み、0.3≦x≦1である。
・ 化学式：□ｘＭＺ３
但し、□は、前記Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Ｚは、O, S, Se, N, Cl, Br, Iから選ばれる少なくとも１種類の元素を含み、1≦x≦2である。
・ 化学式：□ｘＭＺ４
但し、□は、Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Ｚは、O, S, Se, N, Cl, Br, Iから選ばれる少なくとも１種類の元素を含み、1≦x≦2である。
・ 化学式：□ｘＭＰＯｚ
但し、□は、Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Pは、リン元素であり、Oは、酸素元素であり、0.3≦x≦3、4≦z≦6である。
これらは、第１化合物１２Ａから排出されるイオンを格納する機能を有し、イオンの移動をより円滑化し、可逆性の向上を実現する。
第２化合物１２Ｂは、ホランダイト構造、ラムスデライト構造、アナターゼ構造、ブルッカイト構造、パイロルース構造、ReO3構造、MoO1.5PO4構造、TiO0.5PO4構造及びFePO4構造、βMnO2構造、γMnO2構造、λMnO2構造、イルメナイト構造のうちの１つを有しているのが好ましい。 またこの中でもデラフォサイト構造と同様の二次元的なイオンの移動面を持ち、かつその面内にイオンの収容サイトを有しているイルメナイト構造がもっとも好ましい。
尚、記録層１２は、その結晶のＣ軸が、膜面に対して水平方向或いは水平方向から45°以内の範囲に配向しているのが好ましい。
ところで、図１では、十分に大きな結晶が得られている場合について説明したが、図２６に示すように、結晶が膜厚方向に分断されていても、本発明で説明したメカニズムでＡイオンの移動とそれに伴う抵抗変化を発生させることが可能である。
つまり、電極層１１を接地した状態で電極層１３に負の電圧を加えると、記録層１２内に電位勾配が生じ、拡散イオンCuは輸送される。拡散イオンCuが結晶界面まで移動すると、電極層１３に近い領域から徐々に電子を受け取り、メタル的に振舞う。その結果、結晶界面近傍にメタル層１４が形成される。
また、記録層１２内部では、遷移元素イオンAの価数が上昇するため、その導電性が上昇する。このような場合、結晶界面に沿ったメタル層１４の導電パスが形成されるので、電極層１１と電極層１３の間の抵抗は減少し、記録素子としては低抵抗状態になる。
この場合にも、大電流パルスによるジュール加熱や、逆向きの電圧パルスを印加することなどによって、結晶界面の拡散イオンCuを元の結晶構造内に引き戻すことにより、高抵抗状態に戻すことが可能である。
しかしながら、拡散イオンCuの移動を効率的に行うためには、図１に示すように、拡散イオンCuが拡散する方向と電場が加えられている方向とが一致していることが好ましい。
３． 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
以下では、本発明の例を、プローブメモリに適用した場合と半導体メモリに適用した場合の２つについて説明する。
(1) プローブメモリ
A. 構造
図４及び図５は、本発明の例に係わるプローブメモリを示している。
半導体基板２０上には、電極層１１が配置され、電極層１１上には、データエリアとサーボエリアとを有する記録層１２が配置される。記録層１２は、例えば、図１のような構造を有する記録媒体（記録部）から構成される。記録媒体は、半導体基板２０の中央部にベタに形成される。
サーボエリアは、半導体基板２０の縁に沿って配置される。データエリア及びサーボエリアは、複数のブロックから構成される。データエリア上及びサーボエリア上には、複数のブロックに対応して複数のプローブ２３が配置される。複数のプローブ２３の各々は、先鋭化された形状を有する。
複数のプローブ２３は、プローブアレイを構成し、半導体基板２４の一面側に形成される。複数のプローブ２３は、ＭＥＭＳ技術を利用することにより、半導体基板２４の一面側に容易に形成できる。
データエリア上のプローブ２３の位置は、サーボエリアから読み出されるサーボバースト信号により制御される。具体的には、ドライバ１５により、半導体基板２０をＸ方向に往復運動させ、複数のプローブ２３のＹ方向の位置制御を行うことにより、アクセス動作を実行する。
なお、ブロックごとに記録媒体を独立に形成し、記録媒体がハードディスクのように円形で回転するような構造とし、複数のプローブ２３の各々を、記録媒体の半径方向、例えば、Ｘ方向に移動させるようにしてもよい。
複数のプローブ２３は、それぞれ、記録／消去ヘッドとしての機能及び再生ヘッドとしての機能を有する。マルチプレクスドライバ２５，２６は、記録、再生及び消去時に、複数のプローブ２３に対して所定の電圧を供給する。
B. 記録／再生動作
図４及び図５のプローブメモリの記録／再生動作について説明する。
図６は、記録動作（セット動作）について示している。
記録媒体は、半導体チップ２０上の電極層１１、記録層１２及び保護層２１からなるものとする。保護層２１は、抵抗体から構成される。保護層２１の抵抗値は、記録単位２７の最小抵抗値よりも大きく、最大抵抗値よりも小さいのが好ましい。
情報記録は、プローブ２３の先端を保護層２１の表面に接触させて、記録層（記録媒体）１２の記録単位２７に電圧を印加し、記録層１２の記録単位２７内に電位勾配を発生させることにより行う。本例では、プローブ２３の電位が電極層１１の電位よりも相対的に低い状態を作る。電極層１１を固定電位（例えば、接地電位）とすれば、プローブ２３に負の電位を与えればよい。
電圧パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ２３から電極層１１に向かって電子を放出することにより発生させても印加することができる。
この時、例えば、図７に示すように、記録層１２の記録単位２７では、拡散イオンの一部がプローブ（陰極）２３側に移動し、結晶内の拡散イオンが陰イオンに対して相対的に減少する。また、プローブ２３側に移動した拡散イオンは、プローブ２３から電子を受け取ってメタルとして析出する。
記録層１２の記録単位２７では、陰イオンが過剰となり、結果的に、記録層１２内に残された遷移元素イオンの価数を上昇させる。つまり、記録層１２の記録単位２７は、相変化によるキャリアの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。
尚、情報記録のための電圧パルスは、プローブ２３の電位が電極層１１の電位よりも相対的に高い状態を作ることにより発生させることもできる。
本例のプローブメモリによれば、ハードディスクと同様に、記録媒体の記録単位２７に情報記録を行うことができると共に、新規な記録材料を採用することにより、従来のハードディスクや半導体メモリよりも高記録密度が実現できる。
図８は、再生動作について示している。
再生動作に関しては、電圧パルスを記録層１２の記録単位２７に流し、記録層１２の記録単位２７の抵抗値を検出することにより行う。但し、電圧パルスは、記録層１２の記録単位２７を構成する材料が相変化を起こさない程度の微小な値とする。
例えば、センスアンプＳ／Ａにより発生した読み出し電流をプローブ２３から記録層（記録媒体）１２の記録単位２７に流し、センスアンプＳ／Ａにより記録単位２７の抵抗値を測定する。既に説明した新材料を採用すると、高抵抗状態と低抵抗状態との抵抗の比は、103以上を確保できる。
尚、再生動作では、記録媒体上をプローブ２３により走査（スキャン）することで、連続再生が可能となる。
消去（リセット）動作に関しては、記録層１２の記録単位２７を大電流パルスによりジュール加熱して、記録層１２の記録単位２７における酸化還元反応を促進させることにより行う。或いは、セット時とは逆向きの電圧パルスを記録層１２に印加することによっても行うことができる。
消去動作は、記録単位２７ごとに行うこともできるし、複数の記録単位２７又はブロック単位で行うこともできる。
尚、図９は、図２の構造に対する記録動作を示し、図１０は、図２の構造に対する再生動作を示している。
C. まとめ
このようなプローブメモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
(2) 半導体メモリ
A. 構造
図１１は、本発明の例に係わるクロスポイント型半導体メモリを示している。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒｉ−１，Ｒｉ，Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃｉ−１，Ｃｉ，Ｃｉ＋１が入力される。
メモリセル３３は、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。
メモリセル３３には、記録／再生時における回り込み電流(sneak current)を防止するためのダイオード３４が付加される。
図１２は、図１１の半導体メモリのメモリセルアレイ部の構造を示している。
半導体チップ３０上には、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。
このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１４及び図１５に示すように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
メモリセル３３は、例えば、図１３に示すように、記録層１２、保護層２２及びヒータ層３５のスタック構造から構成される。１つのメモリセル３３により１ビットデータを記憶する。また、ダイオード３４は、ワード線ＷＬｉとメモリセル３３との間に配置される。
B. 記録／再生動作
図１１乃至図１３を用いて記録／再生動作を説明する。
ここでは、点線Ａで囲んだメモリセル３３を選択し、これについて記録／再生動作を実行するものとする。
情報記録（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に低い状態を作る。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３では、拡散イオンの一部がワード線（陰極）ＷＬｉ側に移動し、結晶内の拡散イオンが陰イオンに対して相対的に減少する。また、ワード線ＷＬｉ側に移動した拡散イオンは、ワード線ＷＬｉから電子を受け取ってメタルとして析出する。
点線Ａで囲まれた選択されたメモリセル３３では、陰イオンが過剰となり、結果的に、結晶内における遷移元素イオンの価数を上昇させる。つまり、点線Ａで囲まれた選択されたメモリセル３３は、相変化によるキャリアの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。
尚、情報記録時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが好ましい。
また、情報記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが好ましい。
また、情報記録のための電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
情報再生に関しては、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。但し、電流パルスは、メモリセル３３を構成する材料が相変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、103以上を確保できる。
消去（リセット）動作に関しては、点線Ａで囲まれた選択されたメモリセル３３を大電流パルスによりジュール加熱して、そのメモリセル３３における酸化還元反応を促進させることにより行う。
ここで、ワード線ＷＬｉおよびビット線ＢＬｊの交差部に形成された記録層２２内が、多結晶状態あるいは単結晶状態で存在すると、結晶内で拡散イオンの移動が容易に生じるので好ましい。しかし、このような場合でも、各交差部で結晶粒の大きさが大幅に異なると、各交差部における記録層の特性がばらつく可能性がある。従って、各交差部において、結晶粒の大きさは、ほぼ単一であることが好ましく、その分布は単一のピークを有する分布に従うことが好ましい。ただし、各交差部の境界で切断された結晶粒の大きさは分布を得る際に考慮しないものとする。結晶構造内での拡散イオンの移動を利用するためには、結晶粒のサイズは膜厚と同程度以上であることが好ましく、従って、各交差部あたりに含まれる結晶粒数は１０以下であることが好ましい。さらに、結晶粒数は４以下であることがより好ましい。
第２化合物を積層していないときには、記録層には、第１化合物の結晶部と上下してわずかなアモルファス部があってもよいことを、図３０及び図３１を用いて説明する。図１を用いて説明したとおり、Aイオンは移動パスを経由して拡散した後、記録層内部にA金属として析出する。このとき、Aイオンが第１化合物の結晶粒の端部まで拡散し、アモルファス状態にある第１化合物との境界部に析出すると、Aイオンが占める空隙があるという点で、好ましい。しかるに、アモルファス状態にある層の膜厚ｔ１が厚くなりすぎると、記録層全体が効率的に抵抗変化しない。記録層の全膜厚ｔ２に対して、ｔ１の好適な範囲について説明する。
一般にアモルファス部の抵抗は第1化合物が絶縁状態にある場合と導体状態にある場合の抵抗の間の値をとる。Aイオンの移動によるアモルファス層の抵抗変化は大きくないので、記録膜の抵抗変化を1桁程度とするためには、アモルファス層の膜厚ｔ１はｔ２の１／１０以下であることが好ましい。
このようなアモルファス層は、第１化合物の上部にあっても下部にあってもよいが、第１化合物を所望の方向に配向するためには、一般に第１化合物と格子定数の一致する下部層を用いて配向制御するため、アモルファス部は第１化合物の上部にあることが好ましい。
また、アモルファス層は、記録層に接した次の層を製膜するときに生じてもよい。このような場合には、アモルファス層の組成は、第１化合物内の組成とは異なり、記録層に接した次の層の材料を一部含むことになり、記録膜材料と次の層との接着性を高める効果を有する。この場合、アモルファス層の膜厚ｔ１は１０ｎｍ以下となる。より好ましくは、ｔ１は３ｎｍ以下であることがより好ましい。
続いて、各交差部の境界に関して考察する。記録層を一様に製膜した後、記録層をワード線と同じ形状に加工する、というプロセスを経ると、記録層の加工面の特性が結晶内部の特性と異なる可能性がある。この影響を回避する方法としては、製膜時に絶縁体となる記録層を用い、一様な記録層を加工することなく用いる方法がある。この場合、図２８に示すように、ワード線間を予め絶縁性材料で埋め込んでいる場合には、記録層をワード線上と絶縁性材料上に製膜すればよい。あるいは、記録膜材料がワード線間の絶縁性材料として機能する場合には、図２９に示すように記録層をワード線上と基板上に製膜すればよい。記録層を製膜する前に任意の膜を製膜することができ、図２８では、記録層を製膜する前に、記録層材料の拡散を抑制するバッファ層を一様に製膜した例を示した。図２８および図２９では、記録膜が一様な場合を示したが、記録層がビット線、あるいはワード線の方向にのみ加工されている場合、各交差部よりも大きく加工されている場合などは、同様に加工面の影響を無視することができる。
C. まとめ
このような半導体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
(3) その他
本実施の形態では、プローブメモリと半導体メモリの２つについて説明したが、本発明の例で提案する材料及び原理を、現在のハードディスクやＤＶＤなどの記録媒体に適用することも可能である。
４． フラッシュメモリへの適用
(1) 構造
本発明の例は、フラッシュメモリに適用することも可能である。
図１６は、フラッシュメモリのメモリセルを示している。
フラッシュメモリのメモリセルは、ＭＩＳ(metal-insulator-semiconductor)トランジスタから構成される。
半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、本発明の例に係る記録層(RRAM: Resistive RAM)４４が形成される。記録層４４上には、コントロールゲート電極４５が形成される。
半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。
記録層４４は、図１、図２又は図３に示す材料から構成される。
(2) 基本動作
図１６を用いて基本動作について説明する。
セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。
電位Ｖ１，Ｖ２の差は、記録層４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。
即ち、Ｖ１＞Ｖ２及びＶ１＜Ｖ２のいずれでもよい。
例えば、初期状態（リセット状態）において、記録層４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
この状態から電位Ｖ１，Ｖ２を与えて記録層４４を導電体（抵抗小）に変化させると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、低くなる。
尚、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。
リセット（消去）動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。
電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。
この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録層４４に注入されるため、記録層４４の温度が上昇する。
これにより、記録層４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本発明の例に係る情報記録再生装置を実用化できる。
(3) ＮＡＮＤ型フラッシュメモリ
図１７は、ＮＡＮＤセルユニットの回路図を示している。図１８は、本発明の例に係るＮＡＮＤセルユニットの構造を示している。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本発明の例に係るＮＡＮＤセルユニットが形成される。
ＮＡＮＤセルユニットは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層(RRAM)４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、即ち、導電体（抵抗小）に固定される。
セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。
セット（書き込み）動作前には、ＮＡＮＤセルユニット内の全てのメモリセルは、リセット状態（抵抗大）になっているものとする。
セット（書き込み）動作は、ソース線ＳＬ側のメモリセルＭＣからビット線ＢＬ側のメモリセルに向かって１つずつ順番に行われる。
選択されたワード線（コントロールゲート電極）ＷＬに書き込み電位としてＶ１（プラス電位）を与え、非選択のワード線ＷＬに転送電位（メモリセルＭＣがオンになる電位）としてＶpassを与える。
ソース線ＳＬ側のセレクトゲートトランジスタＳＴをオフ、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータを転送する。
例えば、プログラムデータが“１”のときは、選択されたメモリセルＭＣのチャネル領域に書き込み禁止電位（例えば、Ｖ１と同じ程度の電位）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値が高い状態から低い状態に変化しないようにする。
また、プログラムデータが“０”のときは、選択されたメモリセルＭＣのチャネル領域にＶ２（＜Ｖ１）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値を高い状態から低い状態に変化させる。
リセット（消去）動作では、例えば、全てのワード線（コントロールゲート電極）ＷＬにＶ１’を与え、ＮＡＮＤセルユニット内の全てのメモリセルＭＣをオンにする。また、２つのセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬにＶ３を与え、ソース線ＳＬにＶ４（＜Ｖ３）を与える。
この時、ホットエレクトロンがＮＡＮＤセルユニット内の全てのメモリセルＭＣの記録層４４に注入されるため、ＮＡＮＤセルユニット内の全てのメモリセルＭＣに対して一括してリセット動作が実行される。
読み出し動作は、選択されたワード線（コントロールゲート電極）ＷＬに読み出し電位（プラス電位）を与え、非選択のワード線（コントロールゲート電極）ＷＬには、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる電位を与える。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
選択されたメモリセルＭＣは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、例えば、読み出し電流の変化を検出することにより、データを読み出すことができる。
尚、図１８の構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図１９に示すように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
図２０は、ＮＡＮＤ型フラッシュメモリの変形例である。
この変形例は、ＮＡＮＤストリングを構成する複数のメモリセルＭＣのゲート絶縁層がＰ型半導体層４７に置き換えられている点に特徴を有する。
高集積化が進み、メモリセルＭＣが微細化されると、電圧を与えていない状態で、Ｐ型半導体層４７は、空乏層で満たされることになる。
セット（書き込み）時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの書き込み電位（例えば、3.5V）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５にプラスの転送電位（例えば、1V）を与える。
この時、ＮＡＮＤストリング内の複数のメモリセルＭＣのＰ型ウェル領域４１ｃの表面がＰ型からＮ型に反転し、チャネルが形成される。
そこで、上述したように、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータ“０”を転送すれば、セット動作を行うことができる。
リセット（消去）は、例えば、全てのコントロールゲート電極４５にマイナスの消去電位（例えば、-3.5V）を与え、Ｐ型ウェル領域４１ｃ及びＰ型半導体層４７に接地電位（0V）を与えれば、ＮＡＮＤストリングを構成する全てのメモリセルＭＣに対して一括して行うことができる。
読み出し時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの読み出し電位（例えば、0.5V）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５に、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる転送電位（例えば、1V）を与える。
但し、“１”状態のメモリセルＭＣの閾値電圧Vth”1”は、0V < Vth”1” < 0.5Vの範囲内にあるものとし、“０”状態のメモリセルＭＣの閾値電圧Vth”0”は、0.5V < Vth”0” < 1Vの範囲内にあるものとする。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
このような状態にすれば、選択されたメモリセルＭＣに記憶されたデータの値に応じてＮＡＮＤストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。
尚、この変形例においては、Ｐ型半導体層４７のホールドープ量がＰ型ウェル領域４１ｃのそれよりも多く、かつ、Ｐ型半導体層４７のフェルミレベルがＰ型ウェル領域４１ｃのそれよりも0.5V程度深くなっていることが好ましい。
これは、コントロールゲート電極４５にプラスの電位を与えたときに、Ｎ型拡散層４２間のＰ型ウェル領域４１ｃの表面部分からＰ型からＮ型への反転が開始し、チャネルが形成されるようにするためである。
このようにすることで、例えば、書き込み時には、非選択のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成され、読み出し時には、ＮＡＮＤストリング内の複数のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成される。
つまり、メモリセルＭＣの記録層４４が導電体（セット状態）であっても、拡散層４２とコントロールゲート電極４５とが短絡することはない。
(4) ＮＯＲ型フラッシュメモリ
図２１は、ＮＯＲセルユニットの回路図を示している。図２２は、本発明の例に係るＮＯＲセルユニットの構造を示している。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本発明の例に係るＮＯＲセルが形成される。
ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。
メモリセルＭＣは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層(RRAM)４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
(5) ２トラ型フラッシュメモリ
図２３は、２トラセルユニットの回路図を示している。図２４は、本発明の例に係る２トラセルユニットの構造を示している。
２トラセルユニットは、ＮＡＮＤセルユニットの特徴とＮＯＲセルの特徴とを併せ持った新たなセル構造として最近開発されたものである。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本発明の例に係る２トラセルユニットが形成される。
２トラセルユニットは、直列接続される１つのメモリセルＭＣと１つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層(RRAM)４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、即ち、導電体（抵抗小）に固定される。
セレクトゲートトランジスタＳＴは、ソース線ＳＬに接続され、メモリセルＭＣは、ビット線ＢＬに接続される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
図２４の構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２５に示すように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
５． 実験例
いくつかのサンプルを作成し、初期（消去）状態と記録（書き込み）状態との抵抗差について評価した実験例を説明する。
サンプルとしては、単純化し、直径約60mm、厚さ約１mmのガラス基板からなるディスク上に本発明の例に係わる記録部を形成したものを採用する。
(1) 第1実験例
第1実験例のサンプルは、以下の通りである。
記録部は、下地層、電極層、記録層及び保護層の積層から構成する。ディスク上に厚さ約50nmで形成されるCeO2下地層を積層後TiN膜を100nm積層し電極層とする。記録層は、CuCoO2とし、保護層は、ダイヤモンドライクカーボン（DLC）とする。
CuCoO2は、例えば、ディスクの温度を500℃から800℃までの範囲内の値に維持し、Ar 95.5%, O2 0.5% の雰囲気中でＲＦマグネトロンスパッタを行うことにより、ディスク上に厚さ約10nmで形成される。また、ダイヤモンドライクカーボンは、例えば、ＣＶＤ法により、CuCoO2上に厚さ約3nmで形成される。
サンプルの評価は、タングステン(W)からなり、先端径が10nm以下の先鋭化されたプローブを用いて行う。
プローブの先端を記録部の表面に接触させ、書き込みは、電極層とプローブとの間に10nsec幅で1Vの電圧パルスを印加し、消去は、電極層とプローブとの間に100nsec幅で0.2Vの電圧パルスを印加する。
書き込み／消去後に、それぞれ、電極層とプローブとの間に10nsec幅で0.1Vの電圧パルスを印加して記録層の抵抗値を測定したところ、初期（消去）状態では107Ω台の値であったのに対し、記録（書き込み）状態では103Ω台の値に変化した。
書き込み／消去の抵抗値の比は、約104Ωとなり、読み出しに際して十分なマージンを確保できることが確認された。
(2) 第2実験例
第2実験例では、記録層をCuAl0.5Co0.5O2とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(3) 第3実験例
第3実験例では、記録層をCu1.1Co0.9O2とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(4) 第4実験例
第4実験例では、記録層をCuAlO2とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(5) 第5実験例
第5実験例では、記録層をCuMoN2とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(6) 第6実験例
第6実験例では、電極層をLaNiO3とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(7) 第7実験例
第7実験例では、下地層をSi3N4とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(8) 第8実験例
第8実験例では、記録層をCu1.1Y0.9O2とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(9) 第９実験例
第9実験例では、記録層をCuCrO2とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(10) 第10実験例
第10実験例では、記録層をCuCr0.5Al0.5O2とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(11) 第11実験例
第11実験例では、CeO2バッファ層（下地層）を約50nmで形成後、TiNからなる電極層を約100nm形成する。また、電極層上にワード線を形成し、ワード線上に縦型ダイオードを形成する。
さらに、縦型ダイオード上に白金層を約10nmで形成し、白金層上に記録層としてのCuCoO2を形成し、記録層上に第2化合物として空隙サイトを有するTiO2を約10nm形成する。また、第２化合物上に、再度、TiNからなる電極層を約100nm形成した後、電極層上にビット線を形成する。
そして、ワード線とビット線との間に電位を印加する点以外は、第１実験例と同様にして測定を実施した。
書き込み／消去後の抵抗値は、第1実験例と同様に、103Ω台／107Ω台となり、両者の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(12) 第12実験例
第12実験例では、記録層をCuFeO2とした点を除き、第11実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
初期状態の抵抗値は、108Ω台であったのに対し、書き込み後の抵抗値は、103Ω台となり、さらに、消去後の抵抗値は、107Ω台となった。書き込み／消去の抵抗比は、104Ω〜105Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(13) 第13実験例
第13実験例では、保護層をSnO2とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
初期状態の抵抗値は、107Ω台であったのに対し、書き込み後の抵抗値は、103Ω台となり、さらに、消去後の抵抗値は、105Ω台となった。書き込み／消去の抵抗比は、102Ω〜105Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(14) 第14実験例
第14実験例では、下地層をTb4O7とし電極層をLaNiO3とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
初期状態の抵抗値は、106Ω台であったのに対し、書き込み後の抵抗値は、102Ω台となり、さらに、消去後の抵抗値は、106Ω台となった。書き込み／消去の抵抗比は、約104Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(15) 第15実験例
第15実験例では、下地層をTa2O5とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
初期状態の抵抗値は、108Ω台であったのに対し、書き込み後の抵抗値は、103Ω台となり、さらに、消去後の抵抗値は、108Ω台となった。書き込み／消去の抵抗比は、約105Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(16) 第16実験例
第16実験例では、電極層をRuO2とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。
初期状態の抵抗値は、108Ω台であったのに対し、書き込み後の抵抗値は、103Ω台となり、さらに、消去後の抵抗値は、108Ω台となった。書き込み／消去の抵抗比は、約105Ωで、読み出しに際して十分なマージンを確保できることが確認された。
(21) まとめ
以上、説明したように、第1〜第16実験例のいずれのサンプルにおいても、書き込み、消去及び読み出しの基本動作が可能である。
尚、表１に、第1〜第16実験例の検証結果をまとめたものを示す。
Figure 0004792108
６． その他
本発明の例によれば、情報記録（書き込み）は、電場が印加された部位（記録単位）のみで行われるため、極めて微細な領域に、極めて小さな消費電力で情報を記録できる。
また、消去は、熱を印加することにより行うが、本発明の例に係る材料を用いれば、記録材料の結晶構造の変化がほとんど生じないため、極めて小さな消費電力での消去が可能となる。
さらに、本発明の例によれば、初期状態（絶縁体）がエネルギー的には最も安定な状態になり、書き込み後は、絶縁体内に導体部が形成された形となるため、読み出しの際には、電流が導体部に集中して流れることになり、感知効率が極めて高い記録原理を実現できる。
このように、本発明の例によれば、極めて単純な仕組みであるにもかかわらず、従来技術では到達することのできない記録密度による情報記録を可能とする。
従って、本発明の例は、現在の不揮発性メモリの記録密度の壁を打ち破る次世代技術として産業上のメリットは多大である。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
本発明は、高記録密度の次世代情報記録再生装置に有用である。

Claims (11)

  1. 電極層及び記録層からなる積層構造と、前記電極層に付加されるバッファ層と、前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する手段とを具備し、
    前記記録層は、少なくとも２種類の陽イオンを有する複合化合物から構成され、前記陽イオンの少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素であり、
    前記記録層は、CuxAyXz (0.1≦x≦1.1、0.9≦y≦1.1、1.8≦z≦2.2)で表される材料
    但し、Aは、Al, Ga, Sc, In, Y, La, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ti, Ge, Sn, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Ru, Rh, Pd のグループから選択される少なくとも１種類の元素である。
    また、Xは、O, F, N, Sのグループから選択される少なくとも１種類の元素である。
    から構成され、かつ、デラフォサイト構造を有する第１化合物を含み、
    前記バッファ層は、少なくともM3N4, M3N5, MN2、或いは、M4O7,MO2,M2O5で表される材料
    但し、Mは、Si,Ge,Sn,Zr,Hf,Nb,Ta,Mo,W,Ce,Tbから選ばれる少なくとも1種類の元素である。
    から構成されることを特徴とする情報記録再生装置。
  2. 前記記録層は、その結晶のＣ軸が、膜面に対して水平方向或いは水平方向から45°以内の範囲に配向していることを特徴とする請求項１に記載の情報記録再生装置。
  3. 前記記録層は、CuCoO2であることを特徴とする請求項１に記載の情報記録再生装置。
  4. 前記Ｘを収容できる空隙サイトを有する第２化合物を有し、前記第１化合物を有する層と前記第２化合物を有する層とが積層されることを特徴とする請求項１又は２に記載の情報記録再生装置。
  5. 前記第２化合物は、
    化学式：□ｘＭＺ２
    但し、□は、前記Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Ｚは、O, S, Se, N, Cl, Br, Iから選ばれる少なくとも１種類の元素を含み、0.3≦x≦1である。
    化学式：□ｘＭＺ３
    但し、□は、前記Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Ｚは、O, S, Se, N, Cl, Br, Iから選ばれる少なくとも１種類の元素を含み、1≦x≦2である。
    化学式：□ｘＭＺ４
    但し、□は、前記Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Ｚは、O, S, Se, N, Cl, Br, Iから選ばれる少なくとも１種類の元素を含み、1≦x≦2である。
    化学式：□ｘＭＰＯｚ
    但し、□は、前記Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Pは、リン元素であり、Oは、酸素元素であり、0.3≦x≦3、4≦z≦6である。
    のうちの１つであることを特徴とする請求項３に記載の情報記録再生装置。
  6. 前記第２化合物は、ホランダイト構造、ラムスデライト構造、アナターゼ構造、ブルッカイト構造、パイロルース構造、ReO3構造、MoO1.5PO4構造、TiO0.5PO4構造及びFePO4構造、βMnO2構造、γMnO2構造、λMnO2構造、イルメナイト構造のうちの１つを有していることを特徴とする請求項３又は４に記載の情報記録再生装置。
  7. 前記第2化合物は、イルメナイト構造であることを特徴とする請求項６記載の情報記録再生装置。
  8. 前記手段は、前記記録層の記録単位に対して前記電圧を局所的に印加するためのプローブを含むことを特徴とする請求項１乃至５のいずれか１項に記載の情報記録再生装置。
  9. 前記手段は、前記記録層を挟み込むワード線及びビット線を含むことを特徴とする請求項１乃至５のいずれか１項に記載の情報記録再生装置。
  10. 前記手段は、ＭＩＳトランジスタを含み、前記記録層は、前記ＭＩＳトランジスタのゲート電極とゲート絶縁層との間に配置されることを特徴とする請求項１乃至５のいずれかの1項に記載の情報記録再生装置。
  11. 前記手段は、第１導電型半導体基板内の２つの第２導電型拡散層と、前記２つの第２導電型拡散層の間の前記第１導電型半導体基板上の第１導電型半導体層と、前記２つの第２導電型拡散層間における導通／非導通を制御するゲート電極とを含み、前記記録層は、前記ゲート電極と前記第１導電型半導体層との間に配置されることを特徴とする請求項１乃至５のいずれか1項に記載の情報記録再生装置。
JP2009510718A 2007-03-30 2007-06-12 情報記録再生装置 Expired - Fee Related JP4792108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009510718A JP4792108B2 (ja) 2007-03-30 2007-06-12 情報記録再生装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007095341 2007-03-30
JP2007095341 2007-03-30
PCT/JP2007/061829 WO2008129684A1 (ja) 2007-03-30 2007-06-12 情報記録再生装置
JP2009510718A JP4792108B2 (ja) 2007-03-30 2007-06-12 情報記録再生装置

Publications (2)

Publication Number Publication Date
JPWO2008129684A1 JPWO2008129684A1 (ja) 2010-07-22
JP4792108B2 true JP4792108B2 (ja) 2011-10-12

Family

ID=39875229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009510718A Expired - Fee Related JP4792108B2 (ja) 2007-03-30 2007-06-12 情報記録再生装置

Country Status (4)

Country Link
US (1) US20100074001A1 (ja)
JP (1) JP4792108B2 (ja)
TW (1) TW200839956A (ja)
WO (1) WO2008129684A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2913806B1 (fr) * 2007-03-14 2009-05-29 Univ Nantes Etablissement Publ Utilisation de spinelles lacunaires a clusters tetraedriques d'element de transition du type am4x8 dans une memoire non volatile reinscriptible de donnees electroniques,et materiau correspondant.
WO2008129683A1 (ja) * 2007-03-30 2008-10-30 Kabushiki Kaisha Toshiba 情報記録再生装置
JP5306363B2 (ja) 2008-09-09 2013-10-02 株式会社東芝 情報記録再生装置
JP5550239B2 (ja) * 2009-01-26 2014-07-16 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
US10756263B2 (en) * 2018-05-23 2020-08-25 Purdue Research Foundation Phase transition based resistive random-access memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101420A1 (en) * 2004-04-16 2005-10-27 Matsushita Electric Industrial Co. Ltd. Thin film memory device having a variable resistance
JP2006140412A (ja) * 2004-11-15 2006-06-01 Sony Corp 記憶素子及び記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
IL143649A0 (en) * 1999-02-17 2002-04-21 Ibm Microelectronic device for storing information and method thereof
JP3974756B2 (ja) * 2001-06-05 2007-09-12 株式会社日本触媒 金属酸化物系粒子の製法
CN100514695C (zh) * 2002-03-15 2009-07-15 阿克松技术公司 微电子可编程构件
WO2004068604A1 (ja) * 2003-01-30 2004-08-12 Matsushita Electric Industrial Co., Ltd. 熱スイッチ素子およびその製造方法
JP4146325B2 (ja) * 2003-10-08 2008-09-10 株式会社東芝 巨大磁気抵抗効果素子
JP4499740B2 (ja) * 2003-12-26 2010-07-07 パナソニック株式会社 記憶素子、メモリ回路、半導体集積回路
JP4372587B2 (ja) * 2004-03-23 2009-11-25 独立行政法人科学技術振興機構 二次元酸化物自然超格子を用いた熱電材料とその製造方法
US7636257B2 (en) * 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
KR100723872B1 (ko) * 2005-06-30 2007-05-31 한국전자통신연구원 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101420A1 (en) * 2004-04-16 2005-10-27 Matsushita Electric Industrial Co. Ltd. Thin film memory device having a variable resistance
JP2006140412A (ja) * 2004-11-15 2006-06-01 Sony Corp 記憶素子及び記憶装置

Also Published As

Publication number Publication date
US20100074001A1 (en) 2010-03-25
TWI343095B (ja) 2011-06-01
JPWO2008129684A1 (ja) 2010-07-22
TW200839956A (en) 2008-10-01
WO2008129684A1 (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
JP4792007B2 (ja) 情報記録再生装置
JP4791948B2 (ja) 情報記録再生装置
KR100908957B1 (ko) 데이터 판독/기입 디바이스
JP4792006B2 (ja) 情報記録再生装置
JP4792107B2 (ja) 情報記録再生装置
JP4792009B2 (ja) 情報記録再生装置
JP5351144B2 (ja) 情報記録再生装置
JP5216847B2 (ja) 情報記録再生装置
JP4792010B2 (ja) 情報記録再生装置
JP4908555B2 (ja) 情報記録再生装置
WO2009122569A1 (ja) 情報記録再生装置
JP4792108B2 (ja) 情報記録再生装置
US8431920B2 (en) Information recording and reproducing device for high-recording density
JP4977158B2 (ja) 情報記録再生装置
WO2009116139A1 (ja) 情報記録再生装置
TWI396281B (zh) Information recording and reproducing device
JP2012138512A (ja) 情報記録再生装置
JP2008251107A (ja) 情報記録再生装置
JP2008251126A (ja) 情報記録再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees