JP2008251107A - 情報記録再生装置 - Google Patents
情報記録再生装置 Download PDFInfo
- Publication number
- JP2008251107A JP2008251107A JP2007092912A JP2007092912A JP2008251107A JP 2008251107 A JP2008251107 A JP 2008251107A JP 2007092912 A JP2007092912 A JP 2007092912A JP 2007092912 A JP2007092912 A JP 2007092912A JP 2008251107 A JP2008251107 A JP 2008251107A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- recording
- group
- compound
- reproducing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】低消費電力で、かつ、熱安定性が高い不揮発性の情報記録再生装置を提供することを目的とする。
【解決手段】オリビン構造を有する第１化合物を含む第１の層を有する記録層と、前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する電圧印加部と、を備えたことを特徴とする情報記録再生装置を提供する。
【選択図】図１
【解決手段】オリビン構造を有する第１化合物を含む第１の層を有する記録層と、前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する電圧印加部と、を備えたことを特徴とする情報記録再生装置を提供する。
【選択図】図１
Description
本発明は情報記録再生装置に関し、特に不揮発性の情報記録再生装置に関する。
近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ（hard disk drive）は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。
一方、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。例えば、ペロブスカイトなどの遷移金属元素を含む三元系酸化物や（例えば、特許文献１および２を参照）、遷移金属の二元系酸化物（例えば、特許文献３を参照）などが検討されている。これらの材料を用いた場合、電圧パルスの印加によって、高抵抗状態（オフ）と低抵抗状態（オン）とを繰り返し変化させることができ、この２つの状態を２値データ“０”，“１”に対応させてデータを記録する、という原理を採用する。
書き込み／消去に関しては、例えば、低抵抗状態相から高抵抗状態相に変化させるときと、高抵抗状態相から低抵抗状態相に変化させるときとで、逆向きのパルスを印加する方法が三元系酸化物では用いられている。一方、二元系酸化物では、パルス振幅やパルス幅の異なるパルスを印加することにより、書き込み／消去が行われる場合もある。
読み出しに関しては、記録材料に書き込み／消去が起こらない程度の小さな読み出し電流を流し、記録材料の電気抵抗を測定することにより行う。一般に高抵抗状態相の抵抗と低抵抗状態相の抵抗との比は１０３程度である。
これらの材料の最大の特長は、素子サイズを１０ｎｍ程度にまで縮小しても原理的に動作可能であり、この場合には、約１０Ｔｂｐｓｉ（tera bite par square inch）の記録密度を実現できるため、高記録密度化への候補のひとつとされる。
このような新規メモリの動作メカニズムとしては、以下のような提案がある。ぺロブスカイト材料に関しては、酸素欠損の拡散、界面準位への電荷蓄積などが提案されている。一方、二元系酸化物に関しては、酸素イオンの拡散、モット転移などである。メカニズムの詳細が明らかにされているとは言い難いものの、さまざまな材料系において同様な抵抗変化が観測されているため、高記録密度化への候補の一つとして注目されている。
これらの他、ＭＥＭＳ（micro electro mechanical systems）技術を使ったＭＥＭＳメモリが提案されている。このようなＭＥＭＳメモリの最大の特長は、ビットデータを記録する各記録部に配線を設ける必要がないため、記録密度を飛躍的に向上できる点にある。記録媒体および記録原理としてはさまざまなものが提案されており、ＭＥＭＳ技術と新たな記録原理とを組み合わせ、消費電力、記録密度や、動作速度などに関して大きな改善を達成しようという試みがなされている。
しかしながら、このような新たな記録材料を用いた新規情報記録媒体は実現されていない。その理由のひとつに、消費電力が大きいこと、および各抵抗状態の熱安定性が低いことが指摘されている（例えば非特許文献１を参照）。
特開２００５−３１７７８７号公報
特開２００６−８０２５９号公報
特開２００６−１４０４６４号公報
S.Seo et al.、Applied Physics Letters, vol.85, p.p.5655-5657,(2004)
本発明は、低消費電力で、かつ、熱安定性が高い不揮発性の情報記録再生装置を提案する。
本発明の一態様によれば、オリビン構造を有する第１化合物を含む第１の層を有する記録層と、前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する電圧印加部と、を備えたことを特徴とする情報記録再生装置が提供される。
本発明によれば、低消費電力で、かつ、熱安定性が高い不揮発性の情報記録再生装置が提供される。
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる情報記録再生装置における情報の記録／再生の基本原理を説明するための概念図である。
図１（ａ）は、記録部の断面図である。この記録部は、オリビン（olivine）構造の化合物を含む記録層１２の両側を電極層１１、1 ３Ａにより挟んだ構造を有する。オリビン構造の材料を記録層１２に使用することにより、熱安定性を高めることができる。なお、電極１３Ａは、保護層としての役割を有していてもよい。
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる情報記録再生装置における情報の記録／再生の基本原理を説明するための概念図である。
図１（ａ）は、記録部の断面図である。この記録部は、オリビン（olivine）構造の化合物を含む記録層１２の両側を電極層１１、1 ３Ａにより挟んだ構造を有する。オリビン構造の材料を記録層１２に使用することにより、熱安定性を高めることができる。なお、電極１３Ａは、保護層としての役割を有していてもよい。
図１において、大きな白丸はＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンを、小さな白丸はＡイオンを、そして小さな黒丸はＢイオンを示す。図１（ａ）に表したように、Ａイオンの拡散パスが直線状に存在するので、外部電場によりＡイオンが容易に拡散できるように、原子種を選定することが可能となる。
記録層１２に電圧を印加し、記録層１２内に電位勾配を発生させると、Ａイオンの一部が結晶中を移動する。そこで、本実施形態では、記録層１２の初期状態を絶縁体（高抵抗状態相）とし、電位勾配により記録層１２を相変化させ、記録層１２に導電性を持たせる（低抵抗状態相）ことにより情報の記録を行う。
まず、例えば、電極層１３Ａの電位が電極層１１の電位よりも相対的に低い状態を作る。電極層１１を固定電位（例えば、接地電位）とすれば、電極層１３Ａに負の電位を与えればよい。
この時、記録層１２内のＡイオンの一部が電極層（陰極）１３Ａ側に移動し、記録層（結晶）１２内のＡイオンがＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンに対して相対的に減少する。電極層１３Ａ側に移動したＡイオンは、電極層１３Ａから電子を受け取り、メタルであるＡ原子として析出してメタル層１４を形成する。従って、電極層１３Ａに近い領域では、Ａイオンが還元されてメタル的に振舞うので、その電気抵抗が大きく減少する。
この時、記録層１２内のＡイオンの一部が電極層（陰極）１３Ａ側に移動し、記録層（結晶）１２内のＡイオンがＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンに対して相対的に減少する。電極層１３Ａ側に移動したＡイオンは、電極層１３Ａから電子を受け取り、メタルであるＡ原子として析出してメタル層１４を形成する。従って、電極層１３Ａに近い領域では、Ａイオンが還元されてメタル的に振舞うので、その電気抵抗が大きく減少する。
記録層１２の内部では、ＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンが過剰となり、結果的に、記録層１２内に残されたＡイオンあるいはＢイオンの価数を上昇させる。このとき、その価数があがったときに電気抵抗が減少するようにＡイオンあるいはＢイオンを選択すると、メタル層１４、記録層１２内ともにＡイオンの移動により電気抵抗が減少するので、記録層全体として低抵抗状態相へと相変化する。つまり、情報記録（セット動作）が完了する。
情報再生に関しては、電圧パルスを記録層１２に印加し、記録層１２の抵抗値を検出することにより容易に行える。ただし、電圧パルスの振幅は、Ａイオンの移動が生じない程度の微小な値であることが必要である。
情報再生に関しては、電圧パルスを記録層１２に印加し、記録層１２の抵抗値を検出することにより容易に行える。ただし、電圧パルスの振幅は、Ａイオンの移動が生じない程度の微小な値であることが必要である。
以上の過程は、一種の電気分解であり、電極層（陽極）１１側では電気化学的酸化により酸化物が生じ、電極層（陰極）１３Ａ側では電気化学的還元により還元物が生じた、と考えることができる。
このため、低抵抗状態相を高抵抗状態相に戻すには、例えば、記録層１２を大電流パルスによりジュール加熱して、記録層１２の酸化還元反応を促進させればよい。即ち、大電流パルスによるジュール熱のため、Ａイオンは熱的により安定な結晶構造１２内へと戻り、初期の高抵抗状態相が現れる（リセット動作）。
このため、低抵抗状態相を高抵抗状態相に戻すには、例えば、記録層１２を大電流パルスによりジュール加熱して、記録層１２の酸化還元反応を促進させればよい。即ち、大電流パルスによるジュール熱のため、Ａイオンは熱的により安定な結晶構造１２内へと戻り、初期の高抵抗状態相が現れる（リセット動作）。
あるいは、セット動作時とは逆向きの電圧パルスを印加してもリセット動作を行うことができる。つまり、セット時と同様に電極層１１を固定電位とすれば、電極層１３Ａに正の電位を与えればよい。すると、電極層１３Ａ近傍のＡ原子は電極層１３Ａに電子を与えＡイオンとなった後、記録層１２内の電位勾配により結晶構造１２内に戻っていく。これにより、価数が上昇していた一部のＡイオンは、その価数が初期と同じ値に減少するため、初期の高抵抗状態相へと変化する。
ただし、この動作原理を実用化するには、室温でリセット動作が生じないこと（十分に長いリテンション時間の確保）と、リセット動作の消費電力が十分に小さいこととを確認しなければならない。
前者に対しては、ＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンの立体効果によってイオンの移動抵抗が働き、加熱や外部電圧の印加がなされない限り、Ａイオン、Ｂイオンの拡散が起こりにくい。
一方、後者に対しては、結晶破壊を引き起こすことなく、記録層（結晶）１２内を移動するＡイオンの移動パスを見つけ出すことにより対応できる。既に述べたように、オリビン構造ではＡイオンの拡散パスが直線状に存在するので、Ａイオンの拡散が生じやすい。また拡散パスを形成しているＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンにおいては、Ｏ（酸素）原子は原子Ｃと安定な結合を形成しており、分解しにくい。加えて、移動しうるＡイオン、あるいはＢイオンと比較して、拡散パスを形成するＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンは立体効果に加えて価数も大きいため、加熱や外部電圧の印加によっても拡散しにくく、安定であり、記録層１２として用いるのに適している。
前者に対しては、ＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンの立体効果によってイオンの移動抵抗が働き、加熱や外部電圧の印加がなされない限り、Ａイオン、Ｂイオンの拡散が起こりにくい。
一方、後者に対しては、結晶破壊を引き起こすことなく、記録層（結晶）１２内を移動するＡイオンの移動パスを見つけ出すことにより対応できる。既に述べたように、オリビン構造ではＡイオンの拡散パスが直線状に存在するので、Ａイオンの拡散が生じやすい。また拡散パスを形成しているＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンにおいては、Ｏ（酸素）原子は原子Ｃと安定な結合を形成しており、分解しにくい。加えて、移動しうるＡイオン、あるいはＢイオンと比較して、拡散パスを形成するＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンは立体効果に加えて価数も大きいため、加熱や外部電圧の印加によっても拡散しにくく、安定であり、記録層１２として用いるのに適している。
ここで、Ａイオン、あるいはＢイオンのどちらかは、Ａイオンの拡散に伴ってその価数を変化させる必要がある。効率的に価数の変化を生ぜしめるためには、ＡイオンあるいはＢイオンのいずれかは、電子が不完全に満たされたｄ軌道を有する遷移元素である必要がある。
また、オリビン構造では、空隙サイトの存在によって、より効率的なＡイオンの拡散が可能となる。従って、オリビン構造を本実施形態のような抵抗変化型素子の記録膜として用いるためには、図１（ａ）に表したように、結晶格子中に空隙サイトがあることが望ましい。従って、本実施形態では、記録層として、化学式１：ＡａＢｂＣｃＸｘにおいて、空隙サイトが存在するように、１．８≦ａ＋ｂ＜２であることが望ましい。
オリビン構造を有する材料としては、ＸとしてＯ（酸素）を用いたものが容易に成膜でき、かつ材料自体の熱的な安定性もより優れているため望ましい。
また、Ａは、１Ａ族、２Ａ族、希土類、Ｌｎ（ランタノイド）、４Ａ族、５Ａ族、６Ａ族、７Ａ族、８族、１Ｂ族、２Ｂ族から選択される少なくとも１種類の元素であり、Ｂは、希土類、Ｌｎ（ランタノイド）、４Ａ族、５Ａ族、６Ａ族、７Ａ族、８族、１Ｂ族、２Ｂ族から選択される少なくとも１種類の元素を含むのがよい。
また、図１に表したようなＡイオンのインターカレーション／ディインターカレーションが印加電圧に対して効率的に生じるためには、Ａイオンが拡散しやすい方向と電場が加えられている方向が一致していることが望ましい。図１に表したように、オリビン構造においては、Ａイオンは［００１］方向に拡散しやすい。そこで、記録層が配向しており、かつその［００１］方向が、電場の印可方向と平行になるよう、配置されていることが望ましい。
ところで、セット動作後の電極層（陽極）１１側には酸化物が生じるため、電極層１１は、酸化され難い材料（例えば、電気伝導性窒化物、電気伝導性酸化物など）から構成されることが望ましい。あるいは、記録層１２と電極層１１との間に、酸化され難い材料が設けられているのが望ましい。また、このような材料としては、イオン伝導性を有しないものがよい。
そのような材料としては、以下に挙げるものがあり、その中でも、電気伝導率の良さなどを加味した総合的性能の点から、ＴｉＮ，ＳｉＮは、最も望ましい材料ということができる。
・ＭＮ
Ｍは、Ｓｉ， Ｔｉ， Ｚｒ， Ｈｆ， Ｖ， Ｎｂ， Ｔａ， Ｗ のグループから選択される少なくとも１種類の元素である。Ｎは、窒素である。
Ｍは、Ｓｉ， Ｔｉ， Ｚｒ， Ｈｆ， Ｖ， Ｎｂ， Ｔａ， Ｗ のグループから選択される少なくとも１種類の元素である。Ｎは、窒素である。
・ＭＯｘ
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｒ， Ｎｂ， Ｍｏ， Ｒｕ， Ｒｈ， Ｐｄ， Ａｇ， Ｈｆ， Ｔａ， Ｗ， Ｒｅ， Ｉｒ， Ｏｓ， Ｐｔ のグループから選択される少なくとも１種類の元素である。モル比ｘは、１≦ｘ≦４を満たすものとする。
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｒ， Ｎｂ， Ｍｏ， Ｒｕ， Ｒｈ， Ｐｄ， Ａｇ， Ｈｆ， Ｔａ， Ｗ， Ｒｅ， Ｉｒ， Ｏｓ， Ｐｔ のグループから選択される少なくとも１種類の元素である。モル比ｘは、１≦ｘ≦４を満たすものとする。
・ＡＭＯ３
Ａは、Ｌａ， Ｋ， Ｃａ， Ｓｒ， Ｂａ， Ｌｎ（ランタノイド） のグループから選択される少なくとも１種類の元素である。
Ａは、Ｌａ， Ｋ， Ｃａ， Ｓｒ， Ｂａ， Ｌｎ（ランタノイド） のグループから選択される少なくとも１種類の元素である。
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｒ， Ｎｂ， Ｍｏ， Ｒｕ， Ｒｈ， Ｐｄ， Ａｇ， Ｈｆ， Ｔａ， Ｗ， Ｒｅ， Ｉｒ， Ｏｓ， Ｐｔ のグループから選択される少なくとも１種類の元素である。
Ｏは、酸素である。
Ｏは、酸素である。
・Ａ２ＭＯ４
Ａは、Ｋ， Ｃａ， Ｓｒ， Ｂａ， Ｌｎ（ランタノイド） のグループから選択される少なくとも１種類の元素である。
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｒ， Ｎｂ， Ｍｏ， Ｒｕ， Ｒｈ， Ｐｄ， Ａｇ， Ｈｆ， Ｔａ， Ｗ， Ｒｅ， Ｉｒ， Ｏｓ， Ｐｔ のグループから選択される少なくとも１種類の元素である。
また、Ｏは、酸素である。
Ａは、Ｋ， Ｃａ， Ｓｒ， Ｂａ， Ｌｎ（ランタノイド） のグループから選択される少なくとも１種類の元素である。
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｒ， Ｎｂ， Ｍｏ， Ｒｕ， Ｒｈ， Ｐｄ， Ａｇ， Ｈｆ， Ｔａ， Ｗ， Ｒｅ， Ｉｒ， Ｏｓ， Ｐｔ のグループから選択される少なくとも１種類の元素である。
また、Ｏは、酸素である。
また、セット動作後の保護層（陰極）１３側には還元物が生じるため、保護層１３としては、記録層１２が大気などと反応することを防止する機能を持っていることが望ましい。
そのような材料としては、例えば、アモルファスカーボン、ダイヤモンドライクカーボン、ＳｎＯ２などの半導体がある。
電極層１３Ａは、記録層１２を保護する保護層として機能させてもよいし、電極層１３Ａの代わりに保護層を設けてもよい。この場合、保護層は、絶縁体でもよいし、導電体でもよい。
また、リセット動作において記録層１２の加熱を効率よく行うために、陰極側、ここでは、電極層１３Ａ側に、ヒータ層（抵抗率が約１０−５Ωｃｍ以上の材料）を設けてもよい。
（第２の実施の形態）
次に、本実施形態の第２の実施の形態に係る情報記録再生装置における情報の記録／消去／再生の基本原理について説明する。
図２は、本発明の第２の実施の形態にかかる情報記録再生装置における情報の記録／再生の基本原理を説明するための概念図である。
図２は、本実施形態の記録部の断面図である。本実施形態の記録部も、記録層１２の両側を電極層１１、1 ３Ａにより挟んだ構造を有する。ここでも、電極１３Ａは、保護層としての役割を有していてもよい。
記録層１２は、第１の層１２Ａと、第２の層１２Ｂからなる。第１の層１２Ａは、電極層１１側に配置され、オリビン構造を有する第１化合物を含む。第２の層１２Ｂは、電極層１３Ａ側に配置され、Ｏ（酸素）イオンを放出・収容できる第２化合物を含む。より具体的には、第２の層１２Ｂは、化学式２：Ｍ２Ｏｙ（０．５≦ｙ≦２．５）で表され、Ｍ２はＴｉ、Ｚｒ、Ｖ、Ｎｂ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕから選択される少なくとも１種の元素である第２化合物を含む。
次に、本実施形態の第２の実施の形態に係る情報記録再生装置における情報の記録／消去／再生の基本原理について説明する。
図２は、本発明の第２の実施の形態にかかる情報記録再生装置における情報の記録／再生の基本原理を説明するための概念図である。
図２は、本実施形態の記録部の断面図である。本実施形態の記録部も、記録層１２の両側を電極層１１、1 ３Ａにより挟んだ構造を有する。ここでも、電極１３Ａは、保護層としての役割を有していてもよい。
記録層１２は、第１の層１２Ａと、第２の層１２Ｂからなる。第１の層１２Ａは、電極層１１側に配置され、オリビン構造を有する第１化合物を含む。第２の層１２Ｂは、電極層１３Ａ側に配置され、Ｏ（酸素）イオンを放出・収容できる第２化合物を含む。より具体的には、第２の層１２Ｂは、化学式２：Ｍ２Ｏｙ（０．５≦ｙ≦２．５）で表され、Ｍ２はＴｉ、Ｚｒ、Ｖ、Ｎｂ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕから選択される少なくとも１種の元素である第２化合物を含む。
また、第１化合物の電子のフェルミ準位は、第２化合物の電子のフェルミ準位よりも低いことが望ましい。これは、記録層の状態に可逆性を持たせるために望ましい条件のひとつである。ここで、フェルミ準位については、いずれも真空準位から測定した値とする。
このような材料の組み合わせを記録層に使用し、第１化合物と第２化合物間のＯ（酸素）イオンの授受を容易にせしめることにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。
図２において、第１の層１２Ａ内の大きな白丸はＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンを、小さな白丸はＡイオンを、そして小さな黒丸はＢイオンを表す。さらに、第２の層１２Ｂ内の太線の小さな白丸はＭイオンを、そして、斜線で塗りつぶした大きな白丸はＯ（酸素）イオンを示す。
なお、図３に表すように、記録層１２を構成する第１の層１２Ａ，および第２の層１２Ｂは、それぞれ、２層以上の複数層を交互に積層してもよい。
なお、図３に表すように、記録層１２を構成する第１の層１２Ａ，および第２の層１２Ｂは、それぞれ、２層以上の複数層を交互に積層してもよい。
このような記録部において、第１の層１２Ａが陽極側、第２の層１２Ｂが陰極側になるように電極層１１，１３Ａに電位を与え、記録層１２内に電位勾配を発生させると、第２の層１２Ｂ内のＯ（酸素）イオンの一部が結晶中を移動し、陽極側の第１の層１２Ａ内に進入する。
第１の層１２Ａの結晶中には、陰イオンの空隙サイトがあるため、第２の層１２Ｂから移動してきたＯ（酸素）イオンは、この空隙サイトに収まる。
従って、第１の層１２Ａ内では、ＡイオンあるいはＢイオンの一部の価数が増加し、第２の層１２Ｂ内では、Ｍイオンの価数が減少する。従って、Ｍイオンは遷移元素からなるイオンである必要がある。
従って、第１の層１２Ａ内では、ＡイオンあるいはＢイオンの一部の価数が増加し、第２の層１２Ｂ内では、Ｍイオンの価数が減少する。従って、Ｍイオンは遷移元素からなるイオンである必要がある。
つまり、初期状態（リセット状態）において、第１の層１２Ａ，および第２の層１２Ｂが低抵抗状態であると仮定すれば、第２の層１２Ｂ内のＯ（酸素）イオンの一部が第１の層１２Ａ内に移動することにより、第１の層１２Ａ，および第２の層１２Ｂの結晶中から電導キャリアが消滅し、両者は、共に、絶縁体となる。
このように、電流／電圧パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が大きくなるため、セット動作（記録）が実現される。
このように、電流／電圧パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が大きくなるため、セット動作（記録）が実現される。
この時、同時に、第１の層１２Ａから第２の層１２Ｂに向かって電子も移動するが、第２の層１２Ｂの電子のフェルミ準位は、第１の層１２Ａの電子のフェルミ準位よりも高いため、記録層１２のトータルエネルギーとしては、上昇する。
また、セット動作が完了した後も、このような高いエネルギー状態が継続されるため、記録層１２は、自然に、セット状態（高抵抗状態）からリセット状態（低抵抗状態）に戻ってしまう可能性がある。
しかし、本実施形態の例に係る記録層１２を用いれば、このような懸念は回避される。即ち、セット状態を維持し続けることができる。
また、セット動作が完了した後も、このような高いエネルギー状態が継続されるため、記録層１２は、自然に、セット状態（高抵抗状態）からリセット状態（低抵抗状態）に戻ってしまう可能性がある。
しかし、本実施形態の例に係る記録層１２を用いれば、このような懸念は回避される。即ち、セット状態を維持し続けることができる。
これは、イオンの移動抵抗が働いているためである。ＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンの立体効果によって、加熱や外部電圧の印加がなされない限り、Ａイオン、Ｂイオンの価数が小さくとも拡散が生じにくい。これと同時に、移動するＯ（酸素）イオンは２価であるので、クーロン反発力が働き、外部電圧が印加されない状況では拡散しにくい。
ところで、セット動作が完了した後には、陽極側に酸化物が生成されるため、この場合にも、電極層１１としては、酸化され難く、イオン伝導性を有しない材料（例えば、電気伝導性酸化物）を用いることが望ましい。あるいは、電極層１１と記録層１２との間に、酸化され難い材料からなる層が設けられていることが望ましい。その好適な例は前述の通りである。
リセット動作（消去）は、記録層１２を加熱して、上述の第１の層１２Ａの空隙サイト内に収納されたＯ（酸素）イオンが第２の層１２Ｂ内に戻る、という現象を促進してやればよい。
具体的には、記録層１２に大電流パルスを与えることにより発生するジュール熱とその残留熱とを利用すれば、容易に、記録層１２を元の高抵抗状態（絶縁体）に戻すことができる。
このように、大電流パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が大きくなるため、リセット動作（消去）が実現される。あるいは、セット時とは逆向きの電場を印加することによってもリセット動作は可能である。
具体的には、記録層１２に大電流パルスを与えることにより発生するジュール熱とその残留熱とを利用すれば、容易に、記録層１２を元の高抵抗状態（絶縁体）に戻すことができる。
このように、大電流パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が大きくなるため、リセット動作（消去）が実現される。あるいは、セット時とは逆向きの電場を印加することによってもリセット動作は可能である。
ここで、低消費電力を実現するには、結晶破壊を引き起こすことなく、電気エネルギーの印加によって容易に酸化還元反応が生じることが重要になる。
化学式２：ＭＯｙ（０．５≦ｙ≦２．５）（ただし、Ｍは、４Ａ族、５Ａ族、６Ａ族、７Ａ族、８族及び１Ｂ族から選択される少なくとも１種の元素である）であらわされる材料を第２の層１２Ｂに含まれる第２化合物として用いた場合には、このような条件を満たし、低消費電力を実現するのに有効である。特に、Ｍとして、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕのいずれかを用いた場合には、低消費電力で酸化還元反応が生じるのでよい。またさらに、特に、Ｍとして、Ｃｒ、Ｍｎ、Ｆｅ，Ｃｏを用いた場合には、さらに低消費電力で酸化還元反応が生じる。
また、空隙サイトを伴うオリビン構造を有する第１化合物内では、Ｏ（酸素）イオンの拡散パスが直線状に形成されており、その拡散が容易に生じるので、好適である。
次に、第２の層１２Ｂの膜厚の好適な範囲について説明する。
十分な量の酸素イオンを供給し、十分な抵抗変化効果を得るためには、第２の層１２Ｂの膜厚は、３ｎｍ以上の膜厚であることが望ましい。
一方、第２の層１２Ｂの膜厚が大きくなりすぎると、第１の層１２Ａから遠い領域のＯ（酸素）イオンは抵抗変化に寄与することが難しくなり、その結果、第２の層の抵抗変化量が小さくなってしまう。このため、第２の層１２Ｂの膜厚は１０ｎｍ以下であることが望ましい。
十分な量の酸素イオンを供給し、十分な抵抗変化効果を得るためには、第２の層１２Ｂの膜厚は、３ｎｍ以上の膜厚であることが望ましい。
一方、第２の層１２Ｂの膜厚が大きくなりすぎると、第１の層１２Ａから遠い領域のＯ（酸素）イオンは抵抗変化に寄与することが難しくなり、その結果、第２の層の抵抗変化量が小さくなってしまう。このため、第２の層１２Ｂの膜厚は１０ｎｍ以下であることが望ましい。
第２の層１２Ｂに含まれる第２化合物は、いかなる結晶構造を有してもよいが、微結晶状に存在している場合には、その表面において酸素の放出・吸収が生じやすいので望ましい。
第１の層１２Ａと下部電極、あるいは第２の層１２Ｂと上部電極の間には、一般に、リセット動作をさらに促進するためのヒータ層（抵抗率約１０−５Ωｃｍ以上の材料）を設けてもよい。
プローブメモリでは、陰極側に還元物が析出するため、大気との反応を防ぐために、表面保護層を設けることが望ましい。
ヒータ層と表面保護層を、両方の機能を持つ１つの材料で構成することも可能である。例えば、アモルファスカーボン、ダイヤモンドライクカーボン、ＳｎＯ２などの半導体は、ヒータ機能と表面保護機能とを併せ持っている。
再生に関しては、電流パルスを記録層１２に流し、記録層１２の抵抗値を検出することにより容易に行える。
ただし、電流パルスは、記録層１２を構成する材料が抵抗変化を起こさない程度の微小な値であることが必要である。
ヒータ層と表面保護層を、両方の機能を持つ１つの材料で構成することも可能である。例えば、アモルファスカーボン、ダイヤモンドライクカーボン、ＳｎＯ２などの半導体は、ヒータ機能と表面保護機能とを併せ持っている。
再生に関しては、電流パルスを記録層１２に流し、記録層１２の抵抗値を検出することにより容易に行える。
ただし、電流パルスは、記録層１２を構成する材料が抵抗変化を起こさない程度の微小な値であることが必要である。
（第３の実施の形態）
次に、本実施形態の第３の実施の形態に係る情報記録再生装置における情報の記録／消去／再生の基本原理について説明する。
図４は、本実施形態の記録部の構造を表す模式図である。
本実施形態の記録部も、記録層１２の両側を電極層１１、1 ３Ａにより挟んだ構造を有する。ここでも、電極１３Ａは、保護層としての役割を有していてもよい。記録層１２は、電極層１１の側に配置された第３の層１２Ｃと、電極層１３Ａの側に配置された第１の層１２Ａと、を有する。第３の層１２Ｃは、少なくとも２種類の陽イオン元素を有する複合化合物から構成され、これら陽イオン元素の少なくとも１種類は電子が不完全に満たされたｄ軌道を有する遷移元素である第３化合物を含む。第１の層１２Ａは、化学式１：Ａ１ａＭ１２Ｘ１ｘ（０．５≦ａ≦１、６≦ｘ＜７）で表される第１化合物を含む。
次に、本実施形態の第３の実施の形態に係る情報記録再生装置における情報の記録／消去／再生の基本原理について説明する。
図４は、本実施形態の記録部の構造を表す模式図である。
本実施形態の記録部も、記録層１２の両側を電極層１１、1 ３Ａにより挟んだ構造を有する。ここでも、電極１３Ａは、保護層としての役割を有していてもよい。記録層１２は、電極層１１の側に配置された第３の層１２Ｃと、電極層１３Ａの側に配置された第１の層１２Ａと、を有する。第３の層１２Ｃは、少なくとも２種類の陽イオン元素を有する複合化合物から構成され、これら陽イオン元素の少なくとも１種類は電子が不完全に満たされたｄ軌道を有する遷移元素である第３化合物を含む。第１の層１２Ａは、化学式１：Ａ１ａＭ１２Ｘ１ｘ（０．５≦ａ≦１、６≦ｘ＜７）で表される第１化合物を含む。
一方、第３化合物は、化学式３：Ａ３ｘＭ３ｙＸ３４ （０．１≦ｘ≦２．２、１．５≦ｙ≦２）、化学式４：Ａ３ｘＭ３ｙＸ３３ （０．５≦ｘ≦１．１、０．９≦ｙ≦１）及び化学式５：Ａ３ｘＭ３ｙＸ３４ （０．５≦ｘ≦１．１、０．９≦ｙ≦１）のうちから選択される材料（ただし、化学式３、化学式４、及び化学式５において、Ａ３は、Ｎａ， Ｋ， Ｒｂ， Ｂｅ， Ｍｇ， Ｃａ， Ｓｒ， Ｂａ， Ａｌ， Ｇａ， Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｎ， Ｓｉ， Ｐ， Ｓ， Ｓｅ， Ｇｅ， Ａｇ， Ａｕ， Ｃｄ， Ｓｎ， Ｓｂ， Ｐｔ， Ｐｄ， Ｈｇ， Ｔｌ， Ｐｂ， Ｂｉ のグループから選択される少なくとも１種類の元素、Ｍ３は、Ａｌ， Ｇａ， Ｔｉ， Ｇｅ， Ｓｎ， Ｖ， Ｎｂ， Ｔａ， Ｃｒ， Ｍｏ， Ｗ， Ｍｎ， Ｆｅ， Ｏｓ， Ｃｏ， Ｉｒ， Ｎｉ， Ｎｂ， Ｔａ， Ｍｏ， Ｗ， Ｔｃ， Ｒｅ， Ｒｕ， Ｒｈ のグループから選択される少なくとも１種類の元素を含み、Ａ３とＭ３は、互いに異なる元素であり、Ｘ３は、Ｏ， Ｆ， Ｎ， Ｓのグループから選択される少なくとも１種類の元素である。）であり、スピネル構造、イルメナイト構造、クリプトメレン構造、ホランダイト構造、ヘテロライト構造、デラフォサイト構造、ウルフラマイト構造を有するの材料であるのが望ましい。
また、第１化合物の電子のフェルミ準位は、第３化合物の電子のフェルミ準位よりも高くすることが望ましい。これは、記録層の状態に可逆性を持たせるために望ましい条件のひとつである。ここで、フェルミ準位については、いずれも真空準位から測定した値とする。
このような材料の組み合わせを記録層に使用し、第１化合物と第３化合物間の陽イオンの授受を容易にすることにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。
このような材料の組み合わせを記録層に使用し、第１化合物と第３化合物間の陽イオンの授受を容易にすることにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。
図４において、第１の層１２Ａ内の大きな白丸はＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンを、小さな白丸はＡイオンを、そして小さな黒丸はＢイオンを表す。さらに、第３の層１２Ｃ内の点線で塗りつぶした大きな白丸は陰イオン（Ｘ３イオン）を、太線の小さな白丸は一方の陽イオン（Ｍ３イオン）を、斜線で塗りつぶした小さな白丸は他方の陽イオン（Ａ３イオン）を表す。
なお、図３に表したものと同様に、記録層１２を構成する第１の層１２Ａ，および第３の層１２Ｃは、それぞれ、２層以上の複数層を交互に積層したものでもよい。
なお、図３に表したものと同様に、記録層１２を構成する第１の層１２Ａ，および第３の層１２Ｃは、それぞれ、２層以上の複数層を交互に積層したものでもよい。
このような記録層１２において、第１の層１２Ａが陰極側、第３の層１２Ｃが陽極側になるように電極層１１、１３Ａに電位を与え、記録層１２内に電位勾配を発生させると、第３の層１２Ｃ内のＡ３イオンの一部が結晶中を移動し、陰極側の第１の層１２Ａ内に進入する。
第１の層１２Ａの結晶中には、Ａ１イオンの空隙サイトがあるため、第３の層１２Ｃから移動してきたＡ３イオンは、この空隙サイトに収まる。
従って、第１の層１２Ａ内では、Ａ１イオンあるいはＭ１イオンの一部の価数が減少し、第３の層１２Ｃ内では、Ａ３イオンあるいはＭ３イオンの価数が増加する。従って、Ａ３イオン、あるいはＭ３イオンの少なくとも一方は、その価数が容易に変化できるように、電子が不完全に満たされたｄ軌道を有する遷移元素である必要がある。
つまり、初期状態（リセット状態）において、第１の層１２Ａ，および、第３の層１２Ｃが高抵抗状態（絶縁体）であると仮定すれば、第３の層１２Ｃ内のＡ３イオンの一部が第１の層１２Ａ内に移動することにより、第１の層１２Ａ，および、第３の層１２Ｃの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
つまり、初期状態（リセット状態）において、第１の層１２Ａ，および、第３の層１２Ｃが高抵抗状態（絶縁体）であると仮定すれば、第３の層１２Ｃ内のＡ３イオンの一部が第１の層１２Ａ内に移動することにより、第１の層１２Ａ，および、第３の層１２Ｃの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
このように、電流／電圧パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が小さくなるため、セット動作（記録）が実現される 。
この時、同時に、第３の層１２Ｃから第１の層１２Ａに向かって電子も移動するが、第３の層１２Ｃの電子のフェルミ準位は、第１の層１２Ａの電子のフェルミ準位よりも低いため、記録層１２のトータルエネルギーとしては、上昇する。
また、セット動作が完了した後も、このような高いエネルギー状態が継続されるため、記録層１２は、自然に、セット状態（低抵抗状態）からリセット状態（高抵抗状態）に戻ってしまう可能性がある。
しかし、本実施形態の例に係る記録層１２を用いれば、このような懸念は回避される。即ち、セット状態を維持し続けることができる。
また、セット動作が完了した後も、このような高いエネルギー状態が継続されるため、記録層１２は、自然に、セット状態（低抵抗状態）からリセット状態（高抵抗状態）に戻ってしまう可能性がある。
しかし、本実施形態の例に係る記録層１２を用いれば、このような懸念は回避される。即ち、セット状態を維持し続けることができる。
これは、前述のようなイオンの移動抵抗が働いているためである。ＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンの立体効果によって、加熱や外部電圧の印加がなされた場合に限り、Ａイオン、Ｂイオンの拡散が起こる。またＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンを形成しているＯ（酸素）原子はＣ原子と安定な結合を形成しているため、外部電圧が印加されない状況ではＯ（酸素）イオンとして拡散しにくい。
ところで、セット動作が完了した後には、陽極側に酸化物が生成されるため、この場合にも、電極層１１としては、酸化され難く、イオン伝導性を有しない材料（例えば、電気伝導性酸化物）を用いることが望ましい。その好適な例は前述の通りである。
リセット動作（消去）は、記録層１２を加熱して、上述の第１の層１２Ａの空隙サイト内に収納されたＡ３イオンが第３の層１２Ｃ内に戻る、という現象を促進してやればよい。
具体的には、記録層１２に大電流パルスを与えることにより発生するジュール熱とその残留熱とを利用すれば、容易に、記録層１２を元の高抵抗状態（絶縁体）に戻すことができる。
このように、大電流パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が大きくなるため、リセット動作（消去）が実現される。あるいは、セット時とは逆向きの電場を印加することによってもリセット動作は可能である。
このように、大電流パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が大きくなるため、リセット動作（消去）が実現される。あるいは、セット時とは逆向きの電場を印加することによってもリセット動作は可能である。
ここで、低消費電力を実現するには、結晶破壊を引き起こすことなく、電気エネルギーの印加によって容易にＡ３イオンの拡散が生じることが重要になる。
このため、第３化合物内では、Ａ３イオンの拡散が容易であることが、消費電力を低減するために望ましい。つまり、第３化合物内で、Ａ３イオンの拡散パスが形成されていることが望ましい。従って、第３化合物としては、スピネル構造、イルメナイト構造、クリプトメレン構造、ホランダイト構造、ヘテロライト構造、デラフォサイト構造、あるいはウルフラマイト構造を有することが望ましい。これらの構造内では、Ａ３イオンの拡散パスが直線状に形成されているので、外部電圧を印加した場合には、Ａ３イオンの拡散が容易に生じる。
さらに、第３化合物からＡ３イオンが拡散した後の安定性について考察する。第３化合物内の連続した領域から、陽イオンが拡散してしまうと、その領域の構造を安定に保持するのが困難になる。従って、第３化合物においては、拡散するＡ３イオンと、拡散せずに母体構造を保持するＭ３イオンが異なる原子から形成されていることが必要である。
また、Ａ３イオンが拡散した後に、電荷の中性条件を満たすためには、Ａ３イオンあるいはＭ３イオンの少なくとも一方は、その価数を容易に変化させることができる、電子が不完全に満たされたｄ軌道を有する遷移元素であることが必要である。
従って、第３化合物は、少なくとも２種類の陽イオンを有する複合化合物から構成され、前記陽イオンの少なくとも１種類は電子が不完全に満たされたｄ軌道を有する遷移元素であることが必要である。
従って、第３化合物は、少なくとも２種類の陽イオンを有する複合化合物から構成され、前記陽イオンの少なくとも１種類は電子が不完全に満たされたｄ軌道を有する遷移元素であることが必要である。
次に、第３化合物を含む第３の層１２Ｃの膜厚の好適な範囲について説明する。
十分な量のＡ３イオンを供給し、十分な抵抗変化効果を得るためには、第３の層１２Ｃの膜厚は、３ｎｍ以上の膜厚であることが望ましい。
一方、第３の層１２Ｃの膜厚が大きくなりすぎると、第３の層１２Ｃから第１の層１２Ａに拡散するＡ３イオンの割合が少なくなり、Ａ３イオンの拡散による抵抗変化が第３の層１２Ｃで得られにくくなる。このため、第３の層１２Ｃの膜厚は５０ｎｍ以下であることが望ましい。
第１の層１２Ａと下部電極、あるいは第３の層１２Ｃと上部電極の間には、一般に、リセット動作をさらに促進するためのヒータ層（抵抗率約１０−５Ωｃｍ以上の材料）を設けてもよい。
十分な量のＡ３イオンを供給し、十分な抵抗変化効果を得るためには、第３の層１２Ｃの膜厚は、３ｎｍ以上の膜厚であることが望ましい。
一方、第３の層１２Ｃの膜厚が大きくなりすぎると、第３の層１２Ｃから第１の層１２Ａに拡散するＡ３イオンの割合が少なくなり、Ａ３イオンの拡散による抵抗変化が第３の層１２Ｃで得られにくくなる。このため、第３の層１２Ｃの膜厚は５０ｎｍ以下であることが望ましい。
第１の層１２Ａと下部電極、あるいは第３の層１２Ｃと上部電極の間には、一般に、リセット動作をさらに促進するためのヒータ層（抵抗率約１０−５Ωｃｍ以上の材料）を設けてもよい。
プローブメモリでは、陰極側に還元性の材料が析出するため、大気との反応を防ぐために、表面保護層を設けることが望ましい。
ヒータ層と表面保護層を、両方の機能を持つ１つの材料で構成することも可能である。例えば、アモルファスカーボン、ダイヤモンドライクカーボン、ＳｎＯ２などの半導体は、ヒータ機能と表面保護機能とを併せ持っている。
再生に関しては、電流パルスを記録層１２に流し、記録層１２の抵抗値を検出することにより容易に行える。
ただし、電流パルスは、記録層１２を構成する材料が抵抗変化を起こさない程度の微小な値であることが必要である。
ヒータ層と表面保護層を、両方の機能を持つ１つの材料で構成することも可能である。例えば、アモルファスカーボン、ダイヤモンドライクカーボン、ＳｎＯ２などの半導体は、ヒータ機能と表面保護機能とを併せ持っている。
再生に関しては、電流パルスを記録層１２に流し、記録層１２の抵抗値を検出することにより容易に行える。
ただし、電流パルスは、記録層１２を構成する材料が抵抗変化を起こさない程度の微小な値であることが必要である。
情報記録再生装置の実施例について説明する。
以下、第１〜第３実施形態の記録部を、プローブメモリに適用した場合、半導体メモリに適用した、およびフラッシュメモリに適用した場合の３つについて説明する。
以下、第１〜第３実施形態の記録部を、プローブメモリに適用した場合、半導体メモリに適用した、およびフラッシュメモリに適用した場合の３つについて説明する。
（プローブメモリ）
図５及び図６は、本実施形態に係るプローブメモリを表す模式図である。
図５及び図６は、本実施形態に係るプローブメモリを表す模式図である。
ＸＹスキャナー１６上には、第１〜第３の実施形態のいずれかの記録部が設けられた記録媒体が配置される。この記録媒体に対向する形で、プローブアレイが配置される。
プローブアレイは、基板２３と、基板２３の一面側にアレイ状に配置される複数のプローブ（ヘッド）２４と、を有する。複数のプローブ２４の各々は、例えば、カンチレバーから構成され、マルチプレクスドライバ２５，２６により駆動される。
複数のプローブ２４は、それぞれ、基板２３内のマイクロアクチュエータを用いて個別に動作可能であるが、ここでは、全てをまとめて同じ動作をさせて記録媒体のデータエリアに対するアクセスを行う例を説明する。
まず、マルチプレクスドライバ２５，２６を用いて、全てのプローブ２４をＸ方向に一定周期で往復動作させ、記録媒体のサーボエリアからＹ方向の位置情報を読み出す。Ｙ方向の位置情報は、ドライバ１５に転送される。
ドライバ１５は、この位置情報に基づいてＸＹスキャナー１６を駆動し、記録媒体をＹ方向に移動させ、記録媒体とプローブとの位置決めを行う。
両者の位置決めが完了したら、データエリア上のプローブ２４の全てに対して、同時、かつ、連続的に、データの読み出し又は書き込みを行う。
データの読み出し及び書き込みは、プローブ２４がＸ方向に往復動作していることから連続的に行われる。また、データの読み出し及び書き込みは、記録媒体のＹ方向の位置を順次変えることにより、データエリアに対して、一行ずつ、実施される。
なお、記録媒体をＸ方向に一定周期で往復運動させて記録媒体から位置情報を読み出し、プローブ２４をＹ方向に移動させるようにしてもよい。
ドライバ１５は、この位置情報に基づいてＸＹスキャナー１６を駆動し、記録媒体をＹ方向に移動させ、記録媒体とプローブとの位置決めを行う。
両者の位置決めが完了したら、データエリア上のプローブ２４の全てに対して、同時、かつ、連続的に、データの読み出し又は書き込みを行う。
データの読み出し及び書き込みは、プローブ２４がＸ方向に往復動作していることから連続的に行われる。また、データの読み出し及び書き込みは、記録媒体のＹ方向の位置を順次変えることにより、データエリアに対して、一行ずつ、実施される。
なお、記録媒体をＸ方向に一定周期で往復運動させて記録媒体から位置情報を読み出し、プローブ２４をＹ方向に移動させるようにしてもよい。
記録媒体は、例えば、基板２０と、基板２０上の電極層２１と、電極層２１上の記録層２２とから構成される。
記録層２２は、複数のデータエリア、並びに、複数のデータエリアのＸ方向の両端にそれぞれ配置されるサーボエリアを有する。複数のデータエリアは、記録層２２の主要部を占める。
記録層２２は、複数のデータエリア、並びに、複数のデータエリアのＸ方向の両端にそれぞれ配置されるサーボエリアを有する。複数のデータエリアは、記録層２２の主要部を占める。
サーボエリア内には、サーボバースト信号が記録される。サーボバースト信号は、データエリア内のＹ方向の位置情報を示している。
記録層２２内には、これらの情報の他に、さらに、アドレスデータが記録されるアドレスエリア及び同期をとるためのプリアンブルエリアが配置される。
データ及びサーボバースト信号は、記録ビット（電気抵抗変動）として記録層２２に記録される。記録ビットの“１”，“０”情報は、記録層２２の電気抵抗を検出することにより読み出す。
データ及びサーボバースト信号は、記録ビット（電気抵抗変動）として記録層２２に記録される。記録ビットの“１”，“０”情報は、記録層２２の電気抵抗を検出することにより読み出す。
本例では、１つのデータエリアに対応して１つのプローブ（ヘッド）が設けられ、１つのサーボエリアに対して１つのプローブが設けられる。
データエリアは、複数のトラックから構成される。アドレスエリアから読み出されるアドレス信号によりデータエリアのトラックが特定される。また、サーボエリアから読み出されるサーボバースト信号は、プローブ２４をトラックの中心に移動させ、記録ビットの読み取り誤差をなくすためのものである。
ここで、Ｘ方向をダウントラック方向、Ｙ方向をトラック方向に対応させることにより、ＨＤＤのヘッド位置制御技術を利用することが可能になる。
データエリアは、複数のトラックから構成される。アドレスエリアから読み出されるアドレス信号によりデータエリアのトラックが特定される。また、サーボエリアから読み出されるサーボバースト信号は、プローブ２４をトラックの中心に移動させ、記録ビットの読み取り誤差をなくすためのものである。
ここで、Ｘ方向をダウントラック方向、Ｙ方向をトラック方向に対応させることにより、ＨＤＤのヘッド位置制御技術を利用することが可能になる。
次に、このプローブメモリの記録／再生動作について説明する。
図７は、記録（セット動作）時の状態を説明するための概念図である。
記録媒体は、基板（例えば、半導体チップ）２０上の電極層２１と、電極層２１上の記録層２２と、記録層２２上の保護層１３Ｂとから構成されるものとする。保護層１３Ｂは、例えば、薄い絶縁体から構成される。
記録動作は、記録層２２の記録ビット２７表面に電圧を印加し、記録ビット２７の内部に電位勾配を発生させることにより行う。具体的には、電流／電圧パルスを記録ビット２７に与えればよい。
図７は、記録（セット動作）時の状態を説明するための概念図である。
記録媒体は、基板（例えば、半導体チップ）２０上の電極層２１と、電極層２１上の記録層２２と、記録層２２上の保護層１３Ｂとから構成されるものとする。保護層１３Ｂは、例えば、薄い絶縁体から構成される。
記録動作は、記録層２２の記録ビット２７表面に電圧を印加し、記録ビット２７の内部に電位勾配を発生させることにより行う。具体的には、電流／電圧パルスを記録ビット２７に与えればよい。
（第１実施形態の記録部を用いた場合）
ここで、図１に関して前述した第１実施形態の記録部を用いた場合について説明する。
ここで、図１に関して前述した第１実施形態の記録部を用いた場合について説明する。
図８は、記録について表した模式図である。
まず、図８に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位を与えればよい。
電流パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ２４から電極層２１に向かって電子を放出することにより発生させる。あるいは、プローブ２４を記録ビット２７表面に接触させて電圧パルスを印加してもよい。
まず、図８に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位を与えればよい。
電流パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ２４から電極層２１に向かって電子を放出することにより発生させる。あるいは、プローブ２４を記録ビット２７表面に接触させて電圧パルスを印加してもよい。
この時、例えば、記録層２２の記録ビット２７では、Ａイオンの一部がプローブ（陰極）２４側に移動し、結晶内のＡイオンがＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンに対して相対的に減少する。また、プローブ２４側に移動したＡイオンは、プローブ２４から電子を受け取ってメタルとして析出する。
記録ビット２７では、ＣＸ４ ３−イオン、あるいはＣＸ４ ４−イオンが過剰となり、結果的に、記録ビット２７におけるＡイオンあるいはＢイオンの価数を上昇させる。つまり、記録ビット２７は、相変化によるキャリアの注入により電子伝導性を有するようになるため、膜厚方向への抵抗が減少し、記録（セット動作）が完了する。
なお、記録のための電流パルスは、プローブ２４の電位が電極層２１の電位よりも相対的に高い状態を作ることにより発生させることもできる。
図９は、再生について表した模式図である。
再生に関しては、電流パルスを記録層２２の記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。但し、電流パルスは、記録層２２の記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。
再生に関しては、電流パルスを記録層２２の記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。但し、電流パルスは、記録層２２の記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。
例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２４から記録ビット２７に流し、センスアンプＳ／Ａにより記録ビット２７の抵抗値を測定する。
本発明の例に係る材料を使用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
なお、再生では、記録媒体上をプローブ２４により走査（スキャン）することで、連続再生が可能となる。
本発明の例に係る材料を使用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
なお、再生では、記録媒体上をプローブ２４により走査（スキャン）することで、連続再生が可能となる。
消去（リセット）動作に関しては、記録層２２の記録ビット２７を大電流パルスによりジュール加熱して、記録ビット２７における酸化還元反応を促進させることにより行う。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。
消去動作は、記録ビット２７ごとに行うこともできるし、複数の記録ビット２７又はブロック単位で行うこともできる。
消去動作は、記録ビット２７ごとに行うこともできるし、複数の記録ビット２７又はブロック単位で行うこともできる。
（第２実施形態の記録部を用いた場合）
次に、図２及び図３に関して前述した第１実施形態の記録部を用いた場合について説明する。
次に、図２及び図３に関して前述した第１実施形態の記録部を用いた場合について説明する。
図１０は、記録する状態を表した模式図である。
まず、図１に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位を与えればよい。
この時、記録部２２の第２化合物を含む第２の層１２Ｂ（陰極側）内のＯ（酸素）イオンの一部は、結晶中を移動し、第１化合物を含む第１の層１２Ａ（陽極側）内の空隙サイトに収まる。これに伴い、第２の層１２Ｂ内のＭイオンの価数が減少し、第１の層１２ＡのＡイオンあるいはＢイオンの価数が増加する。その結果、第１の層１２Ａ，および、第２の層１２Ｂの結晶中から電導キャリアが消滅し、両者は、共に、絶縁体となる。
これにより、セット動作（記録）が完了する。
なお、記録動作に関して、第１の層１２Ａ，および、第２の層１２Ｂの位置関係を逆にすれば、プローブ２４の電位を電極層２１の電位よりも相対的に高い状態にしてセット動作を実行することもできる。
まず、図１に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位を与えればよい。
この時、記録部２２の第２化合物を含む第２の層１２Ｂ（陰極側）内のＯ（酸素）イオンの一部は、結晶中を移動し、第１化合物を含む第１の層１２Ａ（陽極側）内の空隙サイトに収まる。これに伴い、第２の層１２Ｂ内のＭイオンの価数が減少し、第１の層１２ＡのＡイオンあるいはＢイオンの価数が増加する。その結果、第１の層１２Ａ，および、第２の層１２Ｂの結晶中から電導キャリアが消滅し、両者は、共に、絶縁体となる。
これにより、セット動作（記録）が完了する。
なお、記録動作に関して、第１の層１２Ａ，および、第２の層１２Ｂの位置関係を逆にすれば、プローブ２４の電位を電極層２１の電位よりも相対的に高い状態にしてセット動作を実行することもできる。
図１１は、再生時の状態を表す模式図である。
再生動作は、電流パルスを記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。但し、電流パルスは、記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。
再生動作は、電流パルスを記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。但し、電流パルスは、記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。
例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２４から記録層（記録ビット）２２に流し、センスアンプＳ／Ａにより記録ビットの抵抗値を測定する。既に説明した新材料を採用すると、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
なお、再生動作は、プローブ２４を走査（スキャン）させることで、連続的に行うことができる。
なお、再生動作は、プローブ２４を走査（スキャン）させることで、連続的に行うことができる。
リセット（消去）動作は、記録層（記録ビット）２２に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ｏ（酸素）イオンが第１化合物を含む第１の層１２Ａ内の空隙サイトから第２化合物を含む第２の層１２Ｂ内に戻ろうとする作用を促進してやればよい。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。
消去動作は、記録ビット２７ごとに行うこともできるし、複数の記録ビット２７又はブロック単位で行うこともできる。
消去動作は、記録ビット２７ごとに行うこともできるし、複数の記録ビット２７又はブロック単位で行うこともできる。
（第３実施形態の記録部を用いた場合）
次に、図４に関して前述した第３実施形態の記録部を用いた場合について説明する。
図１２は、記録する状態を表した模式図である。
まず、図１２に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位を与えればよい。
この時、記録部２２の第３化合物を含む第３の層１２Ｃ（陽極側）内のＡ３イオンの一部は、結晶中を移動し、第１化合物を含む第１の層１２Ａ（陰極側）内の空隙サイトに収まる。これに伴い、第３の層１２Ｃ内のＡ３イオン、あるいはＭ３イオンの価数が増加し、第１の層１２ＡのＡイオンあるいはＢイオンの価数が減少する。その結果、第１の層１２Ａ，および、第３の層１２Ｃの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
これにより、セット動作（記録）が完了する。
なお、記録動作に関して、第１の層１２Ａ，および、第３の層１２Ｃの位置関係を逆にすれば、プローブ２４の電位を電極層２１の電位よりも相対的に低い状態にしてセット動作を実行することもできる。
次に、図４に関して前述した第３実施形態の記録部を用いた場合について説明する。
図１２は、記録する状態を表した模式図である。
まず、図１２に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位を与えればよい。
この時、記録部２２の第３化合物を含む第３の層１２Ｃ（陽極側）内のＡ３イオンの一部は、結晶中を移動し、第１化合物を含む第１の層１２Ａ（陰極側）内の空隙サイトに収まる。これに伴い、第３の層１２Ｃ内のＡ３イオン、あるいはＭ３イオンの価数が増加し、第１の層１２ＡのＡイオンあるいはＢイオンの価数が減少する。その結果、第１の層１２Ａ，および、第３の層１２Ｃの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
これにより、セット動作（記録）が完了する。
なお、記録動作に関して、第１の層１２Ａ，および、第３の層１２Ｃの位置関係を逆にすれば、プローブ２４の電位を電極層２１の電位よりも相対的に低い状態にしてセット動作を実行することもできる。
図１３は、再生時の状態を表す模式図である。
再生動作は、電流パルスを記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。但し、電流パルスは、記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。
再生動作は、電流パルスを記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。但し、電流パルスは、記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。
例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２４から記録層（記録ビット）２２に流し、センスアンプＳ／Ａにより記録ビットの抵抗値を測定する。既に説明した新材料を採用すると、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
なお、再生動作は、プローブ２４を走査（スキャン）させることで、連続的に行うことができる。
リセット（消去）動作は、記録層（記録ビット）２２に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ａ３イオンが第１の層１２Ａ内の空隙サイトから第３の層１２Ｃ内に戻ろうとする作用を促進してやればよい。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。
リセット（消去）動作は、記録層（記録ビット）２２に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ａ３イオンが第１の層１２Ａ内の空隙サイトから第３の層１２Ｃ内に戻ろうとする作用を促進してやればよい。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。
消去動作は、記録ビット２７ごとに行うこともできるし、複数の記録ビット２７又はブロック単位で行うこともできる。
（実施例）
サンプルとしては、図８に表した構造を有する記録媒体を使用し、評価は、先端の径が１０ｎｍ以下に先鋭化されたプローブ対を使用する。
電極層２１は、例えば、半導体基板上に形成されたＰｔ膜とする。半導体基板と下部電極との接着性を高めるために、５ｎｍ程度のＴｉを接着層として用いてもよい。記録層２２は、所望の組成比が得られるように成分を調整したターゲットを用い、ディスクの温度を６００℃程度の高温に保持したまま、アルゴンと酸素の混合ガス中でＲＦマグネトロンスパッタを行うことにより、得ることができる。さらに、保護層として、例えば、ダイヤモンドライクカーボンを、ＣＶＤ法により形成してもよい。各層の膜厚は、低抵抗状態と高抵抗状態の抵抗比、スイッチングに要するエネルギー、スイッチング速度などを最適化するように設計できる。例えばスパッタ時間を調整することで、所望の膜厚を得ることができる。
サンプルとしては、図８に表した構造を有する記録媒体を使用し、評価は、先端の径が１０ｎｍ以下に先鋭化されたプローブ対を使用する。
電極層２１は、例えば、半導体基板上に形成されたＰｔ膜とする。半導体基板と下部電極との接着性を高めるために、５ｎｍ程度のＴｉを接着層として用いてもよい。記録層２２は、所望の組成比が得られるように成分を調整したターゲットを用い、ディスクの温度を６００℃程度の高温に保持したまま、アルゴンと酸素の混合ガス中でＲＦマグネトロンスパッタを行うことにより、得ることができる。さらに、保護層として、例えば、ダイヤモンドライクカーボンを、ＣＶＤ法により形成してもよい。各層の膜厚は、低抵抗状態と高抵抗状態の抵抗比、スイッチングに要するエネルギー、スイッチング速度などを最適化するように設計できる。例えばスパッタ時間を調整することで、所望の膜厚を得ることができる。
プローブ対を保護層１３Ｂに接触させ、書き込み／消去は、そのうちの１つを用いて実行する。例えば、書き込みは、記録層２２に、例えば、５０ｎｓｅｃ幅で、１Ｖの電圧パルスを印加することにより行う。一方で、例えば、消去は、記録層２２に、例えば、２００ｎｓｅｃ幅で、０．２Ｖの電圧パルスを印加することにより行うことができる。
また、書き込み／消去の合間に、プローブ対の他の１つを用いて読み出しを実行する。読み出しは、記録層２２に、１０ｎｓｅｃ幅で、０．１Ｖの電圧パルスを印加し、記録層（記録ビット）２２の抵抗値を測定することにより行うことができる。
前述した第１〜第３実施形態を適用した具体例を以下に説明する。
また、書き込み／消去の合間に、プローブ対の他の１つを用いて読み出しを実行する。読み出しは、記録層２２に、１０ｎｓｅｃ幅で、０．１Ｖの電圧パルスを印加し、記録層（記録ビット）２２の抵抗値を測定することにより行うことができる。
前述した第１〜第３実施形態を適用した具体例を以下に説明する。
以上説明したように、本実施形態のプローブメモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
（半導体メモリ）
次に、半導体素子と組み合わせた情報記録再生装置について説明する。
図１４は、第１〜第３実施形態のいずれかの記録層を備えたクロスポイント型半導体メモリを表す模式図である。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
次に、半導体素子と組み合わせた情報記録再生装置について説明する。
図１４は、第１〜第３実施形態のいずれかの記録層を備えたクロスポイント型半導体メモリを表す模式図である。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒｉ−１，Ｒｉ，Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃｉ−１，Ｃｉ，Ｃｉ＋１が入力される。
メモリセル３３は、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。
メモリセル３３には、記録／再生時における回り込み電流（sneak current）を防止するためのダイオード３４が付加される。
メモリセル３３は、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。
メモリセル３３には、記録／再生時における回り込み電流（sneak current）を防止するためのダイオード３４が付加される。
図１５は、図１４の半導体メモリのメモリセルアレイ部の構造を表す模式図である。
半導体チップ３０上には、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。
このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１７及び図１８に示すように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
半導体チップ３０上には、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。
このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１７及び図１８に示すように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
第１〜第３実施形態のいずれかの記録層を有するメモリセル３３は、例えば、図１６に表したように、記録層２２、保護層１３Ｂ及びヒータ層３５のスタック構造から構成される。１つのメモリセル３３により１ビットデータを記憶する。また、ダイオード３４は、ワード線ＷＬｉとメモリセル３３との間に配置される。
図１７及び図１８は、メモリセルアレイの他の具体例を表す模式図である。
図１７に表した具体例においては、Ｙ方向の延びたビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の上下に、Ｘ方向に延びたワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１がそれぞれ設けられている。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３、３４がそれぞれ配設されている。つまり、ビット線をその上下のメモリセルで共有した構造とされている。
図１７に表した具体例においては、Ｙ方向の延びたビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の上下に、Ｘ方向に延びたワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１がそれぞれ設けられている。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３、３４がそれぞれ配設されている。つまり、ビット線をその上下のメモリセルで共有した構造とされている。
図１８に表した具体例においては、Ｙ方向の延びたビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１と、Ｘ方向に延びたワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１と、が交互に積層された構造を有する。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３、３４がそれぞれ配設されている。つまり、ビット線とワード線を、それらの上下のメモリセルで共有した構造とされている。
図１７及び図１８に例示したような積層構造を採用することにより、記録密度を上げることが可能となる。
図１７及び図１８に例示したような積層構造を採用することにより、記録密度を上げることが可能となる。
次に、図１４〜図１６を参照しつつ用いて第１〜第３実施形態の記録層を用いた半導体メモリの記録／再生動作について説明する。
ここでは、図１４において点線Ａで囲んだメモリセル３３を選択し、これについて記録／再生動作を実行する場合について説明する。
ここでは、図１４において点線Ａで囲んだメモリセル３３を選択し、これについて記録／再生動作を実行する場合について説明する。
（第１実施形態の記録層を用いた場合）
記録（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に低い状態を作る。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
記録（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に低い状態を作る。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３では、Ａイオンの一部がワード線（陰極）ＷＬｉ側に移動し、結晶内のＡイオンがＣＸ４ ３−あるいはＣＸ４ ４−イオンに対して相対的に減少する。また、ワード線ＷＬｉ側に移動したＡイオンは、ワード線ＷＬｉから電子を受け取ってメタルとして析出する。
点線Ａで囲まれた選択されたメモリセル３３では、ＣＸ４ ３−あるいはＣＸ４ ４−イオンが過剰となり、結果的に、結晶内におけるＡイオンあるいはＢイオンの価数を上昇させる。つまり、点線Ａで囲まれた選択されたメモリセル３３は、相変化によるキャリアの注入により電子伝導性を有するようになるため、記録（セット動作）が完了する。
なお、記録時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが望ましい。
また、記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。
また、記録のための電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
また、記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。
また、記録のための電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
再生に関しては、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
消去（リセット）動作に関しては、点線Ａで囲まれた選択されたメモリセル３３を大電流パルスによりジュール加熱して、そのメモリセル３３における酸化還元反応を促進させることにより行う。
（第２実施形態の記録層を用いた場合）
記録動作（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に低くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３では、第２化合物内のＯイオンの一部が第１化合物の空隙サイトに移動する。このため、第１化合物内のＡイオンあるいはＢイオンの価数が上昇し、第２化合物内のＭイオンの価数が減少する。その結果、第１及び第２化合物の結晶中から電導キャリアが消滅し、両者は、共に、絶縁体となる。
これにより、セット動作（記録）が完了する。
記録動作（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に低くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３では、第２化合物内のＯイオンの一部が第１化合物の空隙サイトに移動する。このため、第１化合物内のＡイオンあるいはＢイオンの価数が上昇し、第２化合物内のＭイオンの価数が減少する。その結果、第１及び第２化合物の結晶中から電導キャリアが消滅し、両者は、共に、絶縁体となる。
これにより、セット動作（記録）が完了する。
なお、記録時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが望ましい。
また、記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。
電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
再生動作は、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
また、記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。
電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
再生動作は、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
リセット（消去）動作は、点線Ａで囲まれた選択されたメモリセル３３に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ｏイオン元素が第１化合物内の空隙サイトから第２化合物内に戻ろうとする作用を促進してやればよい。
リセット（消去）動作は、点線Ａで囲まれた選択されたメモリセル３３に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ｏイオン元素が第１化合物内の空隙サイトから第２化合物内に戻ろうとする作用を促進してやればよい。
（第３実施形態の記録層を用いた場合）
記録動作（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に低くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３では、第３化合物内のＡ３イオンの一部が第１化合物の空隙サイトに移動する。このため、第１化合物内のＡイオンあるいはＢイオンの価数が減少し、第３化合物内のＡ３イオンあるいはＭ３イオンの価数が増加する。その結果、第１及び第３化合物の結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
これにより、セット動作（記録）が完了する。
記録動作（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に低くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３では、第３化合物内のＡ３イオンの一部が第１化合物の空隙サイトに移動する。このため、第１化合物内のＡイオンあるいはＢイオンの価数が減少し、第３化合物内のＡ３イオンあるいはＭ３イオンの価数が増加する。その結果、第１及び第３化合物の結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
これにより、セット動作（記録）が完了する。
なお、記録時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが望ましい。
また、記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。
電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
また、記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。
電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
再生動作は、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
リセット（消去）動作は、点線Ａで囲まれた選択されたメモリセル３３に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ａ３イオン元素が第１化合物内の空隙サイトから第３化合物内に戻ろうとする作用を促進してやればよい。
以上説明したように、本実施形態の半導体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
以上説明したように、本実施形態の半導体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
（フラッシュメモリ）
本実施形態は、フラッシュメモリに適用することも可能である。
図１９は、フラッシュメモリのメモリセルを表す模式断面図である。
フラッシュメモリのメモリセルは、ＭＩＳ（metal-insulator-semiconductor）トランジスタから構成される。
本実施形態は、フラッシュメモリに適用することも可能である。
図１９は、フラッシュメモリのメモリセルを表す模式断面図である。
フラッシュメモリのメモリセルは、ＭＩＳ（metal-insulator-semiconductor）トランジスタから構成される。
半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、第１〜第３実施形態のいずれかの記録層が有する記録層（ＲＲＡＭ：Resistive ＲＡＭ）４４が形成される。記録部４４上には、コントロールゲート電極４５が形成される。
半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。
記録層４４は、第１〜第３実施形態に関して前述した記録層１２を構成する材料により形成される。
半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。
記録層４４は、第１〜第３実施形態に関して前述した記録層１２を構成する材料により形成される。
図１９を参照しつつ、その基本動作について説明する。
セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。
電位Ｖ１，Ｖ２の差は、記録層４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。
すなわち、Ｖ１＞Ｖ２およびＶ１＜Ｖ２のいずれでもよい。
例えば、初期状態（リセット状態）において、記録層４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。
電位Ｖ１，Ｖ２の差は、記録層４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。
すなわち、Ｖ１＞Ｖ２およびＶ１＜Ｖ２のいずれでもよい。
例えば、初期状態（リセット状態）において、記録層４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
この状態から電位Ｖ１，Ｖ２を与えて記録層４４を導電体（抵抗小）に変化させると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、低くなる。
なお、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。
なお、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。
リセット（消去）動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。
電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。
この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録層４４に注入されるため、記録層４４の温度が上昇する。
これにより、記録層４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本実施形態の例に係る情報記録再生装置を実用化できる。
電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。
この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録層４４に注入されるため、記録層４４の温度が上昇する。
これにより、記録層４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本実施形態の例に係る情報記録再生装置を実用化できる。
（ＮＡＮＤ型フラッシュメモリ）
図２０は、ＮＡＮＤセルユニットの回路図である。
また、図２１は、本実施形態に係るＮＡＮＤセルユニットの構造を表す模式図である。
図２０は、ＮＡＮＤセルユニットの回路図である。
また、図２１は、本実施形態に係るＮＡＮＤセルユニットの構造を表す模式図である。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＡＮＤセルユニットが形成される。
ＮＡＮＤセルユニットは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５とから構成される。
ＮＡＮＤセルユニットは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述した基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、すなわち、導電体（抵抗小）に固定される。
セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。
セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。
セット（書き込み）動作前には、ＮＡＮＤセルユニット内の全てのメモリセルは、リセット状態（抵抗大）になっているものとする。
セット（書き込み）動作は、ソース線ＳＬ側のメモリセルＭＣからビット線ＢＬ側のメモリセルに向かって１つずつ順番に行われる。
選択されたワード線（コントロールゲート電極）ＷＬに書き込み電位としてＶ１（プラス電位）を与え、非選択のワード線ＷＬに転送電位（メモリセルＭＣがオンになる電位）としてＶpassを与える。
セット（書き込み）動作は、ソース線ＳＬ側のメモリセルＭＣからビット線ＢＬ側のメモリセルに向かって１つずつ順番に行われる。
選択されたワード線（コントロールゲート電極）ＷＬに書き込み電位としてＶ１（プラス電位）を与え、非選択のワード線ＷＬに転送電位（メモリセルＭＣがオンになる電位）としてＶpassを与える。
ソース線ＳＬ側のセレクトゲートトランジスタＳＴをオフ、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータを転送する。
例えば、プログラムデータが“１”のときは、選択されたメモリセルＭＣのチャネル領域に書き込み禁止電位（例えば、Ｖ１と同じ程度の電位）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値が高い状態から低い状態に変化しないようにする。
また、プログラムデータが“０”のときは、選択されたメモリセルＭＣのチャネル領域にＶ２（＜Ｖ１）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値を高い状態から低い状態に変化させる。
例えば、プログラムデータが“１”のときは、選択されたメモリセルＭＣのチャネル領域に書き込み禁止電位（例えば、Ｖ１と同じ程度の電位）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値が高い状態から低い状態に変化しないようにする。
また、プログラムデータが“０”のときは、選択されたメモリセルＭＣのチャネル領域にＶ２（＜Ｖ１）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値を高い状態から低い状態に変化させる。
リセット（消去）動作では、例えば、全てのワード線（コントロールゲート電極）ＷＬにＶ１’を与え、ＮＡＮＤセルユニット内の全てのメモリセルＭＣをオンにする。また、２つのセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬにＶ３を与え、ソース線ＳＬにＶ４（＜Ｖ３）を与える。
この時、ホットエレクトロンがＮＡＮＤセルユニット内の全てのメモリセルＭＣの記録層４４に注入されるため、ＮＡＮＤセルユニット内の全てのメモリセルＭＣに対して一括してリセット動作が実行される。
この時、ホットエレクトロンがＮＡＮＤセルユニット内の全てのメモリセルＭＣの記録層４４に注入されるため、ＮＡＮＤセルユニット内の全てのメモリセルＭＣに対して一括してリセット動作が実行される。
読み出し動作は、選択されたワード線（コントロールゲート電極）ＷＬに読み出し電位（プラス電位）を与え、非選択のワード線（コントロールゲート電極）ＷＬには、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる電位を与える。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
選択されたメモリセルＭＣは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、例えば、読み出し電流の変化を検出することにより、データを読み出すことができる。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
選択されたメモリセルＭＣは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、例えば、読み出し電流の変化を検出することにより、データを読み出すことができる。
なお、図２１に表した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２２に表したように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
図２３は、ＮＡＮＤ型フラッシュメモリの変形例を表す模式図である。
この変形例は、ＮＡＮＤストリングを構成する複数のメモリセルＭＣのゲート絶縁層がＰ型半導体層４７に置き換えられている点に特徴を有する。
高集積化が進み、メモリセルＭＣが微細化されると、電圧を与えていない状態で、Ｐ型半導体層４７は、空乏層で満たされることになる。
この変形例は、ＮＡＮＤストリングを構成する複数のメモリセルＭＣのゲート絶縁層がＰ型半導体層４７に置き換えられている点に特徴を有する。
高集積化が進み、メモリセルＭＣが微細化されると、電圧を与えていない状態で、Ｐ型半導体層４７は、空乏層で満たされることになる。
セット（書き込み）時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの書き込み電位（例えば、３．５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５にプラスの転送電位（例えば、１Ｖ）を与える。
この時、ＮＡＮＤストリング内の複数のメモリセルＭＣのＰ型ウェル領域４１ｃの表面がＰ型からＮ型に反転し、チャネルが形成される。
この時、ＮＡＮＤストリング内の複数のメモリセルＭＣのＰ型ウェル領域４１ｃの表面がＰ型からＮ型に反転し、チャネルが形成される。
そこで、上述したように、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータ“０”を転送すれば、セット動作を行うことができる。
リセット（消去）は、例えば、全てのコントロールゲート電極４５にマイナスの消去電位（例えば、−３．５Ｖ）を与え、Ｐ型ウェル領域４１ｃ及びＰ型半導体層４７に接地電位（０Ｖ）を与えれば、ＮＡＮＤストリングを構成する全てのメモリセルＭＣに対して一括して行うことができる。
読み出し時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの読み出し電位（例えば、０．５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５に、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる転送電位（例えば、１Ｖ）を与える。
ただし、“１”状態のメモリセルＭＣの閾値電圧Ｖｔｈ”１”は、０Ｖ ＜ Ｖｔｈ”１” ＜ ０．５Ｖの範囲内にあるものとし、“０”状態のメモリセルＭＣの閾値電圧Ｖｔｈ”０”は、０．５Ｖ ＜ Ｖｔｈ”０” ＜ １Ｖの範囲内にあるものとする。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
このような状態にすれば、選択されたメモリセルＭＣに記憶されたデータの値に応じてＮＡＮＤストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
このような状態にすれば、選択されたメモリセルＭＣに記憶されたデータの値に応じてＮＡＮＤストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。
なお、この変形例においては、Ｐ型半導体層４７のホールドープ量がＰ型ウェル領域４１ｃのそれよりも多く、かつ、Ｐ型半導体層４７のフェルミレベルがＰ型ウェル領域４１ｃのそれよりも０．５Ｖ程度深くなっていることが望ましい。
これは、コントロールゲート電極４５にプラスの電位を与えたときに、Ｎ型拡散層４２間のＰ型ウェル領域４１ｃの表面部分からＰ型からＮ型への反転が開始し、チャネルが形成されるようにするためである。
このようにすることで、例えば、書き込み時には、非選択のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成され、読み出し時には、ＮＡＮＤストリング内の複数のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成される。
つまり、メモリセルＭＣの記録層４４が導電体（セット状態）であっても、拡散層４２とコントロールゲート電極４５とが短絡することはない。
これは、コントロールゲート電極４５にプラスの電位を与えたときに、Ｎ型拡散層４２間のＰ型ウェル領域４１ｃの表面部分からＰ型からＮ型への反転が開始し、チャネルが形成されるようにするためである。
このようにすることで、例えば、書き込み時には、非選択のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成され、読み出し時には、ＮＡＮＤストリング内の複数のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成される。
つまり、メモリセルＭＣの記録層４４が導電体（セット状態）であっても、拡散層４２とコントロールゲート電極４５とが短絡することはない。
（ＮＯＲ型フラッシュメモリ）
図２４は、ＮＯＲセルユニットの回路図である。
また、図２５は、本実施形態の例に係るＮＯＲセルユニットの構造を表す模式図である。
図２４は、ＮＯＲセルユニットの回路図である。
また、図２５は、本実施形態の例に係るＮＯＲセルユニットの構造を表す模式図である。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成されている。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＯＲセルが形成されている。
ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。
メモリセルＭＣは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。
メモリセルＭＣは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
（２トランジスタ型フラッシュメモリ）
図２６は、２トランジスタ型セルユニットの回路図である。
また、図２７は、本実施形態の例に係る２トラセルユニットの構造を表す模式図である。
図２６は、２トランジスタ型セルユニットの回路図である。
また、図２７は、本実施形態の例に係る２トラセルユニットの構造を表す模式図である。
２トランジスタ型セルユニットは、ＮＡＮＤセルユニットの特徴とＮＯＲセルの特徴とを併せ持った新たなセル構造として最近開発されたものである。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係る２トランジスタ型セルユニットが形成される。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係る２トランジスタ型セルユニットが形成される。
２トランジスタ型セルユニットは、直列接続される１つのメモリセルＭＣと１つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、すなわち、導電体（抵抗小）に固定される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、すなわち、導電体（抵抗小）に固定される。
セレクトゲートトランジスタＳＴは、ソース線ＳＬに接続され、メモリセルＭＣは、ビット線ＢＬに接続される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
図２７に表した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２８に表したように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
図２７に表した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２８に表したように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
以上、図１〜図２８を参照しつつ説明したように、本実施形態によれば、情報記録（書き込み）は、電場が印加された部位（記録単位）のみで行われるため、極めて微細な領域に、極めて小さな消費電力で情報を記録できる。
また、消去は、熱を印加することにより行うが、本実施形態の例で提案する材料を用いれば酸化物の構造変化がほとんど生じないため、小さな消費電力で消去が可能となる。あるいは、消去は記録時と逆向きの電場を印加して行うこともできる。この場合には、熱の拡散というエネルギーロスが少ないため、より小さな消費電力で消去が可能となる。
このように、本実施形態の例によれば、極めて単純な仕組みであるにもかかわらず、従来技術では到達することのできない記録密度による情報記録を可能とする。従って、本実施形態の例は、現在の不揮発性メモリの記録密度の壁を打ち破る次世代技術として産業上のメリットは多大である。
なお、本実施形態の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、本実施形態の例は、製膜された直後の状態を初期状態として、セット、リセットを定義したが、セット、リセットの定義は任意のものであり、本実施形態の例に限定されるものではない。さらに、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
１１ 電極層
１２ 記録層
１２Ａ 第１の層
１２Ｂ 第２の層
１２Ｃ 第３の層
１３Ａ 電極（保護層）
１３Ｂ 保護層
１４ メタル層
１５ ドライバ
１６ スキャナー
２０ 基板
２１ 電極層
２２ 記録層
２３ 基板
２４ プローブ
２５，２６ マルチプレクスドライバ
２７ 記録ビット
３０ 半導体チップ
３１ デコーダ
３２ 読み出し回路
３３ メモリセル
３４ ダイオード
３５ ヒータ層
４１ 半導体基板
４１ａ 半導体基板
４１ｂ ウェル領域
４１ｃ ウェル領域
４２ 拡散層
４２ 拡散層
４３ ゲート絶縁層
４４ 記録層
４５ コントロールゲート電極
４７ 半導体層
１２ 記録層
１２Ａ 第１の層
１２Ｂ 第２の層
１２Ｃ 第３の層
１３Ａ 電極（保護層）
１３Ｂ 保護層
１４ メタル層
１５ ドライバ
１６ スキャナー
２０ 基板
２１ 電極層
２２ 記録層
２３ 基板
２４ プローブ
２５，２６ マルチプレクスドライバ
２７ 記録ビット
３０ 半導体チップ
３１ デコーダ
３２ 読み出し回路
３３ メモリセル
３４ ダイオード
３５ ヒータ層
４１ 半導体基板
４１ａ 半導体基板
４１ｂ ウェル領域
４１ｃ ウェル領域
４２ 拡散層
４２ 拡散層
４３ ゲート絶縁層
４４ 記録層
４５ コントロールゲート電極
４７ 半導体層
Claims (14)
- オリビン構造を有する第１化合物を含む第１の層を有する記録層と、
前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する電圧印加部と、
を備えたことを特徴とする情報記録再生装置。 - 前記第１化合物は、ＡａＢｂＣｃＸｘ（１．８≦ａ＋ｂ≦２．２、ｃ＝１、３．８≦ｃ≦４．２）で表され、
前記Ａと前記Ｂは、同一あるいは異なる元素であり、
前記Ａと前記Ｂの少なくともいずれか一方は、電子が不完全に満たされたｄ軌道を有する遷移元素を含み、
前記Ｃは、前記Ａ及び前記Ｂのいずれとも異なり、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ及びＰよりなる群から選択された少なくとも１種類の元素であり、
前記Ｘは、Ｏ及びＳよりなる群から選択された少なくとも１種類の元素であることを特徴とする請求項１記載の情報記録再生装置。 - 前記Ｘは、Ｏ（酸素）であることを特徴とする請求項２記載の情報記録再生装置。
- 前記Ａは、１Ａ族、２Ａ族、希土類、Ｌｎ（ランタノイド）、４Ａ族、５Ａ族、６Ａ族、７Ａ族、８族、１Ｂ族及び２Ｂ族よりなる群から選択された少なくとも１種類の元素であり、
前記Ｂは、希土類、Ｌｎ（ランタノイド）、４Ａ族、５Ａ族、６Ａ族、７Ａ族、８族、１Ｂ族及び２Ｂ族よりなる群から選択された少なくとも１種類の元素を含むことを特徴とする請求項２または３に記載の情報記録再生装置。 - 前記記録層は、前記第１の層に接して設けられた第２の層をさらに有し、
前記第２の層は、ＭＯｙ（０．５≦ｙ≦２．５）で表される第２化合物を含み、
前記Ｍは、４Ａ族、５Ａ族、６Ａ族、７Ａ族、８族及び１Ｂ族よりなる群から選択された少なくとも１種類の元素であることを特徴とする請求項１〜４のいずれか１つに記載の情報記録再生装置。 - 前記Ｍは、Ｃｒ、Ｍｎ、Ｆｅ及びＣｏよりなる群から選択された少なくとも１種類の元素であることを特徴とする請求項５記載の情報記録再生装置。
- 前記第２化合物の電子のフェルミ準位は、前記第１化合物の電子のフェルミ準位よりも高いことを特徴とする請求項５または６に記載の情報記録再生装置。
- 前記Ａの組成比ａと前記Ｂの組成比ｂは、１．８≦ａ＋ｂ＜２を満たし、
前記記録層は、前記第１の層に接して設けられた第３の層をさらに有し、
前記第３の層は、少なくとも２種類の陽イオン元素を有する化合物から構成され、前記陽イオン元素の少なくとも１種類は電子が不完全に満たされたｄ軌道を有する遷移元素である第３化合物を含むことを特徴とする請求項２〜４のいずれか１つに記載の情報記録再生装置。 - 前記第３化合物は、スピネル構造、イルメナイト構造、クリプトメレン構造、ホランダイト構造、ヘテロライト構造、デラフォサイト構造及びウルフラマイト構造よりなる群から選択されたいずれかを有することを特徴とする請求項８記載の情報記録再生装置。
- 前記第３化合物の電子のフェルミ準位は、前記第１化合物の電子のフェルミ準位よりも低いことを特徴とする請求項８または９に記載の情報記録再生装置。
- 前記電圧印加部は、前記記録層の記録単位に対して前記電圧を局所的に印加するためのプローブを含むことを特徴とする請求項１〜１０のいずれかの１つに記載の情報記録再生装置。
- 前記電圧印加部は、前記記録層を挟んだワード線及びビット線を含むことを特徴とする請求項１〜１０のいずれかの１つに記載の情報記録再生装置。
- 前記電圧印加部は、ゲート電極とゲート絶縁膜とを有するＭＩＳトランジスタを含み、
前記記録層は、前記ＭＩＳトランジスタの前記ゲート電極と前記ゲート絶縁層との間に設けられたことを特徴とする請求項１〜１０のいずれか１つに記載の情報記録再生装置。 - 前記電圧印加部は、第１導電型半導体基板内に設けられた２つの第２導電型拡散層と、前記２つの第２導電型拡散層の間の前記第１導電型半導体基板上の第１導電型半導体層と、前記２つの第２導電型拡散層間における導通／非導通を制御するゲート電極と、を含み、
前記記録層は、前記ゲート電極と前記第１導電型半導体層との間に設けられたことを特徴とする請求項１〜１０のいずれか１つに記載の情報記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007092912A JP2008251107A (ja) | 2007-03-30 | 2007-03-30 | 情報記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007092912A JP2008251107A (ja) | 2007-03-30 | 2007-03-30 | 情報記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008251107A true JP2008251107A (ja) | 2008-10-16 |
Family
ID=39975874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007092912A Pending JP2008251107A (ja) | 2007-03-30 | 2007-03-30 | 情報記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008251107A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010521069A (ja) * | 2007-03-14 | 2010-06-17 | ユニヴェルシテ・ドゥ・ナント | Ａｍ４ｘ８型遷移元素の四面体アグリゲートを有する空隙尖晶石を電子データ再書き込み可能不揮発性メモリに使用すること及び対応する物質 |
-
2007
- 2007-03-30 JP JP2007092912A patent/JP2008251107A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010521069A (ja) * | 2007-03-14 | 2010-06-17 | ユニヴェルシテ・ドゥ・ナント | Ａｍ４ｘ８型遷移元素の四面体アグリゲートを有する空隙尖晶石を電子データ再書き込み可能不揮発性メモリに使用すること及び対応する物質 |
| KR101416725B1 (ko) | 2007-03-14 | 2014-07-09 | 위니베르시떼 드 낭뜨 | 전자 데이터를 재기록가능한 비휘발성 메모리의 ａｍ４ｘ８ 타입의 전이 원소의 사면체 집합체를 갖는 라쿠나 스피넬의 용도 및 대응하는 재료 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4792107B2 (ja) | 情報記録再生装置 | |
| JP5351144B2 (ja) | 情報記録再生装置 | |
| JP4791948B2 (ja) | 情報記録再生装置 | |
| JP4792009B2 (ja) | 情報記録再生装置 | |
| JP5216847B2 (ja) | 情報記録再生装置 | |
| JP4792007B2 (ja) | 情報記録再生装置 | |
| JP4792006B2 (ja) | 情報記録再生装置 | |
| JP4792008B2 (ja) | 情報記録再生装置 | |
| JP4908555B2 (ja) | 情報記録再生装置 | |
| JP4792010B2 (ja) | 情報記録再生装置 | |
| WO2009122569A1 (ja) | 情報記録再生装置 | |
| WO2010026664A1 (ja) | 不揮発性記憶素子及び不揮発性記憶装置 | |
| JP2008251108A (ja) | 情報記録再生装置 | |
| JP4792125B2 (ja) | 情報記録再生装置 | |
| KR101120339B1 (ko) | 정보 기록/재생 장치 | |
| JP4792108B2 (ja) | 情報記録再生装置 | |
| WO2009116139A1 (ja) | 情報記録再生装置 | |
| WO2009122571A1 (ja) | 情報記録再生装置 | |
| JP2008276904A (ja) | 情報記録再生装置 | |
| JP2012138512A (ja) | 情報記録再生装置 | |
| JP5306363B2 (ja) | 情報記録再生装置 | |
| JP2008251107A (ja) | 情報記録再生装置 | |
| JP2008251126A (ja) | 情報記録再生装置 |