JP2006140412A - 記憶素子及び記憶装置 - Google Patents
記憶素子及び記憶装置 Download PDFInfo
- Publication number
- JP2006140412A JP2006140412A JP2004330809A JP2004330809A JP2006140412A JP 2006140412 A JP2006140412 A JP 2006140412A JP 2004330809 A JP2004330809 A JP 2004330809A JP 2004330809 A JP2004330809 A JP 2004330809A JP 2006140412 A JP2006140412 A JP 2006140412A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory element
- memory
- resistance value
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 285
- 238000000034 method Methods 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims abstract description 67
- 229910052709 silver Inorganic materials 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 23
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 23
- 238000003860 storage Methods 0.000 claims description 55
- 230000007423 decrease Effects 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 16
- 229910052711 selenium Inorganic materials 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 description 51
- 239000010408 film Substances 0.000 description 37
- 239000000463 material Substances 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 11
- 230000007547 defect Effects 0.000 description 9
- 238000002474 experimental method Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000010416 ion conductor Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910005866 GeSe Inorganic materials 0.000 description 3
- 229910052798 chalcogen Inorganic materials 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 150000001787 chalcogens Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052761 rare earth metal Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910005829 GeS Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- -1 Ta 2 O 5 Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 第1の電極2と第2の電極6との間に記憶層4が挟まれて構成され、記憶層内もしくは記憶層4と接している層3に、Cu,Ag,Znから選ばれるいずれかの元素が含まれ、記憶素子10に電圧を印加することにより、記憶素子10の抵抗が変化して情報の記録が行われ、記憶素子10の抵抗値が低い記録状態から記憶素子10の抵抗値が高い消去状態に変化させる消去過程において、記憶素子10に印加される電圧の増大による、この消去過程終了時の記憶素子10の抵抗値の変動が最大10倍以内である特性を有する記憶素子10を構成する。
【選択図】 図1
Description
また、DRAMは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報(データ)を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
この記憶素子は、2つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、2つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることにより、2つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散するため、これによりイオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。
この特性を利用して、メモリデバイスを構成することが可能である(例えば特許文献1、非特許文献1参照)。
記憶素子の抵抗値が中間値をとると、読み出し時にデータ識別のマージンが低下するだけでなく、記録や消去の閾値電圧が変動して、情報の記録・消去を安定して行うことができなくなる、という問題を有している。
即ち、Cu,Ag,Znから選ばれるいずれかの元素が、記憶層と接している層に含まれている構成、記憶層に含まれている構成、記憶層及び記憶層に接している層にそれぞれ含まれている構成が挙げられる。
また、この状態から、一方の電極側に負電位を印加して記憶素子に負電圧をかけると、他方の電極側に析出していたCu,Ag,Znが再びイオン化して、元の状態に戻ることによって記憶層の抵抗値が元の高い状態に戻り、記憶素子の抵抗値も高くなるので、これにより記録した情報の消去を行うことが可能になる。
即ち、記憶素子に電圧を印加することにより、記憶素子の抵抗が変化して情報の記録が行われる。
このような構成としたときには、Te,S,Seから選ばれるいずれかの元素(カルコゲン元素)が、Cu,Ag,Znのイオン化を促進する性質を有することから、比較的低い電圧を印加しても記録を行うことが可能になる。
このような構成としたときには、記憶素子に印加される電圧が大きいほど、記憶素子の消去状態の抵抗値が減少する特性を有することによっても、記憶素子に印加される電圧の変動による消去過程終了時の記憶素子の抵抗値の変動を小さく抑制することができ、これにより前述した記録過程の閾値電圧の変動を抑制することができる。
また、比較的小さい電圧でも、ほぼ確実に消去過程を終了させることが可能になり、比較的小さい電圧や短い電圧パルスでも、情報の記録・消去を安定して行うことができる。
これにより、記憶素子に印加する電圧を小さくして消費電力を低減することや短時間で記録・消去を行うことができる。
また、記憶装置の高集積化(高密度化)や小型化を図ることができる。
この記憶素子10は、高電気伝導度の基板1、例えばP型の高濃度の不純物がドープされた(P++の)シリコン基板1上に下部電極2が形成され、この下部電極2上にCu,Ag,Zn及びTe,S,Seのうちのいずれかの元素が含有された、イオン源層3が形成され、その上に記憶層4が形成され、この記憶層4上の絶縁層5に形成された開口を通じて記憶層4に接続するように上部電極6が形成されて構成されている。
この下部電極2に、例えばTiW膜を用いた場合には、膜厚を例えば10nm〜100nmの範囲にすればよい。
なお、このイオン源層3に、必要に応じて、Geや希土類元素等を添加することにより、耐熱性を向上することができる。
このイオン源層3に、例えば、GeTeCu膜を用いた場合には、膜厚を例えば5nm〜50nmにすればよい。また、例えば、Cu,Ag,Znを用いた場合には、膜厚を例えば2nm〜30nmにすればよい。
酸化物としては、例えば、SiO2や遷移金属酸化物、希土類元素の酸化物等が挙げられる。
また、窒化物としては、例えば、窒化珪素SiNや希土類元素の窒化物等が挙げられる。
このように、記憶層4の膜厚を薄くすることにより、通常絶縁材料である酸化物や窒化物から成る記憶層4に電流を流すことが可能になる。
そして、この記憶層4は、他の層よりも抵抗値の変化が充分大きい。そのため、記憶素子10全体の抵抗値の変化は、主として記憶層4により影響される。
従って、記憶層4の抵抗値の変化を利用して、記憶素子10に情報の記録を行うことができる。
上部電極6には、下部電極2と同様、通常の半導体配線材料が用いられる。
また、記憶層4上に直接電極層を積層して、所定のパターンにパターニングすることによって上部電極6を形成してもよい。
ここで、このとき、記憶素子10に印加する電圧を、負電圧(−)と定義して、以下同様に定義して説明する。
記憶素子10への負電圧の印加により、イオン源層3からCu,Ag,Znがイオン化して、記憶層4内を拡散していき、上部電極6側で電子と結合して析出する、或いは、記憶層4内部に拡散した状態で留まる。
すると、記憶層4内部にCu,Ag,Znを多量に含む電流パスが形成される、もしくは、記憶層4内部にCu,Ag,Znによる欠陥が多数形成されることによって、記憶層4の抵抗値が低くなる。記憶層4以外の各層は、記憶層4の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶層4の抵抗値を低くすることにより、記憶素子10全体の抵抗値も低くすることができる。
その後、負電圧を除去して、記憶素子10にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。
この消去過程においては、下部電極2側が負に、上部電極6側が正になるように、記憶素子10に対して正電圧(+)を印加する。
記憶素子10への正電圧の印加により、記憶層4内に形成されていた電流パス或いは不純物準位を構成していたCu,Ag,Znがイオン化して、記憶層4内を移動してイオン源層3側に戻る。
すると、記憶層4内からCu,Ag,Znによる電流パス、もしくは、欠陥が消滅して、記憶層4の抵抗値が高くなる。記憶層4以外の各層は元々抵抗値が低いので、記憶層4の抵抗値を高くすることにより、記憶素子10全体の抵抗値も高くすることができる。
その後、正電圧を除去して、記憶素子10にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去することが可能になる。
このときに発生する現象は、以下のように説明することができる。
また、記録過程でイオンが流入することによって、記憶層4の原子や格子の状態が変化して、例えば格子欠陥が発生した場合には、消去過程でイオンがイオン源層3に戻った後に、さらに消去電圧を印加することにより、例えば酸化反応により格子欠陥が修復される。この場合にも、消去パルス電圧の振幅やパルス幅の変動によって、消去過程後の(高抵抗状態の)抵抗値が変動してしまう。
つまり、イオンの一部が記憶層4に残留している場合には、既にイオンのパスの一部が形成されている状態であるので、相対的に低い記録電圧の印加によって、容易に、多量のイオンがイオン源層3から記憶層4に注入される。
また、記憶層4に多量の格子欠陥が存在する場合にも、同様に、相対的に低い記録電圧の印加によって、記録が行われる。
このように、相対的に低い記録電圧の印加によって記録が行われるので、記録の閾値電圧が低下することになる。
このように、相対的に高い記録電圧の印加によって記録が行われるので、記録の閾値電圧が増大することになる。
即ち、記憶素子10の抵抗値を記録状態から消去状態に移行させる消去過程の終了時の記憶素子10の抵抗値について、印加電圧の増大による、抵抗値の変動(増大)が最大10倍以内である構成とする。
そして、この特性を満たすように、記憶素子10の各層の材料や膜厚を選定して、記憶素子10を構成する。
記憶層4の抵抗値は、例えば、酸素濃度、膜厚、面積、さらには、不純物材料の添加によって調整することが可能である。
具体的には、例えば、記憶層4の膜厚を薄くすればよい。
記憶層4の膜厚が薄いことにより、消去過程において、イオンが確実にイオン源層3にまで戻るようになるため、印加電圧の増大による、過程終了時の記憶素子10の抵抗値の増大(変動)がほぼ一定となり、高々10倍以内となる。記憶層4の膜厚によっては、印加電圧が増大しても、消去過程終了時の抵抗値の増大がほとんどないようにすることも可能である。
このように、印加電圧の増大による、記憶素子10の消去過程終了時の抵抗値の増大が抑えられることにより、次回の記録過程の閾値電圧をほぼ一定とすることが可能になる。
また、イオンが短い時間でイオン源層3まで戻るため、短い電圧パルスでも安定して記録・消去を行うことが可能になり、高速で記録・消去が可能になる。
さらに、イオンが移動するためのパスを容易に形成することができるため、相対的に低い閾値電圧で記録を行うことが可能になる。
なお、記憶層4を薄くすると、記憶層4の抵抗値が低減されるため、記憶素子10の抵抗値も低減される。
記憶層4の材料に、例えばGdGe酸化物を用いる場合には、後述する実験で説明するように、記憶層4の膜厚を3nm以下にすることが望ましい。
ここで、記憶素子10の等価回路を図2に示す。図2の等価回路では、記憶素子10に対して外部負荷抵抗R0が直列に接続された構成に対して、電圧Vが印加される。そして、記憶素子10の消去状態の抵抗値をR1とすると、消去状態となった記憶素子10の上下の電極にかかる電圧Veは、
Ve=V・R1/(R0+R1) (1)
となる。そして、R1が電圧Vへの依存性を有しており、印加電圧Vの増大に伴い消去状態の抵抗値R1が小さくなる場合には、VeはVに比例して増加することはなく、R1が低下する分だけ、Veも小さくなる。
従って、例えば、消去電圧パルスの振幅が大きく変動したときに、消去状態の抵抗値R1が印加電圧Vに依存しない構成の記憶素子では、変動分におよそ比例して記憶素子10の上下の電極に印加される電圧Veも変動するが、上述したように消去状態の抵抗値R1が印加電圧Vに依存する特性を有する記憶素子10では、消去パルス電圧の変動分よりも記憶素子10の両端に印加される電圧Veの変動が小さくなる。
このように、印加電圧Veの変動が小さくなることにより、消去過程終了時の記憶素子10の抵抗値の変動(増大)を抑制することができるため、消去後の次回の記録過程の閾値電圧の変動を抑制することができ、安定して記録・消去を行うことが可能になる。
従って、抵抗値の設定には、記憶層4のうち、電流パスを生じない部分の面積の寄与もあるため、記憶層4に用いる高抵抗材料の抵抗率をセルのサイズに応じて適宜選択する。
そして、印加電圧(消去電圧)の増大による、記録状態から消去状態に移行させる消去過程の終了時の記憶素子10の抵抗値の変動(増大)が最大10倍以内であることにより、消去状態(高抵抗状態)における抵抗−電圧特性の変動を抑制することができるため、次回の記録過程の閾値電圧の変動を抑制することができる。
従って、本実施の形態の記憶素子10により、安定して情報の記録・消去を行うことが可能になる。
これにより、上述した記録過程の閾値電圧の変動を抑制して、安定した記録を行うことが可能になる。
各記憶素子10に対して、その下部電極2側に接続された配線と、その上部電極6側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子10が配置されるようにすればよい。
また、上述した実施の形態の記憶素子10は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。
従って、上述した実施の形態の記憶素子10を用いて記憶装置を構成することにより、記憶装置の集積化(高密度化)や小型化を図ることができる。
例えば、イオン源となる金属元素(Cu,Ag,Zn)がイオン源層だけでなく記憶層内にも含まれている構成、記憶層がイオン源層を兼ねていて記憶層内にイオン源となる金属元素が含まれている構成、イオン源層と記憶層とが一体化していて組成分布(イオン源となる金属元素が多い部分と少ない部分等)を有している構成等が考えられる。
次に、本発明に係る記憶素子を実際に作製して、特性を調べた。
まず、本発明の記憶素子に対する比較例の記憶素子の試料として、図1に示した断面構造の記憶素子10において、記憶層4の膜厚を比較的厚くしたものを作製した。
具体的には、下部電極2としてTiW膜を形成し、イオン源層3として膜厚20nmのCuTeGe膜を形成し、記憶層4として膜厚5nmのGdGe酸化物膜を形成した。さらに、記憶層4の上に絶縁層5を形成し、絶縁層5に開口(スルーホール)を形成した。この開口の大きさは、約0.7μmφとした。
その後、この開口を通じて記憶層4に接続するように、上部電極6としてAu膜を形成し、図1に示す記憶素子10を作製して、比較例の記憶素子の試料とした。
測定結果として、電流―電圧特性を図3Aに示し、抵抗―電圧特性を図3Bに示す。
即ち、同一の電圧を繰返し印加した場合においても、記録の閾値電圧は変動し、メモリ動作を安定に生じさせることが困難となる。
このように、記録の閾値電圧が大きく変動する要因は、前述したように、消去によりCuイオンが移動する際に、どの位置にまで戻ったかにより、次の記録の閾値が決まるためである。
例えば、Cuイオンが全てイオン源層3にまで戻った場合には、次回の記録過程では、記憶層4の実効的な厚さ分(この試料では5nm)に対して記録に必要な電界が加わる必要があり、1.3〜1.5V程度の電圧、即ち、0.26〜0.3V/nm程度の電界強度が必要となる。
これに対して、例えば、Cuイオンが記憶層4の中間程度までしか戻らなかった場合には、必要となる電界強度は同様に0.26〜0.3V/nm程度となるため、次回の記録過程の閾値電圧は0.65〜0.75V程度になると考えられる。
このように、消去電圧の増大に伴い、消去過程終了時の記憶素子10の抵抗値が変動すると、消去電圧がばらついたときに、消去過程終了時の記憶素子10の抵抗値が変動し、消去状態の抵抗値がばらつくことになる。図3Bでは、電圧を印加していない(電圧0)の状態の抵抗値が、5×106〜5×109Ω程度、と大きくばらついていることがわかる。そして、前述したように、消去状態のばらつきにより、次回の記録過程の閾値電圧もばらつくことになる。
これに対して、印加電圧が増大しても消去状態の記憶素子10の抵抗値が低下しない特性である場合には、記憶素子10の抵抗値の最大値(電圧がないときの抵抗値の最大値にほぼ相当する)付近まで増大することになる。
次に、イオン源層3として膜厚20nmのCuTeGeGd膜を形成し、記憶層4として膜厚3nmのGd酸化物膜を形成し、上部電極6としてTiW膜を形成して、その他は実験1(比較例の試料)と同様にして、図1に示した記憶素子10を作製し、実施例1の記憶素子10の試料とした。
また、記憶層4のGd酸化物膜の膜厚を1.4nmとして、その他は実施例1の試料と同様にして、図1に示した記憶素子10を作製し、実施例2の記憶素子10の試料とした。
測定結果として、実施例1の試料の抵抗―電圧特性を図4Aに示し、実施例2の試料の抵抗―電圧特性を図4Bに示す。
また、消去過程終了時の記憶素子10の抵抗値の変動が4〜5倍程度となり、10倍以内に抑制されていることがわかる。
なお、実施例1の記憶素子10の記憶層4の抵抗率は、4×106(Ωcm)であり、実施例2の記憶素子10の記憶層の抵抗率は、4×104(Ωcm)であった。
図中矢印を付して示すように、右回りのサイクルが繰り返される。
まず、消去の閾値電圧VTH(+)より大きい消去電圧を記憶素子に印加すると、記憶素子の抵抗値が低抵抗の記録状態RLから増大する。そして、僅かな電圧の増加で、抵抗値が大きく増えている。
さらに、記憶素子に印加する消去電圧を大きくしていくと、それに伴い、記憶素子の抵抗値が増大するため、左上がりの軌跡を示している。所定の消去電圧Vに達した時点で消去過程が終了し、消去電圧の増大により記憶素子の抵抗値がΔRも増大している。
この比較例の構成では、消去状態の記憶素子の抵抗値が印加電圧依存性を有するので、印加電圧を小さくすると抵抗値が増大して、右上がりの軌跡を示している。そして、電圧0となったときに抵抗値の最大値RHを示す。
消去状態の記憶素子の抵抗値が印加電圧依存性を有する場合には、電圧の極性を反転させたときにおいても、印加電圧の増大に伴い記憶素子の抵抗値が減少するため、右下がりの軌跡を示す。
そして、印加電圧を大きくして、記録の閾値電圧VTH(−)に達すると、イオンによる電流パスが記憶層内に形成されていくため、記憶素子の抵抗値が急激に低下する。これにより、記憶素子が記録状態(低抵抗状態)となる。
なお、記録状態では、印加電圧による記憶素子の抵抗値の変化がほとんどなく、電圧0のときの抵抗値RLとほぼ同じである。
所定の消去電圧V´に達した時点で消去過程が終了するため、消去電圧の増大による記憶素子の抵抗値の増大ΔR´が小さくなり、その時点から消去状態になるため、右上がりの軌跡が実線とは異なっている。このため、電圧0となったときの抵抗値の最大値RH´も小さくなる。
次の右下がりの軌跡も実線とは異なっている。
そして、記録が開始されるときの抵抗値は、おおむね同じオーダーであるため、実線よりも低い電圧で記録が開始され、この場合の記録の閾値電圧VTH´(−)は実線よりも小さくなる。
なお、記録状態では、実線のサイクルとほぼ同じになる。
図中矢印を付して示すように、右回りのサイクルが繰り返される。
本発明では、消去電圧の増大による抵抗値の増大を最大10倍以内とするものであるが、この図5Bでは、抵抗値の増大ΔRがほとんどない場合を模式的に示している。
この記憶素子では、記憶素子に印加する電圧を大きくしても、記憶素子の抵抗値が増大することがなく、左上がりの軌跡を示さない。そのため、この時点で消去過程が終了して消去状態に移行する。なお、消去電圧の増大による抵抗値の増大ΔRが数倍程度ある場合には、左上がりの軌跡がごく短い区間で存在すると考えられる。
消去状態に移行すると、消去状態の記憶素子の抵抗値が前述した印加電圧依存性を有するので、印加電圧をさらに大きくすると抵抗値が低下して左下がりの軌跡となる。
所定の電圧で印加電圧の増大を停止して、印加電圧を小さくすると、抵抗値が増大して、右上がりの軌跡を示す。そして、電圧0となったときに抵抗値の最大値RHを示す。
消去状態の記憶素子の抵抗値が印加電圧依存性を有する場合には、電圧の極性を反転させたときにおいても、印加電圧の増大に伴い記憶素子の抵抗値が減少するため、右下がりの軌跡を示す。
そして、印加電圧を大きくして、記録の閾値電圧VTH(−)に達すると、イオンによる電流パスが記憶層内に形成されていくため、記憶素子の抵抗値が急激に低下する。これにより、記憶素子が記録状態(低抵抗状態)となる。
なお、記録状態では、印加電圧による記憶素子の抵抗値の変化がほとんどなく、電圧0のときの抵抗値RLとほぼ同じである。
また、消去電圧の増大による抵抗値の増大ΔRが数倍程度と小さい場合でも、消去状態の抵抗値の変動が小さく抑制される。
これにより、記録の閾値電圧の変動を抑制することができ、安定した記録・消去を行うことができる。
次に、記憶層4の材料を抵抗率の低いものに変更して、記憶素子を作製し、同様に、特性を調べた。
記憶層4として膜厚3nmのGdW酸化膜を形成し、その他は実験2の試料と同様にして記憶素子10を作製し、実施例3の記憶素子10の試料とした。
なお、実施例3の記憶素子の記憶層4の抵抗率は1.1×102(Ωcm)であった。
この実施例3の記憶素子10の試料に対して、その他は実験1及び実験2と同様に、繰り返し電圧を掃引して、電流を測定した。また、電圧と電流の各値から抵抗値を算出した。
印加電圧の範囲を−1V〜+1Vとした場合の抵抗―電圧特性を図6Aに示し、印加電圧の範囲を−3V〜+3Vに拡大した場合の抵抗―電圧特性を図6Bに示す。
また、記憶層4の材料を抵抗率の低いものに変更したことにより、記憶素子10の抵抗値は、最大値が9kΩ程度で、最小値が3kΩであり、抵抗値の変化が3倍と小さくなっている。
さらに、印加電圧の範囲を拡大しても、次回の記録過程の閾値電圧はほぼ同程度であり、閾値の変動及び消去電圧依存性が極めて小さい。
Claims (6)
- 第1の電極と第2の電極との間に、記憶層が挟まれて構成され、
前記記憶層内、もしくは前記記憶層と接する層に、Cu,Ag,Znから選ばれるいずれかの元素が含まれ、
前記記憶素子に電圧を印加することにより、前記記憶素子の抵抗が変化して情報の記録が行われ、
前記記憶素子の抵抗値が高い状態を消去状態と定義し、抵抗値が低い状態を記録状態と定義したとき、
前記記録状態から前記消去状態に変化させる過程において、前記記憶素子に印加される電圧の増大による、前記過程の終了時の前記記憶素子の抵抗値の変動が、最大10倍以内である特性を有する
ことを特徴とする記憶素子。 - 前記記憶層内、もしくは前記記憶層と接する層に、Te,S,Seから選ばれるいずれかの元素が含まれていることを特徴とする請求項1に記載の記憶素子。
- 前記記憶素子に印加される電圧が大きいほど、前記記憶素子の前記消去状態の抵抗値が減少する特性を有することを特徴とする請求項1に記載の記憶素子。
- 第1の電極と第2の電極との間に、記憶層が挟まれて構成され、前記記憶層内、もしくは前記記憶層と接する層に、Cu,Ag,Znから選ばれるいずれかの元素が含まれ、前記記憶素子に電圧を印加することにより、前記記憶素子の抵抗が変化して情報の記録が行われ、前記記憶素子の抵抗値が高い状態を消去状態と定義し、抵抗値が低い状態を記録状態と定義したとき、前記記録状態から前記消去状態に変化させる過程において、前記記憶素子に印加される電圧の増大による、前記過程の終了時の前記記憶素子の抵抗値の変動が、最大10倍以内である特性を有する記憶素子と、
前記第1の電極側に接続された配線と、
前記第2の電極側に接続された配線とを有し、
前記記憶素子が多数配置されて成る
ことを特徴とする記憶装置。 - 前記記憶素子が、前記記憶層内、もしくは前記記憶層と接する層に、Te,S,Seから選ばれるいずれかの元素が含まれている構成であることを特徴とする請求項4に記載の記憶装置。
- 前記記憶素子は、前記記憶素子に印加される電圧が大きいほど、前記記憶素子の前記消去状態の抵抗値が減少する特性を有する構成であることを特徴とする請求項4に記載の記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004330809A JP4529654B2 (ja) | 2004-11-15 | 2004-11-15 | 記憶素子及び記憶装置 |
KR1020050108952A KR101239158B1 (ko) | 2004-11-15 | 2005-11-15 | 기억소자 및 기억장치 |
US11/280,561 US7786459B2 (en) | 2004-11-15 | 2005-11-15 | Memory element and memory device comprising memory layer positioned between first and second electrodes |
US11/998,917 US7772029B2 (en) | 2004-11-15 | 2007-12-03 | Memory element and memory device comprising memory layer positioned between first and second electrodes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004330809A JP4529654B2 (ja) | 2004-11-15 | 2004-11-15 | 記憶素子及び記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140412A true JP2006140412A (ja) | 2006-06-01 |
JP4529654B2 JP4529654B2 (ja) | 2010-08-25 |
Family
ID=36386077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004330809A Expired - Fee Related JP4529654B2 (ja) | 2004-11-15 | 2004-11-15 | 記憶素子及び記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7786459B2 (ja) |
JP (1) | JP4529654B2 (ja) |
KR (1) | KR101239158B1 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790882B1 (ko) | 2006-07-10 | 2008-01-03 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
JP2008135659A (ja) * | 2006-11-29 | 2008-06-12 | Sony Corp | 記憶素子、記憶装置 |
JP2008153633A (ja) * | 2006-11-16 | 2008-07-03 | Samsung Electronics Co Ltd | 抵抗性メモリ素子及びその製造方法 |
JP2008276904A (ja) * | 2007-03-30 | 2008-11-13 | Toshiba Corp | 情報記録再生装置 |
JP2008310858A (ja) * | 2007-06-12 | 2008-12-25 | Toshiba Corp | 情報記録再生装置 |
JPWO2007091326A1 (ja) * | 2006-02-09 | 2009-07-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JPWO2009116139A1 (ja) * | 2008-03-18 | 2011-07-21 | 株式会社東芝 | 情報記録再生装置 |
JP4792108B2 (ja) * | 2007-03-30 | 2011-10-12 | 株式会社東芝 | 情報記録再生装置 |
JP4792125B2 (ja) * | 2008-04-01 | 2011-10-12 | 株式会社東芝 | 情報記録再生装置 |
JP4792107B2 (ja) * | 2007-03-30 | 2011-10-12 | 株式会社東芝 | 情報記録再生装置 |
WO2012056689A1 (ja) * | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | 不揮発性記憶装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7929708B2 (en) * | 2004-01-12 | 2011-04-19 | Dts, Inc. | Audio spatial environment engine |
US20060106620A1 (en) * | 2004-10-28 | 2006-05-18 | Thompson Jeffrey K | Audio spatial environment down-mixer |
US7853022B2 (en) * | 2004-10-28 | 2010-12-14 | Thompson Jeffrey K | Audio spatial environment engine |
KR100684908B1 (ko) * | 2006-01-09 | 2007-02-22 | 삼성전자주식회사 | 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템 |
KR100738116B1 (ko) * | 2006-07-06 | 2007-07-12 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
KR20090076077A (ko) * | 2008-01-07 | 2009-07-13 | 삼성전자주식회사 | 저항성 메모리 소자 |
JP4466738B2 (ja) * | 2008-01-09 | 2010-05-26 | ソニー株式会社 | 記憶素子および記憶装置 |
WO2010150720A1 (ja) * | 2009-06-25 | 2010-12-29 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP5347806B2 (ja) * | 2009-07-29 | 2013-11-20 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその動作方法 |
JP5641840B2 (ja) * | 2009-10-01 | 2014-12-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5547111B2 (ja) * | 2011-02-15 | 2014-07-09 | 株式会社東芝 | 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法 |
US8976568B1 (en) | 2012-01-20 | 2015-03-10 | Adesto Technologies Corporation | Circuits and methods for programming variable impedance elements |
US9099633B2 (en) | 2012-03-26 | 2015-08-04 | Adesto Technologies Corporation | Solid electrolyte memory elements with electrode interface for improved performance |
US9070441B2 (en) * | 2012-12-21 | 2015-06-30 | Sony Corporation | Non-volatile memory system with reset verification mechanism and method of operation thereof |
US9412945B1 (en) | 2013-03-14 | 2016-08-09 | Adesto Technologies Corporation | Storage elements, structures and methods having edgeless features for programmable layer(s) |
TWI559305B (zh) * | 2015-08-07 | 2016-11-21 | Univ Chang Gung | Resistive memory with multiple resistive states |
KR102614852B1 (ko) | 2018-11-14 | 2023-12-19 | 삼성전자주식회사 | 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001502848A (ja) * | 1996-10-28 | 2001-02-27 | エナージー コンバーション デバイセス インコーポレイテッド | 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料 |
JP2001525606A (ja) * | 1997-12-04 | 2001-12-11 | アクソン テクノロジーズ コーポレイション | プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法 |
JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
WO2003094227A1 (en) * | 2002-04-30 | 2003-11-13 | Japan Science And Technology Agency | Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device |
JP2004288843A (ja) * | 2003-03-20 | 2004-10-14 | Sony Corp | 半導体記憶素子及びこれを用いた半導体記憶装置 |
JP2005197634A (ja) * | 2003-11-28 | 2005-07-21 | Sony Corp | 記憶素子及び記憶装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4719594A (en) * | 1984-11-01 | 1988-01-12 | Energy Conversion Devices, Inc. | Grooved optical data storage device including a chalcogenide memory layer |
JPH0863785A (ja) * | 1994-08-26 | 1996-03-08 | Hitachi Ltd | 光記録媒体およびそれに用いる情報処理装置 |
US5761115A (en) * | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
US6087674A (en) * | 1996-10-28 | 2000-07-11 | Energy Conversion Devices, Inc. | Memory element with memory material comprising phase-change material and dielectric material |
US6635914B2 (en) * | 2000-09-08 | 2003-10-21 | Axon Technologies Corp. | Microelectronic programmable device and methods of forming and programming the same |
US6914802B2 (en) * | 2000-02-11 | 2005-07-05 | Axon Technologies Corporation | Microelectronic photonic structure and device and method of forming the same |
CA2443129A1 (en) * | 2001-04-12 | 2002-10-24 | Emilia Anderson | High index-contrast fiber waveguides and applications |
JP4103497B2 (ja) * | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
TWI245288B (en) | 2003-03-20 | 2005-12-11 | Sony Corp | Semiconductor memory element and semiconductor memory device using the same |
KR100583090B1 (ko) * | 2003-05-30 | 2006-05-23 | 주식회사 하이닉스반도체 | 강유전체 레지스터의 캐패시터 제조방법 |
US7129133B1 (en) * | 2004-09-13 | 2006-10-31 | Spansion Llc | Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film |
-
2004
- 2004-11-15 JP JP2004330809A patent/JP4529654B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-15 KR KR1020050108952A patent/KR101239158B1/ko not_active IP Right Cessation
- 2005-11-15 US US11/280,561 patent/US7786459B2/en not_active Expired - Fee Related
-
2007
- 2007-12-03 US US11/998,917 patent/US7772029B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001502848A (ja) * | 1996-10-28 | 2001-02-27 | エナージー コンバーション デバイセス インコーポレイテッド | 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料 |
JP2001525606A (ja) * | 1997-12-04 | 2001-12-11 | アクソン テクノロジーズ コーポレイション | プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法 |
JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
WO2003094227A1 (en) * | 2002-04-30 | 2003-11-13 | Japan Science And Technology Agency | Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device |
JP2004288843A (ja) * | 2003-03-20 | 2004-10-14 | Sony Corp | 半導体記憶素子及びこれを用いた半導体記憶装置 |
JP2005197634A (ja) * | 2003-11-28 | 2005-07-21 | Sony Corp | 記憶素子及び記憶装置 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007091326A1 (ja) * | 2006-02-09 | 2009-07-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
KR100790882B1 (ko) | 2006-07-10 | 2008-01-03 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
JP2008153633A (ja) * | 2006-11-16 | 2008-07-03 | Samsung Electronics Co Ltd | 抵抗性メモリ素子及びその製造方法 |
JP2008135659A (ja) * | 2006-11-29 | 2008-06-12 | Sony Corp | 記憶素子、記憶装置 |
JP4792108B2 (ja) * | 2007-03-30 | 2011-10-12 | 株式会社東芝 | 情報記録再生装置 |
JP2008276904A (ja) * | 2007-03-30 | 2008-11-13 | Toshiba Corp | 情報記録再生装置 |
JP4792107B2 (ja) * | 2007-03-30 | 2011-10-12 | 株式会社東芝 | 情報記録再生装置 |
JP2008310858A (ja) * | 2007-06-12 | 2008-12-25 | Toshiba Corp | 情報記録再生装置 |
US8018762B2 (en) | 2007-06-12 | 2011-09-13 | Kabushiki Kaisha Toshiba | Information recording and reproducing apparatus |
JPWO2009116139A1 (ja) * | 2008-03-18 | 2011-07-21 | 株式会社東芝 | 情報記録再生装置 |
JP4792125B2 (ja) * | 2008-04-01 | 2011-10-12 | 株式会社東芝 | 情報記録再生装置 |
US8431920B2 (en) | 2008-04-01 | 2013-04-30 | Kabushiki Kaisha Toshiba | Information recording and reproducing device for high-recording density |
WO2012056689A1 (ja) * | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | 不揮発性記憶装置 |
CN102612716A (zh) * | 2010-10-29 | 2012-07-25 | 松下电器产业株式会社 | 非易失性存储装置 |
JP5000026B2 (ja) * | 2010-10-29 | 2012-08-15 | パナソニック株式会社 | 不揮発性記憶装置 |
US8619460B2 (en) | 2010-10-29 | 2013-12-31 | Panasonic Corporation | Nonvolatile memory device and method for programming nonvolatile memory element |
Also Published As
Publication number | Publication date |
---|---|
KR101239158B1 (ko) | 2013-03-05 |
US20080089112A1 (en) | 2008-04-17 |
US7772029B2 (en) | 2010-08-10 |
US7786459B2 (en) | 2010-08-31 |
KR20060054157A (ko) | 2006-05-22 |
US20060104106A1 (en) | 2006-05-18 |
JP4529654B2 (ja) | 2010-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4529654B2 (ja) | 記憶素子及び記憶装置 | |
KR101541573B1 (ko) | 기억 소자 및 기억 장치 | |
JP4684297B2 (ja) | 不揮発性半導体記憶装置の書き込み方法 | |
JP4848633B2 (ja) | 記憶素子及び記憶装置 | |
JP5050813B2 (ja) | メモリセル | |
JP5133471B2 (ja) | 抵抗変化型不揮発性素子の書き込み方法および記憶装置 | |
JP4385778B2 (ja) | 記憶装置 | |
JP4396621B2 (ja) | 記憶素子及び記憶装置 | |
JP4460646B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 | |
JP2009141225A (ja) | 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置 | |
WO2007023569A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP5423941B2 (ja) | 記憶素子およびその製造方法、並びに記憶装置 | |
JP2006351780A (ja) | 記憶素子及び記憶装置 | |
JP2012128892A (ja) | 記憶装置 | |
JP4465969B2 (ja) | 半導体記憶素子及びこれを用いた半導体記憶装置 | |
JP4742971B2 (ja) | 記憶素子及び記憶装置 | |
JP2007157941A (ja) | 記憶素子及び記憶装置 | |
JP4552752B2 (ja) | 記憶素子の製造方法、記憶装置の製造方法 | |
JP5434967B2 (ja) | 記憶素子及び記憶装置 | |
JP5120967B2 (ja) | 可変抵抗素子 | |
JP2007165474A (ja) | 記憶素子及び記憶装置 | |
JP5360145B2 (ja) | 記憶素子及び記憶装置 | |
JP5423940B2 (ja) | 記憶素子の製造方法および記憶装置の製造方法 | |
JP2009212245A (ja) | 可変抵抗素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4529654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |