JP2008310858A - 情報記録再生装置 - Google Patents

情報記録再生装置 Download PDF

Info

Publication number
JP2008310858A
JP2008310858A JP2007155709A JP2007155709A JP2008310858A JP 2008310858 A JP2008310858 A JP 2008310858A JP 2007155709 A JP2007155709 A JP 2007155709A JP 2007155709 A JP2007155709 A JP 2007155709A JP 2008310858 A JP2008310858 A JP 2008310858A
Authority
JP
Japan
Prior art keywords
layer
recording
reproducing apparatus
information recording
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007155709A
Other languages
English (en)
Other versions
JP2008310858A5 (ja
JP4792009B2 (ja
Inventor
Koichi Kubo
光一 久保
Shingi Kamata
親義 鎌田
Takayuki Tsukamoto
隆之 塚本
Shinya Aoki
伸也 青木
Takatomo Hirai
隆大 平井
Toshiro Hiraoka
俊郎 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007155709A priority Critical patent/JP4792009B2/ja
Priority to PCT/JP2008/060775 priority patent/WO2008153099A1/ja
Publication of JP2008310858A publication Critical patent/JP2008310858A/ja
Publication of JP2008310858A5 publication Critical patent/JP2008310858A5/ja
Priority to US12/636,606 priority patent/US8018762B2/en
Application granted granted Critical
Publication of JP4792009B2 publication Critical patent/JP4792009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/04—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using record carriers having variable electric resistance; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)

Abstract

【課題】高記録密度及び低消費電力の不揮発性の情報記録再生装置。
【解決手段】電極層１１、１３Ａ及び記録層１２を有する積層構造と、電極層に付加されるバッファ層１０と、電圧を印加して記録層を相変化させて情報を記録する電圧印加部と、を備え、記録層は、ＡｘＭｙＸ３（０．１≦ｘ≦１．１、０．７５≦ｙ≦１）で表されるイルメナイト構造であって、ＡとＭの少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素であり、ＡはＢｅ、Ｍｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎよりなる群から選択された少なくともいずれかを含む元素であり、ＭはＴｉ、Ｇｅ、Ｓｎ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｅ、Ｒｕ、Ｒｈよりなる群から選択された少なくともいずれかを含む元素であり、ＸはＯ（酸素）、Ｎ（窒素）よりなる群から選択された少なくともいずれかを含む元素である第１化合物を含む第１の層を有する。
【選択図】図１

Description

本発明は、高記録密度の情報記録再生装置に関する。
近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ（hard disk drive）は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。
このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。例えば、ＰＲＡＭ（相変化メモリ）は、記録材料として、アモルファス状態（オン）と結晶状態（オフ）の２つの状態をとることができる材料を使用し、この２つの状態を２値データ“０”、“１”に対応させてデータを記録する、という原理を採用する。
書き込み／消去に関しては、例えば、大電力パルスを記録材料に印加することによりアモルファス状態を作り、小電力パルスを記録材料に印加することにより結晶状態を作る。
読み出しに関しては、記録材料に、書き込み／消去が起こらない程度の小さな読み出し電流を流し、記録材料の電気抵抗を測定することにより行う。アモルファス状態の記録材料の抵抗値は、結晶状態の記録材料の抵抗値よりも大きく、その比は、１０３程度である。
ＰＲＡＭの最大の特長は、素子サイズを１０ｎｍ程度にまで縮小しても動作できるという点にあり、この場合には、約１０Ｔｂｐｓｉ（terra bit per square inch）の記録密度を実現できるため、高記録密度化への候補の一つとされる（例えば、非特許文献１を参照）。
また、ＰＲＡＭとは異なるが、これと非常に似た動作原理を有する新規メモリが報告されている（例えば、非特許文献２を参照）。
この報告によれば、データを記録する記録材料の代表例は、酸化ニッケルであり、ＰＲＡＭと同様に、書き込み／消去には、大電力パルスと小電力パルスとを使用する。この場合、書き込み／消去時の消費電力が、ＰＲＡＭに比べて小さくなるという利点が報告されている。
現在までのところ、この新規メモリの動作メカニズムについては解明されていないが、再現性については確認されており、高記録密度化への候補の他の一つとされる。また、動作メカニズムについても、いくつかのグループが解明を試みている。
これらの他、ＭＥＭＳ（micro electro mechanical systems）技術を使ったＭＥＭＳメモリが提案されている（例えば、非特許文献３を参照）。
特に、ミリピード（Millipede）と呼ばれるＭＥＭＳメモリは、アレイ状の複数のカンチレバーと有機物質が塗布された記録媒体とが対向する構造を有し、カンチレバーの先端のプローブは、記録媒体に適度な圧力で接触している。
書き込みに関しては、選択的に、プローブに付加されるヒータの温度を制御することにより行う。即ち、ヒータの温度を上げると、記録媒体が軟化し、プローブが記録媒体にくい込んで、記録媒体に窪みを形成する。
読み出しに関しては、記録媒体が軟化しない程度の電流をプローブに流しながら、記録媒体の表面に対し、このプローブをスキャンさせることにより行う。プローブが記録媒体の窪みに落ち込むとプローブの温度が低下し、ヒータの抵抗値が上昇するため、この抵抗値の変化を読み取ることによりデータをセンスできる。
ミリピードのようなＭＥＭＳメモリの最大の特長は、ビットデータを記録する各記録部に配線を設ける必要がないため、記録密度を飛躍的に向上できる点にある。現状で、既に、１Ｔｂｐｓｉ程度の記録密度を達成している（例えば、非特許文献４を参照）。
また、ミリピードの発表を受けて、最近、ＭＥＭＳ技術と新たな記録原理とを組み合わせ、消費電力、記録密度、動作速度などに関して大きな改善を達成しようという試みがなされている。
例えば、記録媒体に強誘電体層を設け、記録媒体に電圧を印加することにより強誘電体層に誘電分極を引き起こしてデータの記録を行う方式が提案されている。この方式によれば、ビットデータを記録する記録部同士の間隔（記録最小単位）を結晶の単位胞レベルにまで近づけることができる、との理論的予測がある。
仮に、記録最小単位が強誘電体層の結晶の１単位胞になると、記録密度は、約４Ｐｂｐｓｉ（peta bit per square inch）という巨大な値になる。
最近では、ＳＮＤＭ（走査型非線形誘電率顕微鏡）を用いた読み出し方式の提案により、この新規メモリは、実用化に向けてかなり進展してきている（例えば、非特許文献５を参照）。
特開２００５−２５２０６８号公報 特開２００４−２３４７０７号公報 特開２００４−１８５７５６号公報 T. Gotoh, K. Sugawara and K. Tanaka, Jpn. J. Appl. Phys., 43, 6B, 2004, L818 A.Sawa, T.Fuji, M. Kawasaki and Y. Tokura, Appl. Phys. Lett., 85, 18, 4073 (2004) P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002) P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766 A. Onoue, S. Hashimoto, Y. Chu, Mat. Sci. Eng. B120, 130(2005) Meagen A. Marquardt, Nathan A. Ashmore, David P. Cann, Thin Solid Films 496(2006)146
本発明は、高記録密度及び低消費電力の不揮発性の情報記録再生装置を提供する。
本発明の一態様によれば、電極層及び記録層を有する積層構造と、前記電極層に付加されるバッファ層と、前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する電圧印加部と、を備え、前記記録層は、ＡｘＭｙＸ３（０．１≦ｘ≦１．１、０．７５≦ｙ≦１）で表されるイルメナイト構造であって、前記Ａと前記Ｍは互いに異なる元素であり、前記Ａと前記Ｍの少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素であり、前記ＡはＢｅ、Ｍｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎよりなる群から選択された少なくともいずれかを含む元素であり、前記ＭはＴｉ、Ｇｅ、Ｓｎ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｅ、Ｒｕ、Ｒｈよりなる群から選択された少なくともいずれかを含む元素であり、前記ＸはＯ（酸素）、Ｎ（窒素）よりなる群から選択された少なくともいずれかを含む元素である第１化合物を含む第１の層を有することを特徴とする情報記録再生装置が提供される。
本発明によれば、高記録密度及び低消費電力の不揮発性の情報記録再生装置が提供される。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本発明の第１の実施の形態に係る情報記録再生装置における情報の記録／再生の基本原理を説明するための概念図である。
図１（ａ）は、記録部の断面図である。この記録部は、イルメナイト構造の材料を含む記録層１２の両側を電極層１１、1 ３Ａにより挟んだ構造を有する。さらに、この記録部は、電極層１１にバッファ層１０が付設された構造を有する。記録層１２は、ＡｘＭｙＸ３（０．１≦ｘ≦１．１、０．７５≦ｙ≦１）で表されるイルメナイト構造であって、ＡとＭは互いに異なる元素であり、ＡとＭの少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素であり、ＡはＢｅ、Ｍｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎよりなる群から選択された少なくともいずれかを含む元素であり、ＭはＴｉ、Ｇｅ、Ｓｎ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｅ、Ｒｕ、Ｒｈよりなる群から選択された少なくともいずれかを含む元素であり、ＸはＯ（酸素）、Ｎ（窒素）よりなる群から選択された少なくともいずれかを含む元素である第１化合物を有する。
なお、電極１３Ａは、保護層としての役割を有していてもよい。図１に表した記録部において、大きな白丸はＸイオン（例えば、陰イオン）を、小さな黒丸はＭイオン（例えば、遷移元素イオン）を、そして小さな白丸はＡイオン（例えば、拡散イオン）を表す。図１（ａ）に表した構造においては、Ａイオンの拡散パスが直線状に存在するので、外部電場によりＡイオンが容易に拡散できるように、原子種を選定することが可能となる。
記録層１２に電圧を印加し、記録層１２内に電位勾配を発生させると、Ａイオンの一部が結晶中を移動する。そこで、本実施形態では、記録層１２の初期状態を絶縁体（高抵抗状態相）とし、電位勾配により記録層１２を相変化させ、記録層１２に導電性を持たせる（低抵抗状態相）ことにより情報の記録を行う。
まず、例えば、電極層１３Ａの電位が電極層１１の電位よりも相対的に低い状態を作る。電極層１１を固定電位（例えば、接地電位）とすれば、電極層１３Ａに負の電位を与えればよい。
この時、記録層１２内のＡイオンの一部が電極層（陰極）１３Ａ側に移動し、記録層（結晶）１２内のＡイオンの数がＸイオンに対して相対的に減少する。電極層１３Ａ側に移動したＡイオンは、電極層１３Ａから電子を受け取り、メタルであるＡ原子として析出してメタル層１４を形成する。従って、電極層１３Ａに近い領域では、Ａイオンが還元されてメタル的に振舞うので、その電気抵抗が大きく減少する。
記録層１２の内部では、Ｘイオンが過剰となり、結果的に、記録層１２内に残されたＡイオンあるいはＭイオンの価数を上昇させる。このとき、その価数があがったときに電気抵抗が減少するようにＡイオンあるいはＭイオンを選択すると、メタル層１４、記録層１２内ともにＡイオンの移動により電気抵抗が減少するので、記録層全体として低抵抗状態相へと相変化する。つまり、情報記録（セット動作）が完了する。
情報再生に関しては、例えば電圧パルスを記録層１２に印加し、記録層１２の抵抗値を検出することにより容易に行える。ただし、電圧パルスの振幅は、Ａイオンの移動が生じない程度の微小な値であることが必要である。
以上説明した過程は、一種の電気分解であり、電極層（陽極）１１側では電気化学的酸化により酸化剤が生じ、電極層（陰極）１３Ａ側では電気化学的還元により還元剤が生じた、と考えることができる。
このため、低抵抗状態相を高抵抗状態相に戻すには、例えば、記録層１２を大電流パルスによりジュール加熱して、記録層１２の酸化還元反応を促進させればよい。すなわち、大電流パルスによるジュール熱のため、Ａイオンは熱的により安定な結晶構造１２内へと戻り、初期の高抵抗状態相が現れる（リセット動作）。
あるいは、セット動作時とは逆向きの電圧パルスを印加してもリセット動作を行うことができる。つまり、セット時と同様に電極層１１を固定電位とすれば、電極層１３Ａに正の電位を与えればよい。すると、電極層１３Ａ近傍のＡ原子は電極層１３Ａに電子を与えＡイオンとなった後、記録層１２内の電位勾配により結晶構造１２内に戻っていく。これにより、価数が上昇していた一部のＡイオンは、その価数が初期と同じ値に減少するため、初期の高抵抗状態相へと変化する。
ただし、この動作原理を実用化するには、室温でリセット動作が生じないこと（十分に長いリテンション時間の確保）と、リセット動作の消費電力が十分に小さいこととを確認しなければならない。
前者に対しては、Ａイオンの配位数を小さくする、若しくは、Ａイオンの価数を２以上にすることで対応できる。又は、Ｘイオンの価数を上げることで対応できる。Ａイオンの配位数は、２以下であることが好ましい。Ｘイオンの価数は、３以上であることが好ましい。
また、後者に対しては、結晶破壊を引き起こさないために、Ａイオンの価数を２以下にする必要があると共に、記録層（結晶）１２内を移動するＡイオンの移動パスを数多く有する材料を見つけ出すことにより対応できる。
図２６は、イルメナイト構造の格子構造を例示する模式図である。
図２６に表したイルメナイト構造は、Ａイオンがそれぞれ２次元平面状に並んだ構造を有している。このため、イルメナイト構造は、二次元面内３６０度の方向にＡイオンの移動パスを有すると共に、Ａイオンは２価で６配位となっており、記録層１２として用いるのに適している。
さらに、イルメナイト構造は、Ａイオンのサイトが３角格子から１／３ずつ空孔が入り込んだ構造を有しているため、隣のサイトへの移動がし易くスイッチし易い。特に、ＮｉＣｏ０．５Ｔａ０．５Ｏ３は、格子の安定性と、イオンの移動性と、リセットの容易性と、の点において優れているため、記録層１２として用いるのに適した材料の１つである。
ここで、Ａイオン、あるいはＭイオンのどちらかは、Ａイオンの拡散に伴ってその価数を変化させる必要がある。効率的に価数の変化を生ぜしめるためには、ＡイオンあるいはＭイオンのいずれかは、電子が不完全に満たされたｄ軌道を有する遷移元素である必要がある。
特にＡイオンが、電子が不完全に満たされたｄ軌道を有する遷移元素である場合には、Ａイオンが拡散した後に、拡散せずに結晶構造１２内に残されたＡイオンの価数が上昇することによっても、電荷の中性条件を満たすことができる。特にＭイオンの価数が、それ以上上昇することができないときには、Ａイオンがすべて拡散してしまうと、Ｍイオンのみでは電荷の中性条件を満たすことができない。従って、ある程度の割合のＡイオンが拡散した後、さらにＡイオンが拡散しようとすると、クーロン力によって拡散が妨げられる。つまり、Ａイオンの拡散量には上限があり、低抵抗化に寄与するＡイオンの価数変化量に上限があるため、低抵抗状態の抵抗が比較的大きな値となる。前述のリセット過程のように、記録層に熱を加えてＡイオンを移動させ母体構造内に戻す場合には、低抵抗状態の抵抗が大きい方が、熱が効率的に発生し、低消費電力化が可能となるため好ましい。
イルメナイト構造の材料を含む記録層１２は、結晶のｃ軸が、膜面に対して水平方向、あるいは水平方向から４５度以内の範囲に配向している構造を有することが望ましい。
さらに、ＡはＮｉ、Ｚｎ、Ｍｇよりなる群から選択された少なくともいずれかを含む元素であり、ＭはＭｎ、Ｃｏ０．５Ｎｂ０．５、Ｃｏ０．５Ｔａ０．５、Ｆｅ０．５Ｎｂ０．５、Ｆｅ０．５Ｔａ０．５のように７族または８族の元素を含む群から選択された少なくともいずれかを含む元素または化合物であることが望ましい。これは、情報記録（セット動作）前後でのエネルギー差が大きくなり、セット動作後の状態のエネルギー順位が高くなることで、リセット動作が生じやすい状態になるためである。すなわち、リセット動作時の消費電力が大幅に低減されることになり、より望ましい。
なお、ＡｘＭｙＸ３（０．１≦ｘ≦１．１、０．７５≦ｙ≦１）で表されるイルメナイト構造の材料のモル比ｘ、ｙにおいて、数値範囲の下限値は、結晶構造を維持するための数値であり、上限値は結晶内の電子状態を制御するために設定される数値である。
また、モル比ｘは、モル比ｙよりも例えば約５〜１０％程度大きい数値であることが望ましい。これは、実際の系においては、ＡサイトとＭサイトとの間における多少の元素の相互混入は避けられないが、Ａサイトに移動し難いＭイオンが混入すると、ＭイオンがＡイオンの移動を大きく妨げることになるためである。これに対して、ＭサイトにＡイオンが混入した場合は、少し電気伝導度が変化する程度の影響で済む。
ところで、セット動作後の電極層（陽極）１１側には酸化剤が生じるため、電極層１１には、酸化され難い材料（例えば、電気伝導性窒化物、電気伝導性酸化物など）から構成するのが好ましい。
また、電極層１１は、イオン伝導性を有しない材料から構成するのがよい。
そのような材料としては、例えば以下に示されるものがあり、その中でも、電気伝導率の良さなどを加味した総合的性能の点から、ＬａＮｉＯ３は、最も望ましい材料ということができる。
・ ＭＮ
Ｍは、Ｔｉ， Ｚｒ， Ｈｆ， Ｖ， Ｎｂ， Ｔａ のグループから選択される少なくとも１種類の元素である。Ｎは、窒素である。
・ ＭＯｘ
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｒ， Ｎｂ， Ｍｏ， Ｒｕ， Ｒｈ， Ｐｄ， Ａｇ， Ｈｆ， Ｔａ， Ｗ， Ｒｅ， Ｉｒ， Ｏｓ， Ｐｔ のグループから選択される少なくとも１種類の元素である。モル比ｘは、１≦ｘ≦４を満たすものとする。
・ ＡＭＯ３
Ａは、Ｌａ， Ｋ， Ｃａ， Ｓｒ， Ｂａ， Ｌｎ（ランタノイド） のグループから選択される少なくとも１種類の元素である。
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｒ， Ｎｂ， Ｍｏ， Ｒｕ， Ｒｈ， Ｐｄ， Ａｇ， Ｈｆ， Ｔａ， Ｗ， Ｒｅ， Ｉｒ， Ｏｓ， Ｐｔ のグループから選択される少なくとも１種類の元素である。
Ｏは、酸素である。
・ Ａ２ＭＯ４
Ａは、Ｋ， Ｃａ， Ｓｒ， Ｂａ， Ｌｎ（ランタノイド） のグループから選択される少なくとも１種類の元素である。
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｃｕ， Ｚｒ， Ｎｂ， Ｍｏ， Ｒｕ， Ｒｈ， Ｐｄ， Ａｇ， Ｈｆ， Ｔａ， Ｗ， Ｒｅ， Ｉｒ， Ｏｓ， Ｐｔ のグループから選択される少なくとも１種類の元素である。
Ｏは、酸素である。
また、セット動作後の保護層（陰極）１３側には還元剤が生じるため、保護層１３としては、記録層１２が大気と反応することを防止する機能を持っていることが望ましい。
そのような材料としては、例えば、アモルファスカーボン、ダイヤモンドライクカーボン、ＳｎＯ２などの半導体がある。
電極層１３Ａは、記録層１２を保護する保護層として機能させてもよいし、電極層１３Ａの代わりに保護層を設けてもよい。この場合、保護層は、絶縁体でもよいし、導電体でもよい。
また、リセット動作において記録層１２の加熱を効率よく行うために、陰極側、ここでは、電極層１３Ａ側に、ヒータ層（抵抗率が約１０−５Ωｃｍ以上の材料）を設けてもよい。
さらに、記録層１２の材料のイオン移動パスの方向においては、膜面に対して垂直に揃えられることが望ましい。このためには、記録層１２においては、イルメナイト構造のｃ軸に対して垂直な軸に配向することが必要である。
そこで、本発明においては、電極層１１に配向を制御するためのバッファ層１０を付設する。
バッファ層（下地層）１０は、Ｍ３Ｎ４、Ｍ３Ｎ５、ＭＮ２、Ｍ４Ｏ７、ＭＯ２、Ｍ２Ｏ５よりなる群から選択された少なくともいずれかを含む化合物であり、ＭはＳｉ、Ｇｅ、Ｓｎ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｃｅ、Ｔｂよりなる群から選択された少なくともいずれかを含む元素であり、Ｎは窒素であり、Ｏは酸素である材料を有する。
ところで、図１に表した記録部においては、十分に大きな結晶が得られている場合について説明したが、図２７に例示するように、結晶が膜厚方向に分断されていても、本実施形態で説明した基本原理でＡイオンの移動とそれに伴う抵抗変化を発生させることが可能である。
つまり、電極層１１を接地した状態で電極層１３に負の電圧を加えると、記録層１２内に電位勾配が生じ、Ａイオンは輸送される。Ａイオンが結晶界面まで移動すると、電極層１３Ａに近い領域から徐々に電子を受け取り、メタル的に振舞う。その結果、結晶界面近傍にメタル層１４が形成される。
また、記録層１２内部では、Ｍイオンの価数が上昇するため、その導電性が上昇する。このような場合、結晶界面に沿ったメタル層１４の導電パスが形成されるので、電極層１１と電極層１３Ａの間の抵抗は減少し、記録素子としては低抵抗状態になる。
この場合にも、大電流パルスによるジュール加熱や、逆向きの電圧パルスを印加することなどによって、結晶界面のＡイオンを元の結晶構造内に引き戻すことにより、高抵抗状態に戻すことが可能である。
しかしながら、Ａイオンの移動を効率的に行うためには、図１に表した記録部と同様に、Ａイオンが拡散する方向と電場が加えられている方向とが一致していることが好ましい。
以上説明したように、本実施形態によれば、上述した材料を記録層１２に使用することにより陽イオンの拡散を容易にすることができ、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。
次に、本実施形態の第２の実施の形態に係る情報記録再生装置における情報の記録／消去／再生の基本原理について説明する。
図２は、本実施形態の記録部の構造を表す模式図である。
本実施形態の記録部も、イルメナイト構造の材料からなる記録層１２の両側を電極層１１、1 ３Ａにより挟んだ構造を有する。さらに、この記録部は、電極層１１にバッファ層１０が付設された構造を有する。ここでも、電極１３Ａは、保護層としての役割を有していてもよい。
記録層１２は、第１の層１２Ａと、第２の層１２Ｂと、を有する。第１の層１２Ａは、電極層１３Ａの側に配置され、化学式１：ＡｘＭｙＸ３（０．１≦ｘ≦１．１、０．７５≦ｙ≦１）で表される第１化合物を含む。第２の層１２Ｂは、電極層１１の側に配置され、空隙サイトをもつ第２化合物を含む。この空隙サイトは、第１化合物から排出されるイオンを収容する機能を有し、イオンの移動をより円滑化して、可逆性の向上を実現する。第２化合物１２Ｂは、ＸまたはＡが収容される空隙サイトを□で表すとすると、以下のような化学式で表されるものがある。
・ □ｘＭＺ２
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｎｂ， Ｔａ， Ｍｏ， Ｗ， Ｒｅ， Ｒｕ， Ｒｈ のグループから選択される少なくとも１種類の元素である。
Ｚは、Ｏ， Ｓ， Ｓｅ， Ｎ， Ｃｌ， Ｂｒ，Ｉ のグループから選択される少なくとも１種類の元素である。モル比ｘは、０．３≦ｘ≦１を満たすものとする。
・ □ｘＭＺ３
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｎｂ， Ｔａ， Ｍｏ， Ｗ， Ｒｅ， Ｒｕ， Ｒｈ のグループから選択される少なくとも１種類の元素である。
Ｚは、Ｏ， Ｓ， Ｓｅ， Ｎ， Ｃｌ， Ｂｒ， Ｉ のグループから選択される少なくとも１種類の元素である。モル比ｘは、１≦ｘ≦２を満たすものとする。
・ □ｘＭＺ４
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ， Ｎｂ， Ｔａ， Ｍｏ， Ｗ， Ｒｅ， Ｒｕ， Ｒｈ のグループから選択される少なくとも１種類の元素である。
Ｚは、Ｏ， Ｓ， Ｓｅ， Ｎ， Ｃｌ， Ｂｒ，Ｉ のグループから選択される少なくとも１種類の元素である。モル比ｘは、１≦ｘ≦２を満たすものとする。
・ □ｘＭＰＯｚ
Ｍは、Ｔｉ， Ｖ， Ｃｒ， Ｍｎ， Ｆｅ， Ｃｏ， Ｎｉ，Ｎｂ，Ｔａ， Ｍｏ， Ｗ， Ｒｅ， Ｒｕ， Ｒｈ のグループから選択される少なくとも１種類の元素である。
Ｐはリン元素であり、Ｏは酸素元素である、モル比ｘは、０．３≦ｘ≦３、４≦ｚ≦６を満たすものとする。
第２化合物は、ホランダイト構造、ラムスデライト構造、アナターゼ構造、ブルッカイト構造、パイロルース構造、ＲｅＯ３構造、ＭｏＯ１．５ＰＯ４構造、ＴｉＯ０．５ＰＯ４構造およびＦｅＰＯ４構造、βＭｎＯ２構造、γＭｎＯ２構造、λＭｎＯ２構造、スピネル構造、イルメナイト構造よりなる群から選択された少なくともいずれかを含む構造を有していることが好ましい。特に、第１化合物と同一構造のイルメナイト構造を有していることが最も望ましい。
また、第１の層１２Ａの電子のフェルミ準位は、第２の層１２Ｂの電子のフェルミ準位よりも低くする。これは、記録層１２の状態に可逆性を持たせるために望ましい条件のひとつである。ここで、フェルミ準位については、いずれも真空準位から測定した値とする。
このような材料の組み合わせを記録層に使用し、第１の層１２Ａと第２の層１２Ｂと間のイオンの授受を容易にすることにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。
第１の層１２Ａ内の大きな白丸はＸイオンを、太線の小さな白丸はＭイオンを、小さな白丸はＡイオンを表す。さらに、第２の層１２Ｂ内の小さな黒丸はＭイオンを表す。
なお、図３に例示したように、記録層１２を構成する第１及び第２の層１２Ａ，１２Ｂは、それぞれ、２層以上の複数層を交互に積層してもよい。
このような記録部において、第１の層１２Ａが陰極側、第２の層１２Ｂが陽極側になるように電極層１１、１３Ａに電位を与え、記録層１２内に電位勾配を発生させると、第１化合物を含む第１の層１２Ａ内のＸイオンの一部が結晶中を移動し、陽極側の第２の層１２Ｂ内に進入する。または、第１の層１２Ａが陽極側、第２の層１２Ｂが陰極側になるように電極層１１、１３Ａに電位を与え、記録層１２内に電位勾配を発生させると、第１化合物を含む第１の層１２Ａ内のＡイオンの一部が結晶中を移動し、陰極側の第２の層１２Ｂ内に進入する。
第２の層１２Ｂの結晶中には、ＸイオンまたはＡイオンの空隙サイトがあるため、第１化合物を含む第１の層１２Ａから移動してきたＸイオンまたはＡイオンは、この空隙サイトに収まる。
従って、第２の層１２Ｂ内では、ＸイオンもしくはＡイオン、またはＭイオンの一部の価数が減少し、第１の層１２Ａ内では、ＸイオンもしくはＡイオン、またはＭイオンの価数が増加する。従って、ＡイオンまたはＭイオンの少なくとも一方は、その価数が容易に変化できるように、電子が不完全に満たされたｄ軌道を有する遷移元素である必要がある。
つまり、初期状態（リセット状態）において、第１及び第２の層１２Ａ，１２Ｂが高抵抗状態（絶縁体）であると仮定すれば、第１の層１２Ａ内のＡイオンの一部が第２の層１２Ｂ内に移動することにより、第１及び第２の層１２Ａ，１２Ｂの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。または、初期状態（リセット状態）において、第１及び第２の層１２Ａ，１２Ｂが低抵抗状態であると仮定すれば、第２の層１２Ａ内のＸイオンの一部が第２の層１２Ｂ内に移動することにより、第１及び第２の層１２Ａ，１２Ｂの結晶中から電導キャリアが消滅し、両者は、共に、絶縁体となる。
このように、電流／電圧パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が小さくまたは大きくなるため、セット動作（記録）が実現される。
この時、同時に、第１の層１２Ａから第２の層１２Ｂに向かって電子も移動するが、第１の層１２Ａの電子のフェルミ準位は、第２の層１２Ｂの電子のフェルミ準位よりも低いため、記録層１２のトータルエネルギーとしては、上昇する。
また、セット動作が完了した後も、このような高いエネルギー状態が継続されるため、記録層１２は、自然に、セット状態（低抵抗状態）からリセット状態（高抵抗状態）に戻ってしまう可能性がある。または、セット状態（高抵抗状態）からリセット状態（低抵抗状態）に戻ってしまう可能性がある。
しかし、本実施形態の例に係る記録層１２を用いれば、このような懸念は回避される。すなわち、セット状態を維持し続けることができる。
イオン半径とイオンの価数を適宜選択すればよい。例えば、２価の陽イオンでイオン半径が小さいものをＡイオンとして選択すれば、Ａイオンは、外部電圧が印加されたときには、Ａイオンの拡散パスが直線状に形成されたイルメナイト構造内を容易に拡散することができるが、外部電圧が印加されないときには、クーロン反発力が働いて、Ａイオンの拡散を制限することができる。
また、第１化合物内で、ＡイオンおよびＭイオンの拡散が生じてしまうと、それに要するエネルギーのためにスイッチングに要する全エネルギーが増えてしまう。これを避けるためには、Ａイオン、Ｍイオンはともに、拡散しないイオンであることが望ましい。Ａイオンの価数を３価とすることにより、ＡイオンおよびＭイオンの拡散を防ぐことができる。あるいは、Ａイオンの価数が小さくても、イオン半径の大きなイオンを用いれば、ＡイオンおよびＭイオンの拡散を防ぐことができる。
ところで、セット動作が完了した後には、陽極側に酸化剤が生成されるため、この場合にも、電極層１１としては、酸化され難く、イオン伝導性を有しない材料（例えば、電気伝導性酸化物）を用いることが望ましい。その好適な例は前述の通りである。
リセット動作（消去）は、記録層１２を加熱して、上述の第１の層１２Ｂの空隙サイト内に収納されたＸイオンまたはＡイオンが第１の層１２Ａ内に戻る、という現象を促進してやればよい。
具体的には、記録層１２に大電流パルスを与えることにより発生するジュール熱とその残留熱とを利用すれば、容易に、記録層１２を元の高抵抗状態（絶縁体）または低抵抗状態に戻すことができる。
このように、大電流パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が大きくまたは小さくなるため、リセット動作（消去）が実現される。あるいは、セット時とは逆向きの電場を印加することによってもリセット動作は可能である。
なお、前述の通り、イルメナイト構造の材料を含む記録層１２は、結晶のｃ軸が、膜面に対して水平方向、あるいは水平方向から４５度以内の範囲に配向している構造を有することが望ましい。
情報記録再生装置の実施例について説明する。
以下、第１〜第２実施形態の記録部を、プローブメモリに適用した場合、半導体メモリに適用した場合、およびフラッシュメモリに適用した場合の３つについて説明する。
（プローブメモリ）
図４及び図５は、本実施形態に係るプローブメモリを表す模式図である。
ＸＹスキャナー１６上には、第１〜第２の実施形態のいずれかの記録部が設けられた記録媒体が配置される。この記録媒体に対向する形で、プローブアレイが配置される。
プローブアレイは、基板２３と、基板２３の一面側にアレイ状に配置される複数のプローブ（ヘッド）２４と、を有する。複数のプローブ２４の各々は、例えば、カンチレバーから構成され、マルチプレクスドライバ２５，２６により駆動される。
複数のプローブ２４は、それぞれ、基板２３内のマイクロアクチュエータを用いて個別に動作可能であるが、ここでは、全てをまとめて同じ動作をさせて記録媒体のデータエリアに対するアクセスを行う例を説明する。
まず、マルチプレクスドライバ２５，２６を用いて、全てのプローブ２４をＸ方向に一定周期で往復動作させ、記録媒体のサーボエリアからＹ方向の位置情報を読み出す。Ｙ方向の位置情報は、ドライバ１５に転送される。
ドライバ１５は、この位置情報に基づいてＸＹスキャナー１６を駆動し、記録媒体をＹ方向に移動させ、記録媒体とプローブとの位置決めを行う。
両者の位置決めが完了したら、データエリア上のプローブ２４の全てに対して、同時、かつ、連続的に、データの読み出し又は書き込みを行う。
データの読み出し及び書き込みは、プローブ２４がＸ方向に往復動作していることから連続的に行われる。また、データの読み出し及び書き込みは、記録媒体のＹ方向の位置を順次変えることにより、データエリアに対して、一行ずつ、実施される。
なお、記録媒体をＸ方向に一定周期で往復運動させて記録媒体から位置情報を読み出し、プローブ２４をＹ方向に移動させるようにしてもよい。
記録媒体は、例えば、基板２０と、基板２０上の電極層２１と、電極層２１上の記録層２２とから構成される。
記録層２２は、複数のデータエリア、並びに、複数のデータエリアのＸ方向の両端にそれぞれ配置されるサーボエリアを有する。複数のデータエリアは、記録層２２の主要部を占める。
サーボエリア内には、サーボバースト信号が記録される。サーボバースト信号は、データエリア内のＹ方向の位置情報を示している。
記録層２２内には、これらの情報の他に、さらに、アドレスデータが記録されるアドレスエリア及び同期をとるためのプリアンブルエリアが配置される。
データ及びサーボバースト信号は、記録ビット（電気抵抗変動）として記録層２２に記録される。記録ビットの“１”，“０”情報は、記録層２２の電気抵抗を検出することにより読み出す。
本例では、１つのデータエリアに対応して１つのプローブ（ヘッド）が設けられ、１つのサーボエリアに対して１つのプローブが設けられる。
データエリアは、複数のトラックから構成される。アドレスエリアから読み出されるアドレス信号によりデータエリアのトラックが特定される。また、サーボエリアから読み出されるサーボバースト信号は、プローブ２４をトラックの中心に移動させ、記録ビットの読み取り誤差をなくすためのものである。
ここで、Ｘ方向をダウントラック方向、Ｙ方向をトラック方向に対応させることにより、ＨＤＤのヘッド位置制御技術を利用することが可能になる。
次に、このプローブメモリの記録／再生動作について説明する。
図６は、記録（セット動作）時の状態を説明するための概念図である。
記録媒体は、基板（例えば、半導体チップ）２０上の電極層２１と、電極層２１上の記録層２２と、記録層２２上の保護層１３Ｂとから構成されるものとする。保護層１３Ｂは、例えば、薄い絶縁体から構成される。
記録動作は、記録層２２の記録ビット２７表面に電圧を印加し、記録ビット２７の内部に電位勾配を発生させることにより行う。具体的には、電流／電圧パルスを記録ビット２７に与えればよい。
（第１実施形態の記録部を用いた場合）
ここで、図１に関して前述した第１実施形態の記録部を用いた場合について説明する。
図７は、記録について表した模式図である。
まず、図７に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位を与えればよい。
電流パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ２４から電極層２１に向かって電子を放出することにより発生させる。あるいは、プローブ２４を記録ビット２７表面に接触させて電圧パルスを印加してもよい。
この時、例えば、記録層２２の記録ビット２７では、Ａイオンの一部がプローブ（陰極）２４側に移動し、結晶内のＡイオンがＸイオンに対して相対的に減少する。また、プローブ２４側に移動したＡイオンは、プローブ２４から電子を受け取ってメタルとして析出する。
記録ビット２７では、Ｘイオンが過剰となり、結果的に、記録ビット２７におけるＡイオンあるいはＭイオンの価数を上昇させる。つまり、記録ビット２７は、相変化によるキャリアの注入により電子伝導性を有するようになるため、膜厚方向への抵抗が減少し、記録（セット動作）が完了する。
なお、記録のための電流パルスは、プローブ２４の電位が電極層２１の電位よりも相対的に高い状態を作ることにより発生させることもできる。
図８は、再生について表した模式図である。
再生に関しては、電流パルスを記録層２２の記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。ただし、電流パルスは、記録層２２の記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。
例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２４から記録ビット２７に流し、センスアンプＳ／Ａにより記録ビット２７の抵抗値を測定する。
第１実施形態に係る材料を使用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
なお、再生では、記録媒体上をプローブ２４により走査（スキャン）することで、連続再生が可能となる。
消去（リセット）動作に関しては、記録層２２の記録ビット２７を大電流パルスによりジュール加熱して、記録ビット２７における酸化還元反応を促進させることにより行う。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。
消去動作は、記録ビット２７ごとに行うこともできるし、複数の記録ビット２７又はブロック単位で行うこともできる。
（第２実施形態の記録部を用いた場合）
次に、図２に関して前述した第２実施形態の記録部を用いた場合について説明する。
図９は、記録する状態を表した模式図である。
まず、図９に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。または、プローブ２４の電位が電極層２１の電位よりも相対的に高い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位、または正の電位を与えればよい。
この時、記録層２２の第１の層１２Ａ内のＸイオンまたはＡイオンの一部は、結晶中を移動し、第２化合物１２Ｂの空隙サイトに収まる。これに伴い、第１の層１２Ａ内のＸイオンもしくはＡイオン、またはＭイオンの価数が増加し、第２化合物内１２ＢのＸイオンもしくはＡイオン、またはＭ１イオンの価数が減少する。その結果、初期状態（リセット状態）において、第１及び第２の層１２Ａ，１２Ｂが高抵抗状態（絶縁体）であると仮定すれば、第１の層１２Ａ内のＡイオンの一部が第２の層１２Ｂ内に移動することにより、第１及び第２の層１２Ａ，１２Ｃの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。または、初期状態（リセット状態）において、第１及び第２の層１２Ａ，１２Ｂが低抵抗状態であると仮定すれば、第２の層１２Ａ内のＸイオンの一部が第２の層１２Ｂ内に移動することにより、第１及び第２の層１２Ａ，１２Ｂの結晶中から電導キャリアが消滅し、両者は、共に、絶縁体となる。
これにより、セット動作（記録）が完了する。
なお、記録動作に関して、第１及び第２の層１２Ａ，１２Ｂの位置関係を逆にすれば、プローブ２４の電位を電極層２１の電位よりも相対的に低い状態にしてセット動作を実行することもできる。
図１０は、再生時の状態を表す模式図である。
再生動作は、電流パルスを記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。ただし、電流パルスは、記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。
例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２４から記録層（記録ビット）２２に流し、センスアンプＳ／Ａにより記録ビットの抵抗値を測定する。既に説明した新材料を採用すると、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
なお、再生動作は、プローブ２４を走査（スキャン）させることで、連続的に行うことができる。
リセット（消去）動作は、記録層（記録ビット）２２に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、ＸまたはＡイオンが第２の層１２Ｂ内の空隙サイトから第１の層１２Ａ内に戻ろうとする作用を促進してやればよい。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。
消去動作は、記録ビット２７ごとに行うこともできるし、複数の記録ビット２７又はブロック単位で行うこともできる。
図２８は、情報記録が完了した後のデータ領域内のブロックを例示する模式図である。黒丸は、情報記録がなされた記録単位を表している。本実施例に係るプローブメモリによれば、ハードディスクと同様に、記録媒体の記録単位に情報記録を行うことができると共に、新規な記録材料を採用することにより、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
（半導体メモリ）
次に、半導体素子と組み合わせた情報記録再生装置について説明する。
図１１は、第１〜第２実施形態のいずれかの記録層を備えたクロスポイント型半導体メモリを表す模式図である。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒｉ−１，Ｒｉ，Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃｉ−１，Ｃｉ，Ｃｉ＋１が入力される。
メモリセル３３は、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。
メモリセル３３には、記録／再生時における回り込み電流（sneak current）を防止するためのダイオード３４が付加される。
図１２は、図１１の半導体メモリのメモリセルアレイ部の構造を表す模式図である。
半導体チップ３０上には、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。
このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１４及び図１５に示すように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
第１〜第２実施形態のいずれかの記録層を有するメモリセル３３は、例えば、図１３に表したように、記録層２２、保護層１３Ｂ及びヒータ層３５のスタック構造から構成される。１つのメモリセル３３により１ビットデータを記憶する。また、ダイオード３４は、ワード線ＷＬｉとメモリセル３３との間に配置される。
図１４及び図１５は、メモリセルアレイの他の具体例を表す模式図である。
図１４に表した具体例においては、Ｙ方向の延びたビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の上下に、Ｘ方向に延びたワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１がそれぞれ設けられている。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３、３４がそれぞれ配設されている。つまり、ビット線をその上下のメモリセルで共有した構造とされている。
図１５に表した具体例においては、Ｙ方向の延びたビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１と、Ｘ方向に延びたワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１と、が交互に積層された構造を有する。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３、３４がそれぞれ配設されている。つまり、ビット線とワード線を、それらの上下のメモリセルで共有した構造とされている。
図１４及び図１５に例示したような積層構造を採用することにより、記録密度を上げることが可能となる。
次に、図１１〜図１３を参照しつつ用いて第１〜第２実施形態の記録層を用いた半導体メモリの記録／再生動作について説明する。
ここでは、図１１において点線Ａで囲んだメモリセル３３を選択し、これについて記録／再生動作を実行する場合について説明する。
（第１実施形態の記録層を用いた場合）
記録（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に低い状態を作る。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３では、Ａイオンの一部がワード線（陰極）ＷＬｉ側に移動し、結晶内のＡイオンがＸイオンに対して相対的に減少する。また、ワード線ＷＬｉ側に移動したＡイオンは、ワード線ＷＬｉから電子を受け取ってメタルとして析出する。
点線Ａで囲まれた選択されたメモリセル３３では、Ｘイオンが過剰となり、結果的に、結晶内におけるＡイオンあるいはＭイオンの価数を上昇させる。つまり、点線Ａで囲まれた選択されたメモリセル３３は、相変化によるキャリアの注入により電子伝導性を有するようになるため、記録（セット動作）が完了する。
なお、記録時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが望ましい。
また、記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。
また、記録のための電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
再生に関しては、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
消去（リセット）動作に関しては、点線Ａで囲まれた選択されたメモリセル３３を大電流パルスによりジュール加熱して、そのメモリセル３３における酸化還元反応を促進させることにより行う。
（第２実施形態の記録層を用いた場合）
記録動作（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に低くするまたは高くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位または正の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３では、第１化合物内のＸイオンまたはＡイオンの一部が第２化合物の空隙サイトに移動する。このため、第２化合物内のＸイオンもしくはＡイオン、またはＭイオンの価数が減少し、第１化合物内のＸイオンもしくはＡイオン、またはＭイオンの価数が増加する。その結果、初期状態（リセット状態）において、第１及び第２の層１２Ａ，１２Ｂが高抵抗状態（絶縁体）であると仮定すれば、第１の層１２Ａ内のＡイオンの一部が第２の層１２Ｂ内に移動することにより、第１及び第２の層１２Ａ，１２Ｃの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。または、初期状態（リセット状態）において、第１及び第２の層１２Ａ，１２Ｂが低抵抗状態であると仮定すれば、第２の層１２Ａ内のＸイオンの一部が第２の層１２Ｂ内に移動することにより、第１及び第２の層１２Ａ，１２Ｂの結晶中から電導キャリアが消滅し、両者は、共に、絶縁体となる。
これにより、セット動作（記録）が完了する。
なお、記録時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが望ましい。
また、記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。
電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
再生動作は、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
リセット（消去）動作は、点線Ａで囲まれた選択されたメモリセル３３に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、ＸイオンまたはＡイオン元素が第２化合物内の空隙サイトから第１化合物内に戻ろうとする作用を促進してやればよい。
以上説明したように、本実施形態の半導体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
（フラッシュメモリ）
本実施形態は、フラッシュメモリに適用することも可能である。
図１６は、フラッシュメモリのメモリセルを表す模式断面図である。
フラッシュメモリのメモリセルは、ＭＩＳ（metal-insulator-semiconductor）トランジスタから構成される。
半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、第１〜第２実施形態のいずれかの記録層が有する記録層（ＲＲＡＭ：Resistive ＲＡＭ）４４が形成される。記録部４４上には、コントロールゲート電極４５が形成される。
半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。
記録層４４は、第１〜第２実施形態に関して前述した記録層１２を構成する材料により形成される。
図１６を参照しつつ、その基本動作について説明する。
セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。
電位Ｖ１，Ｖ２の差は、記録層４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。
すなわち、Ｖ１＞Ｖ２およびＶ１＜Ｖ２のいずれでもよい。
例えば、初期状態（リセット状態）において、記録層４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
この状態から電位Ｖ１，Ｖ２を与えて記録層４４を導電体（抵抗小）に変化させると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、低くなる。
なお、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。
リセット（消去）動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。
電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。
この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録層４４に注入されるため、記録層４４の温度が上昇する。
これにより、記録層４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本実施形態の例に係る情報記録再生装置を実用化できる。
（ＮＡＮＤ型フラッシュメモリ）
図１７は、ＮＡＮＤセルユニットの回路図である。
また、図１８は、本実施形態に係るＮＡＮＤセルユニットの構造を表す模式図である。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＡＮＤセルユニットが形成される。
ＮＡＮＤセルユニットは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述した基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、すなわち、導電体（抵抗小）に固定される。
セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。
セット（書き込み）動作前には、ＮＡＮＤセルユニット内の全てのメモリセルは、リセット状態（抵抗大）になっているものとする。
セット（書き込み）動作は、ソース線ＳＬ側のメモリセルＭＣからビット線ＢＬ側のメモリセルに向かって１つずつ順番に行われる。
選択されたワード線（コントロールゲート電極）ＷＬに書き込み電位としてＶ１（プラス電位）を与え、非選択のワード線ＷＬに転送電位（メモリセルＭＣがオンになる電位）としてＶpassを与える。
ソース線ＳＬ側のセレクトゲートトランジスタＳＴをオフ、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータを転送する。
例えば、プログラムデータが“１”のときは、選択されたメモリセルＭＣのチャネル領域に書き込み禁止電位（例えば、Ｖ１と同じ程度の電位）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値が高い状態から低い状態に変化しないようにする。
また、プログラムデータが“０”のときは、選択されたメモリセルＭＣのチャネル領域にＶ２（＜Ｖ１）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値を高い状態から低い状態に変化させる。
リセット（消去）動作では、例えば、全てのワード線（コントロールゲート電極）ＷＬにＶ１’を与え、ＮＡＮＤセルユニット内の全てのメモリセルＭＣをオンにする。また、２つのセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬにＶ３を与え、ソース線ＳＬにＶ４（＜Ｖ３）を与える。
この時、ホットエレクトロンがＮＡＮＤセルユニット内の全てのメモリセルＭＣの記録層４４に注入されるため、ＮＡＮＤセルユニット内の全てのメモリセルＭＣに対して一括してリセット動作が実行される。
読み出し動作は、選択されたワード線（コントロールゲート電極）ＷＬに読み出し電位（プラス電位）を与え、非選択のワード線（コントロールゲート電極）ＷＬには、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる電位を与える。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
選択されたメモリセルＭＣは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、例えば、読み出し電流の変化を検出することにより、データを読み出すことができる。
なお、図１８に表した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図１９に表したように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
図２０は、ＮＡＮＤ型フラッシュメモリの変形例を表す模式図である。
この変形例は、ＮＡＮＤストリングを構成する複数のメモリセルＭＣのゲート絶縁層がＰ型半導体層４７に置き換えられている構造を有する。
高集積化が進み、メモリセルＭＣが微細化されると、電圧を与えていない状態で、Ｐ型半導体層４７は、空乏層で満たされることになる。
セット（書き込み）時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの書き込み電位（例えば、３．５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５にプラスの転送電位（例えば、１Ｖ）を与える。
この時、ＮＡＮＤストリング内の複数のメモリセルＭＣのＰ型ウェル領域４１ｃの表面がＰ型からＮ型に反転し、チャネルが形成される。
そこで、上述したように、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータ“０”を転送すれば、セット動作を行うことができる。
リセット（消去）は、例えば、全てのコントロールゲート電極４５にマイナスの消去電位（例えば、−３．５Ｖ）を与え、Ｐ型ウェル領域４１ｃ及びＰ型半導体層４７に接地電位（０Ｖ）を与えれば、ＮＡＮＤストリングを構成する全てのメモリセルＭＣに対して一括して行うことができる。
読み出し時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの読み出し電位（例えば、０．５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５に、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる転送電位（例えば、１Ｖ）を与える。
ただし、“１”状態のメモリセルＭＣの閾値電圧Ｖｔｈ”１”は、０Ｖ ＜ Ｖｔｈ”１” ＜ ０．５Ｖの範囲内にあるものとし、“０”状態のメモリセルＭＣの閾値電圧Ｖｔｈ”０”は、０．５Ｖ ＜ Ｖｔｈ”０” ＜ １Ｖの範囲内にあるものとする。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
このような状態にすれば、選択されたメモリセルＭＣに記憶されたデータの値に応じてＮＡＮＤストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。
なお、この変形例においては、Ｐ型半導体層４７のホールドープ量がＰ型ウェル領域４１ｃのそれよりも多く、かつ、Ｐ型半導体層４７のフェルミレベルがＰ型ウェル領域４１ｃのそれよりも０．５Ｖ程度深くなっていることが望ましい。
これは、コントロールゲート電極４５にプラスの電位を与えたときに、Ｎ型拡散層４２間のＰ型ウェル領域４１ｃの表面部分からＰ型からＮ型への反転が開始し、チャネルが形成されるようにするためである。
このようにすることで、例えば、書き込み時には、非選択のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成され、読み出し時には、ＮＡＮＤストリング内の複数のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成される。
つまり、メモリセルＭＣの記録層４４が導電体（セット状態）であっても、拡散層４２とコントロールゲート電極４５とが短絡することはない。
（ＮＯＲ型フラッシュメモリ）
図２１は、ＮＯＲセルユニットの回路図である。
また、図２２は、本実施形態の例に係るＮＯＲセルユニットの構造を表す模式図である。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成されている。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＯＲセルが形成されている。
ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。
メモリセルＭＣは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
（２トランジスタ型フラッシュメモリ）
図２３は、２トランジスタ型セルユニットの回路図である。
また、図２４は、本実施形態の例に係る２トラセルユニットの構造を表す模式図である。
２トランジスタ型セルユニットは、ＮＡＮＤセルユニットの特徴とＮＯＲセルの特徴とを併せ持った新たなセル構造として最近開発されたものである。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係る２トランジスタ型セルユニットが形成される。
２トランジスタ型セルユニットは、直列接続される１つのメモリセルＭＣと１つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、すなわち、導電体（抵抗小）に固定される。
セレクトゲートトランジスタＳＴは、ソース線ＳＬに接続され、メモリセルＭＣは、ビット線ＢＬに接続される。
メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
図２４に表した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２５に表したように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
次に、いくつかのサンプルを作成し、初期（消去）状態と記録（書き込み）状態との抵抗差について評価した実験例について説明する。
サンプルとしては、単純化し、直径約６０ｍｍ、厚さ約１ｍｍのガラス基板からなるディスク上に第１〜第２実施形態のいずれかの記録部を形成したものを採用する。
（第１実験例）
第１実験例のサンプルは、以下の通りである。
記録部は、バッファ層（下地層）、電極層、記録層及び保護層が、積層された構造を有する。ディスク上に厚さ約５０ｎｍで形成されるＣｅＯ２のバッファ層を積層した後、ＴｉＮ膜を１００ｎｍ積層して電極層を形成する。記録層は、ＮｉＴｉＯ３とし、保護層は、ダイヤモンドライクカーボン（ＤＬＣ）とする。
ＮｉＴｉＯ３は、例えば、ディスクの温度を６００℃から９００℃までの範囲内の値に維持し、Ａｒ９５．５％、Ｏ２０．５％の雰囲気中でＲＦマグネトロンスパッタを行うことにより、ディスク上に厚さ約１０ｎｍで形成される。また、ダイヤモンドライクカーボンは、例えば、ＣＶＤ法により、ＮｉＴｉＯ３上に厚さ約３ｎｍで形成される。
サンプルの評価は、タングステン（Ｗ）からなり、先端径が１０ｎｍ以下の先鋭化されたプローブを用いて行う。
プローブの先端を記録部の表面に接触させて、書き込みは、電極層とプローブとの間に１０ｎｓｅｃ幅で１Ｖの電圧パルスを印加し、消去は、電極層とプローブとの間に１００ｎｓｅｃ幅で０．２Ｖの電圧パルスを印加する。
書き込み／消去後に、それぞれ、電極層とプローブとの間に１０ｎｓｅｃ幅で０．１Ｖの電圧パルスを印加して記録層の抵抗値を測定したところ、初期（消去）状態では１０７Ω台の値であったのに対し、記録（書き込み）状態では１０３Ω台の値に変化した。
書き込み／消去の抵抗値の比は、約１０４Ωとなり、読み出しに際して十分なマージンを確保できることが確認された。
（第２実験例）
第２実験例では、記録層をＮｉＡｌ０．５Ｔａ０．５Ｏ３とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
書き込み／消去後の抵抗値は、第１実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第３実験例）
第３実験例では、記録層をＮｉ１．１Ｔｉ０．９Ｏ３とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第４実験例）
第４実験例では、記録層をＮｉＭｎＯ３とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
書き込み／消去後の抵抗値は、第１実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第５実験例）
第５実験例では、記録層をＺｎＴｉＯ３とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
書き込み／消去後の抵抗値は、第１実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第６実験例）
第６実験例では、電極層をＺｎＣｏ０．５Ｔａ０．５Ｏ３とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
書き込み／消去後の抵抗値は、第1実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第７実験例）
第７実験例では、下地層をＳｉ３Ｎ４とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
書き込み／消去後の抵抗値は、第１実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第８実験例）
第８実験例では、記録層をＮｉＣｒ０．５Ｎｂ０．５Ｏ３とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
書き込み／消去後の抵抗値は、第１実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第９実験例）
第９実験例では、記録層をＮｉＣｏ０．５Ｔａ０．５Ｏ３とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
書き込み／消去後の抵抗値は、第１実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第１０実験例）
第１０実験例では、記録層をＮｉＡｌ０．５Ｎｂ０．５Ｏ３とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
書き込み／消去後の抵抗値は、第１実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第１１実験例）
第１１実験例では、ＣｅＯ２を含むバッファ層（下地層）を約５０ｎｍで形成後、ＴｉＮを含む電極層を約１００ｎｍで形成する。また、電極層上にワード線を形成し、ワード線上に縦型ダイオードを形成する。
さらに、縦型ダイオード上に白金層を約１０ｎｍで形成し、白金層上に記録層としてのＮｉＴｉＯ３を形成し、記録層上に第２化合物として空隙サイトを有するＴｉＯ２を約１０ｎｍで形成する。また、第２化合物上に、再度、ＴｉＮを含む電極層を約１００ｎｍで形成した後、電極層上にビット線を形成する。
そして、ワード線とビット線との間に電位を印加する点以外は、第１実験例と同様にして測定を実施した。
書き込み／消去後の抵抗値は、第１実験例と同様に、１０３Ω台／１０７Ω台となり、両者の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第１２実験例）
第１２実験例では、記録層をＮｉＣｏ０．５Ｔａ０．５Ｏ３とした点を除き、第１１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
初期状態の抵抗値は、１０８Ω台であったのに対し、書き込み後の抵抗値は、１０３Ω台となり、さらに、消去後の抵抗値は、１０７Ω台となった。書き込み／消去の抵抗比は、１０４Ω〜１０５Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第１３実験例）
第１３実験例では、保護層をＳＯ２とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
初期状態の抵抗値は、１０７Ω台であったのに対し、書き込み後の抵抗値は、１０３Ω台となり、さらに、消去後の抵抗値は、１０５Ω台となった。書き込み／消去の抵抗比は、１０２Ω〜１０５Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第１４実験例）
第１４実験例では、バッファ層（下地層）をＴｂ４Ｏ７とし、電極層をＬａＮｉＯ３とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
初期状態の抵抗値は、１０６Ω台であったのに対し、書き込み後の抵抗値は、１０２Ω台となり、さらに、消去後の抵抗値は、１０６Ω台となった。書き込み／消去の抵抗比は、約１０４Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第１５実験例）
第１５実験例では、バッファ層（下地層）をＴａ２Ｏ５とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
初期状態の抵抗値は、１０８Ω台であったのに対し、書き込み後の抵抗値は、１０３Ω台となり、さらに、消去後の抵抗値は、１０８Ω台となった。書き込み／消去の抵抗比は、約１０５Ωで、読み出しに際して十分なマージンを確保できることが確認された。
（第１６実験例）
第１６実験例では、電極層をＲｕＯ２とした点を除き、第１実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第１実験例と同様に行う。
初期状態の抵抗値は、１０８Ω台であったのに対し、書き込み後の抵抗値は、１０３Ω台となり、さらに、消去後の抵抗値は、１０８Ω台となった。書き込み／消去の抵抗比は、約１０５Ωで、読み出しに際して十分なマージンを確保できることが確認された。
以上、説明したように、第１〜第１６実験例のいずれのサンプルにおいても、書き込み、消去及び読み出しの基本動作が可能である。
尚、図２９は、第１〜第１６実験例の検証結果をまとめた表である。
以上、図１〜図２８、および図２９を参照しつつ説明したように、本実施形態によれば、情報記録（書き込み）は、電場が印加された部位（記録単位）のみで行われるため、極めて微細な領域に、極めて小さな消費電力で情報を記録できる。
また、消去は、熱を印加することにより行うが、本実施形態の例で提案する材料を用いれば酸化物の構造変化がほとんど生じないため、小さな消費電力で消去が可能となる。あるいは、消去は記録時と逆向きの電場を印加して行うこともできる。この場合には、熱の拡散というエネルギーロスが少ないため、より小さな消費電力で消去が可能となる。
このように、本実施形態の例によれば、極めて単純な仕組みであるにもかかわらず、従来技術では到達することのできない記録密度による情報記録を可能とする。従って、本実施形態の例は、現在の不揮発性メモリの記録密度の壁を打ち破る次世代技術として産業上のメリットは多大である。
なお、本実施形態の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、本実施形態の例は、成膜された直後の状態を初期状態として、セット、リセットを定義したが、セット、リセットの定義は任意のものであり、本実施形態の例に限定されるものではない。さらに、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
本発明の第１の実施の形態にかかる情報記録再生装置における情報の記録／再生の基本原理を説明するための概念図である。 第２実施形態の記録部の構造を表す概念図である。 記録層１２を構成する第１及び第２の層１２Ａ，１２Ｂを交互に積層させた具体例を表す模式図である。 本発明の実施形態に係るプローブメモリを表す模式図である。 本発明の実施形態に係るプローブメモリを表す模式図である。 記録（セット動作）時の状態を説明するための概念図である。 記録について表した模式図である。 再生について表した模式図である。 記録する状態を表した模式図である。 再生時の状態を表す模式図である。 第１〜第２実施形態のいずれかの記録層を備えたクロスポイント型半導体メモリを表す模式図である。 図１１の半導体メモリのメモリセルアレイ部の構造を表す模式図である。 メモリセル３３の構造を例示する模式図である。 メモリセルアレイの他の具体例を表す模式図である。 メモリセルアレイの他の具体例を表す模式図である。 フラッシュメモリのメモリセルを表す模式断面図である。 ＮＡＮＤセルユニットの回路図である。 本発明の実施形態に係るＮＡＮＤセルユニットの構造を表す模式図である。 通常のＭＩＳトランジスタを用いた具体例を表す模式図である。 ＮＡＮＤ型フラッシュメモリの変形例を表す模式図である。 ＮＯＲセルユニットの回路図である。 本発明の実施形態に係るＮＯＲセルユニットの構造を表す模式図である。 ２トランジスタ型セルユニットの回路図である。 本発明の実施形態に係る２トラセルユニットの構造を表す模式図である。 通常のＭＩＳトランジスタを用いた具体例を表す模式図である イルメナイト構造の格子構造を例示する模式図である。 結晶が膜厚方向に分断された第１実施形態の記録部の構造を表す概念図である。 情報記録が完了した後のデータ領域内のブロックを例示する模式図である。 第１〜第１６実験例の検証結果をまとめた表である。
符号の説明
１０ バッファ層、 １１ 電極層、 １２ 記録層、 １２Ａ 第１の層、 １２Ｂ 第２の層、 １３Ａ 電極層（保護層）、１３Ｂ 保護層、 １４ メタル層、 １５ ドライバ、 １６ スキャナー、 ２０ 基板、 ２１ 電極層、 ２２ 記録層、 ２３ 基板、 ２４ プローブ、 ２５，２６ マルチプレクスドライバ、 ２７ 記録ビット、 ３０ 半導体チップ、 ３１ デコーダ、 ３２ 読み出し回路、 ３３ メモリセル、 ３４ ダイオード、 ３５ ヒータ層、 ４１ 半導体基板、 ４１ａ 型半導体基板、 ４１ｂ 型ウェル領域、 ４１ｃ 型ウェル領域、 ４２ 拡散層、 ４３ ゲート絶縁層、 ４４ 記録層、 ４５ コントロールゲート電極、 ４７ 半導体層

Claims (14)

  1. 電極層及び記録層を有する積層構造と、
    前記電極層に付加されるバッファ層と、
    前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する電圧印加部と、
    を備え、
    前記記録層は、ＡｘＭｙＸ３（０．１≦ｘ≦１．１、０．７５≦ｙ≦１）で表されるイルメナイト構造であって、前記Ａと前記Ｍは互いに異なる元素であり、前記Ａと前記Ｍの少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素であり、前記ＡはＢｅ、Ｍｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎよりなる群から選択された少なくともいずれかを含む元素であり、前記ＭはＴｉ、Ｇｅ、Ｓｎ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｅ、Ｒｕ、Ｒｈよりなる群から選択された少なくともいずれかを含む元素であり、前記ＸはＯ（酸素）、Ｎ（窒素）よりなる群から選択された少なくともいずれかを含む元素である第１化合物を含む第１の層を有することを特徴とする情報記録再生装置。
  2. 前記記録層は、結晶のｃ軸が膜面に対して水平方向、あるいは水平方向から４５度以内の範囲に配向している構造を有することを特徴とする請求項１記載の情報記録再生装置。
  3. 前記ＡはＮｉ、Ｚｎ、Ｍｇよりなる群から選択された少なくともいずれかを含む元素であり、前記ＭはＭｎ、Ｃｏ０．５Ｎｂ０．５、Ｃｏ０．５Ｔａ０．５、Ｆｅ０．５Ｎｂ０．５、Ｆｅ０．５Ｔａ０．５よりなる群から選択された少なくともいずれかを含む元素または化合物であることを特徴とする請求項１または２に記載の情報記録再生装置。
  4. 前記記録層は、前記第１の層に接して設けられた第２の層をさらに有し、
    前記第２の層は、前記ＸまたはＡを収容可能な空隙サイトを有することを特徴とする請求項１または２に記載の情報記録再生装置。
  5. 前記第２の層は第２化合物を含み、前記第２化合物は、
    □ｘＭＺ２（０．３≦ｘ≦１）で表される化合物であって、前記□は前記ＸまたはＡが収容される空隙サイトであり、前記Ｍは、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｅ、Ｒｕ、Ｒｈよりなる群から選択された少なくともいずれかを含む元素であり、前記ＺはＯ、Ｓ、Ｓｅ、Ｎ、Ｃｌ、Ｂｒ、Ｉよりなる群から選択された少なくともいずれかを含む元素であることを特徴とする請求項４記載の情報記録再生装置。
  6. 前記第２の層は第２化合物を含み、前記第２化合物は、
    □ｘＭＺ３（１≦ｘ≦２）で表される化合物であって、前記□は前記ＸまたはＡが収容される空隙サイトであり、前記ＭはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｅ、Ｒｕ、Ｒｈよりなる群から選択された少なくともいずれかを含む元素であり、前記ＺはＯ、Ｓ、Ｓｅ、Ｎ、Ｃｌ、Ｂｒ、Ｉよりなる群から選択された少なくともいずれかを含む元素であることを特徴とする請求項４記載の情報記録再生装置。
  7. 前記第２の層は第２化合物を含み、前記第２化合物は、
    □ｘＭＺ４（１≦ｘ≦２）で表される化合物であって、前記□は前記ＸまたはＡが収容される空隙サイトであり、前記ＭはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｅ、Ｒｕ、Ｒｈよりなる群から選択された少なくともいずれかを含む元素であり、前記ＺはＯ、Ｓ、Ｓｅ、Ｎ、Ｃｌ、Ｂｒ、Ｉよりなる群から選択された少なくともいずれかを含む元素であることを特徴とする請求項４記載の情報記録再生装置。
  8. 前記第２の層は第２化合物を含み、前記第２化合物は、
    □ｘＭＰＯｚ（０．３≦ｘ≦３、４≦ｚ≦６）で表される化合物であって、前記□は前記ＸまたはＡが収容される空隙サイトであり、前記ＭはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｅ、Ｒｕ、Ｒｈよりなる群から選択された少なくともいずれかを含む元素であり、前記Ｐはリン元素であり、前記Ｏは酸素元素であることを特徴とする請求項４記載の情報記録再生装置。
  9. 前記第２化合物は、ホランダイト構造、ラムスデライト構造、アナターゼ構造、ブルッカイト構造、パイロルース構造、ＲｅＯ３構造、ＭｏＯ１．５ＰＯ４構造、ＴｉＯ０．５ＰＯ４構造およびＦｅＰＯ４構造、βＭｎＯ２構造、γＭｎＯ２構造、λＭｎＯ２構造、スピネル構造、イルメナイト構造よりなる群から選択された少なくともいずれかを含む構造を有していることを特徴とする請求項４〜８のいずれか１つに記載の情報記録再生装置。
  10. 前記第２化合物は、イルメナイト構造を有することを特徴とする請求項９記載の情報記録再生装置。
  11. 前記電圧印加部は、前記記録層の記録単位に対して前記電圧を局所的に印加するためのプローブを含むことを特徴とする請求項１〜１０のいずれか１つに記載の情報記録再生装置。
  12. 前記電圧印加部は、前記記録層を挟んだワード線及びビット線を含むことを特徴とする請求項１〜１０のいずれか１つに記載の情報記録再生装置。
  13. 前記電圧印加部は、ゲート電極とゲート絶縁膜とを有するＭＩＳトランジスタを含み、 前記記録層は、前記ＭＩＳトランジスタの前記ゲート電極と前記ゲート絶縁層との間に設けられたことを特徴とする請求項１〜１０のいずれかの１つに記載の情報記録再生装置。
  14. 前記電圧印加部は、第１導電型半導体基板内に設けられた２つの第２導電型拡散層と、 前記２つの第２導電型拡散層の間の前記第１導電型半導体基板上の第１導電型半導体層と、
    前記２つの第２導電型拡散層間における導通／非導通を制御するゲート電極と、
    を含み、
    前記記録層は、前記ゲート電極と前記第１導電型半導体層との間に配置されることを特徴とする請求項１〜１０のいずれか１つに記載の情報記録再生装置。
JP2007155709A 2007-06-12 2007-06-12 情報記録再生装置 Expired - Fee Related JP4792009B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007155709A JP4792009B2 (ja) 2007-06-12 2007-06-12 情報記録再生装置
PCT/JP2008/060775 WO2008153099A1 (ja) 2007-06-12 2008-06-12 情報記録再生装置
US12/636,606 US8018762B2 (en) 2007-06-12 2009-12-11 Information recording and reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007155709A JP4792009B2 (ja) 2007-06-12 2007-06-12 情報記録再生装置

Publications (3)

Publication Number Publication Date
JP2008310858A true JP2008310858A (ja) 2008-12-25
JP2008310858A5 JP2008310858A5 (ja) 2009-08-06
JP4792009B2 JP4792009B2 (ja) 2011-10-12

Family

ID=40129704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007155709A Expired - Fee Related JP4792009B2 (ja) 2007-06-12 2007-06-12 情報記録再生装置

Country Status (3)

Country Link
US (1) US8018762B2 (ja)
JP (1) JP4792009B2 (ja)
WO (1) WO2008153099A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245132A (ja) * 2009-04-01 2010-10-28 Nec Corp スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
US20120243292A1 (en) * 2011-03-22 2012-09-27 Akira Takashima Memory device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306363B2 (ja) * 2008-09-09 2013-10-02 株式会社東芝 情報記録再生装置
US8405076B2 (en) 2009-02-04 2013-03-26 Panasonic Corporation Nonvolatile memory element
JP5337234B2 (ja) 2009-03-09 2013-11-06 株式会社東芝 情報記録再生装置及びその製造方法
MX343479B (es) * 2009-03-30 2016-11-07 Toshiba Kk Miembro resistente a la corrosion y metodo para producirlo.
US8462542B2 (en) * 2010-06-24 2013-06-11 Texas Instruments Incorporated Bit-by-bit write assist for solid-state memory
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
CN110678974B (zh) 2017-06-02 2023-11-28 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
JP7195068B2 (ja) 2017-06-26 2022-12-23 株式会社半導体エネルギー研究所 半導体装置、電子機器
WO2019003042A1 (ja) 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019008483A1 (ja) 2017-07-06 2019-01-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101420A1 (en) * 2004-04-16 2005-10-27 Matsushita Electric Industrial Co. Ltd. Thin film memory device having a variable resistance
JP2006032729A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリとその製造方法
JP2006140412A (ja) * 2004-11-15 2006-06-01 Sony Corp 記憶素子及び記憶装置
JP2006324480A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 不揮発性メモリの製造方法と不揮発性メモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4249992B2 (ja) 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
JP4205938B2 (ja) 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
CN1764982B (zh) * 2003-03-18 2011-03-23 株式会社东芝 相变存储器装置及其制造方法
JP2005252068A (ja) 2004-03-05 2005-09-15 Sony Corp 記憶装置
WO2005106955A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 記憶素子
JP2007073779A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
JP4719236B2 (ja) * 2008-03-21 2011-07-06 株式会社東芝 半導体記憶装置及び半導体記憶システム
JP5085405B2 (ja) * 2008-04-25 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
JP2010225221A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101420A1 (en) * 2004-04-16 2005-10-27 Matsushita Electric Industrial Co. Ltd. Thin film memory device having a variable resistance
JP2006032729A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリとその製造方法
JP2006140412A (ja) * 2004-11-15 2006-06-01 Sony Corp 記憶素子及び記憶装置
JP2006324480A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 不揮発性メモリの製造方法と不揮発性メモリ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245132A (ja) * 2009-04-01 2010-10-28 Nec Corp スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
US20120243292A1 (en) * 2011-03-22 2012-09-27 Akira Takashima Memory device
US8772751B2 (en) * 2011-03-22 2014-07-08 Kabushiki Kaisha Toshiba Variable resistance semiconductor memory device

Also Published As

Publication number Publication date
US8018762B2 (en) 2011-09-13
JP4792009B2 (ja) 2011-10-12
US20100142261A1 (en) 2010-06-10
WO2008153099A1 (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
JP4792009B2 (ja) 情報記録再生装置
JP4791948B2 (ja) 情報記録再生装置
JP4792107B2 (ja) 情報記録再生装置
KR100908957B1 (ko) 데이터 판독/기입 디바이스
JP4792007B2 (ja) 情報記録再生装置
JP5351144B2 (ja) 情報記録再生装置
JP4792006B2 (ja) 情報記録再生装置
JP4792010B2 (ja) 情報記録再生装置
JP5216847B2 (ja) 情報記録再生装置
WO2009122569A1 (ja) 情報記録再生装置
JP4908555B2 (ja) 情報記録再生装置
JP4792008B2 (ja) 情報記録再生装置
JP2008251108A (ja) 情報記録再生装置
JP4792108B2 (ja) 情報記録再生装置
JP4977158B2 (ja) 情報記録再生装置
JP4792125B2 (ja) 情報記録再生装置
WO2009116139A1 (ja) 情報記録再生装置
WO2009122571A1 (ja) 情報記録再生装置
JP2008276904A (ja) 情報記録再生装置
JP2012138512A (ja) 情報記録再生装置
JP2008251107A (ja) 情報記録再生装置
JP2008251126A (ja) 情報記録再生装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees