JPWO2009116139A1

JPWO2009116139A1 - 情報記録再生装置

Info

Publication number: JPWO2009116139A1
Application number: JP2010503693A
Authority: JP
Inventors: 久保　光一; 光一久保; 親義鎌田; 塚本　隆之; 隆之塚本; 伸也青木; 隆大平井; 平岡　俊郎; 俊郎平岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-03-18
Filing date: 2008-03-18
Publication date: 2011-07-21
Also published as: WO2009116139A1; US20100316831A1

Abstract

高記録密度及び低消費電力の不揮発性の情報記録再生装置を提供する。本発明の情報記録再生装置は、記録層に含まれる第１化合物が２種類以上の陽イオン元素を有する複合化合物から構成され、前記２種類以上の陽イオン元素の少なくとも１つは、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の最短距離は、0.32nm以下であり、前記記録層は、相変化により少なくとも低抵抗状態と高抵抗状態の２値を有する。本発明の情報記録再生装置は、さらに、前記記録層に直接的或いは間接的に付加され、前記記録層の前記高抵抗状態の電気抵抗率よりも大きな電気抵抗率を有する抵抗層を備える。

Description

本発明は、高記録密度の情報記録再生装置に関する。

近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ(hard disk drive)は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。

このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。

例えば、ＰＣＲＡＭ(相変化メモリ)は、記録材料として、アモルファス状態（オン）と結晶状態（オフ）の２つの状態をとることができる材料を使用し、この２つの状態を２値データ“０”，“１”に対応させてデータを記録する、という原理を採用する。

書き込み／消去に関しては、例えば、大電力パルスを記録材料に印加することによりアモルファス状態を作り、小電力パルスを記録材料に印加することにより結晶状態を作る。

読み出しに関しては、記録材料に、書き込み／消去が起こらない程度の小さな読み出し電流を流し、記録材料の電気抵抗を測定することにより行う。アモルファス状態の記録材料の抵抗値は、結晶状態の記録材料の抵抗値よりも大きく、その比は、10³程度である。

ＰＣＲＡＭの最大の特長は、素子サイズを10nm程度にまで縮小しても動作できるという点にあり、この場合には、約10Tbpsi (terra bit per square inch)の記録密度を実現できるため、高記録密度化への候補の一つとされる（例えば、T. Gotoh, K. Sugawara and K. Tanaka, Jpn. J. Appl. Phys., 43, 6B, 2004, L818を参照）。

また、ＰＣＲＡＭとは異なるが、これと非常に似た動作原理を有する新規メモリが報告されている（例えば、A.Sawa, T.Fuji, M. Kawasaki and Y. Tokura, Appl. Phys. Lett., 85, 18, 4073 (2004)を参照）。

この報告によれば、データを記録する記録材料の代表例は、酸化ニッケルであり、ＰＣＲＡＭと同様に、書き込み／消去には、大電力パルスと小電力パルスとを使用する。この場合、ＰＣＲＡＭに比べて、書き込み／消去時の消費電力が小さくなる、という利点が報告されている。

現在までのところ、この新規メモリの動作メカニズムについては解明されていないが、再現性については確認されており、高記録密度化への候補の他の一つとされる。また、動作メカニズムについても、いくつかのグループが解明を試みている。

これらの他、ＭＥＭＳ(micro electro mechanical systems)技術を使ったＭＥＭＳメモリが提案されている（例えば、P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002)を参照）。

特に、ミリピード(Millipede)と呼ばれるＭＥＭＳメモリは、アレイ状の複数のカンチレバーと有機物質が塗布された記録媒体とが対向する構造を有し、カンチレバーの先端のプローブは、記録媒体に適度な圧力で接触している。

書き込みに関しては、選択的に、プローブに付加されるヒータの温度を制御することにより行う。即ち、ヒータの温度を上げると、記録媒体が軟化し、プローブが記録媒体にめり込んで、記録媒体に窪みを形成する。

読み出しに関しては、記録媒体が軟化しない程度の電流をプローブに流しながら、記録媒体の表面に対し、このプローブをスキャンさせることにより行う。プローブが記録媒体の窪みに落ち込むとプローブの温度が低下し、ヒータの抵抗値が上昇するため、この抵抗値の変化を読み取ることによりデータをセンスできる。

ミリピードのようなＭＥＭＳメモリの最大の特長は、ビットデータを記録する各記録部に配線を設ける必要がないため、記録密度を飛躍的に向上できる点にある。現状で、既に、1Tbpsi程度の記録密度を達成している（例えば、P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766を参照）。

また、ミリピードの発表を受けて、最近、ＭＥＭＳ技術と新たな記録原理とを組み合わせ、消費電力、記録密度や、動作速度などに関して大きな改善を達成しようという試みがなされている。

例えば、記録媒体に強誘電体層を設け、記録媒体に電圧を印加することにより強誘電体層に誘電分極を引き起こしてデータの記録を行う方式が提案されている。この方式によれば、ビットデータを記録する記録部同士の間隔（記録最小単位）を結晶の単位胞レベルにまで近づけることができる、との理論的予測がある。

仮に、記録最小単位が強誘電体層の結晶の１単位胞になると、記録密度は、約4Pbpsi(peta bit per square inch)という巨大な値になる。

最近では、ＳＮＤＭ(走査型非線形誘電率顕微鏡)を用いた読み出し方式の提案により、この新規メモリは、実用化に向けてかなり進展してきている（例えば、A. Onoue, S. Hashimoto, Y. Chu, Mat. Sci. Eng. B120, 130(2005)を参照）。

本発明は、高記録密度及び低消費電力の不揮発性の情報記録再生装置を提供する。

本発明の情報記録再生装置は、記録層に含まれる第１化合物が２種類以上の陽イオン元素を有する複合化合物から構成され、前記２種類以上の陽イオン元素の少なくとも１つは、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の最短距離は、0.32nm以下であり、前記記録層は、相変化により少なくとも低抵抗状態と高抵抗状態の２値を有する。本発明の情報記録再生装置は、さらに、前記記録層に直接的或いは間接的に付加され、前記記録層の前記高抵抗状態の電気抵抗率よりも大きな電気抵抗率を有する抵抗層を備える。

本発明によれば、高記録密度及び低消費電力の不揮発性の情報記録再生装置を実現できる。

図１は、記録原理を示す図である。図２は、記録原理を示す図である。図３は、記録原理を示す図である。図４は、記録原理を示す図である。図５は、記録原理を示す図である。図６は、記録原理を示す図である。図７は、記録原理を示す図である。図８は、記録原理を示す図である。図９は、記録原理を示す図である。図１０は、プローブ型固体メモリを示す図である。図１１は、記録媒体の区分けについて示す図である。図１２は、記録時の様子を示す図である。図１３は、記録動作を示す図である。図１４は、再生動作を示す図である。図１５は、記録動作を示す図である。図１６は、再生動作を示す図である。図１７は、クロスポイント型固体メモリを示す図である。図１８は、メモリセルアレイの構造を示す図である。図１９は、メモリセルの構造を示す図である。図２０は、メモリセルアレイの構造を示す図である。図２１は、メモリセルアレイの構造を示す図である。図２２は、フラッシュメモリへの適用例を示す図である。図２３は、ＮＡＮＤセルユニットを示す回路図である。図２４は、ＮＡＮＤセルユニットの構造を示す図である。図２５は、ＮＡＮＤセルユニットの構造を示す図である。図２６は、ＮＡＮＤセルユニットの構造を示す図である。図２７は、ＮＯＲセルを示す回路図である。図２８は、ＮＯＲセルの構造を示す図である。図２９は、２トラセルユニットを示す回路図である。図３０は、２トラセルユニットの構造を示す図である。図３１は、２トラセルユニットの構造を示す図である。

以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。

１．概要
本発明の情報記録再生装置は、記録層に抵抗層を直接的或いは間接的に付加した点を特徴とする。記録層は、相変化により少なくとも低抵抗状態と高抵抗状態の２値を有し、抵抗層は、記録層の高抵抗状態の電気抵抗率よりも大きな電気抵抗率を有し、記録層の抵抗変化時（セット／リセット時）における熱源として作用する。

直接的に付加するとは、記録層と抵抗層とがダイレクトに接触していることである。理想的にはこの構造にするのが好ましい。また、間接的に付加するとは、記録層と抵抗層との間に界面層が存在する場合のことである。界面層は、例えば、記録層と抵抗層との整合性（配向性、結晶性など）をとるために積極的に形成する層であってもよいし、酸化層などのプロセス上必然的に形成される極薄の層であってもよい。

記録層は、２種類以上の陽イオン元素を有する複合化合物から構成される第１化合物を備え、２種類以上の陽イオン元素の少なくとも１つは、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の最短距離は、0.32nm以下である。また、記録層は、第１化合物に加えて、１種類以上の遷移元素を有し、２種類以上の陽イオン元素の１つを収容できる空隙サイトを有し、第１化合物に接する第２化合物をさらに備えていてもよい。

記録層に抵抗層を付加することによる効果を動作原理と併せて説明する。

記録層の初期状態は、絶縁体であるが、記録層の両端に電位差を設けることにより記録層の内部に存在する陽イオン元素の一部が負極側に移動する。この結果、負極側に陽イオン元素が集まり、この陽イオン元素が負極から電子を受け取ることによって金属が析出する。また、反対に、正極側では、相対的に陽イオン元素の割合が陰イオン元素の割合よりも小さくなるため、正極に電子を放出することによって高酸化状態の化合物になる。

これがいわゆるセット動作である。以上の変化は一種の電気分解反応と捉えることができるが、このとき、高酸化状態の化合物は、概してp型キャリアを注入されたとも考えることができ、低抵抗材料に変化する。

この低抵抗材料に再び電流を流すと、低抵抗のために、低電位差であっても大電流が流れる。このとき、記録層にジュール熱が発生しその温度が上昇する。

先ほどのセット動作では、電極の両端に酸化剤と還元剤が別々に発生したが、今度は高温のために再反応を起こして再びセット前の絶縁体の状態に戻る。これがリセット動作である。ここで、このような動作原理を有する抵抗変化型固体メモリの消費電力は、記録層を低抵抗状態から高抵抗状態にするリセット時に大きくなる。

そこで、本発明においては、リセット時においても電流経路が必要以上に低抵抗化しないように、記録層に抵抗層を付加し、消費電力を低減する。

この効果を実効あらしめるために、抵抗層は、記録層の高抵抗状態の電気抵抗率よりも大きな電気抵抗率を有するものとする。さらに好ましくは、抵抗層の電気抵抗率は、記録層の電気抵抗率よりも１桁以上大きい値、例えば、抵抗層の電気抵抗率は、1x10^-3Ωcmよりも大きい値とする。

抵抗層の材料の例としては、例えば、以下の化合物がある。

・化学式： AO_xN_yで表される化合物
但し、Aは、B, C, Al, Y, Ln, Si, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, Wのグループから選ばれる少なくとも１つの元素であり、Lnは、ランタノイド元素であり、0≦x≦2.5, 0.1＜y≦2である。

・ DLC（ダイヤモンドライクカーボン）、B₄C及びBNのうちの１つ
尚、抵抗層は、非晶質（アモルファス）であるのが好ましい。

抵抗層の材料は、セット／リセット時の電圧の印加により抵抗値が変化しない安定な材料とするのが好ましい。ここで、化合物内に2価以下の元素が多数含まれていると、電場の影響でイオンが移動し、相変化を引き起こして抵抗変化が生じる。従って、抵抗層に関しては、陽イオンの価数を３価以上にし、陰イオンとして酸素に加えて３価のイオンである窒素を少なくとも陽イオンの10％以上含ませる。

また、抵抗層に電流を流すに当たっては以下の点を考慮する。

抵抗層を構成する材料内に10ppm以上、1000ppm以下の微量のF元素を添加すると、ダングリングボンドを有効につぶす効果が発生するため、抵抗層の安定な絶縁性を維持するために有効である。

素子の微細化を進めるに連れ、一般にマクロな物理現象とは乖離する現象が現れるようになるが、ジュール熱の発生機構もその一つと考えられる。

抵抗層の厚さは、抵抗層で発生するジュール熱を効率的に記録層に与えるために、できるだけ薄くする。例えば、抵抗層の厚さは、50nm以下、さらに好ましくは、1nm以上、2nm以下の範囲内の値とする。

このように抵抗層の厚さが薄くなり、その厚さが電子の平均自由工程と同程度のオーダになると、抵抗層を通過する電子の散乱確率が減少し、その代わりに、抵抗層をトンネル現象で通過する電子の割合が増える。この場合、電子がエネルギーを失って発熱する領域は、抵抗層の内部ではなく、抵抗層を通過したところになる。

従って、記録層は、電子の流れでみると、抵抗層よりも下流に配置し、電子が記録層の内部でエネルギーを失うようにする。即ち、抵抗層は、記録層に電圧を印加しているときの記録層の負極側に配置する。

また、電子が抵抗層及び記録層を通過した後にそのエネルギーを失わないようにするために、抵抗層の内部の電子の平均自由工程を抵抗層の厚さよりも短くし、電子が抵抗層を通過した直後の記録層の内部でエネルギーを失うようにする。

そのために抵抗層はアモルファス材料とするのが好ましい。

記録層の状態は、記録層にパルス電流を流すことにより読み出すが、記録層は、パルス電流により抵抗変化が生じない材料から構成される。

本発明は、記録層が抵抗変化素子から構成されるＲｅＲＡＭなどの固体メモリ、記録層が相変化素子から構成されるＰＣＲＡＭなどの固体メモリ、抵抗変化素子又は相変化素子を記録素子として用いたプローブ型固体メモリなどに有効である。

以上の条件を満たす抵抗層を記録層に付加することにより、原理的には、情報記録再生装置の記録密度をPbpsi（Peta bit per square inch）レベルにし、かつ、大幅な低消費電力化も達成できる。

２．記録／再生の基本原理
本発明の例に係わる情報記録再生装置における情報の記録／再生の基本原理について説明する。

図１及び図３は、記録部の構造を示している。
１１Ａ，１１Ｂは、ヒータ層（抵抗層）であり、１２は、記録層である。ヒータ層１１Ａ，１１Ｂは、記録層１２の両端又は一端に配置される。

ここでは本発明に必要最小限の要件のみを示しており、例えば、ヒータ層１１Ａ，１１Ｂに隣接して、バッファ層又は保護層をさらに付加してもよい。また、ヒータ層１１Ａ，１１Ｂ及び記録層１２を含んだ積層構造は、２つの電極層（下部電極及び上部電極）により挟み込まれる。

記録層１２内の小さな白丸は、拡散イオンAを表し、小さな黒丸は、遷移元素イオンMを表す。また、大きな白丸は、陰イオンXを表す。

記録層１２に電圧を印加し、記録層１２内に電位勾配を発生させると、拡散イオンの一部が結晶中を移動する。そこで、本発明の例では、記録層１２の初期状態を絶縁体（高抵抗状態）とし、情報記録に関しては、電位勾配により記録層１２を相変化させ、記録層１２に伝導性を持たせる（低抵抗状態）ことにより行う。

ここで、本明細書では、高抵抗状態をリセット状態とし、低抵抗状態をセット状態と定義する。但し、この定義は、以下の説明を簡単にするためのものであり、材料の選択や製造方法によっては、この定義と逆の場合、即ち、低抵抗状態がリセット（初期）状態となり、高抵抗状態がセット状態となる場合もある。つまり、このような場合も、本発明の範疇に含まれることは言うまでもない。

まず、例えば、ヒータ層１１Ｂ側の電位がヒータ層１１Ａ側の電位よりも相対的に低い状態を作る。ヒータ層１１Ａ側を固定電位（例えば、接地電位）とすれば、ヒータ層１１Ｂ側を負電位にする。

この時、記録層１２内の拡散イオンの一部がヒータ層１１Ｂ側（陰極側）に移動し、記録層（結晶）１２内の拡散イオンが陰イオンに対して相対的に減少する。ヒータ層１１Ｂ側に移動した拡散イオンは、電極層（図示せず）から電子を受け取り、メタルとして析出するため、メタル層１３を形成する。

記録層１２の内部では、陰イオンが過剰となり、結果的に、記録層１２内の遷移元素イオンの価数を上昇させる。つまり、記録層１２は、キャリアの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。

情報再生に関しては、パルス電流を記録層１２に流し、記録層１２の抵抗値を検出することにより容易に行える。但し、パルス電流は、記録層１２を構成する材料が相変化を起こさない程度の微小な値であることが必要である。

以上の過程は、一種の電気分解であり、ヒータ層１１Ａ側（陽極側）では、電気化学的酸化により酸化剤が生じ、ヒータ層１１Ｂ側（陰極側）１３側では、電気化学的還元により還元剤が生じた、と考えることができる。

このため、情報記録の状態（低抵抗状態）を初期状態（高抵抗状態）に戻すには、例えば、記録層１２を大電流パルスによりジュール加熱して、記録層１２の酸化還元反応を促進させればよい。即ち、大電流パルスの遮断後の残留熱により記録層１２は、絶縁体に戻る（リセット動作）。

但し、この動作原理を実用化するには、室温でリセット動作が生じないこと（十分に長いリテンション時間の確保）と、リセット動作の消費電力が十分に小さいこととを確認しなければならない。

前者に対しては、拡散イオンの配位数を小さく（理想的には２以下）にする、若しくは、価数を２以上にする、又は、陰イオンの価数を上げる（理想的には３以上）にすることで対応できる。

また、後者に対しては、結晶破壊を引き起こさないために拡散イオンの価数を２以下にする必要があると共に、記録層（結晶）１２内を移動する拡散イオンの移動パスを数多く有する材料を見つけ出すことにより対応できる。

そのような記録層１２としては、概要で述べたような材料を採用すればよい。

ところで、セット動作後においては、ヒータ層１１Ａ側（陽極側）１１側に酸化剤が生じるため、ヒータ層１１Ａ側に設けられる電極層は、酸化され難い材料（例えば、電気伝導性窒化物、電気伝導性酸化物など）から構成する。

また、ヒータ層１１Ａ側の電極層は、イオン伝導性を有しない材料から構成する。

そのような材料としては、以下に示されるものがあり、その中でも、電気伝導率の良さなどを加味した総合的性能の点から、LaNiO₃は、最も好ましい材料ということができる。

・ MN
Mは、Ti, Zr, Hf, V, Nb, Ta のグループから選択される少なくとも１種類の元素を含む。Nは、窒素である。

・ MO_x
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも１種類の元素を含む。モル比xは、1≦x≦4を満たすものとする。

・ AMO₃
Aは、La, K, Ca, Sr, Ba, Ln(Lanthanide) のグループから選択される少なくとも１種類の元素を含む。

Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも１種類の元素を含む。

Oは、酸素である。

・ B₂MO₄
Bは、K, Ca, Sr, Ba, Ln(Lanthanide) のグループから選択される少なくとも１種類の元素を含む。

Oは、酸素である。

また、セット動作後においては、ヒータ層１１Ｂ側（陰極側）に還元剤が生じるため、ヒータ層１１Ｂ側に設けられる電極層としては、記録層１２が大気と反応することを防止する機能を持つ材料とする。

そのような材料としては、例えば、アモルファスカーボン、ダイヤモンドライクカーボン、SnO₂などの半導体がある。

ヒータ層１１Ｂ側の電極層は、記録層１２を保護する保護層として機能させてもよく、その電極層の代わりに保護層を設けてもよい。この場合、保護層は、絶縁体でもよいし、導電体でもよい。

また、図４乃至図６に示すように、記録層（第１化合物）１２Ａ上に第２化合物１２Ｂを積層してもよい。また、図７乃至図９に示すように、第１及び第２化合物１２Ａ，１２Ｂからなる記録層１２をさらに複数に積み重ねてもよい。

第２化合物１２Ｂは、空隙サイトαを持つ点に特長を有する。

空隙サイトαを□で表すとすると、第２化合物１２Ｂは、以下のような式で表される。

・化学式：□_ｘＭＺ_２
但し、□は、前記Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Ｚは、O, S, Se, N, Cl, Br, Iから選ばれる少なくとも１種類の元素を含み、0.3≦x≦1である。

・化学式：□_ｘＭＺ_３
但し、□は、前記Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Ｚは、O, S, Se, N, Cl, Br, Iから選ばれる少なくとも１種類の元素を含み、1≦x≦2である。

・化学式：□_ｘＭＺ_４
但し、□は、Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Ｚは、O, S, Se, N, Cl, Br, Iから選ばれる少なくとも１種類の元素を含み、1≦x≦2である。

・化学式：□_ｘＭＰＯ_ｚ
但し、□は、Ｘが収容される空隙サイトであり、Ｍは、Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rhから選ばれる少なくとも１種類の元素を含み、Pは、リン元素であり、Oは、酸素元素であり、0.3≦x≦3、4≦z≦6である。

これらは、第１化合物１２Ａから排出されるイオンを格納する機能を有し、イオンの移動をより円滑化し、可逆性の向上を実現する。

第２化合物１２Ｂは、ホランダイト構造、ラムスデライト構造、アナターゼ構造、ブルッカイト構造、パイロルース構造、ReO₃構造、MoO_1.5PO₄構造、TiO_0.5PO₄構造及びFePO₄構造、βMnO₂構造、γMnO₂構造、λMnO₂構造のうちの１つを有しているのが好ましい。

尚、記録層１２は、その結晶のＣ軸が、膜面に対して水平方向或いは水平方向から45°以内の範囲に配向しているのが好ましい。
以上の記録層１２に本発明の抵抗層１１Ａ，１１Ｂを付加する。抵抗層１１Ａ，１１Ｂは、保護層又は電極層としての機能を兼ね備えていてもよい。

尚、抵抗層１１Ａ，１１Ｂは、例えば、下式で表される材料から構成する。

・ DLC（ダイヤモンドライクカーボン）、B₄C及びBNのうちの１つ
尚、抵抗層１１Ａ，１１Ｂは、記録層１２の負極側に配置されているのが好ましく、また、非晶質（アモルファス）であるのが好ましい。

３．実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
以下では、本発明の例を、プローブ型固体メモリに適用した場合とクロスポイント型固体メモリに適用した場合の２つについて説明する。

(1) プローブ型固体メモリ
A. 構造
図１０及び図１１は、本発明の例に係わるプローブ型固体メモリを示している。

半導体基板２０上には、電極層２１が配置され、電極層２１上には、データエリアとサーボエリアとを有する記録層２２が配置される。記録層２２は、例えば、図３のような構造を有する記録媒体（記録部）から構成される。記録媒体は、半導体基板２０の中央部にベタに形成される。

サーボエリアは、半導体基板２０の縁に沿って配置される。

データエリア及びサーボエリアは、複数のブロックから構成される。データエリア上及びサーボエリア上には、複数のブロックに対応して複数のプローブ２４が配置される。複数のプローブ２４の各々は、先鋭化された形状を有する。

複数のプローブ２４は、プローブアレイを構成し、半導体基板２３の一面側に形成される。複数のプローブ２４は、ＭＥＭＳ技術を利用することにより、半導体基板２３の一面側に容易に形成できる。

データエリア上のプローブ２４の位置は、サーボエリアから読み出されるサーボバースト信号により制御される。具体的には、ドライバ２７により、半導体基板２０をＸ方向に往復運動させ、複数のプローブ２４のＹ方向の位置制御を行うことにより、アクセス動作を実行する。

尚、ブロックごとに記録媒体を独立に形成し、記録媒体がハードディスクのように円形で回転するような構造とし、複数のプローブ２４の各々を、記録媒体の半径方向、例えば、Ｘ方向に移動させるようにしてもよい。

複数のプローブ２４は、それぞれ、記録／消去ヘッドとしての機能及び再生ヘッドとしての機能を有する。マルチプレクスドライバ２５，２６は、記録、再生及び消去時に、複数のプローブ２４に対して所定の電圧を供給する。

B. 記録／再生動作
図１０及び図１１のプローブ型固体メモリの記録／再生動作について説明する。

図１２は、記録動作（セット動作）について示している。
記録媒体は、半導体チップ２０上の電極層２１、記録層２２、ヒータ層（抵抗層）２８及び保護層２９からなるものとする。ヒータ層２８は、本発明に係わる抵抗体から構成される。

情報記録は、プローブ２４の先端を保護層２９の表面に接触させて、記録層（記録媒体）２２の記録単位３０に電圧パルスを印加し、記録層２２の記録単位３０内に電位勾配を発生させることにより行う。本例では、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負電位を与えればよい。

電圧パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ２４から電極層２１に向かって電子を放出することにより発生させてもよい。

この時、例えば、図１３に示すように、記録層２２の記録単位３０では、拡散イオンの一部がプローブ（陰極）２４側に移動し、結晶内の拡散イオンが陰イオンに対して相対的に減少する。また、プローブ２４側に移動した拡散イオンは、プローブ２４から電子を受け取ってメタルとして析出する。

記録層２２の記録単位３０では、陰イオンが過剰となり、結果的に、記録層２２内に残された遷移元素イオンの価数を上昇させる。つまり、記録層２２の記録単位３０は、相変化によるキャリアの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。

尚、情報記録のための電圧パルスは、プローブ２４の電位が電極層２１の電位よりも相対的に高い状態を作ることにより発生させることもできる。

本例のプローブ型固体メモリによれば、ハードディスクと同様に、記録媒体の記録単位３０に情報記録を行うことができると共に、新規な記録材料を採用することにより、従来のハードディスクや半導体メモリよりも高記録密度が実現できる。

図１４は、再生動作について示している。
再生動作に関しては、電圧パルスを記録層２２の記録単位３０に流し、記録層２２の記録単位３０の抵抗値を検出することにより行う。但し、電圧パルスは、記録層２２の記録単位３０を構成する材料が相変化を起こさない程度の微小な値とする。

例えば、センスアンプＳ／Ａにより発生した読み出し電流をプローブ２４から記録層（記録媒体）２２の記録単位３０に流し、センスアンプＳ／Ａにより記録単位３０の抵抗値を測定する。既に説明した新材料を採用すると、高抵抗状態と低抵抗状態との抵抗の比は、10³以上を確保できる。

尚、再生動作では、記録媒体上をプローブ２４により走査（スキャン）することで、連続再生が可能となる。

消去（リセット）動作に関しては、記録層２２の記録単位３０を大電流パルスによりジュール加熱して、記録層２２の記録単位３０における酸化還元反応を促進させることにより行う。或いは、セット時とは逆向きの電圧パルスを記録層２２に印加することによっても行うことができる。

消去動作は、記録単位３０ごとに行うこともできるし、複数の記録単位３０又はブロック単位で行うこともできる。

尚、図１５は、図６の構造に対する記録動作を示し、図１６は、図６の構造に対する再生動作を示している。

C. まとめ
このようなプローブ型固体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。

(2) クロスポイント型固体メモリ
A. 構造
図１７は、本発明の例に係わるクロスポイント型固体メモリを示している。

ワード線ＷＬ_ｉ−１，ＷＬ_ｉ，ＷＬ_ｉ＋１は、Ｘ方向に延び、ビット線ＢＬ_ｊ−１，ＢＬ_ｊ，ＢＬ_ｊ＋１は、Ｙ方向に延びる。

ワード線ＷＬ_ｉ−１，ＷＬ_ｉ，ＷＬ_ｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬ_ｊ−１，ＢＬ_ｊ，ＢＬ_ｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。

ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒ_ｉ−１，Ｒ_ｉ，Ｒ_ｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃ_ｉ−１，Ｃ_ｉ，Ｃ_ｉ＋１が入力される。

メモリセル３３は、ワード線ＷＬ_ｉ−１，ＷＬ_ｉ，ＷＬ_ｉ＋１とビット線ＢＬ_ｊ−１，ＢＬ_ｊ，ＢＬ_ｊ＋１との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。

メモリセル３３には、記録／再生時における回り込み電流(sneak current)を防止するためのダイオード３４が付加される。

図１８は、図１７のクロスポイント型固体メモリのメモリセルアレイ部の構造を示している。
半導体チップ４０上には、ワード線ＷＬ_ｉ−１，ＷＬ_ｉ，ＷＬ_ｉ＋１とビット線ＢＬ_ｊ−１，ＢＬ_ｊ，ＢＬ_ｊ＋１が配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。

このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図２０及び図２１に示すように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。

メモリセル３３は、例えば、図１９に示すように、記録層２２、ヒータ層（抵抗層）２８及び保護層２９のスタック構造から構成される。１つのメモリセル３３により１ビットデータを記憶する。また、ダイオード３４は、ワード線ＷＬ_ｉとメモリセル３３との間に配置される。

B. 記録／再生動作
図１７乃至図１９を用いて記録／再生動作を説明する。
ここでは、点線Ａで囲んだメモリセル３３を選択し、これについて記録／再生動作を実行するものとする。

情報記録（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬ_ｉの電位がビット線ＢＬ_ｊの電位よりも相対的に低い状態を作る。ビット線ＢＬ_ｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬ_ｉに負電位を与えればよい。

この時、点線Ａで囲まれた選択されたメモリセル３３では、拡散イオンの一部がワード線（陰極）ＷＬ_ｉ側に移動し、結晶内の拡散イオンが陰イオンに対して相対的に減少する。また、ワード線ＷＬ_ｉ側に移動した拡散イオンは、ワード線ＷＬ_ｉから電子を受け取ってメタルとして析出する。

点線Ａで囲まれた選択されたメモリセル３３では、陰イオンが過剰となり、結果的に、結晶内における遷移元素イオンの価数を上昇させる。つまり、点線Ａで囲まれた選択されたメモリセル３３は、相変化によるキャリアの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。

尚、情報記録時には、非選択のワード線ＷＬ_ｉ−１，ＷＬ_ｉ＋１及び非選択のビット線ＢＬ_ｊ−１，ＢＬ_ｊ＋１については、全て同電位にバイアスしておくことが好ましい。

また、情報記録前のスタンバイ時には、全てのワード線ＷＬ_ｉ−１，ＷＬ_ｉ，ＷＬ_ｉ＋１及び全てのビット線ＢＬ_ｊ−１，ＢＬ_ｊ，ＢＬ_ｊ＋１をプリチャージしておくことが好ましい。

また、情報記録のための電圧パルスは、ワード線ＷＬ_ｉの電位がビット線ＢＬ_ｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。

情報再生に関しては、パルス電流を点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。但し、パルス電流は、メモリセル３３を構成する材料が相変化を起こさない程度の微小な値とすることが必要である。

例えば、読み出し回路により発生した読み出し電流（パルス電流）をビット線ＢＬ_ｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、10³以上を確保できる。

消去（リセット）動作に関しては、点線Ａで囲まれた選択されたメモリセル３３を大電流パルスによりジュール加熱して、そのメモリセル３３における酸化還元反応を促進させることにより行う。

C. まとめ
このようなクロスポイント型固体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。

(3) その他
本実施の形態では、プローブ型固体メモリとクロスポイント型固体メモリの２つについて説明したが、本発明の例で提案する材料及び原理を、現在のハードディスクやＤＶＤなどの記録媒体に適用することも可能である。

４．フラッシュメモリへの適用
(1) 構造
本発明の例は、フラッシュメモリに適用することも可能である。

図２２は、フラッシュメモリのメモリセルを示している。

フラッシュメモリのメモリセルは、ＭＩＳ(metal-insulator-semiconductor)トランジスタから構成される。

半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、本発明に係わるヒータ層（抵抗層）４８が形成され、ヒータ層４８上には、記録層(ReRAM: Resistive RAM)４４が形成される。記録層４４上には、コントロールゲート電極４５が形成される。

半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。

記録層４４及びヒータ層４８は、図１乃至図９に示す材料のうちのいずれか１つから構成される。

(2) 基本動作
図２２を用いて基本動作について説明する。
セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。

電位Ｖ１，Ｖ２の差は、記録層４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。

即ち、Ｖ１＞Ｖ２及びＶ１＜Ｖ２のいずれでもよい。

例えば、初期状態（リセット状態）において、記録層４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。

この状態から電位Ｖ１，Ｖ２を与えて記録層４４を導電体（抵抗小）に変化させると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、低くなる。

尚、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。

リセット（消去）動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。

電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。

この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録層４４に注入されるため、記録層４４の温度が上昇する。

また、この温度上昇は、ヒータ層４８によるジュール熱により加速される。

これにより、記録層４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。

このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本発明の例に係る情報記録再生装置を実用化できる。

(3) ＮＡＮＤ型フラッシュメモリ
図２３は、ＮＡＮＤセルユニットの回路図を示している。図２４は、本発明の例に係るＮＡＮＤセルユニットの構造を示している。

Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本発明の例に係るＮＡＮＤセルユニットが形成される。

ＮＡＮＤセルユニットは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。

メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上のヒータ層（抵抗層）４８と、ヒータ層４８上の記録層(ReRAM)４４と、記録層４４上のコントロールゲート電極４５とから構成される。

メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、即ち、導電体（抵抗小）に固定される。

セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。

セット（書き込み）動作前には、ＮＡＮＤセルユニット内の全てのメモリセルは、リセット状態（抵抗大）になっているものとする。

セット（書き込み）動作は、ソース線ＳＬ側のメモリセルＭＣからビット線ＢＬ側のメモリセルに向かって１つずつ順番に行われる。

選択されたワード線（コントロールゲート電極）ＷＬに書き込み電位としてＶ１（プラス電位）を与え、非選択のワード線ＷＬに転送電位（メモリセルＭＣがオンになる電位）としてＶpassを与える。

ソース線ＳＬ側のセレクトゲートトランジスタＳＴをオフ、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータを転送する。

例えば、プログラムデータが“１”のときは、選択されたメモリセルＭＣのチャネル領域に書き込み禁止電位（例えば、Ｖ１と同じ程度の電位）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値が高い状態から低い状態に変化しないようにする。

また、プログラムデータが“０”のときは、選択されたメモリセルＭＣのチャネル領域にＶ２（＜Ｖ１）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値を高い状態から低い状態に変化させる。

リセット（消去）動作では、例えば、全てのワード線（コントロールゲート電極）ＷＬにＶ１’を与え、ＮＡＮＤセルユニット内の全てのメモリセルＭＣをオンにする。また、２つのセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬにＶ３を与え、ソース線ＳＬにＶ４（＜Ｖ３）を与える。

この時、ホットエレクトロンがＮＡＮＤセルユニット内の全てのメモリセルＭＣの記録層４４に注入されるため、ＮＡＮＤセルユニット内の全てのメモリセルＭＣに対して一括してリセット動作が実行される。

また、ヒータ層４８は、セット／リセット動作時の熱源になる。

読み出し動作は、選択されたワード線（コントロールゲート電極）ＷＬに読み出し電位（プラス電位）を与え、非選択のワード線（コントロールゲート電極）ＷＬには、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる電位を与える。

また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。

選択されたメモリセルＭＣは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、例えば、読み出し電流の変化を検出することにより、データを読み出すことができる。

尚、図２４の構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２５に示すように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。

図２６は、ＮＡＮＤ型フラッシュメモリの変形例である。

この変形例は、ＮＡＮＤストリングを構成する複数のメモリセルＭＣのゲート絶縁層がＰ型半導体層４７に置き換えられている点に特徴を有する。

高集積化が進み、メモリセルＭＣが微細化されると、電圧を与えていない状態で、Ｐ型半導体層４７は、空乏層で満たされることになる。

セット（書き込み）時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの書き込み電位（例えば、3.5V）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５にプラスの転送電位（例えば、1V）を与える。

この時、ＮＡＮＤストリング内の複数のメモリセルＭＣのＰ型ウェル領域４１ｃの表面がＰ型からＮ型に反転し、チャネルが形成される。

そこで、上述したように、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータ“０”を転送すれば、セット動作を行うことができる。

リセット（消去）は、例えば、全てのコントロールゲート電極４５にマイナスの消去電位（例えば、-3.5V）を与え、Ｐ型ウェル領域４１ｃ及びＰ型半導体層４７に接地電位（0V）を与えれば、ＮＡＮＤストリングを構成する全てのメモリセルＭＣに対して一括して行うことができる。

読み出し時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの読み出し電位（例えば、0.5V）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５に、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる転送電位（例えば、1V）を与える。

但し、“１”状態のメモリセルＭＣの閾値電圧Vth”1”は、0V < Vth”1” < 0.5Vの範囲内にあるものとし、“０”状態のメモリセルＭＣの閾値電圧Vth”0”は、0.5V < Vth”0” < 1Vの範囲内にあるものとする。

このような状態にすれば、選択されたメモリセルＭＣに記憶されたデータの値に応じてＮＡＮＤストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。

尚、この変形例においては、Ｐ型半導体層４７のホールドープ量がＰ型ウェル領域４１ｃのそれよりも多く、かつ、Ｐ型半導体層４７のフェルミレベルがＰ型ウェル領域４１ｃのそれよりも0.5V程度深くなっていることが好ましい。

これは、コントロールゲート電極４５にプラスの電位を与えたときに、Ｎ型拡散層４２間のＰ型ウェル領域４１ｃの表面部分からＰ型からＮ型への反転が開始し、チャネルが形成されるようにするためである。

このようにすることで、例えば、書き込み時には、非選択のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成され、読み出し時には、ＮＡＮＤストリング内の複数のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成される。

つまり、メモリセルＭＣの記録層４４が導電体（セット状態）であっても、拡散層４２とコントロールゲート電極４５とが短絡することはない。

(4) ＮＯＲ型フラッシュメモリ
図２７は、ＮＯＲセルユニットの回路図を示している。図２８は、本発明の例に係るＮＯＲセルユニットの構造を示している。

Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本発明の例に係るＮＯＲセルが形成される。

ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。

メモリセルＭＣは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上のヒータ層（抵抗層）４８と、ヒータ層４８上の記録層(ReRAM)４４と、記録層４４上のコントロールゲート電極４５とから構成される。

メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。

(5) ２トラ型フラッシュメモリ
図２９は、２トラセルユニットの回路図を示している。図３０は、本発明の例に係る２トラセルユニットの構造を示している。

２トラセルユニットは、ＮＡＮＤセルユニットの特徴とＮＯＲセルの特徴とを併せ持った新たなセル構造として最近開発されたものである。

Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本発明の例に係る２トラセルユニットが形成される。

２トラセルユニットは、直列接続される１つのメモリセルＭＣと１つのセレクトゲートトランジスタＳＴとから構成される。

セレクトゲートトランジスタＳＴは、ソース線ＳＬに接続され、メモリセルＭＣは、ビット線ＢＬに接続される。

図３０の構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図３１に示すように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。

５．実験例
いくつかのサンプルを作成し、初期（消去）状態と記録（書き込み）状態との抵抗差について評価した実験例を説明する。

サンプルとしては、単純化し、直径約60mm、厚さ約１mmのガラス基板からなるディスク上に本発明の例に係わる記録部を形成したものを採用する。

(1) 第1実験例
第1実験例のサンプルは、以下の通りである。

記録部は、下地層、電極層、記録層、ヒータ層（抵抗層）及び保護層の積層から構成する。ディスク上に厚さ約50nmで形成されるCeO₂下地層を積層後、TiN膜を100nm積層して電極層とする。その上に更にAlN膜を積層し、これをヒータ層（抵抗層）とする。

記録層は、スピネル構造を有するZnNiTiO₄とし、保護層は、ダイヤモンドライクカーボン（DLC）とする。

ZnNiTiO₄は、例えば、ディスクの温度を600℃から900℃までの範囲内の値に維持し、Ar 95.5%, O₂ 0.5% の雰囲気中でＲＦマグネトロンスパッタを行うことにより、ディスク上に厚さ約10nmで形成される。また、ダイヤモンドライクカーボンは、例えば、ＣＶＤ法により、ZnNiTiO₄上に厚さ約3nmで形成される。

サンプルの評価は、タングステン(W)からなり、先端径が10nm以下の先鋭化されたプローブを用いて行う。

プローブの先端を記録部の表面に接触させ、書き込みは、電極層とプローブとの間に10nsec幅で1Vの電圧パルスを印加し、消去は、電極層とプローブとの間に100nsec幅で0.2Vの電圧パルスを印加する。

書き込み／消去後に、それぞれ、電極層とプローブとの間に10nsec幅で0.1Vの電圧パルスを印加して記録層の抵抗値を測定したところ、初期（消去）状態では10⁷Ω台の値であったのに対し、記録（書き込み）状態では2×10⁴Ωに変化した。

(2) 第2実験例
第2実験例では、ヒータ層（抵抗層）をSi₃N₄とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

初期（消去）状態では10⁷Ω台の値であったのに対し、記録（書き込み）状態では2×10⁴Ωに変化した。

(3) 第3実験例
第3実験例では、ヒータ層（抵抗層）をLaNとした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

(4) 第4実験例
第4実験例では、電極層をTaNとし、ヒータ層（抵抗層）をTaONとした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

初期（消去）状態では10⁷Ω台の値であったのに対し、記録（書き込み）状態では1×10⁴Ωに変化した。

(5) 第5実験例
第5実験例では、抵抗層をB₄Cとした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

初期（消去）状態では10⁷Ω台の値であったのに対し、記録（書き込み）状態では3×10⁴Ωに変化した。

(6) 第6実験例
第6実験例では、電極層をLaNiO₃とし、ヒータ層（抵抗層）をLaNとした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

(7) 第7実験例
第7実験例では、ヒータ層（抵抗層）として微量のF元素が添加されたアモルファスカーボンを使用した点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

(8) 第8実験例
第8実験例では、ヒータ層（抵抗層）をDLC（ダイヤモンドライクカーボン）とした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

初期（消去）状態では10⁷Ω台の値であったのに対し、記録（書き込み）状態では4×10⁴Ωに変化した。

(9) 第9実験例
第9実験例では、ヒータ層（抵抗層）をアモルファスボロンとした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

(10) 第10実験例
第10実験例では、ヒータ層（抵抗層）をBNとした点を除き、第1実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

初期（消去）状態では10⁷Ω台の値であったのに対し、記録（書き込み）状態では5×10⁴Ωに変化した。

(11) 第11実験例
第11実験例では、CeO₂バッファ層（下地層）を約50nmで形成した後、Wからなる配線層を約100nm形成する。また、配線層上にワード線を形成し、ワード線上に縦型ダイオードを形成する。

さらに、縦型ダイオード上に電極層としてTiNを厚さ約10nmで形成し、その上にヒータ層（抵抗層）としてAlNを5nm程度形成し、その上に記録層としてのZnNiTiO₄を10nm程度積層し、記録層上に第2化合物として空隙サイトを有するTiO₂を約10nm形成する。また、第２化合物上に、再度、TiNからなる電極層を約100nm形成した後、電極層上にビット線を形成する。

そして、ワード線とビット線との間に電位を印加する点以外は、第１実験例と同様にして測定を実施した。尚、ダイオードの向きは、電子が下部電極から上部電極に流れる方向を順方向とする。

この場合、初期（消去）状態では10⁷Ω台の値であったのに対し、記録（書き込み）状態では2×10⁴Ωに変化した。

(12) 第12実験例
第12実験例では、電極層をTaNとしヒータ層（抵抗層）をTaONとした点を除き、第11実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

(13) 第1比較例
第1比較例では、ヒータ層（抵抗層）を用いていない点を除き、第11実験例のサンプルと同じものを使用する。また、製造方法及び評価方法についても、第1実験例と同様に行う。

初期（消去）状態では10⁷Ω台の値であったのに対し、記録（書き込み）状態では3×10³Ωに変化した。

(14) 第2比較例
第2比較例では、ヒータ層（抵抗層）の位置を上部電極の直下とした点を除き、第11実験例のサンプルと同じものを使用する。

また、製造方法及び評価方法についても、第11実験例と同様に行う。

初期（消去）状態では10⁴〜10⁵Ω台の値であったのに対し、記録（書き込み）状態では3×10³Ωに変化した。

(15) 第3比較例
第3比較例では、ヒータ層（抵抗層）の位置を上部電極の直下とした点を除き、第12実験例のサンプルと同じものを使用する。

また、製造方法及び評価方法についても、第12実験例と同様に行う。

(16) まとめ
以上、説明したように、第1〜第12実験例のいずれのサンプルにおいても、本発明を用いていない第1〜第3比較例に比べて、記録後の抵抗値が高く、リセット時の消費電力が低下している。

また、ヒータ層（抵抗層）の位置を逆に設置した第2〜第3比較例においては、消去動作の結果、十分に高抵抗化することができず、結果としてオン/オフ比が小さくなってしまった。これは本発明の有効性を示す結果である。

表１は、第1〜第12実験例と第1〜第3比較例の検証結果をまとめたものである。

６．その他
本発明によれば、消去動作時、ジュール熱の発生部位が記録層の内部になるように最適化されるため、極めて小さな消費電力で消去動作を実行できる。

さらに、本発明によれば、無駄な部位での熱の発生を抑制することになるため、隣接セルへの干渉をも抑えることができ、結果として、極めて高い記録密度を実現できる。

本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。

本発明は、現在の不揮発性メモリの記録密度の壁を打ち破る次世代技術として産業上のメリットは多大である。

本発明の情報記録再生装置は、記録層に含まれる第１化合物が２種類以上の陽イオン元素を有する複合化合物から構成され、前記２種類以上の陽イオン元素の少なくとも１つは、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の最短距離は、0.32nm以下であり、前記記録層は、相変化により少なくとも低抵抗状態と高抵抗状態の２値を有する。本発明の情報記録再生装置は、さらに、前記記録層に直接的或いは間接的に付加され、前記記録層の前記低抵抗状態の電気抵抗率よりも大きな電気抵抗率を有する抵抗層を備える。

１．概要
本発明の情報記録再生装置は、記録層に抵抗層を直接的或いは間接的に付加した点を特徴とする。記録層は、相変化により少なくとも低抵抗状態と高抵抗状態の２値を有し、抵抗層は、記録層の低抵抗状態の電気抵抗率よりも大きな電気抵抗率を有し、記録層の抵抗変化時（セット／リセット時）における熱源として作用する。

この効果を実効あらしめるために、抵抗層は、記録層の低抵抗状態の電気抵抗率よりも大きな電気抵抗率を有するものとする。さらに好ましくは、抵抗層の電気抵抗率は、記録層の電気抵抗率よりも１桁以上大きい値、例えば、抵抗層の電気抵抗率は、1x10^-3Ωcmよりも大きい値とする。

本発明の情報記録再生装置は、記録層に含まれる第１化合物が２種類以上の陽イオン元素を有する複合化合物から構成され、前記２種類以上の陽イオン元素の少なくとも１つは、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の最短距離は、0.32nm以下であり、前記記録層は、相変化により少なくとも低抵抗状態と高抵抗状態の２値を有する。本発明の情報記録再生装置は、さらに、前記記録層に直接的或いは間接的に付加され、前記記録層の前記低抵抗状態の電気抵抗率よりも大きな電気抵抗率を有する抵抗層を備え、前記記録層及び前記抵抗層は、正極としての第１電極層と負極としての第２電極層により挟み込まれる。

Claims

記録層に含まれる第１化合物が２種類以上の陽イオン元素を有する複合化合物から構成され、前記２種類以上の陽イオン元素の少なくとも１つは、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の最短距離は、0.32nm以下であり、前記記録層は、相変化により少なくとも低抵抗状態と高抵抗状態の２値を有する情報記録再生装置において、前記記録層に直接的或いは間接的に付加され、前記記録層の前記高抵抗状態の電気抵抗率よりも大きな電気抵抗率を有する抵抗層を具備することを特徴とする情報記録再生装置。
前記抵抗層の電気抵抗率は、前記記録層の電気抵抗率よりも１桁以上大きいことを特徴とする請求項１に記載の情報記録再生装置。
前記抵抗層の電気抵抗率は、1x10^-3Ωcmよりも大きいことを特徴とする請求項１又は２に記載の情報記録再生装置。
前記記録層の相変化は、電圧の印加により生じることを特徴とする請求項１乃至３のいずれか１項に記載の情報記録再生装置。
前記抵抗層は、前記記録層の負極側に配置されていることを特徴とする請求項４に記載の情報記録再生装置。
前記抵抗層の厚さは、50nm以下であることを特徴とする請求項１乃至５のいずれか１項に記載の情報記録再生装置。
前記抵抗層の厚さは、1nm以上、2nm以下であることを特徴とする請求項１乃至５のいずれか１項に記載の情報記録再生装置。
前記記録層は、パルス電流により抵抗変化が生じない材料から構成され、前記記録層の状態は、前記記録層に前記パルス電流を流すことにより読み出されることを特徴とする請求項１乃至７のいずれか１項に記載の情報記録再生装置。
１種類以上の遷移元素を有し、前記２種類以上の陽イオン元素の１つを収容できる空隙サイトを有し、前記第１化合物に接する第２化合物をさらに具備することを特徴とする請求項１乃至８のいずれか１項に記載の情報記録再生装置。
前記抵抗層は、
化学式： AO_xN_y
但し、Aは、B, C, Al, Y, Ln, Si, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, Wのグループから選ばれる少なくとも１つの元素であり、Lnは、ランタノイド元素であり、0≦x≦2.5, 0.1＜y≦2である。
で表される化合物であることを特徴とする請求項１乃至９のいずれか１項に記載の情報記録再生装置。
前記抵抗層は、DLC（ダイヤモンドライクカーボン）、B₄C及びBNのうちの１つであることを特徴とする請求項１乃至９のいずれか１項に記載の情報記録再生装置。
前記抵抗層は、非晶質（アモルファス）であることを特徴とする請求項１乃至１１のいずれか１項に記載の情報記録再生装置。
前記抵抗層は、10ppm以上、1000ppm以下のF元素を含んでいることを特徴とする請求項１乃至１２のいずれか１項に記載の情報記録再生装置。
前記情報記録再生装置は、プローブ型固体メモリ及びクロスポイント型固体メモリのうちの１つを構成することを特徴とする請求項１乃至１３のいずれか１項に記載の情報記録再生装置。