JP4499740B2 - 記憶素子、メモリ回路、半導体集積回路 - Google Patents

記憶素子、メモリ回路、半導体集積回路 Download PDF

Info

Publication number
JP4499740B2
JP4499740B2 JP2006543724A JP2006543724A JP4499740B2 JP 4499740 B2 JP4499740 B2 JP 4499740B2 JP 2006543724 A JP2006543724 A JP 2006543724A JP 2006543724 A JP2006543724 A JP 2006543724A JP 4499740 B2 JP4499740 B2 JP 4499740B2
Authority
JP
Japan
Prior art keywords
memory
resistance
pulse
resistance value
variable resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006543724A
Other languages
English (en)
Other versions
JP2007514265A (ja
Inventor
俊作 村岡
浩一 小佐野
高橋　　健
雅文 下田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2007514265A publication Critical patent/JP2007514265A/ja
Application granted granted Critical
Publication of JP4499740B2 publication Critical patent/JP4499740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

この発明は、与えられる電気的パルスに応じてその抵抗値が変化する材料を用いた記憶素子、メモリ回路、半導体集積回路に関する。
近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するために、不揮発性メモリ素子の要望が大きくなってきており、さらに記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、長寿命化の要求がますます高まりつつある。現在、不揮発性メモリ素子としては半導体トランジスタのゲート部分に浮遊ゲートを設け、その浮遊ゲート内に電子を注入するメカニズムを用いて不揮発性を実現したフラッシュメモリが実用化され、デジタルカメラやパーソナルコンピュータの外部記憶素子として多く用いられている。
しかしながらフラッシュメモリは、書き込み電力が大きい、書き込み時間が長い、書き換え寿命が短い、大容量化（素子の微細化）が困難等の多くの課題を有している。そのため、現在これらフラッシュメモリの課題を解決すべく、強誘電体を用いた半導体メモリ（ＦｅＲＡＭ）、ＴＭＲ（トンネルＭＲ）材料を用いた半導体メモリ（ＭＲＡＭ）、相変化材料を用いた半導体メモリ（ＯＵＭ）等の新規な不揮発性記憶素子の開発が盛んに行われている。ところがこれらの記憶素子も、ＦｅＲＡＭに関しては素子の微細化が困難、ＭＲＡＭに関しては書き込み電力が高い、ＯＵＭに関しては書き換え寿命が短い等の課題を有しており、不揮発性の個体記憶素子に対する要望をすべて満たす記憶素子がないのが現状である。さらに、それらを克服するための新しい記録方法としてパルス電圧によりペロブスカイト構造酸化物の抵抗値を変化させる手法がヒューストン大学により開発された（米国特許第６，２０４，１３９号公報）が、メモリ素子としての安定な動作および製造歩留まりに大きな課題を有するのが現状である。
この発明の１つの局面に従うと、記憶素子は第１の可変抵抗と第２の可変抵抗とを備える。第１および第２の可変抵抗は、第１の端子と第２の端子との間に直列に接続される。第１の可変抵抗は、第１の端子と第３の端子との間に接続され、第１の端子と第３の端子との間に印加されるパルス電圧の極性に応じてその抵抗値を増加／減少させる。第２の可変抵抗は、第３の端子と第２の端子との間に接続され、第３の端子と第２の端子との間に印加されるパルス電圧の極性に応じてその抵抗値を増加／減少させる。
上記記憶素子では、第１の端子と第３の端子との間および第３の端子と第２の端子との間に所定のパルス電圧を印加して第１および第２の可変抵抗の抵抗値を可逆的に変化させることにより１ビットあるいは多ビットの情報を記録する。
一方、第１の端子に第１の電位を与えかつ第２の端子に第２の電位を与えた状態において第３の端子の電圧を出力することで１ビットあるいは多ビットの情報を再生する。
この発明のもう１つの局面に従うと、記憶素子は、与えられる電気的パルスに応じてその抵抗値が変化する材料（可変抵抗材料）を用いて次のように構成されている。
ソース，ドレイン，およびゲートを有するトランジスタが半導体基板上に形成されている。トランジスタの上部に保護絶縁膜が形成されている。保護絶縁膜の上部に導電膜が形成されている。可変抵抗材料によって構成された可変抵抗膜が導電膜の上部に形成されている。可変抵抗膜の上部に２つの電極が形成されている。トランジスタのドレインおよびソースのうちいずれか一方と導電膜とを電気的に接続するコンタクトプラグが設けられている。
上記記憶素子では、電極と導電膜との間に電気的パルスが印加されると、可変抵抗膜のうち電極の直下に存在する領域（可変抵抗部）の抵抗値が変化する。これにより、可変抵抗部は複数の抵抗状態を有する。この複数の抵抗状態の各々に数値を対応づければ、１ビットあるいは多ビットの情報を記憶することができる。また、トランジスタがスイッチの役割を果たすので、メモリセルとして用いることができる。
上記記憶素子によれば、従来の不揮発性固体記憶素子で課題となっていた、書き込み電力が高い，書き込み時間が長い，書き換え寿命が短い，大容量化（素子の微細化）が困難等の多くの課題を解決することができる不揮発性固体記憶素子を実現することができる。
この発明のさらにもう１つの局面に従うと、メモリ回路は、第１のメモリブロックと、第２のメモリブロックと、第１のブロック選択トランジスタとを備える。第１のメモリブロックは、第１のノードと第２のノードとの間に接続される。第１のブロック選択トランジスタは、第１のノードと第２のノードとの間に第１のメモリブロックと直列に接続される。第２のメモリブロックは、第１のメモリブロックと第１のブロック選択トランジスタとの相互接続ノードと第３のノードとの間に接続される。第１および第２のメモリブロックの各々は、直列に接続された複数のメモリセルを含む。複数のメモリセルの各々は可変抵抗とトランジスタとを含む。可変抵抗は、第１の端子と第２の端子との間に接続されかつ当該第１の端子と当該第２の端子との間に与えられる電気的パルスに応答して抵抗値が変化する。トランジスタは、第１の端子と第２の端子との間に可変抵抗と並列に接続される。
この発明のさらにもう１つの局面に従うと、メモリ回路は、第１のメモリブロックと、第１のブロック選択トランジスタと、第２のメモリブロックと、第２のブロック選択トランジスタとを備える。第１のメモリブロックは、第１のノードと第２のノードとの間に接続される。第１のブロック選択トランジスタは、第１のノードと第２のノードとの間に第１のメモリブロックと直列に接続される。第２のメモリブロックは、第２のノードと第３のノードとの間に接続される。第２のブロック選択トランジスタは、第２のノードと第３のノードとの間に第２のメモリブロックと直列に接続される。第１および第２のメモリブロックの各々は、直列に接続された複数のメモリセルを含む。複数のメモリセルの各々は可変抵抗とトランジスタとを含む。可変抵抗は、第１の端子と第２の端子との間に接続されかつ当該第１の端子と当該第２の端子との間に与えられる電気的パルスに応答して抵抗値が変化する。トランジスタは、第１の端子と第２の端子との間に可変抵抗と並列に接続される。
上記メモリ回路によれば、半導体の微細化が進んでもクロスポイント型の記憶素子に比べて記録再生のエラーが少ないメモリ回路の実現が可能となる。
以下、この発明の実施形態を図面を参照して詳しく説明する。なお、図面において同一または相当する部分には同じ参照符号を付してその説明は繰り返さない。
＜可変抵抗体の基本構成および基本特性＞
まず、本発明の実施形態において用いられる可変抵抗体の基本構成および基本特性について説明する。
本実施形態において用いられる可変抵抗体は、与えられる電気的パルスの極性の応じてその抵抗値を増加／減少させる特性を有するものである。その基本構成を図１に示す。この可変抵抗体では、基板４上に電極３が設けられ、電極３上に抵抗変化材料２が製膜され、抵抗変化材料２の上に電極１が設られている。ここでは基板４としてＳｉを用い、電極３としてＰｔを用い、抵抗変化材料２としてPr0.7Ca0.3MnO3(PCMO)からなるＣＭＲ材料を用い、電極１としてＡｇを用いた。ＰＣＭＯ材料は、印加されるパルス電圧（ここでは電極１，３間に与えられるパルス電圧）のパルス数に依存して抵抗値が変化（増加／減少）し、その変化の方向が印加電圧の極性（ここでは電極１，３間に与えられるパルス電圧の極性）により異なるという特性を有することが米国特許第６，２０４，１３９号公報に報告されているが、その初期状態に関しては明記されていない。そこで我々は、基板温度７００℃でスパッタ形成したＰＣＭＯ材料２に異なる極性のパルス電圧を印加した時の抵抗変化のパルス数依存性を調べた。図２にその結果を示す。
図２（ａ）は、成膜後のＰＣＭＯ材料２の表面にまず−極性のパルス電圧（電圧：−４Ｖ、パルス幅：１０ｎｓ）を印加（電極１が−極性、電極３が＋極性となるようにパルス電圧を印加）したときの抵抗の変化を示す。ＰＣＭＯ材料２のうち電極１の直下に存在する領域（可変抵抗部）２ａは、成膜後（与えられたパルス電圧の数が０の状態）には約３０ｋΩの高い抵抗値Ｒを示していたがパルス数の増加にしたがい抵抗値Ｒは減少していき、約２９パルス後に約１００Ωまで低下した。その後、極性を反転させ＋極性のパルス電圧（電圧：＋４Ｖ、パルス幅：１０ｎｓ）を印加（電極１が＋極性、電極３が−極性となるようにパルス電圧を印加）すると抵抗値Ｒは増加していき、３９パルス目に９ｋΩまで増加した。その後、再び極性を反転させ、−極性のパルス電圧（電圧：−４Ｖ、パルス幅：１０ｎｓ）を印加（電極１が−極性、電極３が＋極性となるようにパルス電圧を印加）すると抵抗値Ｒは再び減少していく傾向を示した。したがって、図２（ａ）に示したようなプロセスによって抵抗値Ｒの初期値が１００Ωまたは９ｋΩに設定された可変抵抗体αは、図３（ａ）に示すように、膜表面（電極１）に＋極性のパルス電圧を印加することにより抵抗値Ｒが増加し、−極性のパルス電圧を印加することにより抵抗値Ｒが減少する特性を有する。なお、抵抗値Ｒが９ｋΩの状態において＋極性のパルス電圧が膜表面（電極１）に印加されたときには抵抗値Ｒはそれ以上は増加せず、抵抗値Ｒが１００Ωの状態において−極性のパルス電圧が膜表面（電極１）に印加されたときには抵抗値Ｒはそれ以上は減少しない。
また、図２（ｂ）は、成膜後のＰＣＭＯ材料２の表面にまず＋極性のパルス電圧（電圧：＋４Ｖ、パルス幅：１０ｎｓ）を印加（電極１が＋極性、電極３が−極性となるようにパルス電圧を印加）した時の抵抗の変化を示す。ＰＣＭＯ材料２のうち電極１の直下に存在する領域（可変抵抗部）２ａは、成膜後（与えられたパルス電圧の数が０の状態）には約３０ｋΩの高い抵抗値Ｒを示していたがパルス数の増加にしたがい抵抗値Ｒは減少していき、約２９パルス後に約１００Ωまで低下した。その後、極性を反転させ−極性のパルス電圧（電圧：−４Ｖ、パルス幅：１０ｎｓ）を印加（電極１が−極性、電極３が＋極性となるようにパルス電圧を印加）すると抵抗値Ｒは増加していき、３９パルス目に９ｋΩまで増加した。その後、再び極性を反転させ、＋極性のパルス電圧（電圧：＋４Ｖ、パルス幅：１０ｎｓ）を印加（電極１が＋極性、電極３が−極性となるようにパルス電圧を印加）すると抵抗値Ｒは再び減少していく傾向を示した。したがって、図２（ｂ）に示したようなプロセスによって抵抗値の初期値が１００Ωまたは９ｋΩに設定された可変抵抗体βは、図３（ｂ）に示すように、膜表面（電極１）に−極性のパルス電圧を印加することにより抵抗値Ｒが増加し、＋極性のパルス電圧を印加することにより抵抗値Ｒが減少する特性を有する。なお、抵抗値Ｒが９ｋΩの状態において−極性のパルス電圧が膜表面（電極１）に印加されたときには抵抗値Ｒはそれ以上は増加せず、抵抗値Ｒが１００Ωの状態において＋極性のパルス電圧が膜表面（電極１）に印加されたときには抵抗値Ｒはそれ以上は減少しない。
本実施例ではパルス電圧の極性を、便宜上、ＰＣＭＯ材料２の膜表面（電極１）に与えられる電圧の極性と定義して説明した。しかしながら回路図で説明する場合は材料の表裏の定義は意味を持たない。それゆえ、ここで使用した可変抵抗体を図３に示すような回路記号で表記すると、可変抵抗体αの特性も可変抵抗体βの特性も同時に説明できることになる。すなわち、可変抵抗体を表す回路記号を、矢印の先端に＋極性のパルス電圧が印加されると抵抗値が増加し、矢印の先端に−極性のパルス電圧が印加されると抵抗値が減少する特性を有すると定義する。このように定義すると可変抵抗体αも可変抵抗体βも全く同じ記号で説明することができる。したがって、本明細書では図３に示した記号で可変抵抗体を表すことにする。
（第１の実施形態）
＜記憶素子の構成＞
本発明の第１の実施形態による記憶素子の構成を図４（ａ）に示す。この記憶素子では、与えられる電気的パルスの極性に応じて抵抗値が変化する可変抵抗５および６が電源端子７と電源端子８との間に直列に接続されている。可変抵抗５と可変抵抗６との相互接続ノードに入出力端子９が接続されている。可変抵抗５は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が１００Ωに設定されており、入出力端子９と電源端子７との間に入出力端子９が＋極性となるパルス電圧が与えられると抵抗値が増加し入出力端子９が−極性となるパルス電圧が与えられると抵抗値が減少する。可変抵抗６は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が９ｋΩに設定されており、電源足し８と入出力端子９との間に電源端子８が＋極性となるパルス電圧が与えられると抵抗値が増加し電源端子８が−極性となるパルス電圧が与えられると抵抗値が減少する。
＜記憶素子への情報の記録＞
この記憶素子に情報を記録する際には、図４（ａ）に示すように、電源端子７および８に設置電圧ＧＮＤを与えた状態で入出力端子９に記録パルス電圧（電圧：＋４Ｖ、パルス幅：１０ｎｓ）を印加する。この場合、可変抵抗５の矢印の先端（入出力端子９）には＋極性のパルス電圧が印加され、可変抵抗６の矢印の先端（電源端子８）には−極性のパルス電圧が印加される。その結果、図４（ｂ）に示すように、印可されるパルス数の増加にしたがい可変抵抗５の抵抗値Ｒは増加し可変抵抗６の抵抗値Ｒは減少していく。このようにパルス電圧を印加することにより２つの可変抵抗体５，６の抵抗値Ｒを初期値と逆方向に変化させることで情報の記録を行うことができる。この場合、印加されるパルス数が０のときを（０，０）、パルス数が１のときを（０，１）、パルス数が２のときを（１，０）、パルス数が３のときを（１，１）の状態とすると、パルス数に応じて抵抗値Ｒが４つの状態に変化するため、２ビットの多値情報を記録できたことになる。
＜記憶素子からの情報の再生＞
抵抗変化材料２（図１）は、印加される電圧の絶対値（振幅）が所定のレベル以下のときには可変抵抗部２ａの抵抗値が変化しないという特性も有する。よって、所定のレベル以下の電圧を可変抵抗部２ａに印加することによって可変抵抗部２ａの抵抗値を測定することが可能である。これを利用して、図４に示した記憶素子から情報を再生する。
図５（ａ）は、図４に示した記憶素子に記録された情報を再生する時の様子を示す。再生時には、電源端子７に接地電圧ＧＮＤを与え、記録パルス電圧よりも低い再生電圧（たとえば、＋１Ｖ）を電源端子８に印加する。そして入出力端子９から出力電圧を取り出す。その出力電圧の様子を図５（ｂ）に示す。出力電圧は記録時のパルス数に応じて異なる値になるため、２ビットの多値情報を再生できたことになる。
＜記録状態のリセット＞
この記憶素子の記録状態をリセットする時の様子を図６（ａ）に示す。リセット時には、電源端子７および８に接地電圧ＧＮＤを与え、記録する時とは逆の−極性のリセットパルス電圧（電圧：−４Ｖ、パルス幅：１０ｎｓ）を入出力端子９に印加する。この場合、可変抵抗５の矢印の先端（入出力端子９）には−極性のパルス電圧が印加され、可変抵抗６の矢印の先端（電源端子８）には＋極性のパルス電圧が印加される。その結果、図６（ｂ）に示すように、パルス数の増加にしたがい可変抵抗５の抵抗値Ｒは減少し可変抵抗６の抵抗値Ｒは増加する。記録時と同じ数のパルスを印加することにより、可変抵抗５および６の抵抗値Ｒを初期状態にリセットすることができる。
＜変形例＞
図４（ａ）に示した記憶素子において、記録時およびリセット時に印加するパルス電圧を次のようにしてもよい。
記憶素子に情報を記録する際には、入出力端子９に記録パルス電圧（電圧：＋２Ｖ、パルス幅：１０ｎｓ）を印加するとともに、この記録パルスとは逆極性のパルス電圧（電圧：−２Ｖ、パルス幅：１０ｎｓ）を記録パルスに同期させて電源端子７および８に与える。この場合、可変抵抗５の矢印の先端（入出力端子９）には＋極性のパルス電圧（＋４Ｖ）が印加され、可変抵抗６の矢印の先端（電源端子８）には−極性のパルス電圧（−４Ｖ）が印加される。その結果、図４（ｂ）に示したのと同様の抵抗変化が生じる。
リセット時には、記録する時とは逆の−極性のリセットパルス電圧（電圧：−２Ｖ、パルス幅：１０ｎｓ）を入出力端子９に印加するとともに、このリセットパルスとは逆極性のパルス電圧（電圧：＋２Ｖ、パルス幅：１０ｎｓ）をリセットパルスに同期させて電源端子７および８に与える。この場合、可変抵抗５の矢印の先端（入出力端子９）には−極性のパルス電圧（−４Ｖ）が印加され、可変抵抗６の矢印の先端（電源端子８）には＋極性のパルス電圧（＋４Ｖ）が印加される。その結果、図６（ｂ）に示したのと同様の抵抗変化が生じる。
（第２の実施形態）
＜記憶素子の構成＞
本発明の第２の実施形態による記憶素子の構成を図７（ａ）に示す。この記憶素子における可変抵抗６は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が９ｋΩに設定されており、電源端子８と入出力端子９との間に電源端子８が＋極性となるパルス電圧が与えられると抵抗値が減少し電源端子８が−極性となるパルス電圧が与えられると抵抗値が増加する。その他の構成は図４（ａ）に示したものと同様である。
＜記憶素子への情報の記録＞
この記憶素子に情報を記録する際には、図７（ａ）に示すように、＋極性の１つのパルス（電圧：＋２Ｖ、パルス幅：１０ｎｓ）と−極性の１つのパルス（電圧：−２Ｖ、パルス幅：１０ｎｓ）とからなる記録パルス電圧を入出力端子９に印加するとともに、−極性の２つのパルス（各パルスの電圧：−２Ｖ、各パルスの幅：１０ｎｓ）からなるパルス電圧を記録パルスに同期させて電源端子７に印加し、＋極性の２つのパルス（各パルスの電圧：＋２Ｖ、各パルスの幅：１０ｎｓ）からなるパルス電圧を記録パルスに同期させて電源端子８に与える。これにより、可変抵抗５の矢印の先端（入出力端子９）には＋極性のパルス電圧（＋４Ｖ）が印加され、可変抵抗６の矢印の先端（電源端子８）には−極性のパルス電圧（−４Ｖ）が印加される。その結果、図７（ｂ）に示すように、印可されるパルス数の増加にしたがい可変抵抗５の抵抗値Ｒは増加し可変抵抗６の抵抗値Ｒは減少していく。このようにパルス電圧を印加することにより２つの可変抵抗５，６の抵抗値Ｒを初期値と逆方向に変化させることで情報の記録を行うことができる。
＜記憶素子からの情報の再生＞
第１の実施形態と同様、再生時には、電源端子７に接地電圧ＧＮＤを与え、記録パルス電圧よりも低い再生電圧（たとえば、＋１Ｖ）を電源端子８に与える。そして入出力端子９から出力電圧を取り出す。この出力電圧の様子は図５（ｂ）に示したものと同様になる。
＜記録状態のリセット＞
記憶素子の記録状態をリセットする時には、＋極性の１つのパルス（電圧：＋２Ｖ、パルス幅：１０ｎｓ）と−極性の１つのパルス（電圧：−２Ｖ、パルス幅：１０ｎｓ）とからなるリセットパルス電圧を入出力端子９に印加するとともに、＋極性の２つのパルス（各パルスの電圧：＋２Ｖ、各パルスの幅：１０ｎｓ）からなるパルス電圧をリセットパルスに同期させて電源端子７に印加し、−極性の２つのパルス（各パルスの電圧：−２Ｖ、各パルスの幅：１０ｎｓ）からなるパルス電圧を記録パルスに同期させて電源端子８に与える。これにより、可変抵抗５の矢印の先端（入出力端子９）には−極性のパルス電圧（−４Ｖ）が印加され、可変抵抗６の矢印の先端（電源端子８）には＋極性のパルス電圧（＋４Ｖ）が印加される。その結果、図６（ｂ）に示したのと同様に、パルス数の増加にしたがい可変抵抗５の抵抗値Ｒは減少し可変抵抗６の抵抗値Ｒは増加する。記録時と同じ数のパルスを印加することにより、可変抵抗５および６の抵抗値Ｒを初期状態にリセットすることができる。
（第３の実施形態）
＜メモリアレイ回路の回路構成＞
第３の実施形態によるメモリアレイ回路の回路構成を図８に示す。このメモリアレイ回路は、第２の実施形態（図７）において説明した記憶素子をトランジスタ回路に組み込んで作成した例である。このメモリアレイ回路では、複数のメモリセルＭＣ１００が行方向および列方向にマトリクス状に配置されている。複数のワード線Ｗ１，Ｗ２，…が行方向に配置されている。複数のビット線Ｂ１，…が列方向に配置されている。複数のプレート線Ｐ１ａ，Ｐ１ｂ，…が列方向に配置されている。なお、図８では、メモリアレイ回路に含まれている複数のメモリセルＭＣ１００のうちワード線Ｗ１，Ｗ２、ビット線Ｂ１、プレート線Ｐ１ａ，Ｐ１ｂに対応する２つのメモリセルＭＣ１００に関する部分を示している。
メモリセルＭＣ１００は、可変抵抗５および６と、トランジスタＴ１００とを含む。トランジスタＴ１００および可変抵抗５は、対応するビット線Ｂ１と対応するプレート線Ｐ１ａとの間に直列に接続されている。トランジスタＴ１００のゲートは、対応するワード線Ｗ１またはＷ２に接続されている。可変抵抗６は、トランジスタＴ１００と可変抵抗５との相互接続ノードと対応するプレート線Ｐ１ｂとの間に接続されている。なお、図７（ａ）に示した記憶素子と対応させて説明すると、入出力端子９はトランジスタＴ１００のドレイン（あるいはソース）側に接続され、電源端子７はプレート線Ｐ１ａに接続され、電源端子８はプレート線Ｐ１ｂに接続されている。また、可変抵抗５は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が１００Ωに設定されており、入出力端子９と電源端子７との間に入出力端子９が＋極性となるパルス電圧が与えられると抵抗値が増加し入出力端子９が−極性となるパルス電圧が与えられると抵抗値が減少する。可変抵抗６は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が９ｋΩに設定されており、入出力端子９と電源端子８との間に入出力端子９が＋極性となるパルス電圧が与えられると抵抗値が増加し入出力端子９が−極性となるパルス電圧が与えられると抵抗値が減少する。
＜メモリアレイ回路の断面構造＞
図８に示したメモリアレイ回路の断面構造を図９に示す。このメモリアレイ回路では次のようにして１つのメモリセルＭＣ１００が構成されている。まず。半導体基板１００１上にドレイン１００２ａおよびソース１００２ｂが形成され、ゲート酸化膜１００３を介してゲート１００４が形成されている。これによりトランジスタＴ１００が形成されている。このトランジスタＴ１００は保護絶縁膜１００５で覆われている。保護絶縁膜１００５の上に導電膜１００７が形成されている。導電膜１００７の上にスパッタリング法によって可変抵抗膜１００８が形成されている。導電膜１００７とソース１００２ｂとがコンタクトプラグ１００６によって接続されている。可変抵抗膜１００８の上に２つの電極１００９ａおよび１００９ｂが形成されている。このようにして１つのメモリセルＭＣ１００が構成されている。
電極１００９ａと導電膜１００７との間に所定のパルス電圧が印加されると、可変抵抗膜１００８のうち電極１００９ａの直下に存在する領域（可変抵抗部１００８ａ）の抵抗値が増加／減少する。また、電極１００９ｂと導電膜１００７との間に所定のパルス電圧が印加されると、可変抵抗膜１００８のうち電極１００９ｂの直下に存在する領域（可変抵抗部１００８ｂ）の抵抗値が増加／減少する。このメモリセルＭＣ１００では、可変抵抗部１００８ａおよび１００８ｂを１つの記憶素子として利用し、可変抵抗部１００８ａおよび１００８ｂの抵抗変化を用いて１ビットあるいは多ビットの情報（ビットデータ）を記憶する。
なお、図８との対応関係を説明すると、ドレイン１００２ａはビット線Ｂ１に接続されている。ゲート１００４はワード線Ｗ１またはＷ２に接続されている。コンタクトプラグ１００６は入出力端子９に相当する。可変抵抗膜１００８のうち電極１００９ａの直下に存在する領域（可変抵抗部１００８ａ）は可変抵抗５に相当する。可変抵抗膜１００８のうち電極１００９ｂの直下に存在する領域（可変抵抗部１００８ｂ）は可変抵抗６に相当する。
＜大きさ＞
保護絶縁膜１００５の膜厚は、ゲート１００４と導電膜１００７とが電気的に接続されない程度の厚さであればよい。導電膜１００７の幅は、少なくともコンタクトプラグ１００６と可変抵抗部１００８ａ，１００８ｂとを電気的に接続することができる程度の幅であればよい。電極１００９ａ，１００９ｂは、導電膜１００７の幅に収まる区域に形成すればよい。このようにすれば、導電膜１００７と電極１００９ａ，１００９ｂとの間に電界を生じさせることができる。また、電極１００９ａと電極１００９ｂとの距離は、電極１００９ａと導電膜１００７との間で発生する電界が電極１００９ｂに影響を及ぼさない程度の距離であればよい。このようにすれば、可変抵抗部１００８ａ，１００８ｂの各々に個別のパルス電圧を印加することができる。
なお、本実施形態では、図９に示したメモリセルＭＣ１００の１つあたりの幅を０．２８μｍとし、可変抵抗膜１００８の膜厚を０．０５μｍとし、保護絶縁膜１００５の膜厚を０．４μｍとし、電極１００９ａ，１００９ｂの幅を０．０９μｍとしている。また、導電膜１００７の幅をメモリセルＭＣ１００の幅と同様の０．２８μｍとし、電極１００９ａと電極１００９ｂとの距離を０．１μｍとした。
＜用いた材料＞
本実施形態では、可変抵抗膜１００８としてPr0.7Ca0.3MnO3(PCMO)からなるＣＭＲ材料を用い、導電膜１００７にはPt、電極１００９ａ，１００９ｂにはAgを用いた。また、基板１００１にはSiを用い、ゲート酸化膜１００３にはSiO2、ゲート１００４にはポリSi、コンタクトプラグ１００６にはW（タングステン）を用いた。
＜メモリアレイ回路の動作＞
このメモリアレイ回路は、記録モード、リセットモード、再生モードを有しており、メモリセルＭＣ１００に２値もしくは多値の情報（ビットデータ）を記録する。以下、具体的に説明する。
＜記憶モード＞
図８および図９に示したメモリセルＭＣ１００に情報（ビットデータ）を記憶する記憶モードについて図１０（ａ），（ｂ）を参照しつつ説明する。なお、可変抵抗部１００８ａ（可変抵抗５）は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が１００Ωに設定されており、導電膜１００７と電極１００９ａとの間に導電膜１００７が＋極性となるパルス電圧が与えられると抵抗値が増加し導電膜１００７が−極性となるパルス電圧が与えられると抵抗値が減少する。可変抵抗部１００８ｂ（可変抵抗６）は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が９ｋΩに設定されており、導電膜１００７と電極１００９ｂとの間に導電膜１００７が＋極性となるパルス電圧が与えられると抵抗値が増加し導電膜１００７が−極性となるパルス電圧が与えられると抵抗値が減少する。
まず、情報を記録すべきメモリセルＭＣ１００に対応する２つのプレート線に互いに同期したパルス電圧を与える。２つのプレート線の一方（ここではＰ１ａ）には−極性の２つのパルス（各パルスの電圧：−２Ｖ、各パルスの幅：１０ｎｓ）からなるパルス電圧を与え、他方（ここではＰ１ｂ）には＋極性の２つのパルス（各パルスの電圧：＋２Ｖ、各パルスの幅：１０ｎｓ）からなるパルス電圧を与える。
次に、情報を記録すべきメモリセルＭＣ１００に対応するワード線（ここではＷ１）に所定の電圧を印加することによってトランジスタＴ１００を導通させる。
次に、情報を記録すべきメモリセルＭＣ１００に対応するビット線（ここではＢ１）に＋極性の１つのパルス（電圧：＋２Ｖ、パルス幅：１０ｎｓ）と−極性の１つのパルス（電圧：−２Ｖ、パルス幅：１０ｎｓ）とからなるパルス電圧を２つのプレート線（Ｐ１ａ，Ｐ１ｂ）に与えられるパルス電圧に同期させて与える。
ビット線Ｂ１に印加されたパルス電圧はトランジスタＴ１００を介して可変抵抗部１００８ａ，１００８ｂに印加される。可変抵抗部１００８ａの抵抗値Ｒは、印加されたパルス電圧に応じて１００Ωから９ｋΩに増加し、可変抵抗部１００８ｂの抵抗値Ｒは、印加されたパルス電圧に応じて９ｋΩから１００Ωに減少する（図１０（ｂ）の１〜１０パルス目）。
このように、ビット線Ｂ１に印加されるパルス電圧の回数（パルス数）に応じて可変抵抗部１００８ａ，１００８ｂの抵抗値Ｒが段階的に増加／減少することにより、メモリセルＭＣ１００に情報が書き込まれる。つまり、可変抵抗部１００８ａ，１００８ｂの抵抗値Ｒに応じて記憶状態を設定することができる。たとえば、可変抵抗部１００８ａの抵抗値Ｒが１００Ωであるときを「０」とし可変抵抗部１００８ａの抵抗値Ｒが９ｋΩであるときを「１」とすると２値の情報を記憶することができる。
＜リセットモード＞
図８および図９に示したメモリセルＭＣ１００に書き込まれた情報を消去するリセットモードについて図１０（ａ），（ｂ）を参照しつつ説明する。なお、上述の記録モードによって可変抵抗部１００８ａの抵抗値Ｒは９ｋΩになっているものとし、可変抵抗部１００８ｂの抵抗値Ｒは１００Ωになっているものとする（図１０（ｂ）の１０パルス目）。
まず、情報を消去すべきメモリセルＭＣ１００に対応する２つのプレート線に互いに同期したパルス電圧を与える。２つのプレート線の一方（ここではＰ１ａ）には＋極性の２つのパルス（各パルスの電圧：＋２Ｖ、各パルスの幅：１０ｎｓ）からなるパルス電圧を与え、他方（ここではＰ１ｂ）には−極性の２つのパルス（各パルスの電圧：−２Ｖ、各パルスの幅：１０ｎｓ）からなるパルス電圧を与える。
次に、情報を消去すべきメモリセルＭＣ１００に対応するワード線（ここではＷ１）に所定の電圧を印加することによってトランジスタＴ１００を導通させる。
次に、情報を消去すべきメモリセルＭＣ１００に対応するビット線（ここではＢ１）に＋極性の１つのパルス（電圧：＋２Ｖ、パルス幅：１０ｎｓ）と−極性の１つのパルス（電圧：−２Ｖ、パルス幅：１０ｎｓ）とからなるパルス電圧を２つのプレート線（Ｐ１ａ，Ｐ１ｂ）に与えられるパルス電圧に同期させて与える。
ビット線Ｂ１に印加されたパルス電圧はトランジスタＴ１００を介して可変抵抗部１００８ａ，１００８ｂに印加される。可変抵抗部１００８ａの抵抗値Ｒは、印加されたパルス電圧に応じて９ｋΩから１００Ωに減少し、可変抵抗部１００８ｂの抵抗値Ｒは、印加されたパルス電圧に応じて１００Ωから９ｋΩに増加する（図１０（ｂ）の１１〜２０パルス目）。
このように、可変抵抗部１００８ａ，１００８ｂの各々に対して、記録モードのときに印加されたパルス電圧とは逆の極性を有するパルス電圧を、記録モードのときに印加した回数と同じ回数だけ印加すれば、メモリセルＭＣ１００に書き込まれた情報をリセットすることができる。つまり、可変抵抗部１００８ａ，１００８ｂの記憶状態を初期状態に戻すことができる。
以上のような記録モードおよびリセットモードを交互に１０パルスづつ行うと、可変抵抗部１００８ａ，１００８ｂの抵抗値Ｒは図１０（ｂ）のように規則正しく変化する。
＜再生モード＞
図８および図９に示したメモリセルＭＣ１００に書き込まれた情報（ビットデータ）を読み出す再生モードについて説明する。
まず、情報を読み出すべきメモリセルＭＣ１００に対応する２つのプレート線の一方（ここではＰ１ａ）に接地電圧ＧＮＤを与える。
次に、情報を読み出すべきメモリセルＭＣ１００に対応するワード線（ここではＷ１）に所定の電圧を印加することによってトランジスタＴ１００を導通させる。
次に、上記２つのプレート線の他方（ここではＰ１ｂ）に再生電圧Ｖ０を印加する。なお、可変抵抗部１００８ａ，１００８ｂの抵抗値の状態（記憶状態）を保持する必要があるため、印加する再生電圧Ｖ０の絶対値（振幅）は、記録モードおよびリセットモードのときにビット線Ｂ１に印加されるパルス電圧（＋極性パルスおよび−極性パルス）の絶対値（振幅）よりも小さいものとする。
次に、プレート線Ｐ１ｂに印加された再生電圧Ｖ０が可変抵抗部１００８ｂに印加されるので、ビット線Ｂ１には可変抵抗部１００８ｂの抵抗値Ｒと可変抵抗部１００８ａの抵抗値Ｒとの比に応じた出力電圧Ｖｏｕｔが出力される。可変抵抗１００８ｂの抵抗値Ｒを「Ｒｂ」とし可変抵抗部１００８ａの抵抗値Ｒを「Ｒａ」とすると、ビット線Ｂ１に出力される出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｒａ／（Ｒａ＋Ｒｂ）×Ｖ０ である。
ここで、記録モードにおけるパルス印加を１０回行いさらにリセットモードにおけるパルス印加を１０回行うと、可変抵抗部１００８ａ，１００８ｂの抵抗値Ｒは、図１１（ａ）のように変化した。また、パルス電圧が１回印加されるたびに再生モードを行いビット線Ｂ１に出力される出力電圧Ｖｏｕｔを測定すると、図１１（ｂ）のようになった。図１１（ｂ）に示すように、可変抵抗部１００８ａ，１００８ｂの抵抗値Ｒに応じてビット線Ｂ１に出力される出力電圧Ｖｏｕｔが異なる。
このように本実施形態のメモリアレイ回路によれば、異なる記録状態を分解能良く再生でき、１ビット情報のみならず他ビット情報を記録・再生することができる。たとえば、可変抵抗部（１００８ａ，１００８ｂ）の抵抗値Ｒが（１００Ω，９ｋΩ）のときの出力電圧Ｖｏｕｔを「０」とし可変抵抗部（１００８ａ，１００８ｂ）の抵抗値Ｒが（９ｋΩ，１００Ω）のときの出力電圧Ｖｏｕｔを「１」とすることにより、１ビットの情報を読み出すことができる。また、可変抵抗部（１００８ａ，１００８ｂ）の抵抗値が（１００Ω，９ｋΩ）と（９ｋΩ，１００Ω）との間でパルス数に応じてとりうる複数の状態を複数ビットに対応づけることにより多ビット情報を記録、再生することができる。
＜可変抵抗部の抵抗変化が小さいとき＞
次に、可変抵抗部１００８ａ，１００８ｂにおける抵抗値の変化が少ない場合について図１２（ａ），（ｂ）を参照しつつ説明する。
一般に、記憶素子の特性は、異なるメモリアレイの間および同一メモリアレイ内に存在する記憶素子間でばらつく。このばらつきにより、各々の記憶素子の抵抗値変化が一定にならず、ある記憶素子では抵抗値の上限が所望する抵抗値よりも高くなり、また、ある記憶素子では抵抗値の下限が所望する抵抗値よりも低くなることがある。このように、メモリセルＭＣ１００が生成される場所等の要因によって、そのメモリセルＭＣ１００を構成する可変抵抗部１００８ａ，１００８ｂの抵抗変化が小さくなる場合がある。この場合、１つの可変抵抗部による抵抗変化によって情報を記憶する構成であると、その抵抗変化が少ない場合には分解能が小さくなり、書き込んだ情報を読み出すことができない可能性がある。一方、本実施形態のメモリセルＭＣ１００は２つの可変抵抗部１００８ａ，１００８ｂの各々の抵抗値が相補的に変化しそれらの分圧比を出力電圧Ｖｏｕｔとしている。よって、例えば、図１２（ａ）のように可変抵抗部１００８ａ，１００８ｂの抵抗値Ｒが図１１（ａ）の半分であっても、図１２（ｂ）のように出力電圧Ｖｏｕｔは図１１（ｂ）に示したものとほぼ同一になる。このように、抵抗変化が場所によりばらついても、異なる記録状態を分解能良く再生することができる。この特徴を利用すれば、書き込み時に印加する電気的パルスの電圧をさらに小さくすることができる。
＜効果＞
以上のように本実施形態によるメモリアレイ回路では、書き込みに要する時間が１０nsecと極めて短く、書き込みに要する電圧も４Ｖと少ないため、従来の課題となっていた書き込み電圧，書き込み速度の低減，および長寿命化を実現することができる。
また、２つの可変抵抗５（１００８ａ），６（１００８ｂ）を直列に接続してそれらの抵抗値を相補的に変化させる構成にしたため、メモリ素子としての安定な動作および製造歩留まりを大幅に向上させることができる。
また、記憶領域である可変抵抗膜１００８そのものはベタ膜のまま利用することができ微細加工をする必要がない構成としているので、従来の記憶素子と比較すると、量産化にも適している。
また、電極１００９ａ，１００９ｂは導電膜１００７の幅に収まる区域に形成すればよいので、導電膜１００７を大きく形成すれば電極１００９ａ，１００９ｂを形成することができる区域が広くなる。これにより、電極を容易に形成することができる。
また、情報を書き込む方法として抵抗変化を利用しているので、高密度化のための微細化を行っても特に大きな問題がないという利点を有している。
＜変形例＞
ここでは、記録時とは逆極性の同電圧をリセット時に印加する例を示したが、記録時よりも高い電圧をリセット時に印加してもよい。これにより、リセットパルス数を少なくすることができる。
また、可変抵抗膜１００８としては、Pr0.7Ca0.3MnO3(PCMO)ペロブスカイト構造の酸化物を用いたが、他の巨大磁気抵抗材料あるいは高温超伝導材料（たとえば、Pr1-xCaxMnO3(PCMO)、LaSrMnO3、GdBaCoxOy等）やイルメナイト構造を有する非線形光学材料（たとえば、LiNbO3等）を用いても同様の効果が実現できる。
また、ペロブスカイト構造のPCMO材料を用いた可変抵抗膜１００８をスパッタリング法により形成したが、他の薄膜形成方法（たとえば、CVD、MOCVD、スピンコート、レーザーアブレーション等）を用いてもよい。
また、導電膜１００７の材料としてPtを用いたがそれだけに限るものではなく、Ag, Au, Ir, Ru, Ti, Ta, Al, Cu, RuO3, RuO2, SrRuO3, LaCoO3, SrCoO3, LaSrCoO3, TiN, TiOx, YBa2Cu3Ox, IrO2, TaSiN, MoNのうちのいずれか１つ、あるいはそれらの混合物から構成されている材料を用いてもよい。
また、電極１００９ａ，１００９ｂの材料としてAgを用いたがそれだけに限るものではなく、Cu, Al, Ag, Pt, Au, Ir, Ru, Os, Ti, Taのうちのいずれか１つ、あるいはそれらの混合物から構成されている材料を用いてもよい。
（第４の実施形態）
第４の実施形態によるメモリアレイ回路の断面構造を図１３に示す。このメモリあれ回路では、図９に示した可変抵抗膜１００８のうち可変抵抗部１００８ａと可変抵抗部１００８ｂとの間に存在する領域が削除されている。その他の構造は図９と同様である。
図１３に示したメモリアレイ回路では、メモリセルＭＣ１００の１つあたりの幅を０．２５μｍとし、可変抵抗膜１００８の膜厚を０．１μｍとし、保護絶縁膜１００５の膜厚を０．４μｍとし、電極１００９ａ，１００９ｂの幅を０．０９μｍとしている。また、導電膜１００７の幅をメモリセルＭＣ１００の幅と同様の０．２５μｍとし、電極１００９ａと電極１００９ｂとの距離を０．０７μｍとしている。
このメモリアレイ回路では、可変抵抗部１００８ａと可変抵抗部１００８ｂとの間に可変抵抗膜１００８が存在していないので、電極１００９ａと導電膜１００７との間で発生する電界が電極１００９ｂに影響を及ぼさない。よって、第３の実施形態と比較すると、電極１００９ａと電極１００９ｂとの距離を縮めることができ、メモリセルＭＣ１００のサイズを小さくすることができる。
（第５の実施形態）
＜メモリアレイ回路の回路構成＞
第５の実施形態によるメモリアレイ回路は、図８に示したメモリセルＭＣ１００に代えて図１４に示すメモリセルＭＣ２００を備える。その他の構成は、図８に示したメモリアレイ回路と同様である。
メモリセルＭＣ２００は、可変抵抗５および６と、トランジスタＴ１００とを含む。メモリセルＭＣ２００における可変抵抗６は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が９ｋΩに設定されており、電源端子８と入出力端子９との間に電源端子８が＋極性となるパルス電圧が与えられると抵抗値が増加し電源端子８が−極性となるパルス電圧が与えられると抵抗値が減少する。メモリセルＭＣ２００におけるその他の部分は図８に示したメモリセルＭＣ１００と同様である。
＜メモリアレイ回路の断面構造＞
図１４に示したメモリアレイ回路の断面構造は、図１３に示した構造と同様である。なお、可変抵抗部１００８ａ（可変抵抗５）は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が１００Ωに設定されており、導電膜１００７と電極１００９ａとの間に導電膜１００７が＋極性となるパルス電圧が与えられると抵抗値が増加し導電膜１００７が−極性となるパルス電圧が与えられると抵抗値が減少する。可変抵抗部１００８ｂ（可変抵抗６）は、図２および図３を参照して説明した初期化プロセスによって初期の抵抗値が９ｋΩに設定されており、導電膜１００７と電極１００９ｂとの間に導電膜１００７が−極性となるパルス電圧が与えられると抵抗値が増加し導電膜１００７が＋極性となるパルス電圧が与えられると抵抗値が減少する。
＜メモリアレイ回路の動作＞
このメモリアレイ回路は、記録モード、リセットモード、再生モードを有しており、メモリセルＭＣ２００に２値もしくは多値の情報（ビットデータ）を記録する。以下、具体的に説明する。
＜記憶モード＞
図１４（および図１３）に示したメモリセルＭＣ２００に情報（ビットデータ）を記憶する記憶モードについて図１５（ａ），（ｂ）を参照しつつ説明する。
まず、情報を記録すべきメモリセルＭＣ２００に対応する２つのプレート線（ここではＰ１ａ，Ｐ１ｂ）に接地電圧ＧＮＤを与える。
次に、情報を記録すべきメモリセルＭＣ２００に対応するワード線（ここではＷ１）に所定の電圧を印加することによってトランジスタＴ１００を導通させる。
次に、情報を記録すべきメモリセルＭＣ２００に対応するビット線（ここではＢ１）に＋極性のパルス電圧（電圧：＋４Ｖ、パルス幅：１０ｎｓ）を与える。
ビット線Ｂ１に印加されたパルス電圧はトランジスタＴ１００を介して可変抵抗部１００８ａ，１００８ｂに印加される。可変抵抗部１００８ａの抵抗値Ｒは、印加されたパルス電圧に応じて１００Ωから９ｋΩに増加し、可変抵抗部１００８ｂの抵抗値Ｒは、印加されたパルス電圧に応じて９ｋΩから１００Ωに減少する（図１５（ｂ）の１〜１０パルス目）。
このように、ビット線Ｂ１に印加されるパルス電圧の回数（パルス数）に応じて可変抵抗部１００８ａ，１００８ｂの抵抗値Ｒが段階的に増加／減少することにより、メモリセルＭＣ２００に情報が書き込まれる。つまり、可変抵抗部１００８ａ，１００８ｂの抵抗値Ｒに応じて記憶状態を設定することができる。
＜リセットモード＞
図１４（および図１３）に示したメモリセルＭＣ２００に書き込まれた情報を消去するリセットモードについて図１５（ａ），（ｂ）を参照しつつ説明する。なお、上述の記録モードによって可変抵抗部１００８ａの抵抗値Ｒは９ｋΩになっているものとし、可変抵抗部１００８ｂの抵抗値Ｒは１００Ωになっているものとする（図１５（ｂ）の１０パルス目）。
まず、情報を消去すべきメモリセルＭＣ２００に対応する２つのプレート線（ここではＰ１ａ，Ｐ１ｂ）に接地電圧ＧＮＤを与える。
次に、情報を消去すべきメモリセルＭＣ２００に対応するワード線（ここではＷ１）に所定の電圧を印加することによってトランジスタＴ１００を導通させる。
次に、情報を消去すべきメモリセルＭＣ２００に対応するビット線（ここではＢ１）に−極性のパルス電圧（電圧：−４Ｖ、パルス幅：１０ｎｓ）を与える。
ビット線Ｂ１に印加されたパルス電圧はトランジスタＴ１００を介して可変抵抗部１００８ａ，１００８ｂに印加される。可変抵抗部１００８ａの抵抗値Ｒは、印加されたパルス電圧に応じて９ｋΩから１００Ωに減少し、可変抵抗部１００８ｂの抵抗値Ｒは、印加されたパルス電圧に応じて１００Ωから９ｋΩに増加する（図１５（ｂ）の１１〜２０パルス目）。
このように、可変抵抗部１００８ａ，１００８ｂの各々に対して、記録モードのときに印加されたパルス電圧とは逆の極性を有するパルス電圧を、記録モードのときに印加した回数と同じ回数だけ印加すれば、メモリセルＭＣ２００に書き込まれた情報をリセットすることができる。つまり、可変抵抗部１００８ａ，１００８ｂの記憶状態を初期状態に戻すことができる。
以上のような記録モードおよびリセットモードを交互に１０パルスづつ行うと、可変抵抗部１００８ａ，１００８ｂの抵抗値Ｒは図１５（ｂ）のように規則正しく変化する。
＜再生モード＞
図１４（および図１３）に示したメモリセルＭＣ２００に書き込まれた情報（ビットデータ）を読み出す処理の流れは第３の実施形態と同様である。
＜変形例＞
図１４（および図１３）に示したメモリアレイ回路において、記録時およびリセット時に印加するパルス電圧を次のようにしてもよい。
メモリセルＭＣ２００に情報を記録する際には、ビット線Ｂ１に記録パルス電圧（電圧：＋２Ｖ、パルス幅：１０ｎｓ）を印加するとともに、この記録パルスとは逆極性のパルス電圧（電圧：−２Ｖ、パルス幅：１０ｎｓ）を記録パルスに同期させてプレート線Ｐ１ａおよびＰ１ｂに与える。これにより、導電膜１００７と電極１００９ａとの間に導電膜１００７が＋極性となるパルス電圧（＋４Ｖ）が与えられ可変抵抗部１００８ａの抵抗値が増加し、導電膜１００７と電極１００９ｂとの間に電極１００９ｂが−極性となるパルス電圧（−４Ｖ）が与えられ可変抵抗部１００８ｂの抵抗値が減少する。その結果、図１５（ｂ）に示したのと同様の抵抗変化が生じる。
リセット時には、記録する時とは逆の−極性のリセットパルス電圧（電圧：−２Ｖ、パルス幅：１０ｎｓ）をビット線Ｂ１に印加するとともに、このリセットパルスとは逆極性のパルス電圧（電圧：＋２Ｖ、パルス幅：１０ｎｓ）をリセットパルスに同期させてプレート線Ｐ１ａおよびＰ１ｂに与える。これにより、導電膜１００７と電極１００９ａとの間に導電膜１００７が−極性となるパルス電圧（−４Ｖ）が与えられ可変抵抗部１００８ａの抵抗値が減少し、導電膜１００７と電極１００９ｂとの間に電極１００９ｂが＋極性となるパルス電圧（＋４Ｖ）が与えられ可変抵抗部１００８ｂの抵抗値が増加する。その結果、図１５（ｂ）に示したのと同様の抵抗変化が生じる。
（第６の実施形態）
＜背景＞
図１から図３を参照して説明した可変抵抗を用いた大容量のメモリＬＳＩとして、図１６に示すようなクロスポイント構造のメモリＬＳＩが提案されている。図１６に示すメモリＬＳＩでは、複数のビット線ＢＬとそれに直交する複数のプレート線ＰＬとが設けられている。各ビット線Ｂｌにはビット線選択用トランジスタ１１１，各プレート線ＰＬにはプレート線選択用トランジスタ１１２が設けられている。各ビット線ＢＬおよび各プレート線ＰＬの交差部にメモリセルＭＣが設けられている。メモリセルＭＣでは、可変抵抗１００に２つの電極１０１，１０２が接続されている。このメモリセルＭＣでは、可変抵抗１００の抵抗値が低抵抗の状態において、電極１０１に対して電極１０２が＋極性となる電気的パルスが電極１０１，１０２間に印加されると、可変抵抗１００の抵抗値が増加する。一方、可変抵抗１００の抵抗値が高抵抗の状態において、電極１０１に対して電極１０２が−極性となる電気的パルスが電極１０１，１０２間に印加されると、可変抵抗１００の抵抗値が減少する。
しかしながら、図１６に示したクロスポイント構造のメモリＬＳＩは、記録時に加えられる電気的パルスが、選択されたビット線ＢＬと選択されたプレート線ＰＬとがクロスする位置のメモリセル以外のメモリセルにも影響を及ぼすこと、および、再生時には選択されたメモリセル以外のメモリセル内の可変抵抗の抵抗値によって再生信号が影響を受けることにより、Ｓ／Ｎの劣化をもたらす。このことは半導体の微細化に伴って記録再生のエラーの増大につながる。
＜メモリＬＳＩの全体構成＞
本発明の第６の実施形態によるメモリＬＳＩの全体構成を図１７に示す。このメモリＬＳＩ６００は、メモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２と、行デコーダ１０と、列デコーダ２０と、トランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２と、ワード線ＷＬ１１〜ＷＬ１４，ＷＬ２１〜ＷＬ２４と、ビット線ＢＬ１，ＢＬ２と、ブロック選択信号線ＢＳ１１，ＢＳ１２，ＢＳ２１，ＢＳ２２と、プレート線ＰＬ１，ＰＬ２とを備える。
メモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２は行および列にマトリクス状に配置されている。
ワード線ＷＬ１１〜ＷＬ１４，ＷＬ２１〜ＷＬ２４は行方向に配置されている。ワード線ＷＬ１１〜ＷＬ１４は、メモリブロックＢＫ１１，ＢＫ１２に対応している。ワード線ＷＬ２１〜ＷＬ２４は、メモリブロックＢＫ２１，ＢＫ２２に対応している。
ビット線ＢＬ１，ＢＬ２は列方向に配置されている。ビット線ＢＬ１は、メモリブロックＢＫ１１，ＢＫ２１に対応している。ビット線ＢＬ２は、メモリブロックＢＫ１２，ＢＫ２２に対応している。
プレート線ＰＬ１は、メモリブロックＢＫ１１，ＢＫ１２に対応して配置されている。プレート線ＰＬ２は、メモリブロックＢＫ２１，ＢＫ２２に対応して配置されている。
トランジスタＴ１１およびメモリブロックＢＫ１１は、ビット線ＢＬ１上のノードＮ１とプレート線ＰＬ１上のノードＮ５との間に直列に接続されている。トランジスタＴ１１のゲートは、ブロック選択信号線ＢＳ１１に接続されている。トランジスタＴ１２およびメモリブロックＢＫ１２は、ビット線ＢＬ２上のノードＮ２とプレート線ＰＬ１上のノードＮ６との間に直列に接続されている。トランジスタＴ１２のゲートは、ブロック選択信号線ＢＳ１２に接続されている。トランジスタＴ２１およびメモリブロックＢＫ２１は、ビット線ＢＬ１上のノードＮ３とプレート線ＰＬ２上のノードＮ７との間に直列に接続されている。トランジスタＴ２１のゲートは、ブロック選択信号線ＢＳ２１に接続されている。トランジスタＴ２２およびメモリブロックＢＫ２２は、ビット線ＢＬ２上のノードＮ４とプレート線ＰＬ２上のノードＮ８との間に直列に接続されている。トランジスタＴ２２のゲートは、ブロック選択信号線ＢＳ２２に接続されている。
行デコーダ１０は、外部からのアドレス信号を受け、これに対応するブロック選択信号線およびワード線を活性化する。
列デコーダ２０は、書き込み時には、外部からのアドレス信号を受け、これに対応するビット線とプレート線との間に、書き込むべきデータに応じた電気的パルスを印加する。一方、読み出し時には、外部からのアドレス信号に対応するビット線とプレート線との間に所定の電圧を印加し、これにより流れる電流の値を検出し、検出した電流値に応じたデータを外部に出力する。
＜メモリブロックＢＫ１１の内部構成＞
図１７に示したメモリブロックＢＫ１１の内部構成を図１８に示す。メモリブロックＢＫ１１は、メモリセルＭＣ１〜ＭＣ４を含む。メモリセルＭＣ１〜ＭＣ４は、トランジスタＴ１１とプレート線ＰＬ１上のノードＮ５との間に直列に接続されている。メモリセルＭＣ１〜ＭＣ４はワード線ＷＬ１１〜ＷＬ１４に対応している。メモリセルＭＣ１〜ＭＣ４の各々は、可変抵抗１００と、電極１０１，１０２と、トランジスタＴ１とを含む。可変抵抗１００は、電極１０１と電極１０２との間に接続されている。可変抵抗１００は、電極１０１と電極１０２との間に与えられる電気的パルスに応答してその抵抗値が変化（増加／減少）する材料により構成されている。トランジスタＴ１は、電極１０１と電極１０２との間に可変抵抗１００と並列に接続されている。トランジスタＴ１のゲートは、対応するワード線に接続されている。
なお、メモリブロックＢＫ１２，２１，２２の内部構成も、図１８に示したメモリブロックＢＫ１１の内部構成と同様の構成である。
＜可変抵抗１００の特性＞
次に、各メモリセルＭＣ１〜ＭＣ４に含まれている可変抵抗１００の特性について説明する。
図１９（ａ）に示すように、可変抵抗１００の抵抗値Ｒが低抵抗値ｒ１の状態において、電極１０１に対して電極１０２が＋極性となる電気的パルス（たとえばパルス幅１００ｎｓ、振幅Ｖ０＝４Ｖ）を電極１０１，１０２間に印加すると、可変抵抗１００の抵抗値Ｒがｒ１からｒ２に増加する。なお、可変抵抗１００の抵抗値Ｒが高抵抗値ｒ２の状態において、電極１０１に対して電極１０２が＋極性となる電気的パルスが電極１０１，１０２間に印加されたときには高抵抗値ｒ２の状態が保持される。
一方、図１９（ｂ）に示すように、可変抵抗１００の抵抗値Ｒが高抵抗値ｒ２の状態において、電極１０１に対して電極１０２が−極性となる電気的パルス（たとえばパルス幅１００ｎｓ、振幅（−Ｖ０）＝−４Ｖ）を電極１０１，１０２間に印加すると、可変抵抗１００の抵抗値Ｒがｒ２からｒ１に減少する。なお、可変抵抗１００の抵抗値Ｒが低抵抗値ｒ１の状態において、電極１０１に対して電極１０２が−極性となる電気的パルスが電極１０１，１０２間に印加されたときには低抵抗値ｒ１の状態が保持される。
図１９において可変抵抗１００を表す回路記号は、矢印の先端のほうが＋極性となる（すなわち電極１０１に対して電極１０２が＋極性となる）電気的パルスを電極１０１，１０２間に印加すると可変抵抗１００の抵抗値Ｒが増加し、矢印の先端のほうが−極性となる（すなわち電極１０１に対して電極１０２が−極性となる）電気的パルスを電極１０１，１０２間に印加すると可変抵抗１００の抵抗値Ｒが減少することを示している。
可変抵抗１００の抵抗値Ｒは、電気的パルスが次に印加されるまで現在の値が保持されるので、低抵抗値ｒ１および高抵抗値ｒ２の一方を"０"、他方を"１"に対応させることにより、デジタル情報を記憶する不揮発性記憶素子として動作させることができる。
＜メモリセルへの情報の書き込み＞
次に、図１７に示したメモリＬＳＩ６００の書き込み動作について説明する。ここではメモリブロックＢＫ１１内のメモリセルＭＣ１にデータを書き込む場合を例にして説明する。
メモリブロックＢＫ１１内のメモリセルＭＣ１を示すアドレスと、当該メモリセルＭＣ１に書き込むべきデータとが外部から与えられる。
与えられたアドレスに応答して行デコーダ１０は、ブロック選択信号線ＢＳ１１を活性化し、ブロック選択信号線ＢＳ１２，ＢＳ２１，ＢＳ２２を不活性化する。また行デコーダ１０は、ワード線ＷＬ１１を不活性化し、ワード線ＷＬ１２〜ＷＬ１４，ＷＬ２１〜ＷＬ２４を活性化する。これによりトランジスタＴ１１がオンになり、トランジスタＴ１２，Ｔ２１，Ｔ２２がオフになる。また、メモリブロックＢＫ１１のメモリセルＭＣ１内のトランジスタＴ１がオフになり、メモリブロックＢＫ１１のメモリセルＭＣ２〜ＭＣ４内のトランジスタＴ１がオンになる。トランジスタＴ１がオン状態であるメモリセルＭＣ２〜ＭＣ４における電極１０１，１０２間の抵抗値は、並列接続されている可変抵抗１００に比べて抵抗値の低いトランジスタＴ１の内部抵抗によって支配されているため抵抗値が低く、トランジスタＴ１がオフ状態であるメモリセルＭＣ１における電極１０１，１０２間の抵抗値は、可変抵抗１００の抵抗値に支配されて抵抗値が高くなる。
この状態で列デコーダ２０は、与えられたアドレスに応答してビット線ＢＬ１とプレート線ＰＬ１との間に電気的パルスを印加する。列デコーダ２０は、書き込むべきデータに応じた極性の電気的パルスを印加する。たとえば、可変抵抗１００の抵抗値Ｒについて、低抵抗値ｒ１を"０"、高抵抗値ｒ２を"１"に対応させている場合には次のような極性の電気的パルスが与えられる。
メモリブロックＢＫ１１のメモリセルＭＣ１にデータ“１”を書き込む場合には、プレート線ＰＬ１に対してビット線ＢＬ１が＋極性となる電気的パルス（たとえばパルス幅１００ｎｓ、振幅Ｖ０＝４Ｖ）をビット線ＢＬ１とプレート線ＰＬ１との間に印加する。これによりメモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００には、図１９（ａ）に示したように、電極１０１に対して電極１０２が＋極性となる電気的パルスが与えられる。この結果、可変抵抗１００の抵抗値Ｒがｒ２となり、メモリブロックＢＫ１１内のメモリセルＭＣ１にデータ“１”が書き込まれたことになる。なお、メモリブロックＢＫ１１のメモリセルＭＣ２〜ＭＣ４についてはトランジスタＴ１がオンになっているため、可変抵抗１００の抵抗値を変化させるだけの電気的パルスは可変抵抗１００には印加されない。
一方、メモリブロックＢＫ１１のメモリセルＭＣ１にデータ“０”を書き込む場合には、プレート線ＰＬ１に対してビット線ＢＬ１が−極性となる電気的パルス（たとえばパルス幅１００ｎｓ、振幅（−Ｖ０）＝−４Ｖ）をビット線ＢＬ１とプレート線ＰＬ１との間に印加する。これによりメモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００には、図１９（ｂ）に示したように、電極１０１に対して電極１０２が−極性となる電気的パルスが与えられる。この結果、可変抵抗１００の抵抗値Ｒがｒ１となり、メモリブロックＢＫ１１内のメモリセルＭＣ１にデータ“０”が書き込まれたことになる。なお、メモリブロックＢＫ１１のメモリセルＭＣ２〜ＭＣ４についてはトランジスタＴ１がオンになっているため、可変抵抗１００の抵抗値を変化させるだけの電気的パルスは可変抵抗１００には印加されない。
＜メモリセルからの情報の読み出し＞
次に、図１７に示したメモリＬＳＩ６００の読み出し動作について説明する。ここではメモリブロックＢＫ１１内のメモリセルＭＣ１からデータを読み出す場合を例にして説明する。
メモリブロックＢＫ１１内のメモリセルＭＣ１を示すアドレスが外部から与えられる。
与えられたアドレスに応答して行デコーダ１０は、ブロック選択信号線ＢＳ１１を活性化し、ブロック選択信号線ＢＳ１２，ＢＳ２１，ＢＳ２２を不活性化する。また行デコーダ１０は、ワード線ＷＬ１１を不活性化し、ワード線ＷＬ１２〜ＷＬ１４，ＷＬ２１〜ＷＬ２４を活性化する。これによりトランジスタＴ１１がオンになり、トランジスタＴ１２，Ｔ２１，Ｔ２２がオフになる。また、メモリブロックＢＫ１１のメモリセルＭＣ１内のトランジスタＴ１がオフになり、メモリブロックＢＫ１１内のメモリセルＭＣ２〜ＭＣ４内のトランジスタＴ１がオンになる。
この状態で列デコーダ２０は、与えられたアドレスに応答してビット線ＢＬ１とプレート線ＰＬ１との間に所定の電圧Ｖ１（たとえばＶ１＝１Ｖ）を印加する。これにより、（ビット線ＢＬ１）−（トランジスタＴ１１）−（メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００）−（メモリブロックＢＫ１１のメモリセルＭＣ２内のトランジスタＴ１）−（メモリブロックＢＫ１１のメモリセルＭＣ３内のトランジスタＴ１）−（メモリブロックＢＫ１１のメモリセルＭＣ４内のトランジスタＴ１）−（プレート線ＰＬ１）の経路に電流が流れる。トランジスタＴ１１、メモリブロックＢＫ１１のメモリセルＭＣ２〜ＭＣ４内のトランジスタＴ１のオン抵抗はほぼ一定であるため、上記経路を流れる電流の電流値は、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００の抵抗値Ｒに応じて異なる値となる。たとえば、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００の抵抗値Ｒが低抵抗ｒ１のときに上記経路を流れる電流値Ｉ１は、可変抵抗１００の抵抗値Ｒが高抵抗ｒ２のときに上記経路を流れる電流値Ｉ２よりも大きい。
列デコーダ２０は、上記経路を流れる電流の値を検出し、これを所定のしきい値Ｔｈ（たとえば、Ｉ２＜Ｔｈ＜Ｉ１）と比較し、比較結果に応じてデータ“０”または“１”を読み出しデータとして外部に出力する。可変抵抗１００の抵抗値Ｒについて低抵抗値ｒ１を"０"、高抵抗値ｒ２を"１"に対応させている場合には、検出された電流値がしきい値Ｔｈよりも大きいときにはデータ“０”が読み出しデータとして外部に出力され、しきい値Ｔｈよりも小さいときにはデータ“１”が読み出しデータとして外部に出力される。
＜効果＞
以上のように第６の実施形態によるメモリＬＳＩ６００では、メモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２に対応させてトランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２を設け、トランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２のうち、アクセスすべきメモリセルを含むメモリブロックに対応するトランジスタをオンにし、それ以外をオフにしている。また、アクセスすべきメモリセル内のトランジスタＴ１をオフにし、アクセスすべきメモリセル以外のメモリセル内のトランジスタＴ１をオンにしている。これにより、書き込み時には、アクセスすべきメモリセルに対応するビット線とプレート線との間に印加される電圧がそれ以外のメモリセル（可変抵抗１００）に及ぼす影響を低減することができ、再生時には、アクセスすべきメモリセル以外のメモリセル内の可変抵抗による再生信号への影響を低減することができる。この結果、半導体の微細化が進んでも従来のクロスポイント型の記憶素子に比べて記録・再生エラーを少なくすることができる。
また、各メモリセルに対してセル選択用のトランジスタを１つ設けている従来の記憶素子と比較して、メモリセルサイズを低減することができ、高密度化による大容量化が実現される。
＜変形例＞
なお、ここでは４つのメモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２を行および列にマトリクス状に配置した例を示したが、メモリブロックの数は４つには限られない。さらに多くのメモリブロックをマトリックス状に配置してメモリアレイを構成して用いれば、例えばフラッシュメモリや強誘電体メモリなどの従来のメモリに比べて、高速かつ/あるいは大容量のメモリＬＳＩを実現することができる。
また、ここではメモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２の各々に含まれるメモリセルの個数を４つ（ＭＣ１〜ＭＣ４）としたが、この個数は４個に限定されるものではないことは言うまでもない。
また、ここでは図１９に示した電気的パルスによりメモリセル内の可変抵抗１００の抵抗値Ｒを低抵抗状態ｒ１もしくは高抵抗状態ｒ２に変化させ、一方の状態を“０”、他方の状態を“１”に対応させることにより、各メモリセルに１ビットのデジタル記録をさせる例を示したが、与える電気的パルスのパルス幅およびパルス振幅(パルス電圧)の条件を選ぶことによりメモリセル内の可変抵抗１００の抵抗値Ｒを、高抵抗状態における最大の抵抗値と低抵抗状態における最小の抵抗値との中間の値に変化させることが可能である。例えば、２n個（n=2,3,4・・・）の異なる抵抗値を用いて１個のメモリセルにｎビットの情報を記録・再生させることによりさらに大容量の記憶素子を実現することが可能である。
（第７の実施形態）
＜メモリＬＳＩの全体構成＞
本発明の第７の実施形態によるメモリＬＳＩの全体構成を図２０に示す。このメモリＬＳＩ７００は、メモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２と、行デコーダ１０と、列デコーダ２０と、トランジスタＴ１１，Ｔ２１と、ワード線ＷＬ１１〜ＷＬ１４，ＷＬ２１〜ＷＬ２４と、ビット線ＢＬ１と、ブロック選択信号線ＢＳ１１，ＢＳ２１と、プレート線ＰＬ１１，ＰＬ１２，ＰＬ２１，ＰＬ２２とを備える。
ビット線ＢＬ１は、メモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２に対応している。
プレート線ＰＬ１１は、メモリブロックＢＫ１１に対応して配置されている。プレート線ＰＬ１２は、メモリブロックＢＫ１２に対応して配置されている。プレート線ＰＬ２１は、メモリブロックＢＫ２１に対応して配置されている。プレート線ＰＬ２２は、メモリブロックＢＫ２２に対応して配置されている。
トランジスタＴ１１およびメモリブロックＢＫ１１は、ビット線ＢＬ１上のノードＮ１とプレート線ＰＬ１１上のノードＮ９との間に直列に接続されている。メモリブロックＢＫ１２は、トランジスタＴ１１とメモリブロックＢＫ１１との相互接続ノードＮ１１とプレート線ＰＬ１２上のノードＮ１０との間に接続されている。トランジスタＴ２１およびメモリブロックＢＫ２１は、ビット線ＢＬ１上のノードＮ３とプレート線ＰＬ２１上のノードＮ１２との間に直列に接続されている。メモリブロックＢＫ２２は、トランジスタＴ２１とメモリブロックＢＫ２１との相互接続ノードＮ２１とプレート線ＰＬ２２上のノードＮ１３との間に接続されている。
＜メモリブロックＢＫ１１，ＢＫ１２の内部構成＞
図２０に示したメモリブロックＢＫ１１，ＢＫ１２の内部構成を図２１に示す。メモリブロックＢＫ１１，ＢＫ１２は、メモリセルＭＣ１〜ＭＣ４を含む。メモリブロックＢＫ１１のメモリセルＭＣ１〜ＭＣ４は、ノードＮ１１とプレート線ＰＬ１１上のノードＮ９との間に直列に接続されている。メモリブロックＢＫ１１のメモリセルＭＣ１〜ＭＣ４は、電極１０１がプレート線ＰＬ１１側に、電極１０２がノードＮ１１側になるように接続されている。メモリブロックＢＫ１２のメモリセルＭＣ１〜ＭＣ４は、ノードＮ１１とプレート線ＰＬ１２上のノードＮ１０との間に直列に接続されている。メモリブロックＢＫ１２のメモリセルＭＣ１〜ＭＣ４は、電極１０２がプレート線ＰＬ１２側に、電極１０１がノードＮ１１側になるように接続されている。
なお、メモリブロックＢＫ２１の内部構成はメモリブロックＢＫ１１と同様であり、メモリブロックＢＫ２２の内部構成はメモリブロックＢＫ１２と同様である。
＜メモリセルへの情報の書き込み＞
次に、図２０に示したメモリＬＳＩ７００の書き込み動作について説明する。このＬＳＩ７００では、メモリブロックＢＫ１１，ＢＫ１２内のメモリセルのうち同じワード線に対応する１対のメモリセル（たとえば、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との一対のメモリセル、これらはともにワード線ＷＬ１１に対応している。）に対して１ビットの情報が記憶される。同様に、メモリブロックＢＫ２１，ＢＫ２２内のメモリセルのうち同じワード線に対応する１対のメモリセル（たとえば、メモリブロックＢＫ２１内のメモリセルＭＣ１とメモリブロックＢＫ２２内のメモリセルＭＣ１との一対のメモリセル、これらはともにワード線ＷＬ２１に対応している。）に対して１ビットの情報が記憶される。具体的には、１対のメモリセルのうち一方の可変抵抗１００が低抵抗ｒ１かつ他方の可変抵抗１００が高抵抗ｒ２の状態を”０”、一方の可変抵抗１００が高抵抗ｒ２かつ他方の可変抵抗が低抵抗ｒ１の状態を”１”に対応させることにより、１対のメモリセルに対して１ビットの情報が記憶される。ここでは、メモリブロックＢＫ１１，ＢＫ２１のメモリセル内の可変抵抗１００が低抵抗ｒ１かつメモリブロックＢＫ１２，ＢＫ２２のメモリセル内の可変抵抗１００が高抵抗ｒ２の状態を”０”、メモリブロックＢＫ１１，ＢＫ２１のメモリセル内の可変抵抗１００が高抵抗ｒ２かつメモリブロックＢＫ１２，ＢＫ２２のメモリセル内の可変抵抗１００が低抵抗ｒ１の状態を”１”に対応させるものとし、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルに情報を書き込む場合を例にして説明する。
メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルを示すアドレスと、当該１対のメモリセルに書き込むべきデータとが外部から与えられる。
与えられたアドレスに応答して行デコーダ１０は、ブロック選択信号線ＢＳ１１を活性化し、ブロック選択信号線ＢＳ２１を不活性化する。また行デコーダ１０は、ワード線ＷＬ１１を不活性化し、ワード線ＷＬ１２〜ＷＬ１４，ＷＬ２１〜ＷＬ２４を活性化する。これによりトランジスタＴ１１がオンになり、トランジスタＴ２１がオフになる。また、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ１内のトランジスタＴ１がオフになり、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ２〜ＭＣ４内のトランジスタＴ１がオンになる。
この状態で列デコーダ２０は、与えられたアドレスに応答してビット線ＢＬ１とプレート線ＰＬ１１，ＰＬ１２との間に電気的パルスを印加する。列デコーダ２０は、書き込むべきデータに応じた極性の電気的パルスを印加する。
メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルにデータ“１”を書き込む場合には、図２２に示すように、プレート線ＰＬ１１，ＰＬ１２に対してビット線ＢＬ１が＋極性となる電気的パルス（たとえばパルス幅１００ｎｓ、振幅Ｖ０＝４Ｖ）をビット線ＢＬ１とプレート線ＰＬ１１，ＰＬ１２との間に印加する。これによりメモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００には、図２２（ａ）に示すように、電極１０１に対して電極１０２が＋極性となる電気的パルスが与えられ、可変抵抗１００の抵抗値Ｒがｒ２となる。一方、メモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００には、図２２（ｂ）に示すように、電極１０１に対して電極１０２が−極性となる電気的パルスが与えられ、可変抵抗１００の抵抗値Ｒがｒ１となる。この結果、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００が高抵抗ｒ２かつメモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００が低抵抗ｒ１の状態となり、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルにデータ“１”が書き込まれたことになる。
一方、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルにデータ“０”を書き込む場合には、プレート線ＰＬ１１，ＰＬ１２に対してビット線ＢＬ１が−極性となる電気的パルス（たとえばパルス幅１００ｎｓ、振幅（−Ｖ０）＝−４Ｖ）をビット線ＢＬ１とプレート線ＰＬ１１，ＰＬ１２との間に印加する。これによりメモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００には、電極１０１に対して電極１０２が−極性となる電気的パルスが与えられ、可変抵抗１００の抵抗値Ｒがｒ１となる。一方、メモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００には、電極１０１に対して電極１０２が＋極性となる電気的パルスが与えられ、可変抵抗１００の抵抗値Ｒがｒ２となる。この結果、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００が低抵抗ｒ１かつメモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００が高抵抗ｒ２の状態となり、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルにデータ“０”が書き込まれたことになる。
＜メモリセルからの情報の読み出し＞
次に、図２０に示したメモリＬＳＩ７００の読み出し動作について説明する。ここでは、メモリブロックＢＫ１１，ＢＫ２１のメモリセル内の可変抵抗１００が低抵抗ｒ１かつメモリブロックＢＫ１２，ＢＫ２２のメモリセル内の可変抵抗１００が高抵抗ｒ２の状態を”０”、メモリブロックＢＫ１１，ＢＫ２１のメモリセル内の可変抵抗１００が高抵抗ｒ２かつメモリブロックＢＫ１２，ＢＫ２２のメモリセル内の可変抵抗１００が低抵抗ｒ１の状態を”１”に対応させるものとし、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルからデータを読み出す場合を例にして説明する。
メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルを示すアドレスが外部から与えられる。
与えられたアドレスに応答して行デコーダ１０は、ブロック選択信号線ＢＳ１１を活性化し、ブロック選択信号線ＢＳ２１を不活性化する。また行デコーダ１１は、ワード線ＷＬ１１を不活性化し、ワード線ＷＬ１２〜ＷＬ１４，ＷＬ２１〜ＷＬ２４を活性化する。これによりトランジスタＴ１１がオンになり、トランジスタＴ２１がオフになる。また、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ１内のトランジスタＴ１がオフになり、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ２〜ＭＣ４内のトランジスタＴ１がオンになる。
この状態で列デコーダ２０は、図２３に示すように、与えられたアドレスに応答してプレート線ＰＬ１１とプレート線ＰＬ１２との間に所定の電圧Ｖ１を印加する。そして列デコーダ２０は、ビット線ＢＬ１の電圧Ｖｏｕｔを検出し、これを所定のしきい値Ｔｈと比較し、比較結果に応じてデータ“０”または“１”を読み出しデータとして外部に出力する。トランジスタＴ１１、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ２〜ＭＣ４内のトランジスタＴ１のオン抵抗はほぼ一定であるため、ビット線ＢＬ１の電圧Ｖｏｕｔは、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ１内の可変抵抗１００の抵抗値Ｒに応じて異なる値となる。図２４（ａ）に示すように、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００が低抵抗ｒ１かつメモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００が高抵抗ｒ２の状態の場合、ビット線ＢＬ１の電圧Ｖｏｕｔ１が検出される。この電圧Ｖｏｕｔ１はしきい値Ｔｈよりも大きいため、列デコーダ２０は、データ“０”を読み出しデータとして外部に出力する。一方、図２４（ｂ）に示すように、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００が高抵抗ｒ２かつメモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００が低抵抗ｒ１の状態の場合、ビット線ＢＬ１の電圧Ｖｏｕｔ２が検出される。この電圧Ｖｏｕｔ２はしきい値Ｔｈよりも小さいため、列デコーダ２０は、データ“１”を読み出しデータとして外部に出力する。
＜効果＞
以上のように第７の実施形態によるメモリＬＳＩ７００では、１対のメモリセルに対して１ビットの情報が記憶されるため、第６の実施形態に示したメモリＬＳＩ６００と比較して記録・再生時のエラーをさらに低減することができる。
＜変形例＞
なお、ここでは４つのメモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２を行および列にマトリクス状に配置した例を示したが、メモリブロックの数は４つには限られない。
また、ここではメモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２の各々に含まれるメモリセルの個数を４つ（ＭＣ１〜ＭＣ４）としたが、この個数は４個に限定されるものではないことは言うまでもない。
また、ここでは１対のメモリセルのうち一方の可変抵抗１００が低抵抗ｒ１かつ他方の可変抵抗１００が高抵抗ｒ２の状態を”０”、一方の可変抵抗１００が高抵抗ｒ２かつ他方の可変抵抗が低抵抗ｒ１の状態を”１”に対応させることにより、１対のメモリセルに対して１ビットの情報を記憶させる例を示したが、与える電気的パルスのパルス幅およびパルス振幅(パルス電圧)の条件を選ぶことによりメモリセル内の可変抵抗１００の抵抗値Ｒを、高抵抗状態における最大の抵抗値と低抵抗状態における最小の抵抗値との中間の値に変化させることが可能である。例えば、２n個（n=2,3,4・・・）の異なる抵抗値を用いて１対のメモリセルにｎビットの情報を記録・再生させることによりさらに大容量の記憶素子を実現することが可能である。
（第８の実施形態）
＜メモリＬＳＩの全体構成＞
本発明の第８の実施形態によるメモリＬＳＩの全体構成を図２５に示す。このメモリＬＳＩ８００は、メモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２と、行デコーダ１０と、列デコーダ２０と、トランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２と、ワード線ＷＬ１１〜ＷＬ１４，ＷＬ２１〜ＷＬ２４と、ビット線ＢＬ１，ＢＬ２と、ブロック選択信号線ＢＳ１１，ＢＳ２１と、プレート線ＰＬ１，ＰＬ２とを備える。
トランジスタＴ１１およびメモリブロックＢＫ１１は、ビット線ＢＬ１上のノードＮ１とプレート線ＰＬ１上のノードＮ５との間に直列に接続されている。トランジスタＴ１２およびメモリブロックＢＫ１２は、ビット線ＢＬ２上のノードＮ２とプレート線ＰＬ１上のノードＮ６との間に直列に接続されている。トランジスタＴ１１，Ｔ１２のゲートはともにブロック選択信号線ＢＳ１１に接続されている。トランジスタＴ２１およびメモリブロックＢＫ２１は、ビット線ＢＬ１上のノードＮ３とプレート線ＰＬ２上のノードＮ７との間に直列に接続されている。トランジスタＴ２２およびメモリブロックＢＫ２２は、ビット線ＢＬ２上のノードＮ４とプレート線ＰＬ２上のノードＮ８との間に直列に接続されている。トランジスタＴ２１，Ｔ２２のゲートはともにブロック選択信号線ＢＳ２１に接続されている。
＜メモリブロックＢＫ１１，ＢＫ１２の内部構成＞
図２５に示したメモリブロックＢＫ１１，ＢＫ１２の内部構成を図２６に示す。メモリブロックＢＫ１１，ＢＫ１２は、メモリセルＭＣ１〜ＭＣ４を含む。メモリブロックＢＫ１１のメモリセルＭＣ１〜ＭＣ４は、トランジスタＴ１１とプレート線ＰＬ１上のノードＮ５との間に直列に接続されている。メモリブロックＢＫ１１のメモリセルＭＣ１〜ＭＣ４は、電極１０１がプレート線ＰＬ１側に、電極１０２がトランジスタＴ１１側になるように接続されている。メモリブロックＢＫ１２のメモリセルＭＣ１〜ＭＣ４は、トランジスタＴ１２とプレート線ＰＬ１上のノードＮ６との間に直列に接続されている。メモリブロックＢＫ１２のメモリセルＭＣ１〜ＭＣ４は、電極１０１がプレート線ＰＬ１側に、電極１０２がトランジスタＴ１２側になるように接続されている。
なお、メモリブロックＢＫ２１の内部構成はメモリブロックＢＫ１１と同様であり、メモリブロックＢＫ２２の内部構成はメモリブロックＢＫ１２と同様である。
＜メモリセルへの情報の書き込み＞
次に、図２５に示したメモリＬＳＩ３の書き込み動作について説明する。このＬＳＩ８００では、第７の実施形態と同様に、メモリブロックＢＫ１１，ＢＫ１２内のメモリセルのうち同じワード線に対応する１対のメモリセル（たとえば、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との一対のメモリセル、これらはともにワード線ＷＬ１１に対応している。）に対して１ビットの情報が記憶される。同様に、メモリブロックＢＫ２１，ＢＫ２２内のメモリセルのうち同じワード線に対応する１対のメモリセル（たとえば、メモリブロックＢＫ２１内のメモリセルＭＣ１とメモリブロックＢＫ２２内のメモリセルＭＣ１との一対のメモリセル、これらはともにワード線ＷＬ２１に対応している。）に対して１ビットの情報が記憶される。具体的には、１対のメモリセルのうち一方の可変抵抗１００が低抵抗ｒ１かつ他方の可変抵抗１００が高抵抗ｒ２の状態を”０”、一方の可変抵抗１００が高抵抗ｒ２かつ他方の可変抵抗が低抵抗ｒ１の状態を”１”に対応させることにより、１対のメモリセルに対して１ビットの情報が記憶される。ここでは、メモリブロックＢＫ１１，ＢＫ２１のメモリセル内の可変抵抗１００が低抵抗ｒ１かつメモリブロックＢＫ１２，ＢＫ２２のメモリセル内の可変抵抗１００が高抵抗ｒ２の状態を”０”、メモリブロックＢＫ１１，ＢＫ２１のメモリセル内の可変抵抗１００が高抵抗ｒ２かつメモリブロックＢＫ１２，ＢＫ２２のメモリセル内の可変抵抗１００が低抵抗ｒ１の状態を”１”に対応させるものとし、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルに情報を書き込む場合を例にして説明する。
メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルを示すアドレスと、当該１対のメモリセルに書き込むべきデータとが外部から与えられる。
与えられたアドレスに応答して行デコーダ１０は、ブロック選択信号線ＢＳ１１を活性化し、ブロック選択信号線ＢＳ２１を不活性化する。また行デコーダ１１は、ワード線ＷＬ１１を不活性化し、ワード線ＷＬ１２〜ＷＬ１４，ＷＬ２１〜ＷＬ２４を活性化する。これによりトランジスタＴ１１，Ｔ１２がオンになり、トランジスタＴ２１，Ｔ２２がオフになる。また、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ１内のトランジスタＴ１がオフになり、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ２〜ＭＣ４内のトランジスタＴ１がオンになる。
この状態で列デコーダ２０は、与えられたアドレスに応答してビット線ＢＬ１，ＢＬ２およびプレート線ＰＬ１の各々に書き込みデータに応じた極性の電気的パルスを印加する。
メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルにデータ“１”を書き込む場合には、図２７に示すような電気的パルスがビット線ＢＬ１，ＢＬ２およびプレート線ＰＬ１の各々に印加される。これによりメモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００には、電極１０１に対して電極１０２が＋極性となる電気的パルスが与えられ、図２８（ａ）に示すように可変抵抗１００の抵抗値Ｒがｒ２となる。一方、メモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００には、電極１０１に対して電極１０２が−極性となる電気的パルスが与えられ、図２８（ｂ）に示すように可変抵抗１００の抵抗値Ｒがｒ１となる。この結果、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００が高抵抗ｒ２かつメモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００が低抵抗ｒ１の状態となり、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルにデータ“１”が書き込まれたことになる。
一方、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルにデータ“０”を書き込む場合には、図２７に示した電気的パルスのうちビット線ＢＬ１に印加されるパルスとビット線ＢＬ２に印加されるパルスとを入れ替える。これによりメモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００には、電極１０１に対して電極１０２が−極性となる電気的パルスが与えられ、可変抵抗１００の抵抗値Ｒがｒ１となる。一方、メモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００には、電極１０１に対して電極１０２が＋極性となる電気的パルスが与えられ、可変抵抗１００の抵抗値Ｒがｒ２となる。この結果、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００が低抵抗ｒ１かつメモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００が高抵抗ｒ２の状態となり、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルにデータ“０”が書き込まれたことになる。
＜メモリセルからの情報の読み出し＞
次に、図２５に示したメモリＬＳＩ８００の読み出し動作について説明する。ここでは、メモリブロックＢＫ１１，ＢＫ２１のメモリセル内の可変抵抗１００が低抵抗ｒ１かつメモリブロックＢＫ１２，ＢＫ２２のメモリセル内の可変抵抗１００が高抵抗ｒ２の状態を”０”、メモリブロックＢＫ１１，ＢＫ２１のメモリセル内の可変抵抗１００が高抵抗ｒ２かつメモリブロックＢＫ１２，ＢＫ２２のメモリセル内の可変抵抗１００が低抵抗ｒ１の状態を”１”に対応させるものとし、メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルからデータを読み出す場合を例にして説明する。
メモリブロックＢＫ１１内のメモリセルＭＣ１とメモリブロックＢＫ１２内のメモリセルＭＣ１との１対のメモリセルを示すアドレスが外部から与えられる。
与えられたアドレスに応答して行デコーダ１０は、ブロック選択信号線ＢＳ１１を活性化し、ブロック選択信号線ＢＳ２１を不活性化する。また行デコーダ１１は、ワード線ＷＬ１１を不活性化し、ワード線ＷＬ１２〜ＷＬ１４，ＷＬ２１〜ＷＬ２４を活性化する。これによりトランジスタＴ１１，Ｔ１２がオンになり、トランジスタＴ２１，Ｔ２２がオフになる。また、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ１内のトランジスタＴ１がオフになり、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ２〜ＭＣ４内のトランジスタＴ１がオンになる。
この状態で列デコーダ２０は、与えられたアドレスに応答してビット線ＢＬ１とビット線ＢＬ２との間に所定の電圧Ｖ１を印加する。そして列デコーダ２０は、プレート線ＰＬ１の電圧Ｖｏｕｔを検出し、これを所定のしきい値Ｔｈと比較し、比較結果に応じてデータ“０”または“１”を読み出しデータとして外部に出力する。トランジスタＴ１１、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ２〜ＭＣ４内のトランジスタＴ１のオン抵抗はほぼ一定であるため、プレート線ＰＬ１の電圧Ｖｏｕｔは、メモリブロックＢＫ１１，ＢＫ１２のメモリセルＭＣ１内の可変抵抗１００の抵抗値Ｒに応じて異なる値となる。図２９（ａ）に示すように、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００が低抵抗ｒ１かつメモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００が高抵抗ｒ２の状態の場合、プレート線ＰＬ１の電圧Ｖｏｕｔ１が検出される。この電圧Ｖｏｕｔ１はしきい値Ｔｈよりも大きいため、列デコーダ２０は、データ“０”を読み出しデータとして外部に出力する。一方、図２９（ｂ）に示すように、メモリブロックＢＫ１１のメモリセルＭＣ１内の可変抵抗１００が高抵抗ｒ２かつメモリブロックＢＫ１２のメモリセルＭＣ１内の可変抵抗１００が低抵抗ｒ１の状態の場合、プレート線ＰＬ１の電圧Ｖｏｕｔ２が検出される。この電圧Ｖｏｕｔ２はしきい値Ｔｈよりも小さいため、列デコーダ２０は、データ“１”を読み出しデータとして外部に出力する。
＜効果＞
以上のように第８の実施形態によるメモリＬＳＩ８００では、１対のメモリセルに対して１ビットの情報が記憶されるため、第６の実施形態に示したメモリＬＳＩ６００と比較して記録・再生時のエラーをさらに低減することができる。
＜変形例＞
なお、ここでは４つのメモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２を行および列にマトリクス状に配置した例を示したが、メモリブロックの数は４つには限られない。
また、ここではメモリブロックＢＫ１１，ＢＫ１２，ＢＫ２１，ＢＫ２２の各々に含まれるメモリセルの個数を４つ（ＭＣ１〜ＭＣ４）としたが、この個数は４個に限定されるものではないことは言うまでもない。
また、ここでは１対のメモリセルのうち一方の可変抵抗１００が低抵抗ｒ１かつ他方の可変抵抗１００が高抵抗ｒ２の状態を”０”、一方の可変抵抗１００が高抵抗ｒ２かつ他方の可変抵抗が低抵抗ｒ１の状態を”１”に対応させることにより、１対のメモリセルに対して１ビットの情報を記憶させる例を示したが、与える電気的パルスのパルス幅およびパルス振幅(パルス電圧)の条件を選ぶことによりメモリセル内の可変抵抗１００の抵抗値Ｒを、高抵抗状態における最大の抵抗値と低抵抗状態における最小の抵抗値との中間の値に変化させることが可能である。例えば、２n個（n=2,3,4・・・）の異なる抵抗値を用いて１対のメモリセルにｎビットの情報を記録・再生させることによりさらに大容量の記憶素子を実現することが可能である。
（第９の実施形態）
本発明の第９の実施形態によるシステムＬＳＩ（Embedded-RAM）４００の構成を図３０に示す。このシステムＬＳＩ４００では、メモリ回路３０とロジック回路４０とが１チップ上に構成されている。このシステムＬＳＩ４００は、メモリ回路３０をデータＲＡＭとして使用するものである。メモリ回路３０は、第６から第８の実施形態で説明したメモリＬＳＩ６００，７００，８００のいずれか１つと同様の構成および動作を有する。
メモリ回路３０にデータを書き込む場合、ロジック回路４０は、メモリ回路３０の動作モードを記憶モードにする。次にロジック回路４０は、データを記憶すべきメモリセルのアドレスを示す信号をメモリ回路３０に出力する。次にロジック回路４０は、書き込むべきデータをメモリ回路３０に出力する。次にメモリ回路３０において、第６〜第８の実施形態のいずれかにおいて説明したのと同様の動作が行われ、ロジック回路４０が出力したデータがメモリ回路３０のメモリセルに書き込まれる。
一方、メモリ回路３０のメモリセルに書き込まれたデータを読み出す場合、ロジック回路４０は、メモリ回路３０の動作モードを再生モードにする。次にロジック回路４０は、データを読み出したいメモリセルのアドレスを示す信号をメモリ回路３０に出力する。次にメモリ回路３０において、第６〜第８の実施形態において説明したのと同様の動作が行われ、選択したメモリセルに記憶されているデータが読み出されてロジック回路４０に出力される。
（第１０の実施形態）
本発明の第１０の実施形態によるシステムＬＳＩ（reconfigurable ＬＳＩ）５００の構成を図３１に示す。このシステムＬＳＩ５００は、メモリ回路５０と、プロセッサ６０と、インターフェイス７０を備える。このシステムＬＳＩ５００では、メモリ回路５０をプログラムＲＯＭとして使用する。メモリ回路５０は、第６から第８の実施形態で説明したメモリＬＳＩ６００，７００，８００のいずれか１つと同様の構成および動作を有する。メモリ回路５０には、プロセッサ６０の動作に必要なプログラムが記憶される。プロセッサ６０は、メモリ回路５０およびインターフェイス７０を制御するとともに、メモリ回路５０に記憶されているプログラムPmを読み出しこれに応じた処理を行う。インターフェイス７０は、外部から入力されたプログラムPinをメモリ回路５０に出力する。
メモリ回路５０に外部からのプログラムPinを書き込む場合、プロセッサ６０は、メモリ回路５０の動作モードを記憶モードにするとともにプログラムPinを書き込むべきメモリセルのアドレスを示す信号をメモリ回路５０に出力する。次にインターフェイス７０は、外部から入力されたプログラムPinを入力し、入力したプログラムPinをメモリ回路５０に出力する。次にメモリ回路５０において、第６〜第８の実施形態のいずれか１つにおいて説明したのと同様の動作が行われ、インターフェイス７０からのプログラムPinがメモリセルに書き込まれる。
一方、メモリ回路５０に書き込まれたプログラムPmを読み出す場合、プロセッサ６０は、メモリ回路５０の動作モードを再生モードにするとともにプログラムPmを読み出したいメモリセルのアドレスを示す信号をメモリ回路５０にに出力する。次にメモリ回路５０において、第６〜第８の実施形態のいずれか１つにおいて説明したのと同様の動作が行われ、選択したメモリセルが記憶しているプログラムPmがプロセッサ６０に出力される。プロセッサ６０は、入力したプログラムＰｍに基づいて動作を行う。
メモリ回路５０は書き換え可能な不揮発性メモリであるため、記憶するプログラムの内容を書き換えることが可能である。これにより、プロセッサ６０において実現される機能を代えることができる。また、複数のプログラムをメモリ回路５０に記憶しておき、読み出すプログラムに応じてプロセッサ６０で実現される機能を代えることもできる。
以上のように第１０の実施形態によれば、１つのＬＳＩで異なる機能を実現することが可能（いわゆるre-configurable）となる。
本発明による記憶素子は、低電力、高速書き込み・消去、大容量化が要求される不揮発性メモリとして有用である。
図１は、本発明の実施形態において用いられる可変抵抗体の基本構成を示す。 図２は、図１に示した可変抵抗体にパルス電圧を印加したときの抵抗値の変化を示す。 図３は、可変抵抗体の抵抗特性および回路記号を示す。 図４は、第１の実施形態による記憶素子の構成、記録時の電圧印加方法および可変抵抗の抵抗変化を示す。 図５は、第１の実施形態による記憶素子の再生時の電圧印加方法および再生出力の変化を示す。 図６は、第１の実施形態による記憶素子のリセット時の電圧印加方法および可変抵抗の抵抗変化を示す。 図７は、第２の実施形態による記憶素子の構成、記録時の電圧印加方法および可変抵抗の抵抗変化を示す。 図８は、第３の実施形態によるメモリアレイ回路の構成を示す回路図である。 図９は、図８に示したメモリアレイ回路の断面構造を示す。 図１０は、記録時およびリセット時における可変抵抗の抵抗値の変化を示す。 図１１は、再生モードにおける可変抵抗の抵抗値と出力電圧との関係を示す。 図１２は、可変抵抗の抵抗値が１／２である場合における可変抵抗の抵抗値と出力電圧との関係を示す。 図１３は、第４の実施形態によるメモリアレイ回路の断面構造を示す。 図１４は、第５の実施形態によるメモリセルの構成を示す回路図である。 図１５は、記録時およびリセット時における可変抵抗の抵抗値の変化を示す。 図１６は、クロスポイント構造のメモリＬＳＩの一例を示す。 図１７は、第６の実施形態によるメモリＬＳＩの全体構成を示すブロック図である。 図１８は、図１７に示したメモリブロックの内部構成を示す。 図１９は、各メモリセルに含まれている可変抵抗の特性を示す。 図２０は、第７の実施形態によるメモリＬＳＩの全体構成を示すブロック図である。 図２１は、図２０に示したメモリブロックの内部構成を示す。 図２２は、図２０に示したメモリＬＳＩの書き込み動作を説明するための図である。 図２３は、図２０に示したメモリＬＳＩの読み出し動作を説明するための図である。 図２４は、図２０に示したメモリＬＳＩの読み出し動作を説明するための図である。 図２５は、第８の実施形態によるメモリＬＳＩの全体構成を示すブロック図である。 図２６は、図２５に示したメモリブロックの内部構成を示す。 図２７は、図２５に示したメモリＬＳＩの書き込み動作を説明するための図である。 図２８は、図２５に示したメモリＬＳＩの書き込み動作を説明するための図である。 図２９は、図２５に示したメモリＬＳＩの読み出し動作を説明するための図である。 図３０は、第９の実施形態によるシステムＬＳＩの構成を示すブロック図である。 図３１は、第１０の実施形態によるシステムＬＳＩの構成を示すブロック図である。

Claims (2)

  1. 第１の端子と第３の端子との間に接続され、前記第１の端子と前記第３の端子との間のパルス電圧の極性に応じて変化する抵抗を有する第１の可変抵抗と、
    前記第３の端子と第２の端子との間に接続され、前記第３の端子と前記第２の端子との間のパルス電圧の極性に応じて、前記第１の可変抵抗の変化の方向と反対の方向へ変化する抵抗を有する第２の可変抵抗と、
    電圧印加手段とを備えるメモリ回路であって、
    前記電圧印加手段は、
    前記メモリ回路にデータを書き込むときには、
    前記第１の端子と前記第３の端子との間に、前記第１の可変抵抗の抵抗値を増加させる極性の第１パルス電圧を印加し、
    前記第３の端子と前記第２の端子との間に、前記第２の可変抵抗の抵抗値を減少させる極性の第２パルス電圧を印加し、
    前記メモリ回路からデータを読み出すときには、
    前記第１の端子と前記第２の端子との間に、前記第１および前記第２の可変抵抗の抵抗値を変化させない、所定レベルより小さい電圧を印加する
    メモリ回路。
  2. 前記電圧印加手段は、
    前記メモリ回路をリセットするときには、
    前記第１の端子と前記第３の端子との間に、前記第１の可変抵抗の抵抗値を減少させる極性の第３パルス電圧を印加し、
    前記第３の端子と前記第２の端子との間に、前記第２の可変抵抗の抵抗値を増加させる極性の第４パルス電圧を印加する
    請求項１に記載のメモリ回路。
JP2006543724A 2003-12-26 2004-10-22 記憶素子、メモリ回路、半導体集積回路 Expired - Fee Related JP4499740B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003435269 2003-12-26
JP2004131542 2004-04-27
JP2004167223 2004-06-04
PCT/JP2004/016082 WO2005066969A1 (en) 2003-12-26 2004-10-22 Memory device, memory circuit and semiconductor integrated circuit having variable resistance

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009269591A Division JP2010108595A (ja) 2003-12-26 2009-11-27 記憶素子

Publications (2)

Publication Number Publication Date
JP2007514265A JP2007514265A (ja) 2007-05-31
JP4499740B2 true JP4499740B2 (ja) 2010-07-07

Family

ID=34753490

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006543724A Expired - Fee Related JP4499740B2 (ja) 2003-12-26 2004-10-22 記憶素子、メモリ回路、半導体集積回路
JP2009269591A Withdrawn JP2010108595A (ja) 2003-12-26 2009-11-27 記憶素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009269591A Withdrawn JP2010108595A (ja) 2003-12-26 2009-11-27 記憶素子

Country Status (7)

Country Link
US (3) US7463506B2 (ja)
EP (1) EP1726017A1 (ja)
JP (2) JP4499740B2 (ja)
KR (3) KR20060109507A (ja)
CN (1) CN1898749B (ja)
TW (1) TWI363375B (ja)
WO (1) WO2005066969A1 (ja)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800932B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
US8270193B2 (en) * 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
JP4552745B2 (ja) * 2005-05-10 2010-09-29 ソニー株式会社 記憶素子及びその製造方法
KR100937564B1 (ko) * 2005-06-20 2010-01-19 후지쯔 가부시끼가이샤 비휘발성 반도체 기억 장치 및 그 기입 방법
US7679952B2 (en) 2005-12-07 2010-03-16 Nxp B.V. Electronic circuit with a memory matrix
KR100818271B1 (ko) * 2006-06-27 2008-03-31 삼성전자주식회사 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
WO2008016419A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Mixed-use memory array and method for use therewith
WO2008016420A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Multi-use memory cell and memory array and method for use therewith
US7486537B2 (en) 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
US7450414B2 (en) 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
US7964869B2 (en) * 2006-08-25 2011-06-21 Panasonic Corporation Memory element, memory apparatus, and semiconductor integrated circuit
US20080073751A1 (en) * 2006-09-21 2008-03-27 Rainer Bruchhaus Memory cell and method of manufacturing thereof
US20080078983A1 (en) * 2006-09-28 2008-04-03 Wolfgang Raberg Layer structures comprising chalcogenide materials
KR100819099B1 (ko) * 2006-10-02 2008-04-03 삼성전자주식회사 가변저항 반도체 메모리 장치
WO2008126166A1 (ja) * 2007-03-09 2008-10-23 Fujitsu Limited 不揮発性半導体記憶装置及びその読み出し方法
TW200839956A (en) * 2007-03-30 2008-10-01 Toshiba Kk Information recording/reproducing apparatus
JP5201138B2 (ja) * 2007-06-15 2013-06-05 日本電気株式会社 半導体装置及びその駆動方法
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
US7826248B2 (en) * 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
JP4485605B2 (ja) * 2008-09-30 2010-06-23 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
US8139391B2 (en) * 2009-04-03 2012-03-20 Sandisk 3D Llc Multi-bit resistance-switching memory cell
US8270199B2 (en) * 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US8305795B2 (en) 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
KR101097435B1 (ko) * 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
KR101043384B1 (ko) * 2009-06-24 2011-06-21 주식회사 하이닉스반도체 고온 초전도체를 이용한 자기저항 램
US8494430B2 (en) * 2009-09-10 2013-07-23 Xerox Corporation Apparatus and method for the registration and de-skew of substrate media
US8289749B2 (en) * 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
JP5121864B2 (ja) * 2010-03-02 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP5023177B2 (ja) * 2010-03-24 2012-09-12 株式会社東芝 半導体記憶装置
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
WO2011158887A1 (ja) 2010-06-16 2011-12-22 日本電気株式会社 半導体装置及びその動作方法
US9013911B2 (en) 2011-06-23 2015-04-21 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
JP5092001B2 (ja) 2010-09-29 2012-12-05 株式会社東芝 半導体集積回路
US8315079B2 (en) 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8426306B1 (en) 2010-12-31 2013-04-23 Crossbar, Inc. Three dimension programmable resistive random accessed memory array with shared bitline and method
US8427203B2 (en) * 2011-02-25 2013-04-23 The United States Of America As Represented By The Secretary Of The Air Force Reconfigurable memristor-based computing logic
US8320160B2 (en) 2011-03-18 2012-11-27 Crossbar, Inc. NAND architecture having a resistive memory cell connected to a control gate of a field-effect transistor
JP5606390B2 (ja) 2011-05-16 2014-10-15 株式会社東芝 不揮発性抵抗変化素子
JP2012243359A (ja) * 2011-05-20 2012-12-10 Sony Corp 抵抗変化型メモリデバイスおよびその動作方法
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9059705B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Resistive random accessed memory device for FPGA configuration
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9058865B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8958233B2 (en) 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
CN102368536A (zh) * 2011-11-25 2012-03-07 北京大学 一种阻变式存储器单元
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9029829B1 (en) * 2012-05-02 2015-05-12 Adesto Technologies Corporation Resistive switching memories
US9001552B1 (en) 2012-06-22 2015-04-07 Crossbar, Inc. Programming a RRAM method and apparatus
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US10340451B2 (en) 2013-01-18 2019-07-02 Nec Corporation Switching element having overlapped wiring connections and method for fabricating semiconductor switching device
US9007810B2 (en) 2013-02-28 2015-04-14 Sandisk 3D Llc ReRAM forming with reset and iload compensation
KR102033974B1 (ko) * 2013-02-28 2019-10-18 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
US11984163B2 (en) 2013-03-15 2024-05-14 Hefei Reliance Memory Limited Processing unit with fast read speed memory device
US9230641B2 (en) 2013-03-15 2016-01-05 Rambus Inc. Fast read speed memory device
CN105190761A (zh) * 2013-03-27 2015-12-23 惠普发展公司，有限责任合伙企业 基于非易失性存储器的同步逻辑
JP2015018591A (ja) * 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置
JP2015026998A (ja) 2013-07-26 2015-02-05 株式会社東芝 マルチコンテキストコンフィグレーションメモリ
WO2015059811A1 (ja) * 2013-10-25 2015-04-30 株式会社日立製作所 半導体装置
US20150213884A1 (en) * 2014-01-30 2015-07-30 University Of Dayton Partitioned resistive memory array
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9343133B1 (en) 2014-10-27 2016-05-17 Micron Technology, Inc. Apparatuses and methods for setting a signal in variable resistance memory
JP6749021B2 (ja) * 2015-05-15 2020-09-02 国立大学法人東北大学 抵抗変化型素子を備えた記憶回路
US10157962B2 (en) * 2015-06-01 2018-12-18 Winbond Electronics Corp. Resistive random access memory
US9412445B1 (en) * 2015-08-12 2016-08-09 Winbond Electronics Corp. Resistive memory apparatus and reading method thereof
CN105702287A (zh) * 2016-01-05 2016-06-22 哈尔滨工业大学深圳研究生院 基于多比特阻态阻变器件的rram阵列读写方法及系统
US20190013811A1 (en) * 2016-01-20 2019-01-10 Nec Corporation Reconfigurable circuit, reconfigurable circuit system, and method for operating reconfigurable circuit
JP6753104B2 (ja) * 2016-03-28 2020-09-09 日本電気株式会社 相補型スイッチユニットのプログラム方法、および半導体装置
US20170365643A1 (en) * 2016-06-17 2017-12-21 Altera Corporation Parallel configured resistive memory elements
TWI684979B (zh) * 2016-09-09 2020-02-11 東芝記憶體股份有限公司 記憶裝置
KR20180095978A (ko) * 2017-02-20 2018-08-29 에스케이하이닉스 주식회사 병렬 연결된 가변 저항기 및 트랜지스터를 가진 시냅스를 포함하는 뉴로모픽 소자
US10090840B1 (en) * 2017-06-29 2018-10-02 Intel Corporation Integrated circuits with programmable non-volatile resistive switch elements
WO2019019920A1 (en) * 2017-07-26 2019-01-31 The Hong Kong University Of Science And Technology FIELD EFFECT / HYBRID MEMORY TRANSISTOR MEMORY CELL AND ITS INFORMATION CODING SCHEME
JP6829733B2 (ja) 2019-01-16 2021-02-10 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
US10636842B1 (en) 2019-02-21 2020-04-28 Winbond Electronics Corp. Resistive random access memory and method for forming the same
US11295810B2 (en) 2019-06-07 2022-04-05 Nantero, Inc. Combinational resistive change elements
WO2021120136A1 (zh) * 2019-12-19 2021-06-24 浙江大学 存储计算阵列及模组、数据计算方法
US11244720B2 (en) * 2020-01-09 2022-02-08 Kookmin University Industry Academy Cooperation Foundation Electronic device and operating method of electronic device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3831538C2 (de) * 1987-09-18 1996-03-28 Toshiba Kawasaki Kk Elektrisch löschbare und programmierbare Halbleiter-Speichervorrichtung
JP3890647B2 (ja) * 1997-01-31 2007-03-07 ソニー株式会社 不揮発性半導体記憶装置
US6278138B1 (en) * 1998-08-28 2001-08-21 Sony Corporation Silicon-based functional matrix substrate and optical integrated oxide device
JP2000132961A (ja) * 1998-10-23 2000-05-12 Canon Inc 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法
DE19942447C2 (de) * 1999-09-06 2003-06-05 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu deren Betrieb
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP3913971B2 (ja) * 1999-12-16 2007-05-09 株式会社東芝 磁気メモリ装置
JP2002043538A (ja) * 2000-07-27 2002-02-08 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6331943B1 (en) * 2000-08-28 2001-12-18 Motorola, Inc. MTJ MRAM series-parallel architecture
US6653193B2 (en) * 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
US6490194B2 (en) * 2001-01-24 2002-12-03 Infineon Technologies Ag Serial MRAM device
JP2002298572A (ja) * 2001-03-28 2002-10-11 Toshiba Corp 半導体記憶装置
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6737312B2 (en) * 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
JP2003142661A (ja) 2001-11-05 2003-05-16 Sony Corp 強誘電体型不揮発性半導体メモリ
US6856536B2 (en) * 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
US6583003B1 (en) * 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array
JP4355136B2 (ja) 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP4167513B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 不揮発性半導体記憶装置
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
WO2005106955A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 記憶素子
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
US7272040B2 (en) * 2005-04-29 2007-09-18 Infineon Technologies Ag Multi-bit virtual-ground NAND memory device
US7982252B2 (en) * 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
TW200808667A (en) * 2006-07-06 2008-02-16 Asahi Glass Co Ltd Apparatus for molding optical element, and method of molding optical element
TWI336128B (en) * 2007-05-31 2011-01-11 Ind Tech Res Inst Phase change memory devices and fabrication methods thereof
US8331127B2 (en) * 2010-05-24 2012-12-11 Macronix International Co., Ltd. Nonvolatile memory device having a transistor connected in parallel with a resistance switching device

Also Published As

Publication number Publication date
KR20070121819A (ko) 2007-12-27
US20070159867A1 (en) 2007-07-12
TW200531153A (en) 2005-09-16
TWI363375B (en) 2012-05-01
US7714311B2 (en) 2010-05-11
KR100924402B1 (ko) 2009-10-29
KR20080037705A (ko) 2008-04-30
US20100182821A1 (en) 2010-07-22
CN1898749A (zh) 2007-01-17
US20090079009A1 (en) 2009-03-26
US7463506B2 (en) 2008-12-09
KR20060109507A (ko) 2006-10-20
JP2010108595A (ja) 2010-05-13
KR100885365B1 (ko) 2009-02-26
EP1726017A1 (en) 2006-11-29
JP2007514265A (ja) 2007-05-31
WO2005066969A1 (en) 2005-07-21
CN1898749B (zh) 2012-01-18

Similar Documents

Publication Publication Date Title
JP4499740B2 (ja) 記憶素子、メモリ回路、半導体集積回路
US8331127B2 (en) Nonvolatile memory device having a transistor connected in parallel with a resistance switching device
US8228721B2 (en) Refresh circuitry for phase change memory
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
US11915754B2 (en) Resistive random access memory device
JP5049491B2 (ja) 電気素子，メモリ装置，および半導体集積回路
US8263961B2 (en) Thin film memory device having a variable resistance
JP2006140224A (ja) 半導体メモリ素子及び半導体記憶装置
KR101001304B1 (ko) 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JPWO2007132525A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US9887004B2 (en) Bi-directional RRAM decoder-driver
JP4832442B2 (ja) 電気素子およびメモリ装置
JP4791454B2 (ja) 電気素子およびメモリ装置
WO2005106955A1 (ja) 記憶素子
US8149610B2 (en) Nonvolatile memory device
JP2010205853A (ja) 不揮発性可変抵抗素子を用いた半導体記憶装置、及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4499740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees