KR101001304B1 - 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법 - Google Patents

저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법 Download PDF

Info

Publication number
KR101001304B1
KR101001304B1 KR1020080066120A KR20080066120A KR101001304B1 KR 101001304 B1 KR101001304 B1 KR 101001304B1 KR 1020080066120 A KR1020080066120 A KR 1020080066120A KR 20080066120 A KR20080066120 A KR 20080066120A KR 101001304 B1 KR101001304 B1 KR 101001304B1
Authority
KR
South Korea
Prior art keywords
resistance change
recording element
change recording
bit line
drain region
Prior art date
Application number
KR1020080066120A
Other languages
English (en)
Other versions
KR20100005986A (ko
Inventor
황철성
박태주
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020080066120A priority Critical patent/KR101001304B1/ko
Priority to US12/397,299 priority patent/US8023318B2/en
Publication of KR20100005986A publication Critical patent/KR20100005986A/ko
Application granted granted Critical
Publication of KR101001304B1 publication Critical patent/KR101001304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스 메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와 그 정보판독방법이 개시된다. 본 발명에 따른 저항변화 랜덤 액세스 메모리는 행 및 열로 정렬되는 저항변화기록소자의 어레이를 이룬다. 이 저항변화기록소자는 열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며, 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판과 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 비트 라인을 구비한다. 그리고 비트 라인 상에 형성되며, 전기적 신호에 의해 저항이 변화되는 물질로 이루어진 저항변화층과 저항변화층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 워드 라인을 구비한다. 그리고 각각의 저항변화기록소자는 열의 배열 방향으로 인접한 저항변화기록소자와 소스 영역, 드레인 영역 및 비트 라인을 공유하고, 행의 배열 방향으로 인접한 저항변화기록소자와 워드 라인을 공유하여 어레이를 이룬다. 본 발명에 따른 저항변화 랜덤 액세스 메모리와 상전이 랜덤 액세스 메모리는 정보 기록과 정보 판독에 이용되는 부분이 분리되어 있어서, 정보 판독시 인접 소자에 의한 영향을 받지 않게 되어 오독의 우려가 없어지게 된다.

Description

저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스 메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와 그 정보판독방법{Resistance switching element, phase change element, resistance random access memory, phase change random access memory and method for reading resistance random access memory and phase change random access memory}
본 발명은 비휘발성 기억소자에 관한 것으로, 보다 상세하게는 저항변화 랜덤 액세스 메모리 및 상전이 랜덤 액세스 메모리에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 기억소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 기억소자는 전원이 꺼지더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile)이 요구되고 있다. 비휘발성 기억소자는 전기적으로 데이터의 저장과 소거가 가능하고 전원이 공급되지 않아도 데이터의 보존이 가능하기 때문에, 다양한 분야에서 그 응용이 증가하고 있다. 그러나 종래에 반도체를 이용하여 구성된 다이나믹 랜덤 액세스 메모리(dynamic RAM, DRAM)는 전원이 공급되지 않는 상황에서는 저장된 정보를 모두 잃어버리는 휘발성(volatile)의 특징을 가지므로 이를 대체할 비휘발성 기억소자의 연구가 수행되고 있다.
대표적인 비휘발성 기억소자로 전기적으로 격리된 플로팅 게이트를 갖는 플래시 기억소자(flash memory device)에 관한 연구가 활발히 이루어졌다. 그러나 최근에는 비휘발성 기억소자 중 자기저항변화현상을 이용하는 자기 랜덤 액세스 메모리(magnetic RAM, MRAM), 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(ferroelectric RAM, FRAM), 금속 산화물 박막의 저항 스위칭(resistance switching) 또는 전도도 스위칭(conductivity switching) 현상을 이용하는 저항변화 랜덤 액세스 메모리(resistance RAM, ReRAM), 상전이 현상을 이용하는 상전이 랜덤 액세스 메모리(phase change RAM, PRAM) 등이 주요 연구의 대상이다. 특히, 저항변화 랜덤 액세스 메모리와 상전이 랜덤 액세스 메모리는 다른 비휘발성 기억소자에 비하여 소자 구조가 아주 간단하고 제조 공정이 비교적 단순하여 주목을 많이 받고 있다.
저항변화 랜덤 액세스 메모리는 금속-산화물-금속(metal-oxide-metal, MOM)의 기본 소자 구조에서 적당한 전기적 신호를 가하면 산화물이 고저항 상태(high resistance state, HRS)에서 저저항 상태(low resistance state, LRS)로 바뀌는 특성이 나타나게 된다. 그리고 다른 전기적 신호에서는 산화물이 저저항 상태에서 고저항 상태로 변하게 된다. 이와 같이 산화물이 고저항 상태에서 저저항 상태로 변하는 것을 셋(set)이라고 하며, 반대로 저저항 상태에서 고저항 상태로 변하는 것을 리셋(reset)이라고 한다. 그리고 셋 상태는 저저항 상태를 의미하고 리셋 상태는 고저항 상태를 의미한다. 이와 같은 저항의 스위칭 현상 통해 정보를 기록, 판 독하게 된다.
그리고 상전이 랜덤 액세스 메모리는 트랜지스터와 스토리지 노드로 구성된다. 스토리지 노드는 하부전극, 상전이층 및 상부전극이 순차적으로 적층된 구조를 가지며 트랜지스터는 스위칭 소자로 이용된다. 상전이 랜덤 액세스 메모리에 구비된 상전이층이 결정질 상태일 때는 저저항 상태에 해당하고, 상전이층이 비정질 상태일 때는 고저항 상태에 해당한다. 상전이층이 고저항 상태에서 저저항 상태로 변하는 것, 즉 상전이층이 비정질 상태에서 결정질 상태로 전이되는 것을 셋이라고 하고, 반대로 저저항 상태에서 고저항 상태로 변하는 것, 즉 상전이층이 결정질 상태에서 비정질 상태로 전이되는 것을 리셋이라고 한다. 상술한 바와 같이, 셋 상태는 저저항 상태를 의미하고 리셋 상태는 고저항 상태를 의미한다.
저항변화 현상을 나타내는 소자를 기존의 다이나믹 랜덤 액세스 메모리와 같이 트랜지스터를 스위칭 소자로 사용하여 집적한 경우는 상전이 랜덤 액세스 메모리와 매우 유사한 구조를 갖게 된다. 그러나 초고집적화에 따른 트랜지스터의 성능 저하 때문에 이와 같은 구조를 사용하는 것보다는 직교막대 어레이(cross bar array) 구조를 사용하는 것이 더 바람직하다.
종래의 저항변화 랜덤 액세스 메모리를 도 1a에 나타내었다. 도 1a에 도시된 바와 같이 종래의 저항변화 랜덤 액세스 메모리(100)는 직교하는 전극(110, 130) 사이에 저항변화층(120)이 구비된 저항변화기록소자(140)가 행 및 열로 정렬되어 있는 형태이다. 그리고 각 저항변화기록소자(140)에 구비된 저항변화층(120)의 저항 상태에 따라, 예컨대 저저항 상태를 "1"로 고저항 상태를 "0"으로 정보를 저장 한다.
참조번호 140으로 표시된 저항변화기록소자에 정보를 기록 및 판독하고자 하는 경우에 대해서 살펴본다. 선택된 저항변화기록소자(140)에 정보를 기록하기 위해서는 선택된 저항변화기록소자(140)에 구비된 전극(110, 130)에 저항변화층(120)을 저저항 상태 또는 고저항 상태로 변경시키기 위한 전압을 인가한다. 그리고 정보를 판독하기 위해서는 선택된 저항변화기록소자(140)에 구비된 전극(110, 130) 사이에 판독을 위한 전압을 인가한 다음 하나의 전극(110 또는 130)에 흐르는 전류를 측정하는 방법이 이용된다. 즉 전류의 크기가 상대적으로 큰 경우가 저저항 상태로 "1"에 해당되고, 전류의 크기가 상대적으로 작은 경우가 고저항 상태로 "0"에 해당된다.
그런데 종래의 저항변화 랜덤 액세스 메모리(100)의 정보를 판독하는 경우, 정보를 판독하고자 선택된 저항변화기록소자(140)에 구비된 저항변화층(120)의 저항상태 외에 다른 저항변화기록소자에 구비된 저항변화층의 저항상태에 영향을 받게 되는 문제점이 있다. 이러한 일 예를 도 1b에 도시하였다.
참조번호 151로 표시된 고저항 상태의 저항변화층(121)을 구비한 저항변화기록소자의 정보를 판독하고자 하는 경우에 대해서 살펴본다. 정보를 판독하기 위해서, 선택된 저항변화기록소자(151)에 구비된 전극(111, 131) 사이에 판독전압을 인가하여야 한다. 예컨대, 참조번호 111로 표시된 전극에 기준 전압인 0V를 인가하고 131로 표시된 전극에 판독전압인 Vread를 인가할 수 있다. 이와 같이 전압을 인가하 면 참조번호 170으로 표시된 화살표 방향으로 전류가 흐르고, 이 전류를 측정하여 정보를 판독하게 된다. 선택된 저항변화기록소자(151)에 구비된 저항변화층(121)이 고저항 상태인 경우에는 상대적으로 작은 값의 전류가 측정되어야 정보가 바르게 판독된 것이다.
그러나 상술한 방법으로 전압을 인가하면, 참조번호 170으로 표시된 화살표 방향 외에 참조번호 180으로 표시된 방향으로도 전류가 흐르게 된다. 이때, 도 1b에 도시된 바와 같이 주변의 참조번호 152, 153, 154로 표시된 저항변화기록소자에 구비된 저항변화층(122, 123, 124)이 저저항 상태에 있는 경우에는, 참조번호 180으로 표시된 방향으로 흐르는 전류가 참조번호 170으로 표시된 화살표 방향으로 흐르는 전류보다 크게 된다. 따라서 선택된 저항변화기록소자(151)에 구비된 저항변화층(121)이 고저항 상태임에도 상대적으로 큰 값의 전류가 측정되어 저저항 상태로 판독되는 문제점이 있다.
한편, 상전이 랜덤 액세스 메모리의 경우도 저항변화 랜덤 액세스 메모리의 경우와 마찬가지로 정보 판독시 상기와 같은 오독의 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 간단한 구조를 가지면서 정보 판독시 오류가 발생되지 않는 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스 메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와 그 정보판독방법을 제공하는 데 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항변화기록소자는 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판; 상기 채널 영역 상에 형성되고, 전도성 물질로 이루어진 비트 라인; 상기 비트 라인 상에 형성되고, 전기적 신호에 의해 전기 저항이 변화하는 물질로 이루어진 저항변화층; 및 상기 저항변화층 상에 형성되고, 전도성 물질로 이루어진 워드 라인;을 구비한다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 상전이 기록소자는 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판; 상기 채널 영역 상에 형성되고, 전도성 물질로 이루어진 비트 라인; 상기 비트 라인 상에 형성되고, 전기적 신호에 의해 상(phase)이 전이되는 물질로 이루어진 상전이층; 및 상기 저항변화층 상에 형성되고, 전도성 물질로 이루어진 워드 라인;을 구비한다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항변화 랜덤 액세스 메모리는 행 및 열로 정렬되는 저항변화기록소자의 어레이로서, 상기 저항변화기록소자는, 열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며, 상기 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판; 상기 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 비트 라인; 상기 비트 라인 상에 형성되며, 전기적 신호에 의해 저항이 변화되는 물질로 이루어진 저항변화층; 및 상기 저항변화층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 워드 라인;을 포함하고, 상기 각각의 저항변화기록소자는 열의 배열 방향으로 인접한 저항변화기록소자와 상기 소스 영역, 드레인 영역 및 비트 라인을 공유하고, 행의 배열 방향으로 인접한 저항변화기록소자와 상기 워드 라인을 공유하여 어레이를 이룬다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 상전이 랜덤 액세스 메모리는 행 및 열로 정렬되는 상전이기록소자의 어레이로서, 상기 상전이기록소자는, 열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며, 상기 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판; 상기 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 비트 라인; 상기 비트 라인 상에 형성되며, 전기적 신호에 의해 상이 전이되는 물질로 이루어진 상전이층; 및 상기 상전이층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 워드 라인;을 포함하고, 상기 각각의 상전이기록소자는 열의 배열 방향으로 인접한 상전이기록소자와 상기 소스 영역, 드레인 영역 및 비트 라인을 공유하고, 행의 배열 방향으로 인접한 상전이기록소자와 상기 워드 라인을 공유하여 어레이를 이룬다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항변화 랜덤 액세스 메모리의 정보판독방법은 행 및 열로 정렬되는 저항변화기록소자의 어레이로서, 상기 저항변화기록소자는, 열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며 상기 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판과, 상기 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고 전도성 물질로 이루어진 비트 라인과, 상기 비트 라인 상에 형성되며 전기적 신호에 의해 저항이 변화되는 물질로 이루어진 저항변화층과, 상기 저항변화층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고 전도성 물질로 이루어진 워드 라인을 구비하고, 상기 각각의 저항변화기록소자는 열의 배열 방향으로 인접한 저항변화기록소자와 상기 소스 영역, 드레인 영역 및 비트 라인을 공유하며, 행의 배열 방향으로 인접한 저항변화기록소자와 상기 워드 라인을 공유하여 어레이를 이루고, 상기 저항변화기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 저항변화기록소자에 구비된 드레인 영역은 서로 전기적으로 분리되어 있는 저항변화 랜덤 액세스 메모리를 준비하는 단계; 상기 저항변화기록소자에 구비된 저항변화층이 셋 상태일 때를 "1"로, 상기 저항변화기록소자에 구비된 저항변화층이 리셋 상태일 때를 "0"으로 할당하는 단계; 정보를 판독하고자 선택된 저항변화기록소자에 구비된 소스 영역에 인가되는 전압을 기준으로 하여, 상기 선택된 저항변화기록소자에 구비된 워드 라인과 상기 선택된 저항변화기록소자에 구비되지 않은 비트 라인에는 게이트 전압을 인가하고, 상기 선택된 저항변화기록소자에 구비된 드레인 영역에는 드레인 전압을 인가하며, 상기 선택된 저항변화기록소자에 구비된 비트 라인과 상기 선택된 저항변화기록소자에 구비되지 않은 워드 라인은 플로팅시키는 단계; 및 상기 선 택된 저항변화기록소자에 구비된 드레인 영역에 흐르는 전류를 측정하여, 상기 선택된 저항변화기록소자에 할당된 "0" 또는 "1"을 판독하는 단계;를 갖는다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 다른 저항변화 랜덤 액세스 메모리의 정보판독방법은 행 및 열로 정렬되는 저항변화기록소자의 어레이로서, 상기 저항변화기록소자는, 열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며 상기 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판과, 상기 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고 전도성 물질로 이루어진 비트 라인과, 상기 비트 라인 상에 형성되며 전기적 신호에 의해 저항이 변화되는 물질로 이루어진 저항변화층과, 상기 저항변화층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고 전도성 물질로 이루어진 워드 라인을 구비하고, 상기 각각의 저항변화기록소자는 열의 배열 방향으로 인접한 저항변화기록소자와 상기 소스 영역, 드레인 영역 및 비트 라인을 공유하며, 행의 배열 방향으로 인접한 저항변화기록소자와 상기 워드 라인을 공유하여 어레이를 이루고, 상기 저항변화기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 저항변화기록소자에 구비된 드레인 영역은 일체로 형성되어 서로 공유하고 있는 저항변화 랜덤 액세스 메모리를 준비하는 단계; 상기 저항변화기록소자에 구비된 저항변화층이 셋 상태일 때를 "1"로, 상기 저항변화기록소자에 구비된 저항변화층이 리셋 상태일 때를 "0"으로 할당하는 단계; 정보를 판독하고자 선택된 저항변화기록소자에 구비된 소스 영역에 인가되는 전압을 기준으로 하여, 상기 선택된 저항변화기록소자에 구비된 워드라인과 상기 선택된 저항변화기록소자에 구비되지 않은 비트 라 인에는 게이트 전압을 인가하고, 상기 선택된 저항변화기록소자에 구비된 드레인 영역과 상기 선택된 저항변화기록소자에 구비된 드레인 영역을 소스 영역으로 공유하고 있는 저항변화기록소자에 구비된 드레인 영역에는 드레인 전압을 인가하며, 상기 선택된 저항변화기록소자에 구비된 비트 라인과 상기 선택된 저항변화기록소자에 구비되지 않은 워드 라인은 플로팅시키는 단계; 및 상기 선택된 저항변화기록소자에 구비된 드레인 영역에 흐르는 전류를 측정하여, 상기 선택된 저항변화기록소자에 할당된 "0" 또는 "1"을 판독하는 단계;를 갖는다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 상전이 랜덤 액세스 메모리의 정보판독방법은 행 및 열로 정렬되는 상전이기록소자의 어레이로서, 상기 상전이기록소자는, 열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며 상기 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판과, 상기 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고 전도성 물질로 이루어진 비트 라인과, 상기 비트 라인 상에 형성되며 전기적 신호에 의해 상이 전이되는 물질로 이루어진 상전이층과, 상기 상전이층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고 전도성 물질로 이루어진 워드 라인을 구비하고, 상기 각각의 상전이기록소자는 열의 배열 방향으로 인접한 상전이기록소자와 상기 소스 영역, 드레인 영역 및 비트 라인을 공유하며, 행의 배열 방향으로 인접한 상전이기록소자와 상기 워드 라인을 공유하여 어레이를 이루고, 상기 상전이기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 상전이기록소자에 구비된 드레인 영역은 서로 전기적으로 분리되어 있는 상전이 랜덤 액세스 메모리를 준비하는 단계; 상기 상전이기록소자에 구비된 상전이층이 셋 상태일 때를 "1"로, 상기 상전이기록소자에 구비된 상전이층이 리셋 상태일 때를 "0"으로 할당하는 단계; 정보를 판독하고자 선택된 상전이기록소자에 구비된 소스 영역에 인가되는 전압을 기준으로 하여, 정보를 판독하고자 선택된 상전이기록소자에 구비된 워드 라인과 상기 선택된 상전이기록소자에 구비되지 않은 비트 라인에는 게이트 전압을 인가하고, 상기 선택된 상전이기록소자에 구비된 드레인 영역에는 드레인 전압을 인가하며, 상기 선택된 상전이기록소자에 구비된 비트 라인과 상기 선택된 상전이기록소자에 구비되지 않은 워드 라인은 플로팅시키는 단계; 및 상기 선택된 상전이기록소자에 구비된 드레인 영역에 흐르는 전류를 측정하여, 상기 선택된 상전이기록소자에 할당된 "0" 또는 "1"을 판독하는 단계;를 갖는다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 다른 상전이 랜덤 액세스 메모리의 정보판독방법은 행 및 열로 정렬되는 상전이기록소자의 어레이로서, 상기 상전이기록소자는, 열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며 상기 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판과, 상기 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고 전도성 물질로 이루어진 비트 라인과, 상기 비트 라인 상에 형성되며 전기적 신호에 의해 상이 전이되는 물질로 이루어진 상전이층과, 상기 상전이층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고 전도성 물질로 이루어진 워드 라인을 구비하고, 상기 각각의 상전이기록소자는 열의 배열 방향으로 인접한 상전이기록소자와 상기 소스 영역, 드레인 영역 및 비트 라인을 공유하며, 행의 배열 방향으로 인접한 상전이기 록소자와 상기 워드 라인을 공유하여 어레이를 이루고, 상기 상전이기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 상전이기록소자에 구비된 드레인 영역은 일체로 형성되어 서로 공유하고 있는 상전이 랜덤 액세스 메모리를 준비하는 단계; 정보를 판독하고자 선택된 상전이기록소자에 구비된 소스 영역에 인가되는 전압을 기준으로 하여, 상기 선택된 상전이기록소자에 구비된 워드 라인과 상기 선택된 상전이기록소자에 구비되지 않은 비트 라인에는 게이트 전압을 인가하고, 상기 선택된 상전이기록소자에 구비된 드레인 영역과 상기 선택된 상전이기록소자에 구비된 드레인 영역을 소스 영역으로 공유하고 있는 상전이기록소자에 구비된 드레인 영역에는 드레인 전압을 인가하며, 상기 선택된 상전이기록소자에 구비된 비트 라인과 상기 선택된 상전이기록소자에 구비되지 않은 워드 라인은 플로팅시키는 단계; 및 상기 선택된 상전이기록소자에 구비된 드레인 영역에 흐르는 전류를 측정하여, 상기 선택된 상전이기록소자에 할당된 "0" 또는 "1"을 판독하는 단계;를 갖는다.
본 발명에 따른 저항변화기록소자와 상전이기록소자는 워드 라인과 비트 라인에 전압을 이용하여 정보를 기록하고, 워드 라인과 드레인 영역에 전압을 인가하여 정보를 판독하므로 정보 기록과 정보 판독에 이용되는 부분이 분리되어 있어 명확한 소자의 구동이 가능하다. 그리고 채널 영역의 전하량을 제어하면 정보 판독시에 큰 폭의 온/오프(on/off) 전류차를 나타낼 수 있게 된다.
본 발명에 따른 저항변화 랜덤 액세스 메모리와 상전이 랜덤 액세스 메모리 또한 상술한 바와 같이 정보 기록과 정보 판독에 이용되는 부분이 분리되어 있어 정보 판독시 인접 소자에 의한 영향을 받지 않게 되므로 오독의 우려가 없어지게 된다.
본 발명에 따른 저항변화 랜덤 액세스 메모리와 상전이 랜덤 액세스 메모리의 정보판독방법에 의하면, 소자가 온 상태(셋 상태)에 있는 경우는 워드 라인에 인가된 전압이 비트 라인에 전달되어 판독하고자 하는 소자를 통해 흐르는 전류뿐 아니라 비트 라인을 공유하는 모든 소자에 흐르는 전류가 측정되므로 판독 전류가 큰 폭으로 증가하게 된다. 반면에 소자가 오프 상태(리셋 상태)에 있는 경우는 워드 라인에 인가된 전압이 비트 라인에 전달되지 않아 작은 전류만이 측정된다. 결국 온/오프 전류 비율이 현저히 증가하므로 명확한 정보를 판독할 수 있게 된다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스 메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와 그 정보판독방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 따른 저항변화기록소자에 대한 바람직한 일 실시예의 개략적인 구조를 나타내는 단면도이고, 도 3은 도 2의 사시도이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 저항변화기록소자(200)는 기 판(210), 절연층(220), 비트 라인(230), 저항변화층(240) 및 워드 라인(250)을 구비한다.
기판(210)은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 바람직하게는 단결정 실리콘 기판이 이용된다. 기판(210)에는 소스 영역(211)과 드레인 영역(212)이 형성되어 있으며, 소스 영역(211)과 드레인 영역(212) 사이에는 채널 영역(213)이 형성되어 있다.
절연층(220)은 기판(210)의 채널 영역(213) 상에 형성되어 전계효과 트랜지스터의 게이트 옥사이드 역할을 하며, SiO2와 같은 절연체로 이루어진다.
비트 라인(230)은 절연층(220) 상에 일 방향으로 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진다. 비트 라인(230)은 Pt, Ru, Ir, Ag, Al, W, TiN과 같은 금속재료와 IrO2, RuO2, SrRuO3, CaRuO3, LaSrCoO3, LaNiO3 및 InSnOx(ITO)와 같은 산화물 도전체 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
저항변화층(240)은 비트 라인(230) 상에 형성되며, 전기적 신호에 의해 전기 저항이 변화하는 물질로 이루어진다. 전기적 신호에 의해 전기 저항이 변하는 물질로 저항변화층(240)은 페로브스카이트(perovskite), 전이금속 산화물 및 칼코제나이드계 물질 중 적어도 어느 하나가 이용된다. 저항변화층(240)은 TiO2, NiO, HfO2, Al2O3, ZrO2, ZnO, Ta2O5 및 Nb2O5와 같은 이성분계 물질과 SrTiO3, HfAlO, HfSiO 및 HfTiO와 같은 삼성분계 물질 중 어느 하나 또는 이들의 조합으로 형성될 수 있다. 또한 저항변화층(240)은 Cu가 도핑된 SiO2, Ag가 도핑된 SiO2, Cu가 도핑된 Ge-Se-Te화합물, Ag가 도핑된 Ge-Se-Te화합물, CuOx계 저항변화 물질 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
워드 라인(250)은 저항변화층(240) 상에 비트 라인(230) 형성 방향과 직교하는 방향으로 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진다. 워드 라인(250)은 비트 라인(230)과 마찬가지로 Pt, Ru, Ir, Ag, Al, W, TiN과 같은 금속재료와 IrO2, RuO2, SrRuO3, CaRuO3, LaSrCoO3, LaNiO3 및 InSnOx(ITO)와 같은 산화물 도전체 중 어느 하나 또는 이들의 조합으로 형성되며, 바람직하게는 비트 라인(230)과 동일한 물질로 이루어진다.
상기의 저항변화기록소자(200)를 이용하여 정보를 기록하거나 판독하는 방법은 다음과 같다.
상기의 저항변화기록소자(200)를 이용하여 정보를 기록하기 위해서는 저항변화층(240)의 상태를 셋 상태에서 리셋 상태로 또는 리셋 상태에서 셋 상태로 변화시켜야 한다. 이를 위해 워드 라인(250)과 비트 라인(230)에 전압을 인가한다. 저항변화층(240)이 리셋 상태에 있을 때, 워드 라인(250)과 비트 라인(230) 사이에 셋 전압을 인가하면 저항변화층(240)이 셋 상태로 변화된다. 그리고 저항변화층(240)이 셋 상태에 있을 때, 워드 라인(250)과 비트 라인(230) 사이에 리셋 전압을 인가하면 저항변화층(240)이 리셋 상태로 변화된다. 이와 같은 방법으로 저항변 화층(240)이 셋 상태에 있을 때를 "1"로 리셋 상태에 있을 때를 "0"으로 할당하여 저항변화기록소자(200)에 정보를 기록할 수 있다.
상기의 저항변화기록소자(200)에 기록된 정보를 판독하는 방법은 드레인 영역(212)에 흐르는 전류를 측정함으로써 이루어진다. 소스 영역(211)은 접지시키고, 비트 라인(230)은 플로팅 시키며, 워드 라인(250)에는 게이트 전압을 인가하고, 드레인 영역(212)에는 드레인 전압을 인가한다. 이때 저항변화층(240)의 상태가 변화되지 않도록 게이트 전압과 드레인 전압의 차이는 저항변화층(240)의 리셋 전압보다 작게 되도록 한다. 셋 전압이 리셋 전압보다 크므로 리셋 전압보다 작으면 셋 전압보다는 작게 되므로 게이트 전압과 드레인 전압의 차이가 저항변화층(240)의 리셋 전압보다 작으면 저항변화층(240)의 상태가 변화되지 않게 된다.
이와 같이 전압을 인가하면, 저항변화층(240)이 리셋 상태인 경우에는 저항변화층(240)이 고저항 상태이므로 비트 라인(230)에 워드 라인(250)의 전압이 전달되지 않는다. 따라서 채널 영역(213)이 열리지 않게 되어 드레인 영역(212)에 전류가 거의 흐르지 않게 된다. 반면에 저항변화층(240)이 셋 상태인 경우에는 저항변화층(240)이 저저항 상태이므로 비트 라인(230)에 워드 라인(250)의 전압이 전달된다. 비트 라인(230)에 워드 라인(250)의 전압이 전달되면, 채널 영역(213)이 열리게 되고 드레인 영역(212)에 전류가 흐르게 된다. 이때 채널 영역(213)의 전하량을 제어하면 상당히 큰 전류가 드레인 영역(212)에 흐르게 할 수 있다.
결국 상술한 바와 같이, 저항변화기록소자(200)에 정보를 기록할 때 이용되는 부분과 정보를 판독할 때 이용되는 부분이 종래와는 달리 분리되어 있으므로, 소자의 구동이 명확하게 된다. 그리고 정보 판독시에 채널 영역(213)의 전하량을 제어함으로써 온/오프(on/off) 전류 비율을 크게 할 수 있다.
본 발명에 따른 상전이기록소자는 도 2 및 도 3에 도시한 저항변화기록소자(200)와 유사하게 기판, 절연층, 비트 라인, 상전이층 및 워드 라인을 구비한다. 즉 본 발명에 따른 상전이 기록소자는 도 2 및 도 3에 도시한 저항변화기록소자(200)에서 저항변화층(240)이 상전이층으로 대체된 형태이다. 본 발명에 따른 상전이기록소자에 구비된 기판, 절연층, 비트 라인 워드 라인은 도 2 및 도 3에 도시된 저항변화기록소자(200)에 구비된 기판(210), 절연층(220), 비트 라인(230) 및 워드 라인(250)에 대응된다.
상전이층은 비트 라인 상에 형성되며, 전기적 신호에 의해 상(phase)이 전이되는 물질로 이루어진다. 즉 일정 전류에 의해 상이 결정질 또는 비정질로 전이되는 물질로 칼코제나이드계 화합물이 이용된다. 상이 전이되는 칼코제나이드계 화합물은 Ge, Te, Sb, In, Se 및 Sn의 조합으로 형성되는 2성분계 화합물, 3성분계 화합물, 4성분계 화합물과 이들에 Bi가 첨가된 것으로 이루어질 수 있다. 바람직하게는 상전이층은 Ge2Sb2Te5 또는 질소, 산소, SiO2, Bi2O3가 도핑된 Ge2Sb2Te5 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
본 발명에 따른 상전이기록소자에 정보를 기록하거나 판독하는 방법은 상술한 저항변화기록소자(200)에 정보를 기록하거나 판독하는 방법과 유사하다. 즉 워드 라인과 비트 라인을 이용하여 정보를 기록하고, 워드 라인과 드레인 영역을 이 용하여 정보를 판독한다.
도 4는 본 발명에 따른 저항변화 랜덤 액세스 메모리에 대한 바람직한 일 실시예의 개략적인 구조를 나타내는 도면이다.
도 4를 참조하면, 본 발명에 따른 저항변화 랜덤 액세스 메모리(400)는 도 2 및 도 3에 도시된 저항변화기록소자(200)가 행 및 열로 정렬된 어레이를 이루어 형성된다.
각각의 저항변화기록소자(200)는 기판(210)에 구비된 소스 영역(211), 드레인 영역(212), 비트 라인(230) 및 워드 라인(250)에 의해 연결되어 있다. 소스 영역(211)과 드레인 영역(212)는 열의 배열 방향을 따라 형성된다. 그리고 비트 라인(230)은 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되며, 워드 라인(250)은 행의 배열 방향을 따라 길게 뻗은 형상으로 형성된다.
각각의 저항변화기록소자는 열의 배열 방향으로 인접한 저항변화기록소자와 소스 영역, 드레인 영역 및 비트 라인을 공유하고, 행의 배열 방향으로 인접한 저항변화기록소자와 워드 라인을 공유하여 어레이를 이룬다. 그리고 저항변화기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 저항변화기록소자에 구비된 드레인 영역은 서로 전기적으로 분리되어 있다. 예컨대 참조번호 200a로 표시된 저항변화기록소자에 구비된 소스 영역(211), 드레인 영역(212) 및 비트 라인(230)은 참조번호 200b, 200c로 표시된 저항변화기록소자와 연결된다. 따라서 참조번호 200a, 200b, 200c로 표시된 저항변화기록소자들은 소스 영역(211), 드레인 영역(212) 및 비트 라인(230)을 공유하게 된다. 그리고 참조번호 200a로 표시된 저항 변화기록소자에 구비된 워드 라인(250)은 참조번호 200d, 200e, 200f로 표시된 저항변화기록소자와 연결된다. 따라서 참조번호 200a, 200d, 200e, 200f로 표시된 저항변화기록소자들은 워드 라인(250)을 공유하게 된다. 그리고 참조번호 200a로 표시된 저항변화기록소자에 구비된 소스 영역(211)은 참조번호 200d로 표시된 저항변화기록소자에 구비된 드레인 영역(214)과 서로 전기적으로 분리되어 있다.
모든 저항변화기록소자(200)에 구비된 저항변화층(240)의 특성이 동일하도록 모든 저항변화기록소자(200)에서 저항변화층(240)은 동일한 물질로 형성되는 것이 바람직하다. 그리고 모든 저항변화기록소자(200)에서 셋 전압이 동일하고, 리셋 전압이 동일하도록 저항변화층(240)이 형성되는 것이 바람직하다.
상기의 저항변화 랜덤 액세스 메모리(400)에 있어서, 참조번호 200a로 표시된 저항변화기록소자에 정보를 기록하는 방법은 다음과 같다.
정보를 기록하고자 선택된 저항변화기록소자(200a)에 정보를 기록하기 위해서는 선택된 저항변화기록소자(200a)에 구비된 저항변화층(240)의 상태를 셋 상태에서 리셋 상태로 또는 리셋 상태에서 셋 상태로 변화시켜야 한다. 이를 위해 선택된 저항변화기록소자(200a)에 구비된 워드 라인(250)과 비트 라인(230)에 셋 전압 또는 리셋 전압을 인가한다. 선택된 저항변화기록소자(200a)에 구비된 저항변화층(240)이 리셋 상태에 있을 때, 선택된 저항변화기록소자(200a)에 구비된 워드 라인(250)과 비트 라인(230) 사이에 셋 전압을 인가하면 선택된 저항변화기록소자(200a)에 구비된 저항변화층(240)이 셋 상태로 변화된다. 그리고 선택된 저항변화기록소자(200a)에 구비된 저항변화층(240)이 셋 상태에 있을 때, 선택된 저항변 화기록소자(200a)에 구비된 워드 라인(250)과 비트 라인(230) 사이에 리셋 전압을 인가하면 선택된 저항변화기록소자(200a)에 구비된 저항변화층(240)이 리셋 상태로 변화된다. 이와 같은 방법으로 선택된 저항변화기록소자(200a)에 구비된 저항변화층(240)이 셋 상태에 있을 때를 "1"로 리셋 상태에 있을 때를 "0"으로 할당하여 선택된 저항변화기록소자(200a)에 정보를 기록할 수 있다.
도 5는 도 4에 도시된 저항변화 랜덤 액세스 메모리의 정보판독방법을 설명하기 위한 개념도이다. 도 5는 참조번호 610으로 표시된 저항변화기록소자에 기록된 정보를 판독하는 경우에 인가되는 전압을 도시한 것이다.
우선, 상술한 것과 같은 방법으로 저항변화 랜덤 액세스 메모리에 정보를 기록한다. 도 5에서 필라멘트 형태로 표현된 것이 존재하는 저항변화기록소자는 셋 상태로서 "1"이 할당된 경우이고, 필라멘트 형태로 표현된 것이 존재하지 않는 저항변화기록소자는 리셋 상태로서 "0"이 할당된 경우이다.
정보를 판독하고자 선택된 저항변화기록소자(610)에 기록된 정보를 판독하기 위해서, 우선 선택된 저항변화기록소자(610)에 구비된 소스 영역에 기준 전압을 인가한다. 바람직하게는 모든 저항변화기록소자에 구비된 소스 영역을 접지한다. 그리고 도 5에 도시된 바와 같이, 선택된 저항변화기록소자(610)에 구비된 워드 라인(620)과 선택된 저항변화기록소자(610)에 구비되지 않은 비트 라인(660)에는 게이트 전압(Vg)을 인가한다. 그리고 선택된 저항변화기록소자(610)에 구비된 드레인 영역(630)에는 드레인 전압(Vd)을 인가하고, 선택된 저항변화기록소자(610)에 구비된 비트 라인(640)과 선택된 저항변화기록소자(610)에 구비되지 않은 워드 라 인(650) 및 드레인 영역(670)은 플로팅시킨다. 이와 같이 전압을 인가한 후, 선택된 저항변화기록소자(610)에 구비된 드레인 영역(630)을 흐르는 판독 전류를 측정하여 선택된 저항변화기록소자(610)에 할당된 "0" 또는 "1"을 판독한다.
상기와 같이 전압을 인가하면, 선택된 저항변화기록소자(610)에 구비된 워드 라인(620)에는 게이트 전압(Vg)이 인가되고, 비트 라인(640)은 플로팅된다. 따라서 선택된 저항변화기록소자(610)에 구비된 저항변화층이 도 5에 도시된 바와 같이 셋 상태(온 상태)이면 워드 라인(620)에 인가된 게이트 전압(Vg)이 비트 라인(640)에 전달된다. 그리고 비트 라인(640)과 드레인 영역(630)의 전위차에 의해 채널이 열리고 드레인 영역(630)에 전류가 흐르게 된다. 그리고 선택된 저항변화기록소자(610)에 구비된 비트 라인(640)에 게이트 전압(Vg)이 전달되면, 선택된 저항변화기록소자(610)에 구비된 비트 라인(640)을 공유하고 있는 다른 저항변화기록소자(680)에도 채널이 열려 드레인 영역(630)에 전류가 흐르게 된다. 이와 같이 선택된 저항변화기록소자(610)에 구비된 저항변화층이 셋 상태이면, 동일한 열에 배열된 모든 저항변화기록소자(610, 680)에 의해 드레인 영역(630)에 전류가 흐르므로 전류가 증폭된다.
이와는 반대로, 선택된 저항변화기록소자(610)에 구비된 저항변화층이 리셋 상태(오프 상태)이면, 워드 라인(620)에 인가된 게이트 전압(Vg)이 비트 라인(640)에 전달되지 않는다. 따라서 선택된 저항변화기록소자(610)에 구비된 드레인 영역(630)에는 전류가 거의 흐르지 않게 된다. 그리고 선택된 저항변화기록소자(610)에 구비된 워드 라인(620)에 인가된 게이트 전압(Vg)이 비트 라인(640)에 전달되지 않음에 따라 비트 라인(640)을 공유하고 있는 다른 저항변화기록소자(680)에도 드레인 영역(630)에 전류가 흐르지 않는다.
결국 선택된 저항변화기록소자(610)에 구비된 저항변화층이 오프 상태이면 선택된 저항변화기록소자(610)에 의해 드레인 영역(630)에 전류가 거의 흐르지 않으나 선택된 저항변화기록소자(610)에 구비된 저항변화층이 온 상태이면 상기 드레인 영역(630)에 흐르는 전류가 증폭되어 온/오프 전류 비율이 커지게 된다. 따라서 선택된 저항변화기록소자(610)에 기록된 정보를 명확하게 판독할 수 있게 된다.
그리고 선택된 저항변화기록소자(610)에 구비되지 않은 비트 라인(660)에는 게이트 전압(Vg)이 인가되고, 선택된 저항변화기록소자(610)에 구비되지 않은 드레인 영역(670)은 플로팅시키면, 선택된 저항변화기록소자(610)와 다른 열에 있는 저항변화기록소자에 구비된 드레인 영역(670)을 통해서는 전류가 거의 흐르지 않게 되어, 선택된 저항변화기록소자(610)에 기록된 정보를 인접 저항변화기록소자에 의해 오독할 우려가 없게 된다.
도 6은 본 발명에 따른 저항변화 랜덤 액세스 메모리에 대한 바람직한 다른 실시예의 개략적인 구조를 나타낸 도면이다.
도 6을 참조하면, 본 발명에 따른 저항변화 랜덤 액세스 메모리(700)는 도 4에 도시된 저항변화 랜덤 액세스 메모리(400)의 구조와 크게 다르지 않다. 다만 낸드(NAND) 플래시 메모리의 구조와 유사하게, 저항변화기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 저항변화기록소자에 구비된 드레인 영역이 일체로 형성되어 서로 공유하고 있다. 즉 도 6에 도시된 바와 같이 참조번호 710a로 표시 된 저항변화기록소자에 구비된 소스 영역(711)은 참조번호 710b로 표시된 저항변화기록소자에 구비된 드레인 영역(711)과 일체로 형성되어 공유되어 있다. 마찬가지로 참조번호 710b로 표시된 저항변화기록소자에 구비된 소스 영역(712)은 참조번호 710c로 표시된 저항변화기록소자에 구비된 드레인 영역(712)과 공유되며, 참조번호 710c로 표시된 소스 영역(713)은 참조번호 710d로 표시된 드레인 영역(713)과 공유된다.
이와 같이 행의 방향으로 인접한 저항변화기록소자에 구비된 소스 영역과 드레인 영역이 공유되도록 저항변화 랜덤 액세스 메모리를 제작하면 종래의 직교막대 어레이 구조를 갖는 저항변화 랜덤 액세스 메모리와 동일한 수준의 집적도를 구현할 수 있다.
도 6에 도시된 저항변화 랜덤 액세스 메모리(700)에 정보를 기록하는 방법은 도 4에 도시된 저항변화 랜덤 액세스 메모리(400)에 정보를 기록하는 방법과 유사하게 워드 라인(250)과 비트 라인(230)에 셋 전압 또는 리셋 전압을 인가함으로써 이루어진다. 그러나 도 6에 도시된 저항변화 랜덤 액세스 메모리(700)에 기록된 정보를 판독하는 방법은 도 4에 도시된 저항변화 랜덤 액세스 메모리(400)에 기록된 정보를 판독하는 방법과 다르다.
도 7은 도 6에 도시된 저항변화 랜덤 액세스 메모리의 정보판독방법을 설명하기 위한 개념도이다. 도 7은 참조번호 810으로 표시된 저항변화기록소자에 기록된 정보를 판독하는 경우에 인가되는 전압을 도시한 것이다.
우선, 상술한 것과 같은 방법으로 저항변화 랜덤 액세스 메모리에 정보를 기 록한다. 도 7에서 필라멘트 형태로 표현된 것이 존재하는 저항변화기록소자는 셋 상태로서 "1"이 할당된 경우이고, 필라멘트 형태로 표현된 것이 존재하지 않는 저항변화기록소자는 리셋 상태로서 "0"이 할당된 경우이다.
정보를 판독하고자 선택된 저항변화기록소자(810)에 기록된 정보를 판독하기 위해서, 우선 선택된 저항변화기록소자(810)에 구비된 소스 영역(820)에 기준 전압을 인가한다. 바람직하게는 선택된 저항변화기록소자(810)에 구비된 소스 영역(820)을 접지한다. 그리고 도 5에 도시된 바와 같이, 선택된 저항변화기록소자(810)에 구비된 워드 라인(830)과 선택된 저항변화기록소자(810)에 구비되지 않은 비트 라인(840)에 게이트 전압(Vg)을 인가한다. 그리고 선택된 저항변화기록소자(810)에 구비된 드레인 영역(850)과 선택된 저항변화기록소자(810)에 구비된 드레인 영역(850)을 소스 영역(850)으로 공유하고 있는 저항변화기록소자(811)에 구비된 드레인 영역(860)에 드레인 전압(Vd)을 인가한다. 그리고 선택된 저항변화기록소자(810)에 구비된 비트 라인(870)과 선택된 저항변화기록소자(810)에 구비되지 않은 워드 라인(880)은 플로팅시킨다. 그리고 선택된 저항변화기록소자(810)에 구비된 드레인 영역(850)과 선택된 저항변화기록소자(810)에 구비된 드레인 영역(850)을 소스 영역(850)으로 공유하고 있는 저항변화기록소자(811)에 구비된 드레인 영역(860)을 제외한 나머지 소스/드레인 영역(890)은 플로팅시킨다. 이와 같이 전압을 인가한 후, 선택된 저항변화기록소자(810)에 구비된 드레인 영역(850)을 흐르는 판독 전류를 측정하여 선택된 저항변화기록소자(610)에 할당된 "0" 또는 "1"을 판독한다.
상기와 같이 전압을 인가하면, 선택된 저항변화기록소자(810)에 구비된 워드 라인(830)에는 게이트 전압(Vg)이 인가되고, 비트 라인(870)은 플로팅된다. 따라서 선택된 저항변화기록소자(810)에 구비된 저항변화층이 도 7에 도시된 바와 같이 셋 상태(온 상태)이면 워드 라인(830)에 인가된 게이트 전압(Vg)이 비트 라인(870)에 전달된다. 그리고 비트 라인(870)과 드레인 영역(850)의 전위차에 의해 채널이 열리고 드레인 영역(850)에 전류가 흐르게 된다. 그리고 도 5에서 설명한 바와 같이 드레인 영역(850)에 흐르는 전류는 선택된 저항변화기록소자(810)가 온 상태이면 증폭되고, 오프 상태이면 전류가 거의 흐르지 않으므로, 온/오프 전류 비율이 상당히 커지게 된다. 따라서 도 6에 도시된 저항변화 랜덤 액세스 메모리(700)는 상기와 같이 전압을 인가하면 정보를 명확하게 판독할 수 있게 된다.
다만, 도 6에 도시된 저항변화 랜덤 액세스 메모리(700)는 도 4에 도시된 저항변화 랜덤 액세스 메모리(400)와 달리 행의 배열 방향으로 소스 영역과 드레인 영역이 공유되어 있어 오독의 우려가 있다. 특히 선택된 저항변화기록소자(810)에 구비된 드레인 영역(850)을 소스 영역(850)으로 공유하고 있는 저항변화기록소자(811)가 문제된다. 이를 해결하기 위해, 참조번호 811로 표시된 저항변화기록소자의 드레인 영역(860)에 드레인 전압(Vd)을 인가하는 것이다. 이와 같이 참조번호 811로 표시된 저항변화기록소자의 드레인 영역(860)에 드레인 전압(Vd)을 인가하면, 참조번호 811로 표시된 저항변화기록소자의 소스 영역(850)과 드레인 영역(860)에 동일한 전압이 인가되므로 소스 영역(850)과 드레인 영역(860)을 통한 전류의 효과가 나타나지 않게 된다. 즉 선택된 저항변화기록소자(810)에 구비된 드 레인 영역(850)에 영향을 끼치지 못한다.
그리고 참조번호 811로 표시된 저항변화기록소자 이외의 저항변화기록소자는 소스/드레인 영역(890)을 통해 전류가 흐를 수 있으나, 이는 선택된 저항변화기록소자(810)에 구비된 드레인 영역(850)에 영향을 끼치지 못한다. 따라서 도 6에 도시된 바와 같이 인접한 저항변화기록소자와 소스와 드레인이 공유되도록 저항변화 랜덤 액세스 메모리(700)를 구성하더라도 정보 판독시에 인접한 저항변화기록소자에 의해 정보를 오독할 우려가 없게 된다. 즉 도 6에 도시된 바와 같이 저항변화 랜덤 액세스 메모리(700)를 구성하면, 집적도는 높이면서도 정보를 오독할 우려가 없게 된다.
본 발명에 따른 상전이 랜덤 액세스 메모리는 상전이기록소자가 행 및 열로 정렬된 어레이를 이루어 형성된다. 상전이기록소자는 상술한 바와 같이 도 2 및 도 3에 도시한 저항변화기록소자(200)와 유사한 구성을 가진다. 따라서 본 발명에 따른 상전이 랜덤 액세스 메모리는 도 4 및 도 6에 도시한 저항변화 랜덤 액세스 메모리(400, 700)와 유사한 구성을 가진다. 도 4 및 도 6에 도시한 저항변화 랜덤 액세스 메모리(400, 700)와 상전이 랜덤 액세스 메모리의 차이점은 도 2 및 도 3에 도시한 저항변화기록소자(200)와 상전이기록소자의 차이점과 같다.
그리고 본 발명에 따른 상전이 랜덤 액세스 메모리의 정보기록방법이나 정보판독방법은 상술한 저항변화 랜덤 액세스 메모리(400, 700)에 정보를 기록하거나 판독하는 방법과 유사하다. 다만, 정보를 판독하고자 선택된 상전이기록소자에 구비된 워드 라인에 인가되는 게이트 전압과 드레인 영역에 인가되는 드레인 전압은 선택된 상전이기록소자에 구비된 상전이층에 흐르는 전류가 선택된 상전이기록소자에 구비된 상전이층을 셋 상태에서 리셋 상태로 변경시키는 리셋 전류보다 작게 되도록 설정된다. 상전이 랜덤 액세스 메모리의 정보기록방법과 정보판독방법은 저항변화 랜덤 액세스 메모리의 정보기록방법과 정보판독방법과 유사하게 워드 라인과 비트 라인을 이용하여 정보를 기록하고, 드레인 영역에 흐르는 전류를 측정하여 정보를 판독한다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1a는 종래의 저항변화 랜덤 액세스 메모리의 구조를 개략적으로 나타내는 사시도이다.
도 1b는 종래의 저항변화 랜덤 액세스 메모리에 있어서, 정보 판독시 오류가 발생하는 과정을 개략적으로 나타내는 도면이다.
도 2는 본 발명에 따른 저항변화기록소자에 대한 바람직한 일 실시예의 개략적인 구조를 나타내는 단면도이다.
도 3은 도 2의 사시도이다.
도 4는 본 발명에 따른 저항변화 랜덤 액세스 메모리에 대한 바람직한 일 실시예의 개략적인 구조를 나타내는 도면이다.
도 5는 도 4에 도시된 저항변화 랜덤 액세스 메모리의 정보판독방법을 설명하기 위한 개념도이다.
도 6은 본 발명에 따른 저항변화 랜덤 액세스 메모리에 대한 바람직한 다른 실시예의 개략적인 구조를 나타내는 도면이다.
도 7은 도 6에 도시된 저항변화 랜덤 액세스 메모리의 정보판독방법을 설명하기 위한 개념도이다.

Claims (24)

  1. 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판;
    상기 채널 영역 상에 형성되고, 전도성 물질로 이루어진 비트 라인;
    상기 비트 라인 상에 형성되고, 전기적 신호에 의해 전기 저항이 변화하는 물질로 이루어진 저항변화층; 및
    상기 저항변화층 상에 형성되고, 전도성 물질로 이루어진 워드 라인;을 포함하고,
    상기 비트 라인은 일 방향으로 길게 뻗은 형상으로 형성되고,
    상기 워드 라인은 상기 비트 라인 형성 방향과 직교하는 방향으로 길게 뻗은 형상으로 형성되는 것을 특징으로 하는 저항변화기록소자.
  2. 제1항에 있어서,
    상기 채널 영역과 상기 비트 라인 사이에 형성된 절연층을 더 포함하는 것을 특징으로 하는 저항변화기록소자.
  3. 삭제
  4. 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판;
    상기 채널 영역 상에 형성되고, 전도성 물질로 이루어진 비트 라인;
    상기 비트 라인 상에 형성되고, 전기적 신호에 의해 상(phase)이 전이되는 물질로 이루어진 상전이층; 및
    상기 상전이층 상에 형성되고, 전도성 물질로 이루어진 워드 라인;을 포함하고,
    상기 비트 라인은 일 방향으로 길게 뻗은 형상으로 형성되고,
    상기 워드 라인은 상기 비트 라인 형성 방향과 직교하는 방향으로 길게 뻗은 형상으로 형성되는 것을 특징으로 하는 상전이기록소자.
  5. 제4항에 있어서,
    상기 채널 영역과 상기 비트 라인 사이에 형성된 절연층을 더 포함하는 것을 특징으로 하는 상전이기록소자.
  6. 삭제
  7. 행 및 열로 정렬되는 저항변화기록소자의 어레이로 이루어진 저항변화 랜덤 액세스 메모리로서,
    상기 저항변화기록소자는,
    열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며, 상기 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판;
    상기 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 비트 라인;
    상기 비트 라인 상에 형성되며, 전기적 신호에 의해 저항이 변화되는 물질로 이루어진 저항변화층; 및
    상기 저항변화층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 워드 라인;을 포함하고,
    상기 각각의 저항변화기록소자는 열의 배열 방향으로 인접한 저항변화기록소자와 상기 소스 영역, 드레인 영역 및 비트 라인을 공유하고, 행의 배열 방향으로 인접한 저항변화기록소자와 상기 워드 라인을 공유하여 어레이를 이루고 있는 저항변화 랜덤 액세스 메모리.
  8. 제7항에 있어서,
    상기 저항변화기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 저항변화기록소자에 구비된 드레인 영역은 서로 전기적으로 분리되어 있는 것을 특징으로 하는 저항변화 랜덤 액세스 메모리.
  9. 제7항에 있어서,
    상기 저항변화기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 저항변화기록소자에 구비된 드레인 영역은 일체로 형성되어 서로 공유하고 있는 것을 특징으로 하는 저항변화 랜덤 액세스 메모리.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 저항변화기록소자는 상기 채널 영역과 상기 비트 라인 사이에 형성된 절연층을 더 포함하는 것을 특징으로 하는 저항변화 랜덤 액세스 메모리.
  11. 제8항에 기재되어 있는 저항변화 랜덤 액세스 메모리를 준비하는 단계;
    상기 저항변화기록소자에 구비된 저항변화층이 셋 상태일 때를 "1"로, 상기 저항변화기록소자에 구비된 저항변화층이 리셋 상태일 때를 "0"으로 할당하는 단계;
    정보를 판독하고자 선택된 저항변화기록소자에 구비된 소스 영역에 인가되는 전압을 기준으로 하여,
    상기 선택된 저항변화기록소자에 구비된 워드 라인과 상기 선택된 저항변화기록소자에 구비되지 않은 비트 라인에 게이트 전압을 인가하고, 상기 선택된 저항변화기록소자에 구비된 드레인 영역에 드레인 전압을 인가하며, 상기 선택된 저항변화기록소자에 구비된 비트 라인과 상기 선택된 저항변화기록소자에 구비되지 않은 워드 라인은 플로팅시키는 단계; 및
    상기 선택된 저항변화기록소자에 구비된 드레인 영역에 흐르는 전류를 측정하여, 상기 선택된 저항변화기록소자에 할당된 "0" 또는 "1"을 판독하는 단계;를 포함하는 것을 특징으로 하는 저항변화 랜덤 액세스 메모리의 정보판독방법.
  12. 제11항에 있어서,
    상기 선택된 저항변화기록소자에 구비되지 않은 소스 영역에 기준 전압을 인 가하고, 상기 선택된 저항변화기록소자에 구비되지 않은 드레인 영역은 플로팅시키는 것을 특징으로 하는 저항변화 랜덤 액세스 메모리의 정보판독방법.
  13. 제9항에 기재되어 있는 저항변화 랜덤 액세스 메모리를 준비하는 단계;
    상기 저항변화기록소자에 구비된 저항변화층이 셋 상태일 때를 "1"로, 상기 저항변화기록소자에 구비된 저항변화층이 리셋 상태일 때를 "0"으로 할당하는 단계;
    정보를 판독하고자 선택된 저항변화기록소자에 구비된 소스 영역에 인가되는 전압을 기준으로 하여,
    상기 선택된 저항변화기록소자에 구비된 워드 라인과 상기 선택된 저항변화기록소자에 구비되지 않은 비트 라인에 게이트 전압을 인가하고, 상기 선택된 저항변화기록소자에 구비된 드레인 영역과 상기 선택된 저항변화기록소자에 구비된 드레인 영역을 소스 영역으로 공유하고 있는 저항변화기록소자에 구비된 드레인 영역에 드레인 전압을 인가하며, 상기 선택된 저항변화기록소자에 구비된 비트 라인과 상기 선택된 저항변화기록소자에 구비되지 않은 워드 라인은 플로팅시키는 단계; 및
    상기 선택된 저항변화기록소자에 구비된 드레인 영역에 흐르는 전류를 측정하여, 상기 선택된 저항변화기록소자에 할당된 "0" 또는 "1"을 판독하는 단계;를 포함하는 것을 특징으로 하는 저항변화 랜덤 액세스 메모리의 정보판독방법.
  14. 제13항에 있어서,
    상기 선택된 저항변화기록소자 및 상기 선택된 저항변화기록소자에 구비된 드레인 영역을 소스 영역으로 공유하고 있는 저항변화기록소자에 구비되지 않은 소스 영역 및 드레인 영역은 플로팅시키는 것을 특징으로 하는 저항변화 랜덤 액세스 메모리의 정보판독방법.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 게이트 전압과 상기 드레인 전압의 차이는 상기 저항변화층을 셋 상태에서 리셋 상태로 변경시키는 리셋 전압보다 작은 것을 특징으로 하는 저항변화 랜덤 액세스 메모리의 정보판독방법.
  16. 행 및 열로 정렬되는 상전이기록소자의 어레이로 이루어진 상전이 랜덤 액세스 메모리로서,
    상기 상전이기록소자는,
    열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며, 상기 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판;
    상기 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 비트 라인;
    상기 비트 라인 상에 형성되며, 전기적 신호에 의해 상이 전이되는 물질로 이루어진 상전이층; 및
    상기 상전이층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 워드 라인;을 포함하고,
    상기 각각의 상전이기록소자는 열의 배열 방향으로 인접한 상전이기록소자와 상기 소스 영역, 드레인 영역 및 비트 라인을 공유하고, 행의 배열 방향으로 인접한 상전이기록소자와 상기 워드 라인을 공유하여 어레이를 이루고 있는 상전이 랜덤 액세스 메모리.
  17. 제16항에 있어서,
    상기 상전이기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 상전이기록소자에 구비된 드레인 영역은 서로 전기적으로 분리되어 있는 것을 특징으로 하는 상전이 랜덤 액세스 메모리.
  18. 제16항에 있어서,
    상기 상전이기록소자에 구비된 소스 영역과 행의 배열 방향으로 인접한 상전이기록소자에 구비된 드레인 영역은 일체로 형성되어 서로 공유하고 있는 것을 특징으로 하는 상전이 랜덤 액세스 메모리.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 상전이기록소자는 상기 채널 영역과 상기 비트 라인 사이에 형성된 절연층을 더 포함하는 것을 특징으로 하는 상전이 랜덤 액세스 메모리.
  20. 제17항에 기재되어 있는 상전이 랜덤 액세스 메모리를 준비하는 단계;
    상기 상전이기록소자에 구비된 상전이층이 셋 상태일 때를 "1"로, 상기 상전이기록소자에 구비된 상전이층이 리셋 상태일 때를 "0"으로 할당하는 단계;
    정보를 판독하고자 선택된 상전이기록소자에 구비된 소스 영역에 인가되는 전압을 기준으로 하여,
    상기 선택된 상전이기록소자에 구비된 워드 라인과 상기 선택된 상전이기록소자에 구비되지 않은 비트 라인에 게이트 전압을 인가하고, 상기 선택된 상전이기록소자에 구비된 드레인 영역에 드레인 전압을 인가하며, 상기 선택된 상전이기록소자에 구비된 비트 라인과 상기 선택된 상전이기록소자에 구비되지 않은 워드 라인은 플로팅시키는 단계; 및
    상기 선택된 상전이기록소자에 구비된 드레인 영역에 흐르는 전류를 측정하여, 상기 선택된 상전이기록소자에 할당된 "0" 또는 "1"을 판독하는 단계;를 포함하는 것을 특징으로 하는 상전이 랜덤 액세스 메모리의 정보판독방법.
  21. 제20항에 있어서,
    상기 선택된 상전이기록소자에 구비되지 않은 소스 영역에 기준 전압을 인가하고, 상기 선택된 상전이기록소자에 구비되지 않은 드레인 영역은 플로팅시키는 것을 특징으로 하는 상전이 랜덤 액세스 메모리의 정보판독방법.
  22. 제18항에 기재되어 있는 상전이 랜덤 액세스 메모리를 준비하는 단계;
    상기 상전이기록소자에 구비된 상전이층이 셋 상태일 때를 "1"로, 상기 상전이기록소자에 구비된 상전이층이 리셋 상태일 때를 "0"으로 할당하는 단계;
    정보를 판독하고자 선택된 상전이기록소자에 구비된 소스 영역에 인가되는 전압을 기준으로 하여,
    상기 선택된 상전이기록소자에 구비된 워드 라인과 상기 선택된 상전이기록소자에 구비되지 않은 비트 라인에 게이트 전압을 인가하고, 상기 선택된 상전이기록소자에 구비된 드레인 영역과 상기 선택된 상전이기록소자에 구비된 드레인 영역을 소스 영역으로 공유하고 있는 상전이기록소자에 구비된 드레인 영역에 드레인 전압을 인가하며, 상기 선택된 상전이기록소자에 구비된 비트 라인과 상기 선택된 상전이기록소자에 구비되지 않은 워드 라인은 플로팅시키는 단계; 및
    상기 선택된 상전이기록소자에 구비된 드레인 영역에 흐르는 전류를 측정하여, 상기 선택된 상전이기록소자에 할당된 "0" 또는 "1"을 판독하는 단계;를 포함하는 것을 특징으로 하는 상전이 랜덤 액세스 메모리의 정보판독방법.
  23. 제22항에 있어서,
    상기 선택된 상전이기록소자 및 상기 선택된 상전이기록소자에 구비된 드레인 영역을 소스 영역으로 공유하고 있는 상전이기록소자에 구비되지 않은 소스 영역 및 드레인 영역은 플로팅시키는 것을 특징으로 하는 상전이 랜덤 액세스 메모리의 정보판독방법.
  24. 제20항 내지 제23항 중 어느 한 항에 있어서,
    상기 게이트 전압과 상기 드레인 전압은,
    상기 상전이층에 흐르는 전류가 상기 상전이층을 셋 상태에서 리셋 상태로 변경시키는 리셋 전류보다 작게 되도록 설정되는 것을 특징으로 하는 상전이 랜덤 액세스 메모리의 정보판독방법.
KR1020080066120A 2008-07-08 2008-07-08 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법 KR101001304B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080066120A KR101001304B1 (ko) 2008-07-08 2008-07-08 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법
US12/397,299 US8023318B2 (en) 2008-07-08 2009-03-03 Resistance memory element, phase change memory element, resistance random access memory device, information reading method thereof, phase change random access memory device, and information reading method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080066120A KR101001304B1 (ko) 2008-07-08 2008-07-08 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법

Publications (2)

Publication Number Publication Date
KR20100005986A KR20100005986A (ko) 2010-01-18
KR101001304B1 true KR101001304B1 (ko) 2010-12-14

Family

ID=41505012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066120A KR101001304B1 (ko) 2008-07-08 2008-07-08 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법

Country Status (2)

Country Link
US (1) US8023318B2 (ko)
KR (1) KR101001304B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
KR101616972B1 (ko) * 2009-09-15 2016-04-29 삼성전자주식회사 저항 소자를 갖는 반도체 장치 및 그 형성 방법
US20110254085A1 (en) 2010-04-16 2011-10-20 Hynix Semiconductor Inc. Semiconductor integrated circuit device having reduced unit cell area and method for manufacturing the same
JP5508944B2 (ja) 2010-06-08 2014-06-04 株式会社東芝 半導体記憶装置
KR101448412B1 (ko) 2010-08-30 2014-10-07 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 다층 메모리 어레이
KR101095008B1 (ko) 2010-09-30 2011-12-20 주식회사 하이닉스반도체 로우 제어 셀을 구비한 상변화 메모리 장치
WO2012085627A1 (en) 2010-12-23 2012-06-28 Universitat Politecnica De Catalunya Method for operating a transistor, reconfigurable processing architecture and use of a restored broken down transistor for a multiple mode operation
JP5404683B2 (ja) 2011-03-23 2014-02-05 株式会社東芝 抵抗変化メモリ
US9196753B2 (en) 2011-04-19 2015-11-24 Micron Technology, Inc. Select devices including a semiconductive stack having a semiconductive material
US9190454B2 (en) * 2013-03-19 2015-11-17 Kabushiki Kaisha Toshiba Memory device
US8883557B1 (en) 2013-09-03 2014-11-11 Intermolecular, Inc. Controlling composition of multiple oxides in resistive switching layers using atomic layer deposition
TWI553636B (zh) * 2014-10-27 2016-10-11 國立中山大學 電阻式記憶體及其製作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744566B1 (ko) 2006-09-08 2007-08-01 한국전자통신연구원 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198682B1 (en) * 1999-02-13 2001-03-06 Integrated Device Technology, Inc. Hierarchical dynamic memory array architecture using read amplifiers separate from bit line sense amplifiers
KR100457159B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 마그네틱 램
US20030117838A1 (en) * 2001-12-26 2003-06-26 Mitsubishi Denki Kabushiki Kaisha Thin film magnetic memory device writing data with bidirectional data write current
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
JP3967193B2 (ja) * 2002-05-21 2007-08-29 スパンション エルエルシー 不揮発性半導体記憶装置及びその製造方法
JP4365576B2 (ja) * 2002-11-22 2009-11-18 Ｔｄｋ株式会社 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法
US7184301B2 (en) * 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
JP2005310840A (ja) * 2004-04-16 2005-11-04 Toshiba Corp 磁気ランダムアクセスメモリ
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7630234B2 (en) * 2005-09-14 2009-12-08 Nec Corporation Magnetic random access memory
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
JP4398945B2 (ja) * 2006-02-23 2010-01-13 シャープ株式会社 不揮発性半導体記憶装置及びデータ書き換え方法
US7636251B2 (en) * 2006-04-21 2009-12-22 Samsung Electronics Co., Ltd. Methods of operating a non-volatile memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744566B1 (ko) 2006-09-08 2007-08-01 한국전자통신연구원 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법

Also Published As

Publication number Publication date
KR20100005986A (ko) 2010-01-18
US20100008132A1 (en) 2010-01-14
US8023318B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
KR101001304B1 (ko) 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법
US11672189B2 (en) Two-terminal reversibly switchable memory device
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP4499740B2 (ja) 記憶素子、メモリ回路、半導体集積回路
JP4981302B2 (ja) 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
US6972985B2 (en) Memory element having islands
US6473332B1 (en) Electrically variable multi-state resistance computing
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR20070030147A (ko) 기억 장치 및 반도체 장치
JP2008187183A (ja) 磁気及び抵抗メモリ要素等を有するマルチビットのメモリセル等を備えるメモリ装置及びその製造方法
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR20060042734A (ko) 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
KR100976424B1 (ko) 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리
WO2005106955A1 (ja) 記憶素子
KR101079662B1 (ko) 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법
KR20080040734A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 9