JP5201138B2 - 半導体装置及びその駆動方法 - Google Patents
半導体装置及びその駆動方法 Download PDFInfo
- Publication number
- JP5201138B2 JP5201138B2 JP2009519315A JP2009519315A JP5201138B2 JP 5201138 B2 JP5201138 B2 JP 5201138B2 JP 2009519315 A JP2009519315 A JP 2009519315A JP 2009519315 A JP2009519315 A JP 2009519315A JP 5201138 B2 JP5201138 B2 JP 5201138B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage value
- semiconductor device
- electrode
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
本発明は、日本国特許出願:特願2007−158938号(2007年6月15日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、抵抗変化素子を有する半導体装置及びその駆動方法に関する。
図12に示す従来の半導体装置の一通りの動作について考察する。図12に示す半導体記憶装置100において、単極性の電圧を用いた抵抗変化素子102のスイッチング動作を図13に示す。ここでは、抵抗変化素子102の2つの電極115と116の間に印加される電圧をVswと表記する。半導体記憶装置100において、抵抗変化素子102に所望の電圧Vswを印加するためには、不純物拡散層(ソース)111と上部の配線118の間にVswより高い電圧を印加し、ゲート電極114にトランジスタ構造101がオン状態になる閾値電圧以上の電圧を印加する。抵抗変化素子102に印加した電圧Vswの変化に対して抵抗変化素子102を流れる電流の関係は、例えば図13に示す関係となる。抵抗変化素子102が低抵抗状態すなわちセット状態の場合、印加電圧Vswに対して図13中の電圧−電流特性A121に従った振る舞いを示す。即ち、Vswが低い領域では低抵抗状態のため、電流が多く流れるが、ある電圧V1を超えると、電流値が急激に減少する。これは、抵抗変化素子102が高抵抗状態すなわちリセット状態へとスイッチングした結果である。さらにVswを増加していきある電圧V2を超えると、電流値が急激に増加する。これは、抵抗変化素子102が再度セット状態へとスイッチングした結果である。一方で、抵抗変化素子102が高抵抗状態すなわちリセット状態の場合、印加電圧Vswに対して図13中の電圧−電流特性B122に従った振る舞いを示す。即ち、Vswが低い領域では高抵抗状態のため、電流が流れにくいが、電圧V1を超えても高抵抗状態は変化しない。さらにVswを増加していき、電圧V2を超えると、電流値が急激に増加する。
10 抵抗変化素子
11 第一の電極
12 第二の電極
13 可変抵抗体
14 書き換え電源回路
15 グラウンド線
100 半導体記憶装置
101 MOS型のトランジスタ構造
102 抵抗変化素子
110 半導体基板(シリコン基板)
111 不純物拡散層(ソース)
112 不純物拡散層(ドレイン)
113 ゲート絶縁膜
114 ゲート電極
115 電極
116 電極
117 可変抵抗体
118 配線
121 電圧−電流特性A
122 電圧−電流特性B
本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。
Claims (32)
- 電圧の印加に応じて、第一の状態と、前記第一の状態よりも抵抗率の低い第二の状態と、に変化する可変抵抗体に対して、
前記第一の状態に対応する第一の電圧値と、前記第一の電圧値の絶対値よりも絶対値の小さな第二の電圧値とを交互に推移する波形を印加し、
前記波形が三角波を含む半導体装置の駆動方法。 - 第一の電極と、第二の電極と、
前記第一の電極と前記第二の電極との間に挟持されてなる、可変抵抗体を含む層と、
前記第一の電極、前記第二の電極のいずれか又は両方と電気的に接続された電圧発生部と、
を備え、
前記第一の電極と、前記第二の電極との間の電気抵抗は、前記電圧発生部から印加した電圧に応じて、第一の状態と、前記第一の状態よりも抵抗の低い第二の状態と、に変化するものであり、
前記電圧発生部により、前記第一の電極と前記第二の電極との間に、前記第一の状態に対応する第一の電圧値と、前記第一の電圧値の絶対値よりも絶対値の小さな第二の電圧値とを交互に推移する波形を印加し、
前記波形が三角波を含む半導体装置の駆動方法。 - 前記第一の電圧値を振幅とする電圧パルス内に、前記第一の電圧値と、前記第二の電圧値と、を交互に複数回推移するステップを有する波形を印加することを特徴とする請求項1または2に記載の半導体装置の駆動方法。
- 前記波形がさらに矩形波を含むことを特徴とする請求項1から3のいずれか1項に記載の半導体装置の駆動方法。
- 前記矩形波のパルス幅が、1μs未満であることを特徴とする請求項4に記載の半導体装置の駆動方法。
- 前記矩形波のパルス幅が、500ns以下であることを特徴とする請求項4又は5に記載の半導体装置の駆動方法。
- 前記波形を、時間の推移に応じて可変させることを特徴とする請求項1から6のいずれか1項に記載の半導体装置の駆動方法。
- 前記波形が、第一の時刻点から始まる前記第一の電圧値の第一の滞在時間と、前記第一の時刻点とは異なる第二の時刻点から始まる前記第一の電圧値の第二の滞在時間と、が互いに異なるものを含むことを特徴とする請求項1から7のいずれか1項に記載の半導体装置の駆動方法。
- 前記第一の電圧値に滞在する時間を、時間の推移に応じて短くすることを特徴とする請求項1から8のいずれか1項に記載の半導体装置の駆動方法。
- 前記波形の一周期における、前記第二の電圧値に滞在する時間が、前記第一の電圧値に滞在する時間の1/5より長いことを特徴とする請求項1から9のいずれか1項に記載の半導体装置の駆動方法。
- 前記第二の電圧値の絶対値が、前記第一の電圧値の絶対値の4/5以下であることを特徴とする請求項1から10のいずれか1項に記載の半導体装置の駆動方法。
- 第三の時刻点から始まる前記第二の電圧値と、前記第三の時刻点とは異なる第四の時刻点から始まる前記第二の電圧値とが、互いに異なるものを含むことを特徴とする請求項11に記載の半導体装置の駆動方法。
- 電圧の印加に応じて、第一の状態と、前記第一の状態よりも抵抗率の低い第二の状態と、に変化する可変抵抗体に対して、
前記第二の状態に対応する第三の電圧値と、前記第三の電圧値の絶対値よりも絶対値の小さな第四の電圧値とを交互に推移する波形を印加し、
前記波形が三角波を含む半導体装置の駆動方法。 - 第一の電極と、第二の電極と、
前記第一の電極と前記第二の電極との間に挟持されてなる、可変抵抗体を含む層と、
前記第一の電極、前記第二の電極のいずれか又は両方と電気的に接続された電圧発生部と、
を備え、
前記第一の電極と、前記第二の電極との間の電気抵抗は、前記電圧発生部から印加した電圧に応じて、第一の状態と、前記第一の状態よりも抵抗の低い第二の状態と、に変化するものであり、
前記電圧発生部により、前記第一の電極と前記第二の電極との間に、前記第二の状態に対応する第三の電圧値と、前記第三の電圧値の絶対値よりも絶対値の小さな第四の電圧値とを交互に推移する波形を印加し、
前記波形が三角波を含む半導体装置の駆動方法。 - 前記第三の電圧値を振幅とする電圧パルス内に、前記第三の電圧値と、前記第四の電圧値と、を交互に複数回推移するステップを有する波形を印加することを特徴とする請求項13または14に記載の半導体装置の駆動方法。
- 前記波形がさらに矩形波を含むことを特徴とする請求項13から15のいずれか1項に記載の半導体装置の駆動方法。
- 前記矩形波のパルス幅が、100ns未満であることを特徴とする請求項16に記載の半導体装置の駆動方法。
- 前記矩形波のパルス幅が、25ns以下であることを特徴とする請求項16又は17に記載の半導体装置の駆動方法。
- 前記波形を、時間の推移に応じて可変させることを特徴とする請求項13から18のいずれか1項に記載の半導体装置の駆動方法。
- 前記波形が、第五の時刻点から始まる前記第三の電圧値の第三の滞在時間と、前記第五の時刻点とは異なる第六の時刻点から始まる前記第三の電圧値の第四の滞在時間と、が互いに異なるものを含むことを特徴とする請求項13から19のいずれか1項に記載の半導体装置の駆動方法。
- 前記第三の電圧値に滞在する時間を、時間の推移に応じて短くすることを特徴とする請求項13から20のいずれか1項に記載の半導体装置の駆動方法。
- 前記波形の一周期における、前記第四の電圧値に滞在する時間が、前記第三の電圧値に滞在する時間の1/5より長いことを特徴とする請求項13から21のいずれか1項に記載の半導体装置の駆動方法。
- 前記第四の電圧値の絶対値が、前記第三の電圧値の絶対値の1/2以下であることを特徴とする請求項13から22のいずれか1項に記載の半導体装置の駆動方法。
- 第七の時刻点から始まる前記第四の電圧値と、前記第七の時刻点とは異なる第八の時刻点から始まる前記第四の電圧値とが、互いに異なるものを含むことを特徴とする請求項23に記載の半導体装置の駆動方法。
- 前記可変抵抗体は、酸素、窒素、硫黄、セレン、テルルからなる群から選択される一の、または複数の元素と、金属との化合物であることを特徴とする請求項1から24のいずれか1項に記載の半導体装置の駆動方法。
- 前記金属は、Cr、Ti、V、Ni、Cu、Zr、Nb、Mo、Hf、Ta、Wのいずれかであることを特徴とする請求項25に記載の半導体装置の駆動方法。
- マトリクス状に配列された抵抗変化素子と、電圧発生部と、を含む半導体装置であって、
前記抵抗変化素子は、可変抵抗体が、第一の電極と、第二の電極と、に接続されてなり、前記可変抵抗体は、電圧の印加に応じて、第一の状態と、前記第一の状態よりも抵抗率の低い第二の状態と、に変化するものであり、
前記電圧発生部は、前記第一の電極、前記第二の電極のいずれか又は両方と電気的に接続され、
前記電圧発生部は、前記第一の状態に対応する第一の電圧値と、前記第一の電圧値よりも絶対値の小さな第二の電圧値とを交互に推移すると共に、第一の時刻点から始まる前記第一の電圧値の第一の滞在時間と、前記第一の時刻点とは異なる第二の時刻点から始まる前記第一の電圧値の第二の滞在時間と、が互いに異なる波形の電圧を発生する半導体装置。 - 前記電圧発生部は、前記第一の電圧値を振幅とする電圧パルス内に、前記第一の電圧値と、前記第二の電圧値と、を交互に複数回推移するステップを有する波形の電圧を発生することを特徴とする請求項27に記載の半導体装置。
- 前記電圧発生部は、前記第一の電圧値に滞在する時間が、時間の推移に応じて短くなる波形の電圧を発生することを特徴とする請求項27又は28に記載の半導体装置。
- マトリクス状に配列された抵抗変化素子と、電圧発生部と、を含む半導体装置であって、
前記抵抗変化素子は、可変抵抗体が、第一の電極と、第二の電極と、に接続されてなり、前記可変抵抗体は、電圧の印加に応じて、第一の状態と、前記第一の状態よりも抵抗率の低い第二の状態と、に変化するものであり、
前記電圧発生部は、前記第一の電極、前記第二の電極のいずれか又は両方と電気的に接続され、
前記電圧発生部は、前記第二の状態に対応する第三の電圧値と、前記第三の電圧値よりも絶対値の小さな第四の電圧値とを交互に推移すると共に、第三の時刻点から始まる前記第三の電圧値の第三の滞在時間と、前記第三の時刻点とは異なる第四の時刻点から始まる前記第三の電圧値の第四の滞在時間と、が互いに異なる波形の電圧を発生する半導体装置。 - 前記電圧発生部は、前記第三の電圧値を振幅とする電圧パルス内に、前記第三の電圧値と、前記第四の電圧値と、を交互に複数回推移するステップを有する波形の電圧を発生することを特徴とする請求項30に記載の半導体装置。
- 前記電圧発生部は、前記第三の電圧値に滞在する時間が、時間の推移に応じて短くなる波形の電圧を発生することを特徴とする請求項30又は31に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009519315A JP5201138B2 (ja) | 2007-06-15 | 2008-06-13 | 半導体装置及びその駆動方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007158938 | 2007-06-15 | ||
JP2007158938 | 2007-06-15 | ||
PCT/JP2008/060838 WO2008153124A1 (ja) | 2007-06-15 | 2008-06-13 | 半導体装置及びその駆動方法 |
JP2009519315A JP5201138B2 (ja) | 2007-06-15 | 2008-06-13 | 半導体装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008153124A1 JPWO2008153124A1 (ja) | 2010-08-26 |
JP5201138B2 true JP5201138B2 (ja) | 2013-06-05 |
Family
ID=40129727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009519315A Active JP5201138B2 (ja) | 2007-06-15 | 2008-06-13 | 半導体装置及びその駆動方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5201138B2 (ja) |
WO (1) | WO2008153124A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4846813B2 (ja) | 2009-03-12 | 2011-12-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5418147B2 (ja) * | 2009-10-26 | 2014-02-19 | 日本電気株式会社 | 素子制御回路、スイッチング素子及び素子制御方法 |
CN102422361B (zh) | 2010-03-30 | 2014-03-19 | 松下电器产业株式会社 | 非易失性存储装置和对非易失性存储装置的写入方法 |
JP5133471B2 (ja) * | 2011-03-25 | 2013-01-30 | パナソニック株式会社 | 抵抗変化型不揮発性素子の書き込み方法および記憶装置 |
WO2012172773A1 (ja) | 2011-06-13 | 2012-12-20 | パナソニック株式会社 | 抵抗変化素子の駆動方法、及び不揮発性記憶装置 |
WO2013046643A1 (ja) * | 2011-09-28 | 2013-04-04 | パナソニック株式会社 | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 |
US10395738B2 (en) * | 2017-11-30 | 2019-08-27 | Micron Technology, Inc. | Operations on memory cells |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005536828A (ja) * | 2002-09-11 | 2005-12-02 | オヴォニクス,インコーポレイテッド | 相変化材料メモリにプログラムする方法 |
JP2006019444A (ja) * | 2004-06-30 | 2006-01-19 | Sharp Corp | 可変抵抗素子の駆動方法及び記憶装置 |
JP2006236556A (ja) * | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 記憶装置、半導体装置、およびそれらの駆動方法 |
JP2007004873A (ja) * | 2005-06-22 | 2007-01-11 | Sony Corp | 記憶装置の初期化方法 |
JP2007514265A (ja) * | 2003-12-26 | 2007-05-31 | 松下電器産業株式会社 | 記憶素子、メモリ回路、半導体集積回路 |
JP2007515026A (ja) * | 2003-12-18 | 2007-06-07 | 松下電器産業株式会社 | 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法 |
JP2007294592A (ja) * | 2006-04-24 | 2007-11-08 | Sony Corp | 記憶装置の駆動方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4221031B2 (ja) * | 2007-02-09 | 2009-02-12 | シャープ株式会社 | 不揮発性半導体記憶装置及びその書き換え方法 |
-
2008
- 2008-06-13 WO PCT/JP2008/060838 patent/WO2008153124A1/ja active Application Filing
- 2008-06-13 JP JP2009519315A patent/JP5201138B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005536828A (ja) * | 2002-09-11 | 2005-12-02 | オヴォニクス,インコーポレイテッド | 相変化材料メモリにプログラムする方法 |
JP2007515026A (ja) * | 2003-12-18 | 2007-06-07 | 松下電器産業株式会社 | 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法 |
JP2007514265A (ja) * | 2003-12-26 | 2007-05-31 | 松下電器産業株式会社 | 記憶素子、メモリ回路、半導体集積回路 |
JP2006019444A (ja) * | 2004-06-30 | 2006-01-19 | Sharp Corp | 可変抵抗素子の駆動方法及び記憶装置 |
JP2006236556A (ja) * | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 記憶装置、半導体装置、およびそれらの駆動方法 |
JP2007004873A (ja) * | 2005-06-22 | 2007-01-11 | Sony Corp | 記憶装置の初期化方法 |
JP2007294592A (ja) * | 2006-04-24 | 2007-11-08 | Sony Corp | 記憶装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2008153124A1 (ja) | 2008-12-18 |
JPWO2008153124A1 (ja) | 2010-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9208873B2 (en) | Non-volatile storage system biasing conditions for standby and first read | |
KR100738092B1 (ko) | 상전이 메모리 소자의 멀티-비트 동작 방법 | |
US8289751B2 (en) | Non-volatile memory cell with programmable unipolar switching element | |
JP5222380B2 (ja) | 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置 | |
US8238149B2 (en) | Methods and apparatus for reducing defect bits in phase change memory | |
JP5201138B2 (ja) | 半導体装置及びその駆動方法 | |
US8759806B2 (en) | Semiconductor memory device | |
JP6750507B2 (ja) | 選択素子およびメモリセルならびに記憶装置 | |
JP5156060B2 (ja) | 不揮発性半導体記憶装置 | |
WO2009145308A1 (ja) | 半導体装置、素子再生回路および素子再生方法 | |
US20110007553A1 (en) | Nonvolatile storage device and method for writing into memory cell of the same | |
US9171616B2 (en) | Memory with multiple levels of data retention | |
JP2006135335A (ja) | 多様な抵抗状態を呈する抵抗体を利用した不揮発性メモリ素子、及び、その駆動方法 | |
JP2006179926A (ja) | 二種の抵抗体を含む不揮発性メモリ素子 | |
JP2005203733A (ja) | バッファ化層メモリセル | |
JP5490961B2 (ja) | 不揮発性記憶素子の駆動方法及び不揮発性記憶装置 | |
CN115762599A (zh) | 阻变式随机存取存储器电路及其操作方法 | |
JP2008210441A (ja) | 抵抗変化型メモリ装置のフォーミング方法および抵抗変化型メモリ装置 | |
CN101685669B (zh) | 相变式存储装置和其操作方法 | |
US20240274189A1 (en) | Semiconductor memory devices with differential threshold voltages | |
US20170243924A1 (en) | Negative differential resistance (ndr) device based on fast diffusive metal atoms | |
US10211397B1 (en) | Threshold voltage tuning for a volatile selection device | |
US11682456B2 (en) | Methods for enlarging the memory window and improving data retention in restistive memory device | |
JP5672143B2 (ja) | 抵抗変化素子の制御方法、および、半導体装置 | |
JP2007273517A (ja) | 電気素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5201138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |