CN105702287A - 基于多比特阻态阻变器件的rram阵列读写方法及系统 - Google Patents

基于多比特阻态阻变器件的rram阵列读写方法及系统 Download PDF

Info

Publication number
CN105702287A
CN105702287A CN201610001562.7A CN201610001562A CN105702287A CN 105702287 A CN105702287 A CN 105702287A CN 201610001562 A CN201610001562 A CN 201610001562A CN 105702287 A CN105702287 A CN 105702287A
Authority
CN
China
Prior art keywords
resistance
rram
array
module
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610001562.7A
Other languages
English (en)
Inventor
刘记朋
赵秋奇
黄继攀
宋博扬
郭纪家
王明江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Graduate School Harbin Institute of Technology
Original Assignee
Shenzhen Graduate School Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Graduate School Harbin Institute of Technology filed Critical Shenzhen Graduate School Harbin Institute of Technology
Priority to CN201610001562.7A priority Critical patent/CN105702287A/zh
Publication of CN105702287A publication Critical patent/CN105702287A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种基于多比特阻态阻变器件的RRAM阵列读写方法及系统，属于多比特阻态阻变器件应用领域。本发明的方法包括如下步骤：构造RRAM存储阵列，所述RRAM存储阵列中设有多个具有多比特阻态的阻变单元；阻值写入模块通过使阻变器件在阻值变化区间线性变化实现阻值的写入；通过在读取模块的输入端分别加一个所要读取的阻变单元上位线上的电压VBL和相应参考电压Vref，实现读取模块对RRAM存储阵列中某一阻变单元不同阻态间阻值进行读取；解码模块将读取模块的读取值转换成设定的数字。本发明的有益效果为：通过改进的读取模块实现对阵列中某一阻变单元不同阻态间阻值的读取，从而完成了对新型阻变存储阵列中多值存储的实现。

Description

基于多比特阻态阻变器件的RRAM阵列读写方法及系统
技术领域
本发明涉及一种多比特阻态阻变器件的应用领域，尤其涉及一种基于多比特阻态阻变器件的RRAM阵列读写方法及系统。
背景技术
非易失性存储器器件由于高密度、高速和低功耗在当今存储器领域占据了重要的角色，闪存作为目前最重要的非易失性存储器，由于尺寸无法继续缩小这个重要瓶颈近年来发展遇到了严重制约，因此一系列有望替代闪存的技术的研究也随之兴起。
利用金属氧化物中的阻变现象制成的阻变器件具有非常广阔的应用前景，由于金属氧化物在外电场控制下在不同阻态间可以发生可逆变化，并且在断电之后这种阻态变化仍能得到保持，即这种阻变器件具有多值非挥发特性，因此利用这种阻变器件构造的阻变存储器即RRAM相对于传统闪存具有明显的优势。
阻变器件的多阻态特性十分新颖，在目前存储领域中，绝大部分为二值存储，而如何提高存储阵列的集成度是目前发展中遇到的重要难题，多值存储是提高存储器集成度的一种方法。此外，多阻态特性还有希望在模拟存储领域中获得应用。
阻变器件的多阻态特性虽然前景广阔，但受限于目前有关理论研究和工艺水平，对阻变器件的多阻态应用研究还不深入，特别在存储器阵列中实现多值存取也对器件特性和阵列读写方案提出了较高要求。
传统的存储阵列中存储信息的读取利用将阵列位线末端串联敏感放大器通过读取敏感放大器中的电流实现对存储单元中阻值高低状态的判断，实现读取存储单元中存储的0或1的功能，实现对存储内容的读取，但是，现有的敏感放大器无法将存储单元中的存储值精确读取出来。
此外，阻变器件按传统存储器阵列进行连接容易受到串扰的影响，传统一般采用两种方案进行解决。第一种方法一般是将阻变器件与一个选通管进行串联，通过控制选通管的开关实现对单个阻变器件的读写。另一种方法则是将阻变器件直接排成阵列，通过对不同字线、位线上的电压控制实现V/2法读写。对于具有多比特阻值状态的阻变器件的存储阵列单元的写入来说，利用传统方法无法精确控制不同阻值状态间的转换。
发明内容
为解决现有技术中的问题，本发明提供一种基于多比特阻态阻变器件的RRAM阵列读写方法及实现该方法的系统。
本发明基于多比特阻态阻变器件的RRAM阵列读写方法，包括如下步骤：构造RRAM存储阵列，所述RRAM存储阵列中设有多个具有多比特阻态的阻变单元；写入模块通过使阻变器件在阻值变化区间线性变化实现阻值的写入；通过在读取模块的输入端分别加一个所要读取的阻变单元上位线上的电压VBL和相应参考电压Vref，实现读取模块对RRAM存储阵列中某一阻变单元不同阻态间阻值进行读取；解码模块将读取模块的读取值转换成设定的数字。
本发明作进一步改进，所述阻值写入模块通过脉冲型V/2法进行阻值的写入，所述脉冲型V/2法通过控制脉冲高度避免串扰，通过控制脉冲数量实现阻变单元内不同组态间阻值的转换。
本发明作进一步改进，所述阻值写入模块通过在RRAM存储阵列的不同字线、位线上所加脉冲的幅度不同，控制施加脉冲的个数完成不同阻值状态间的精确转换。
本发明作进一步改进，所述阻值写入模块通过电压V/2法进行阻值的写入。
本发明作进一步改进，所述多比特阻态阻变器件具有多个阻值窗口，能够实时响应脉冲，具有线性阻值变化区。
本发明作进一步改进，所述RRAM存储阵列为crosspoint型存储阵列结构。
本发明作进一步改进，所述RRAM存储阵列利用选通管构建。
本发明作进一步改进，所述读取模块为拓展敏感放大器。
本发明作进一步改进，所述解码模块为解码器，所述解码器为二进制模数转换器。
本发明还提供了一种实现上述RRAM阵列读写方法的系统，包括构造模块：构造RRAM存储阵列，所述RRAM存储阵列中设有多个具有多比特阻态的阻变单元；阻值写入模块：通过使阻变器件在阻值变化区间线性变化实现阻值的写入；读取模块：通过在读取模块的输入端分别加一个所要读取的阻变单元上位线上的电压VBL和相应参考电压Vref，实现读取模块对RRAM存储阵列中某一阻变单元不同阻态间阻值进行读取，所述读取模块串联在位线末端；解码模块：解码模块将读取模块的读取值转换成设定的数字。
与现有技术相比，本发明的有益效果是：通过改进的读取模块实现对阵列中某一阻变单元不同阻态间阻值的读取，从而完成了对新型阻变存储阵列中多值存储的实现；利用阻变单元阻值写入时不同字线、位线上所加脉冲的幅度不同来实现控制串扰，同时能够控制施加脉冲的个数完成不同阻值状态间的精确转换。
附图说明
图1为本发明方法流程图；
图2为本发明阵列结构及阻变单元阻值状态的写入操作示意图；
图3为本发明对阻变单元多阻值状态读取的架构示意图；
图4为本发明n比特阻态阻变器件用到的拓展敏感放大器的结构示意图；
图5为本发明2比特阻态阻变器件用到的拓展敏感放大器的结构示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步详细说明。
RRAM，阻变存储器(ResistiveRandomAccessMemory)，可显著提高耐久性和数据传输速度的可擦写内存技术。
本发明的基本思想是利用具有多阻值状态的阻变器件构造成可精确写入及具有数字化读取的忆阻存储器（RAM）读写方案。
阻变器件包括顶电极和底电极，以及在两个电极之间的金属氧化物层。本发明中应用的阻变器件具有良好的高低阻态间的线性阻值变化窗口，并能够通过施加在两端电极上的电压、脉冲等改变阻变器件的阻值状态。本发明同样适用于双极性金属氧化物阻变器件。
如图1所示，本发明基于多比特阻态阻变器件的RRAM阵列读写方法，包括如下步骤：
（1）构造RRAM存储阵列，所述RRAM存储阵列中设有多个具有多比特阻态的阻变单元；
（2）阻值写入模块通过使阻变器件在阻值变化区间线性变化实现阻值的写入；
（3）通过在读取模块的输入端分别加一个所要读取的阻变单元上位线上的电压VBL和相应参考电压Vref，实现读取模块对RRAM存储阵列中某一阻变单元不同阻态间阻值进行读取；
（4）解码模块将读取模块的读取值转换成数字。
如图2所示，本发明的阻值写入模块通过脉冲型V/2法进行阻值的写入，所述脉冲型V/2法通过控制脉冲高度避免串扰，通过控制脉冲数量实现阻变单元内不同组态间阻值的转换，阻值写入模块通过在RRAM存储阵列的不同字线、位线上所加脉冲的幅度不同，控制施加脉冲的个数完成不同阻值状态间的精确转换。当然，也可以采用传统的电压V/2法进行阻值的写入。
本例首先进行整个RRAM存储阵列（简称存储阵列）的构造，再进行RRAM存储阵列中存储单元也就是阻变单元的写入方法。阻变存储器（RRAM）的存储阵列的构造，首先需要构造存储阵列中的一个阻变单元，也就是存储单元，存储单元需要将存储器件的顶电极与阵列字线相连接，将存储器件的底电极与阵列位线相连接，将存储单元构造完成后，通过将相同存储单元结构在水平、竖直两个维度上的复制排列从而实现阻变存储器crosspoint（交叉点）型存储阵列的构造。
在具有多阻值状态的阻变器件的阻值变化窗口中，将阻变器件的高阻态视为0，低阻态视为1，由于在高低阻态之间的阻值变化曲线呈现出较好的线性特性，因此我们在阻态为0-1间实现阻变器件的多阻值状态的转换。在此线性的阻值变化区间，我们可以将N比特不同阻态存储在不同的子区间范围内。例如，对于一个具有2比特即4种不同阻态的阻变器件，我们可以将0.0-0.3阻值区间视为00,0.3-0.5阻值区间视为01,0.5-0.7阻值区间视为10,0.7-1.0阻值区间视为11。基于同样的原理，如果阻变器件的阻值窗口比较大，则可以将N比特位不同阻变状态存储在阻变器件中。
Crosspoint型存储阵列为了降低阻变器件构造中不可避免的串扰现象，往往采用V/2电压法进行阻值的写入，即将选通存储单元的字线接Vdd，位线接地，其余不被选择的存储单元字线位线接Vdd/2。对于具有多比特阻值状态的阻变器件的存储阵列单元的写入来说，利用V/2电压法无法精确控制不同阻值状态间的转换，基于目前新型阻变器件对脉冲控制下具有的良好阻变响应，本发明采用改进的脉冲型V/2法，如图2所示。利用阻变单元阻值写入时不同字线、位线上所加脉冲的幅度不同来实现控制串扰，同时可以控制施加脉冲的个数完成不同阻值状态间的精确转换。
对于采用选通管构造的RRAM阵列结构，亦可采用同样的原理通过控制选通存储单元的选通管的选通后施加在选通存储单元的脉冲个数的变化从而实现控制多比特阻变存储器不同阻值状态的写入。
如图3所示，本例的读取模块为拓展过的拓展敏感放大器，所述拓展敏感放大器的数量与位线数量相同，本图只是其中的一部分的结构示意图，所述拓展敏感放大器包含所述拓展敏感放大器串联在位线末端，除施加一个位线上的电压VBL外，还施加了多个参考电压Vref，实现对阻值单元阻值的精确读取。以n比特阻态的阻变器件构成的RRAM阵列为例，每个阻变单元可以存储2n种状态，那么就需要（2n-1）个参考电压Vref，才能阻值的精确读取。实现本例中的拓展敏感放大器结构是服务于能够实现对存储阵列中某一具有多比特存储状态的存储单元中存储的内容进行读取而设计的。
对于基于多比特阻态构造的crosspoint型存储阵列，将不同存储单元存储不同的阻值状态（简称阻态）后，我们应能成功读取不同的阻态从而实现将传统存储器的二值存储到新型RRAM阻变存储器的多值存储之间的转换。
现有的阻变存储器一般是二值存储，因此，现有的敏感放大器读取位线中电流或电压即可判断存储阵列中存储0或1，实现对存储内容的读取，现有的敏感放大器无法将存储单元中的存储值精确读取出来，而本例中的存储阵列实现的是多值存储，通过对现有的敏感放大器进行相应的拓展，读取位线中的电压VBL与相应的参考电压Vref进行比较，确定多比特阻态的阻变器件构成的存储单元中的存储值，并可以将结果通过二进制模数转换器转化成具体的二进制数将存储单元中的存储值读取出来，实现了存储阵列模拟存储与数字读取的转化。
参考电压Vref的具体电压值随多比特阻态阻变器件所具有的比特数决定。本例中的RRAM阵列中的存储单元具有多比特阻态，具有不同比特阻态的阻变器件构成的存储阵列中每个存储单元存储的状态也不同。以n比特阻态的阻变器件构成的RRAM阵列为例，每个存储单元可以存储2n种状态，但要精确确定存储单元处于哪种阻态，必须通过本例的拓展敏感放大器，将相应位线中电压与（2n-1）个参考电压Vref进行比较才能得到。
为了获得Vref的具体数值，首先要确定多比特阻态阻变器件所具有的比特数。当比特数确定后，即阻变单元所能存储的状态数目确定下来后，我们可以将阻变器件分别通过脉冲或电压操作将阻变器件调制到相应阻态，将其放入存储器阵列中，此时读取出的位线电压就是该状态下的参考电压的具体数值。通过将VBL与不同参考电压间的比较从而确定选中的存储单元所处的阻值状态，并将得到的结果通过解码器也就是本图中的二进制模数转换器转换成之前设定的二进制数表示，本发明将不同阻值状态利用N位二进制数字进行表示，搭建了从模拟存储到数字存储间的桥梁，实现了利用阻变器件具有多值非挥发特性构建新型存储器阵列的重要应用。
如图4所示，对于具有n比特阻态的阻变器件构成的阵列，在读取选中的阻变单元的阻值状态时，所述拓展敏感放大器包括2n-1个敏感放大单元，将2n-1个敏感放大单元串联在阵列位线的末端。每个敏感放大单元的输入分别为位线上的电压VBL和一个在不同阻态间的参考电压Vref，通过将VBL与不同参考电压间的比较从而确定选中的存储单元所处的阻值状态，并将得到的结果通过解码器也就是本图中的二进制模数转换器转换成之前设定的二进制数表示。所述拓展敏感放大器的施加的位线电压VBL可以为图3中的位线电压VBL1、VBL2、VBL3……VBLn中的任一个。
如图5所示，以2比特即4种不同阻态的阻变器件构造的存储阵列的读取为例，所述拓展敏感放大器包括22-1，也就是三个敏感放大单元，因此，位线末端需串联三个敏感放大器，分别为第一敏感放大单元、第二敏感放大单元和第三敏感放大单元，并且所述第一敏感放大单元、第二敏感放大单元和第三敏感放大单元的输入端分别连有三个不同的参考电压Vref，从而判断出目前选中的阻变单元的阻值状态范围，通过解码器输出相应的两位二进制数00、01、10、11中的一个，从而实现了具有多比特位数的阻变器件构造的阻变阵列中阻变单元的阻值读取，并完成了存储值从二值数字量到多值数字量的跨越，实现了从模拟存储到数字存储的过渡，有利于拓展存储器的存储容量。
此外，本发明的提出对于利用阻变器件在模拟存储和计算领域下进行研究提出了新的方向。
对于采用选通管构造的RRAM阵列结构，亦可采用同样的原理实现控制多比特阻变存储器单一阻变单元不同阻值状态的读取。
本发明对比现有技术具有以下创新点：
1.通过脉冲精确控制阻态变化改进了对传统电压式控制阻变器件方法的精度，将目前阻变器件应用中的二值存储拓展成研究意义深远的多值存储，并可以实现阻变窗口内的精确读写。
2.由于理想中阻变器件具有非挥发性多阻态，所以其一直被认为有机会开拓模拟存储与计算的新起点，但模拟存储与计算中如何对阻值进行读取以及如何将存储的模拟值进行计算功能，一直以来并没有取得好办法。本发明中的读取方法将存储的阻值状态实现了模拟与数字的完美转化，有利于应用这种新型技术实现对模拟计算领域的探索。
3.本发明多比特阻态阻变器件不需要设计新型结构，仅需要阻变器件具有较大的阻值窗口，对脉冲的良好响应以及具有较好的线性阻值变化区，因此适用于目前理论下采用新型材料及工艺生产出的阻变器件。
本例还提供了一种实现上述读写方法的系统，包括构造模块：构造RRAM存储阵列，所述RRAM存储阵列中设有多个具有多比特阻态的阻变单元；阻值写入模块：通过使阻变器件在阻值变化区间线性变化实现阻值的写入；读取模块：通过在读取模块的输入端分别加一个所要读取的阻变单元上位线上的电压VBL和相应参考电压Vref，实现读取模块对RRAM存储阵列中某一阻变单元不同阻态间阻值进行读取，所述读取模块串联在位线末端；解码模块：解码模块将读取模块的读取值转换成设定的数字。
以上所述之具体实施方式为本发明的较佳实施方式，并非以此限定本发明的具体实施范围，本发明的范围包括并不限于本具体实施方式，凡依照本发明所作的等效变化均在本发明的保护范围内。

Claims (10)

1.基于多比特阻态阻变器件的RRAM阵列读写方法，其特征在于包括如下步骤：
构造RRAM存储阵列，所述RRAM存储阵列中设有多个具有多比特阻态的阻变单元；
阻值写入模块通过使阻变器件在阻值变化区间线性变化实现阻值的写入；
通过在读取模块的输入端分别加一个所要读取的阻变单元上位线上的电压VBL和相应参考电压Vref，实现读取模块对RRAM存储阵列中某一阻变单元不同阻态间阻值进行读取；
解码模块将读取模块的读取值转换成设定的数字。
2.根据权利要求1所述的RRAM阵列读写方法，其特征在于：所述阻值写入模块通过脉冲型V/2法进行阻值的写入，所述脉冲型V/2法通过控制脉冲高度避免串扰，通过控制脉冲数量实现阻变单元内不同组态间阻值的转换。
3.根据权利要求2所述的RRAM阵列读写方法，其特征在于：所述阻值写入模块通过在RRAM存储阵列的不同字线、位线上所加脉冲的幅度不同，控制施加脉冲的个数完成不同阻值状态间的精确转换。
4.根据权利要求1所述的RRAM阵列读写方法，其特征在于：所述阻值写入模块通过电压V/2法进行阻值的写入。
5.根据权利要求1所述的RRAM阵列读写方法，其特征在于：所述多比特阻态阻变器件具有高低阻态间的线性阻值变化窗口，能够对阻值变化实时响应。
6.根据权利要求5所述的RRAM阵列读写方法，其特征在于：所述RRAM存储阵列为crosspoint型存储阵列结构。
7.根据权利要求5所述的RRAM阵列读写方法，其特征在于：所述RRAM存储阵列利用选通管构建。
8.根据权利要求1-7任一项所述的RRAM阵列读写方法，其特征在于：所述读取模块为拓展敏感放大器。
9.根据权利要求1-7任一项所述的RRAM阵列读写方法，其特征在于：所述解码模块为解码器，所述解码器为二进制模数转换器。
10.一种实现权利要求1-9任一项所述RRAM阵列读写方法的系统，其特征在于包括：
构造模块：构造RRAM存储阵列，所述RRAM存储阵列中设有多个具有多比特阻态的阻变单元；
阻值写入模块：通过使阻变器件在阻值变化区间线性变化实现阻值的写入；
读取模块：通过在读取模块的输入端分别加一个所要读取的阻变单元上位线上的电压VBL和相应参考电压Vref，实现读取模块对RRAM存储阵列中某一阻变单元不同阻态间阻值进行读取，所述读取模块串联在位线末端；
解码模块：解码模块将读取模块的读取值转换成设定的数字。
CN201610001562.7A 2016-01-05 2016-01-05 基于多比特阻态阻变器件的rram阵列读写方法及系统 Pending CN105702287A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610001562.7A CN105702287A (zh) 2016-01-05 2016-01-05 基于多比特阻态阻变器件的rram阵列读写方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610001562.7A CN105702287A (zh) 2016-01-05 2016-01-05 基于多比特阻态阻变器件的rram阵列读写方法及系统

Publications (1)

Publication Number Publication Date
CN105702287A true CN105702287A (zh) 2016-06-22

Family

ID=56226995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610001562.7A Pending CN105702287A (zh) 2016-01-05 2016-01-05 基于多比特阻态阻变器件的rram阵列读写方法及系统

Country Status (1)

Country Link
CN (1) CN105702287A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841242A (zh) * 2019-01-08 2019-06-04 华中科技大学 一种基于相变存储器实现二进制并行加法的方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004049341A1 (en) * 2002-11-26 2004-06-10 Freescale Semiconductor, Inc. Method and apparatus for establishing a reference voltage in a memory
CN1898749A (zh) * 2003-12-26 2007-01-17 松下电器产业株式会社 具有可变电阻的存储器件、存储电路及半导体集成电路
CN101636840A (zh) * 2006-11-17 2010-01-27 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
CN101872643A (zh) * 2009-04-22 2010-10-27 索尼公司 可变电阻存储器器件及其操作方法
CN102034535A (zh) * 2010-12-15 2011-04-27 清华大学 带有操控电路的三值型阻变存储单元及其读写实现方法
US20110170332A1 (en) * 2006-12-20 2011-07-14 Hyung-Rok Oh Methods of Driving Nonvolatile Memory Devices that Utilize Read/Write Merge Circuits
CN102693957A (zh) * 2011-03-24 2012-09-26 索尼公司 电熔丝、半导体装置以及电熔丝的信息写入方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004049341A1 (en) * 2002-11-26 2004-06-10 Freescale Semiconductor, Inc. Method and apparatus for establishing a reference voltage in a memory
CN1898749A (zh) * 2003-12-26 2007-01-17 松下电器产业株式会社 具有可变电阻的存储器件、存储电路及半导体集成电路
CN101636840A (zh) * 2006-11-17 2010-01-27 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
US20110170332A1 (en) * 2006-12-20 2011-07-14 Hyung-Rok Oh Methods of Driving Nonvolatile Memory Devices that Utilize Read/Write Merge Circuits
CN101872643A (zh) * 2009-04-22 2010-10-27 索尼公司 可变电阻存储器器件及其操作方法
CN102034535A (zh) * 2010-12-15 2011-04-27 清华大学 带有操控电路的三值型阻变存储单元及其读写实现方法
CN102693957A (zh) * 2011-03-24 2012-09-26 索尼公司 电熔丝、半导体装置以及电熔丝的信息写入方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
左青云等: "阻变存储器及其集成技术研究进展", 《微电子学》 *
张康玮等: "基于整流特性的RRAM 无源交叉阵列研究进展", 《中国科学》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841242A (zh) * 2019-01-08 2019-06-04 华中科技大学 一种基于相变存储器实现二进制并行加法的方法及系统

Similar Documents

Publication Publication Date Title
US11074971B2 (en) Apparatuses and methods including memory and operation of same
CN101689134B (zh) 以每单元不同位对存储器进行编程
CN101681295B (zh) 固态存储器中的粗略与精细编程
KR101154648B1 (ko) 시스템 영향을 제거하기 위한 메모리 제어기 자체 교정
EP2678864B1 (en) Resistive memory sensing methods and devices
EP2210256B1 (en) Non-equal threshold voltage ranges in mlc nand
US7787307B2 (en) Memory cell shift estimation method and apparatus
KR102151183B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
US9583189B2 (en) Memory device, operating and control method thereof
CN105931664A (zh) 用于读取和编程1-r阻变元件阵列的方法
TWI569274B (zh) 堆疊式記憶體陣列裝置之感測操作
KR20110043614A (ko) 플래시 메모리 디바이스 프로그래밍 방법 및 시스템
US20120075914A1 (en) Low Read Current Architecture For Memory
KR20160049872A (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
Liu et al. A weighted sensing scheme for ReRAM-based cross-point memory array
WO2022046535A1 (en) Increase of a sense current in memory
KR100333796B1 (ko) 다비트의 데이타를 기억하는 불휘발성 반도체 기억 장치
CN110033797B (zh) 存储系统及存储方法
CN1725369B (zh) 以比值为状态导向的存储方式及电路
CN105702287A (zh) 基于多比特阻态阻变器件的rram阵列读写方法及系统
US7920430B2 (en) Integrated circuits and methods for operating the same using a plurality of buffer circuits in an access operation
US11488669B2 (en) Three-valued programming mechanism for non-volatile memory structures
CN101350219A (zh) 存储器存取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160622