CN112271255A - 一种铁电电容器和存储单元及其制备方法 - Google Patents

一种铁电电容器和存储单元及其制备方法 Download PDF

Info

Publication number
CN112271255A
CN112271255A CN202011146593.4A CN202011146593A CN112271255A CN 112271255 A CN112271255 A CN 112271255A CN 202011146593 A CN202011146593 A CN 202011146593A CN 112271255 A CN112271255 A CN 112271255A
Authority
CN
China
Prior art keywords
layer
substrate
electrode layer
insulating
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011146593.4A
Other languages
English (en)
Other versions
CN112271255B (zh
Inventor
廖敏
杨棋钧
李华山
孙智杰
曾斌建
周益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN202011146593.4A priority Critical patent/CN112271255B/zh
Publication of CN112271255A publication Critical patent/CN112271255A/zh
Application granted granted Critical
Publication of CN112271255B publication Critical patent/CN112271255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种铁电电容器及制备方法,晶体管及制备方法,存储单元,其中,一种铁电电容器,包括第一电极层、第二电极层和氧化铪基铁电薄膜;氧化铪基铁电薄膜设置在第一电极层的一面;第二电极层设置在氧化铪基铁电薄膜远离第一电极层的一面;第一电极层的材料为金属硅化物,第二电极层的材料为金属硅化物或氮化物。以金属硅化物为第一电极层(下电极)或第二电极层(上电极),氧化铪基铁电薄膜为电容介质层;金属硅化物的晶体结构为类萤石结构,此晶体结构能够有效的诱导氧化铪基铁电薄膜非中心对称的亚稳态正交相的铁电相变,提高氧化铪基铁电材料的铁电性;另外,金属硅化物还可以改善氧化铪基铁电薄膜的质量,抑制界面陷阱的产生,形成良好的界面,以提高铁电电容器的抗疲劳性能,将铁电电容集成到晶体管上形成存储单元,进而提高了存储单元的抗疲劳性能。

Description

一种铁电电容器和存储单元及其制备方法
技术领域
本发明属于电子器件技术领域,尤其涉及一种铁电电容器、存储单元及制备方法。
背景技术
铁电随机存储器(FeRAM)与传统的动态随机存储器(DRAM)相比具有非易失性、低功耗、耐疲劳、读写速度快、抗辐射、集成度高等优点,因而FeRAM被认为是下一代存储器中最有潜力的存储器之一。FeRAM与DRAM二者主要区别是铁电电容结构的不同,FeRAM的铁电电容结构中的铁电电容介质层为铁电材料,该铁电材料具有双稳定的自发极化,根据铁电材料所处的极化状态(向上或向下极化)进行信息的存储(“1”或“0”)。目前,商业上使用的铁电材料多为锆钛酸铅(PZT)薄膜,目前存储器向着集成度高、成本低的方向发展,但是当PZT薄膜的厚度低于70nm时铁电性能大大降低甚至失效,且其自身带有污染元素,因此,PZT等传统铁电材料很难满足铁电存储器的发展需求。铁电电容现在存在着抗疲劳性能差等问题,这主要是由于在循环过程中铁电性的降低和电荷在介质层中隧穿,界面存在缺陷导致,因此这与铁电电容结构有很大的关系,即与上电极和下电极有关,改善界面质量也是提高存储器性能的关键。
发明内容
(一)发明目的
本发明的目的是提供一种抗疲劳性强的铁电电容器、存储单元及制备方法。
(二)技术方案
为解决上述问题,本发明的第一方面提供了一种铁电电容器,包括:第一电极层;氧化铪基铁电薄膜,设置在所述第一电极层的一面;第二电极层,设置在所述氧化铪基铁电薄膜远离所述第一电极层的一面;其中,所述第一电极层和所述第二电极层的材料为金属硅化物。
进一步地,所述氧化铪基铁电薄膜掺杂Zr、Y、Al、Gd、Sr和La中的一种或多种元素。
进一步地,所述金属硅化物为硅化镍、硅化钴、硅化铪、硅化铂、硅化钛、硅化钼和硅化钨中的一种。
本发明的第二方面提供了一种铁电电容器的制备方法,包括:第一衬底一面沉积金属层,用于形成第一电极层;所述第一电极层远离所述第一衬底的一面沉积氧化铪基铁电薄膜;所述氧化铪基铁电薄膜远离所述第一电极层的一面沉积金属硅化物,用于形成第二电极层;对所述第一电极层、所述第二电极层和所述氧化铪基铁电薄膜进行快速退火处理。
本发明的第三方面提供了一种存储单元,包括本发明第一方面提供的铁电电容器,还包括:晶体管。
本发明的第四方面提供了一种存储单元的制备方法,包括:在第二衬底一面沉积形成绝缘层;在所述绝缘层远离所述第二衬底的一面沉积形成栅电极层;通过光刻和刻蚀工艺对所述绝缘层和所述栅电极层刻蚀,以得到第一栅极结构;通过离子注入和退火激活工艺,在所述第二衬底一面形成源极和漏极;在所述第二衬底一面沉积形成绝缘保护层,所述绝缘保护层覆盖所述第一栅极结构,用于保护所述第二衬底和所述第一栅极结构;利用本发明的第二方面提供的制备方法,在所述绝缘保护层远离所述第二衬底的一面制备铁电电容器;在所述绝缘保护层远离所述第二衬底的一面沉积保护层,用于保护所述铁电电容器;通过光刻工艺和热蒸发工艺,形成多个引线,多个所述引线贯穿所述保护层;其中,部分所述引线的一端分别连接所述源极、所述第一栅极结构和所述铁电电容器的第一电极层;所述漏极与所述铁电电容器的第二电极层通过所述引线连接。
本发明的第五方面提供了一种存储单元的制备方法,包括:在第二衬底一面沉积形成绝缘层;在所述绝缘层远离所述第二衬底的一面沉积形成栅电极层;通过光刻和刻蚀工艺对所述绝缘层和所述栅电极层刻蚀,以得到第一栅极结构,所述第一栅极结构形成在第二衬底的栅极区的;通过离子注入和退火激活工艺,在第二衬底一面形成源极和漏极;在所述第二衬底一面沉积形成第一绝缘保护层,所述第一绝缘保护层覆盖所述第一栅极结构和所述第二衬底;通过化学机械抛光技术对所述第一绝缘保护层进行平面化抛光;通过光刻工艺和刻蚀工艺去除所述第一栅极结构;在所述栅极区沉积形成绝缘层;在所述绝缘层远离所述第二衬底的一面沉积形成栅电极层,以形成第二栅极结构;在所述第一绝缘保护层远离所述第二衬底的一面沉积形成第二绝缘保护层,所述第二绝缘保护层覆盖所述第二栅极结构,用于保护晶体管;利用本发明的第二方面提供的制备方法,在所述第二绝缘保护层远离所述第二衬底的一面制备铁电电容器;在所述第二绝缘保护层远离所述第二衬底的一面沉积保护层,用于保护所述铁电电容器;通过光刻工艺和热蒸发工艺,形成多个引线,所述多个引线贯穿所述保护层;其中,部分所述引线的一端分别连接所述源极、所述第一栅极结构和所述铁电电容器的第一电极层;所述漏极与所述铁电电容器的第二电极层通过所述引线连接。
本发明的第六方面提供了一种存储单元的制备方法,包括:在第二衬底一面沉积形成绝缘层;在所述绝缘层远离所述第二衬底的一面沉积形成栅电极层;通过光刻和刻蚀工艺对所述绝缘层和所述栅电极层刻蚀,以得到第一栅极结构;在所述第二衬底一面沉积形成第一绝缘保护层,所述第一绝缘保护层覆盖所述第一栅极结构和所述第二衬底;通过离子注入和退火激活工艺,在第二衬底一面形成源极和漏极;通过化学机械抛光技术对所述第一绝缘保护层进行平面化抛光;通过光刻工艺和刻蚀工艺去除所述栅电极层;在所述绝缘层远离所述第二衬底的一面重新沉积形成栅电极层,以形成第二栅极结构;在所述第一绝缘保护层远离所述第二衬底的一面沉积形成第二绝缘保护层,所述第二绝缘保护层覆盖所述第二栅极结构,用于保护晶体管;利用本发明的第二方面提供的制备方法,在所述第二绝缘保护层远离所述第二衬底的一面制备铁电电容器;在所述第二绝缘保护层远离所述第二衬底的一面沉积保护层用于保护所述铁电电容器;通过光刻工艺和热蒸发工艺,形成多个引线,所述多个引线贯穿所述保护层;其中,部分所述引线的一端分别连接所述源极、所述第一栅极结构和所述铁电电容器的第一电极层;所述漏极与所述铁电电容器的第二电极层通过所述引线连接。
进一步地,所述绝缘层的材料为SiO2、SiON、HfO2或HfSiON。
进一步地,所述引线的材料为铝和铜。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果:
本发明铁电电容器结构以金属硅化物为第一电极层(下电极)和第二电极层(上电极),氧化铪基铁电薄膜为铁电电容介质层;金属硅化物的晶体结构为萤石结构,此晶体结构能够有效的诱导氧化铪基铁电薄膜非中心对称的亚稳态正交相的铁电相变,提高氧化铪基铁电材料的铁电性;另外,金属硅化物还可以改善氧化铪基铁电薄膜的质量,抑制界面陷阱的产生,形成良好的界面,以提高铁电电容器的抗疲劳性能,将本发明的铁电电容器集成到存储器上大大的提高了存储器件的抗疲劳性。
附图说明
图1是本发明第一实施例的铁电电容器的结构示意图;
图2是本发明第二实施例的铁电电容器的制备方法的方法流程图;
图3是本发明第三实施例的存储单元的结构示意图;
图4是本发明第四实施例的存储单元的制备方法的方法流程图;
图5是本发明第四实施例步骤的示意图;
图6是本发明第五实施例的存储单元的制备方法的方法流程图;
图7是本发明第五实施例步骤的示意图;
图8是本发明第六实施例的存储单元的制备方法的方法流程图;
图9是本发明第六实施例步骤的示意图。
附图标记:
10:第一电极层;20:氧化铪基铁电薄膜;30:第二电极层;40:第二衬底;50:绝缘层;60:栅电极层;70:源极;80:漏极;90:绝缘保护层;100:保护层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的,其中为了清楚的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
图1是本发明第一实施例的铁电电容器的结构示意图。
在本发明第一实施例中,如图1所示,提供了一种铁电电容器,主要包括第一电极层10、第二电极层30和氧化铪基铁电薄膜20。氧化铪基铁电薄膜20设置在第一电极层10的一面;第二电极层30设置在氧化铪基铁电薄膜20远离第一电极层10的一面;其中,第一电极层10和第二电极层30的材料为金属硅化物。
一些实施例中,氧化铪基铁电薄膜20的掺杂元素可以为Zr、Y、Al、Gd、Sr和La中的一种或多种。
一些实施例中,金属硅化物为硅化镍、硅化钴、硅化铪、硅化铂、硅化钛、硅化钼和硅化钨中的一种。
第一电极层10为铁电电容器的下电极层,第二电极层30为铁电电容器的上电极层。第一电极层和第二电极层30材料可以为金属硅化物或金属氮化物,金属氮化物可以为氮化钛和氮化钽等。其中,上电极材料和下电极材料的材料可以为同一种金属硅化物,也可以为不同种的金属化物,例如,第一电极层10的材料为硅化镍,第一电极层10的材料为硅化钴或氮化钛;第一电极层10材料和第二电极层30材料均为硅化镍。
图2是本发明第二实施例的铁电电容器的制备方法的方法流程图。
本发明的第二实施例提供了一种铁电电容器的制备方法,如图2所示,主要包括:
第一衬底一面沉积金属层,用于形成第一电极层10;第一电极层10远离第一衬底的一面沉积氧化铪基铁电薄膜20;氧化铪基铁电薄膜20远离第一电极层10的一面沉积金属硅化物,用于形成第二电极层30;对第一电极层10、第二电极层30和氧化铪基铁电薄膜20进行快速退火处理,以得到良好的氧化铪基铁电薄膜20。需要说明的是,第一电极层10可采用在含硅的衬底的先沉淀一层金属层,然后对金属层进行热处理,得到材质为金属硅化物的电极层,第一电极层10和第二电极层30均可直接沉积金属硅化物的电极层。沉积工艺包括但不限于通过化学气相沉积、原子层沉积、磁控溅射或脉冲激光沉积法。一个具体的实施例中,铁电电容器的制备步骤具体如下:
在温度为25℃,功率为50W的环境下进行,在清洗过的p型硅材料衬底上通过射频磁控溅射方法沉积镍(Ni),以形成一层镍金属层,该镍金属层的厚度为3nm。然后对镍金属层进行快速热退火,退火温度为500℃,退火时间为1分钟,以形成的硅化镍(NiSi2),以作为铁电电容的下电极。
在温度为280℃、压强为0.1-0.5Torr的环境下,在铁电电容的下电极上采用原子层沉积工艺沉积氧化铪基铁电薄膜20作为铁电电容介质层,铁电电容介质层的材料为Hf0.5Zr0.5O2(HZO),循环次数为56次,以形成厚度为12nm的铁电电容介质层。
在压强为1×10-5Pa,气氛为氩气的环境下,在铁电电容介质层上采用共溅射方法沉积厚度为30nm的硅化镍(NiSi2)作为铁电电容的上电极。
在温度为500℃环境下,退火10分钟,以形成稳定的铁电结构,形成的铁电电容。
图3是本发明第三实施例的存储单元的结构示意图。
本发明的第三方面提供了一种存储单元,如图3所示,包括本发明的第一实施例的铁电电容器,还包括晶体管。
图4是本发明第四实施例的存储单元的制备方法的方法流程图。
图5是本发明第四实施例步骤的示意图。
本发明的第四实施例提供了一种存储单元的制备方法,如图4-5所示,主要包括:
如图5的a所示,在第二衬底40一面沉积形成绝缘层50;
如图5的b所示,在绝缘层50远离第二衬底40的一面沉积形成栅电极层60;
如图5的c所示,通过光刻和刻蚀工艺对绝缘层50和栅电极层60刻蚀,以得到第一栅极结构;
如图5的d所示,通过离子注入和退火激活工艺,在第二衬底40一面形成源极70和漏极80;
如图5的e所示,在第二衬底40一面沉积形成绝缘保护层90,绝缘保护层90覆盖第一栅极结构,用于保护第二衬底40和第一栅极结构;
如图5的f所示,利用本发明的第二方面提供的制备方法,在绝缘保护层90远离第二衬底40的一面制备铁电电容器;
如图5的g所示,在绝缘保护层90远离第二衬底40的一面沉积保护层100,用于保护铁电电容器;
如图5的h所示,通过光刻工艺和热蒸发工艺,形成多个引线,多个引线贯穿保护层100。
其中,部分引线的一端分别连接源极70、第一栅极结构和铁电电容器的第一电极层10;漏极80与铁电电容器的第二电极层30通过引线连接。
一个具体的实施例中,具体步骤如下:
在温度从室温升至250℃,压强为10hPa的环境下,在清洗过的p型硅材料衬底上通过原子层淀积工艺沉积厚度为10nm的氧化铪(HfO2)薄膜作为绝缘层50;在温度为300℃,压强为0.28Pa,溅射功率为115W的环境下,再利用磁控溅射工艺,在绝缘层50远离衬底的一面沉积厚度为30nm的氮化钛(TiN)作为晶体管的栅电极层60,以形成栅极结构;在氮化钛(TiN)层上旋涂光刻胶,利用紫外线曝光,将掩膜版上的图形转移到光刻胶上,定义出源极区和漏极区,并通过刻蚀工艺形成栅极结构。
在定义出的源极区和漏极区的区域进行P离子注入,且剂量为6×1015cm-3,加速电压为20keV。然后对源极区和漏极区进行退火激活处理,退火温度为1000℃,退火氛围为N2,退火时间为1分钟,以得到源极70和漏极80。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在硅材料衬底、源极70、漏极80和栅极结构上沉积氧化硅(SiO2),将晶体管全部覆盖并形成晶体管的绝缘保护层90,该绝缘保护层90的厚度为400nm,然后通过化学机械抛光技术对绝缘保护层90进行平面化抛光。
在压强为1×10-5Pa,气氛为氩气的环境下,通过共溅射方法,在晶体管的绝缘保护层90上沉积厚度为30nm的硅化镍(NiSi2)作为铁电电容的下电极;在温度为280℃的条件下,采用原子层沉积工艺在铁电电容下电极上沉积厚度为12nm的Hf0.5Zr0.5O2(HZO)薄膜作为铁电电容介质层;在该铁电电容介质层上,利用磁控溅射工艺,沉积厚度为30nm的氮化钛(TiN)作为铁电电容的上电极;然后,在温度为500℃的条件下退火,退火时间为10分钟,以形成稳定的铁电电容器;最后,通过光刻技术,将掩膜版上的图案转移到基板上,在基板上形成铁电电容器铁电电容器。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在绝缘保护层90和铁电电容器上沉积氧化硅以形成保护层100,该保护层100的厚度为350nm。
通过光刻技术,形成引线孔。然后,通过热蒸发工艺,向引线孔中蒸镀金属铝以使其表面形成薄膜;再通过光刻技术,将掩膜版上的图案转移到基板上,通过刻蚀工艺使晶体管结构的漏极80与铁电电容器的上电极30连接。晶体管的源极70、栅极结构和铁电电容器的下电极10相互隔开。
需要说明的是,本实施例是在源极70和漏极80形成前,形成栅极结构。
图6是本发明第五实施例的存储单元的制备方法的方法流程图;
图7是本发明第五实施例步骤的示意图;
本发明的第五实施例提供了一种存储单元的制备方法,如图6-7所示,主要包括:
如图7的a所示,在第二衬底40一面沉积形成绝缘层50(如图5的a);
如图7的b所示,在绝缘层50远离第二衬底40的一面沉积形成栅电极层60;
如图7的c所示,通过光刻和刻蚀工艺对绝缘层50和栅电极层60刻蚀,以得到第一栅极结构,第一栅极结构形成在第二衬底40的栅极区;
如图7的d所示,通过离子注入和退火激活工艺,在第二衬底40一面形成源极70和漏极80;
如图7的e所示,在第二衬底40一面沉积形成第一绝缘保护层90,第一绝缘保护层90覆盖第一栅极结构和第二衬底40;
如图7的f所示,通过化学机械抛光技术对第一绝缘保护层90进行平面化抛光;通过光刻工艺和刻蚀工艺去除第一栅极结构;
如图7的g所示,在栅极区沉积形成绝缘层50;在绝缘层50远离第二衬底40的一面沉积形成栅电极层60,以形成第二栅极结构;
如图7的h所示,在第一绝缘保护层90远离第二衬底40的一面沉积形成第二绝缘保护层90,第二绝缘保护层90覆盖第二栅极结构,用于保护晶体管;
如图7的i所示,利用本发明的第二方面提供的制备方法,在第二绝缘保护层90远离第二衬底40的一面制备铁电电容器;
如图7的j所示,在第二绝缘保护层90远离第二衬底40的一面沉积保护层100,用于保护铁电电容器;
如图7的k所示,通过光刻工艺和热蒸发工艺,形成多个引线,多个引线贯穿保护层100、
其中,部分引线的一端分别连接源极70、第二栅极结构和铁电电容器的第一电极层10;漏极80与铁电电容器的第二电极层30通过引线连接。
一个具体的实施例中,具体步骤如下:
温度从室温升至250℃,压强为10hPa的环境下,在清洗过的p型硅材料衬底上采用湿氧工艺形成10nm的氧化硅(SiO2)作为绝缘层50;再利用磁控溅射工艺,在温度为300℃,压强为0.28Pa,溅射功率为115W的条件下,在栅绝缘层50上沉积厚度为30nm的氮化钛(TiN)作为晶体管的栅电极层60,以形成第一栅极结构,该第一栅极结构为假栅;在氮化钛(TiN)层上旋涂光刻胶,利用紫外线曝光将掩膜版上的图形转移到光刻胶上,定义出源极区和漏极区,并通过刻蚀工艺形成假栅结构;在源极区和漏极区进行P离子注入,且剂量为6×1015cm-3,加速电压为20keV;然后对源极区和漏极区进行退火激活处理,退火温度为1000℃,退火氛围为N2,退火时间为1分钟,形成源极70和漏极80。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在硅材料衬底、源极70、漏极80和第一栅极结构上沉积氧化硅(SiO2)材料,将晶体管全部覆盖并形成晶体管的第一绝缘保护层90,该第一绝缘保护层90的厚度为400nm,然后通过化学机械抛光技术对晶体管的第一绝缘保护层90进行平面化抛光。
通过刻蚀工艺将假栅刻蚀除去;然后,在温度从室温升至250℃,压强为10hPa的环境下,通过原子层淀积工艺在之前假栅的位置上沉积厚度为10nm的氧化铪(HfO2)薄膜作为绝缘层50,再利用磁控溅射工艺沉积厚度为30nm的氮化钛(TiN)作为晶体管的栅电极层60,磁控溅射工艺的温度为300℃,压强为0.28Pa,溅射功率为115W,以形成的晶体管的第二栅极结构。采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在第一绝缘保护层和第二栅极结构上沉积氧化硅(SiO2)材料,将晶体管全部覆盖形成晶体管的第二绝缘保护层90,该第二绝缘保护层90的厚度为400nm。
在压强为1×10-5Pa,气氛为氩气的环境下,,通过共溅射方法,在第二绝缘保护层90上沉积厚度为30nm的硅化镍(NiSi2)作为铁电电容的下电极;在温度为280℃的环境下,采用原子层沉积工艺在铁电电容下电极上沉积厚度为12nm的Hf0.5Zr0.5O2(HZO)薄膜作为铁电电容介质层;然后再次采用共溅射方法沉积厚度为30nm的硅化镍(NiSi2)作为铁电铁电电容的上电极;然后,在温度为500℃条件下退火,退火时间为10分钟,以形成稳定的铁电铁电电容器;再通过光刻技术,将掩膜版上的图案转移到基板上,在基板上形成铁电电容器铁电电容器。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在第二绝缘保护层90和铁电电容器上沉积氧化硅(SiO2),将铁电电容器全部覆盖形成铁电电容器的保护层100,铁电电容器保护层100的厚度为350nm。
通过光刻技术,形成引线孔。然后,通过热蒸发工艺,向引线孔中蒸镀金属铝以使其表面形成薄膜;再通过光刻技术,将掩膜版上的图案转移到基板上,通过刻蚀工艺使晶体管结构的漏极80与铁电电容器的上电极30连接。晶体管的源极70、第二栅极结构和铁电电容器的下电极10相互隔开。
需要说明的是,本实施例是在源极70和漏极80形成后,形成栅极结构。
图8是本发明第六实施例的存储单元的制备方法的方法流程图。
图9是本发明第六实施例步骤的示意图。
本发明的第六实施例提供了一种存储单元的制备方法,如图8-9所示,主要包括:
如图9的a所示,在第二衬底40一面沉积形成绝缘层50;
如图9的b所示,在绝缘层50远离第二衬底40的一面沉积形成栅电极层60;
如图9的c所示,通过光刻和刻蚀工艺对绝缘层50和栅电极层60刻蚀,以得到第一栅极结构;
如图9的d所示,通过离子注入和退火激活工艺,在第二衬底40一面形成源极70和漏极80;
如图9的e所示,在第二衬底40一面沉积形成第一绝缘保护层90,第一绝缘保护层90覆盖第一栅极结构和第二衬底40;
如图9的f所示,通过化学机械抛光技术对第一绝缘保护层90进行平面化抛光;通过光刻工艺和刻蚀工艺去除栅电极层60;
如图9的g所示,在绝缘层50远离第二衬底40的一面重新沉积形成栅电极层60,以形成第二栅极结构;
如图9的h所示,在第一绝缘保护层90远离第二衬底40的一面沉积形成第二绝缘保护层90,第二绝缘保护层90覆盖第二栅极结构,用于保护晶体管;
如图9的i所示,利用本发明的第二方面提供的制备方法,在第二绝缘保护层90远离第二衬底40的一面制备铁电电容器;
如图9的j所示,在第二绝缘保护层90远离第二衬底40的一面沉积保护层100用于保护铁电电容器;
如图9的k所示,通过光刻工艺和热蒸发工艺,形成多个引线,多个引线贯穿保护层100。
其中,部分引线的一端分别连接源极70、第二栅极结构和铁电电容器的第一电极层10;漏极80与铁电电容器的第二电极层30通过引线连接。
一个具体实施例中,具体步骤如下:
温度从室温升至250℃,压强为10hPa的环境下,在清洗过的p型硅材料衬底上采用湿氧工艺形成10nm的氧化硅(SiO2)作为绝缘层50;再利用磁控溅射工艺,在温度为300℃,压强为0.28Pa,溅射功率为115W的条件下,在绝缘层50上沉积厚度为30nm的氮化钛(TiN)作为晶体管的栅电极层60,以形成第一栅极结构;在氮化钛(TiN)层上旋涂光刻胶,利用紫外线曝光将掩膜版上的图形转移到光刻胶上,定义出源极区和漏极区,并通过刻蚀工艺形成假栅结构;在源极区和漏极区进行P离子注入,且剂量为6×1015cm-3,加速电压为20keV;然后对源极区和漏极区进行退火激活处理,退火温度为1000℃,退火氛围为N2,退火时间为1分钟,形成源极70和漏极80。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在硅材料衬底、源极70、漏极80和栅极结构上沉积氧化硅(SiO2)材料,将晶体管全部覆盖并形成晶体管的第一绝缘保护层90,该第一绝缘保护层90的厚度为400nm,然后通过化学机械抛光技术对晶体管的第一绝缘保护层90进行平面化抛光。再通过刻蚀工艺将栅结构的氮化钛(TiN)栅电极层60刻蚀除去;在温度为300℃,压强为0.28Pa,溅射功率为115W的条件下,利用磁控溅射工艺沉积厚度为30nm的氮化钛(TiN)作为晶体管的栅电极层60,以形成第二栅极结构。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在硅材料衬底、源极70、漏极80和第二栅极结构上沉积氧化硅(SiO2)材料,将晶体管全部覆盖并形成晶体管的第二绝缘保护层90,该第二绝缘保护层90的厚度为400nm。
在压强为1×10-5Pa,气氛为氩气的环境下,在晶体管的第二绝缘保护层90上,通过共溅射方法沉积厚度为30nm的硅化镍(NiSi2)作为铁电电容的下电极;在温度为280℃的环境下,采用原子层沉积工艺在铁电电容下电极上沉积厚度为12nm的Hf0.5Zr0.5O2(HZO)薄膜作为铁电电容介质层;然后再次采用共溅射方法沉积厚度为30nm的硅化镍(NiSi2)作为铁电电容的上电极;然后,在温度为500℃条件下退火,退火时间为10分钟,以形成稳定的铁电电容器;再通过光刻技术,将掩膜版上的图案转移到基板上,在基板上形成铁电电容器。
用等离子体增强化学气相沉积法,在温度为300℃的条件下,在第二绝缘保护层90和铁电电容器上沉积氧化硅(SiO2),将铁电电容器全部覆盖形成铁电电容器的保护层100,铁电电容器的保护层100的厚度为350nm。
通过光刻技术,形成引线孔。然后,通过热蒸发工艺,向引线孔中蒸镀金属铝以使其表面形成薄膜;再通过光刻技术,将掩膜版上的图案转移到基板上,通过刻蚀工艺使晶体管结构的漏极80与铁电电容器的上电极30连接。晶体管的源极70、第二栅极结构和铁电电容器的下电极10相互隔开。
需要说明的是,本实施例是在源极70和漏极80形成后,重新形成栅极结构。
一些实施例中,第二衬底40为含硅衬底。
一些实施例中,绝缘层50的材料可以为SiO2、SiON、HfO2或HfSiON。
一些实施例中,引线的材料为铝和铜。
本发明的上述技术方案具有如下有益的技术效果:
本发明铁电电容结构以金属硅化物为第一电极层10(下电极)和第二电极层30(上电极),氧化铪基铁电薄膜20为铁电电容介质层;金属硅化物的晶体结构为萤石结构,此晶体结构能够有效的诱导氧化铪基铁电薄膜20非中心对称的亚稳态正交相的铁电相变,提高氧化铪基铁电材料的铁电性;另外,金属硅化物还可以改善氧化铪基铁电薄膜20的质量,抑制界面陷阱的产生,形成良好的界面,以提高铁电电容器的抗疲劳性能,将本发明的铁电电容器集成到存储器上大大的提高了存储器件的抗疲劳性。
以上参照本发明的实施例对本发明予以了说明。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围,本领域技术人员可以做出多种替换和修改,这些替换和修改都应落在本发明的范围之内。

Claims (10)

1.一种铁电电容器,其特征在于,包括:
第一电极层(10);
氧化铪基铁电薄膜(20),设置在所述第一电极层(10)的一面;
第二电极层(30),设置在所述氧化铪基铁电薄膜(20)远离所述第一电极层(10)的一面;其中,
所述第一电极层(10)和所述第二电极层(30)的材料为金属硅化物。
2.根据权利要求1所述的铁电电容器,其特征在于,
所述氧化铪基铁电薄膜(20)掺杂Zr、Y、Al、Gd、Sr和La中的一种或多种元素。
3.根据权利要求1所述的铁电电容器,其特征在于,
所述金属硅化物为硅化镍、硅化钴、硅化铪、硅化铂、硅化钛、硅化钼和硅化钨中的一种。
4.一种铁电电容器的制备方法,其特征在于,包括:
第一衬底一面沉积金属层,用于形成第一电极层(10);
所述第一电极层(10)远离所述第一衬底的一面沉积氧化铪基铁电薄膜(20);
所述氧化铪基铁电薄膜(20)远离所述第一电极层(10)的一面沉积金属硅化物,用于形成第二电极层(30);
对所述第一电极层(10)、所述第二电极层(30)和所述氧化铪基铁电薄膜(20)进行快速退火处理。
5.一种存储单元,其特征在于,包括:如权利要求1或2所述的铁电电容器,还包括:晶体管。
6.一种存储单元的制备方法,其特征在于,包括:
在第二衬底(40)一面沉积形成绝缘层(50);
在所述绝缘层(50)远离所述第二衬底(40)的一面沉积形成栅电极层(60);
通过光刻和刻蚀工艺对所述绝缘层(50)和所述栅电极层(60)刻蚀,以得到第一栅极结构;
通过离子注入和退火激活工艺,在所述第二衬底(40)一面形成源极(70)和漏极(80);
在所述第二衬底(40)一面沉积形成绝缘保护层(90),所述绝缘保护层(90)覆盖所述第一栅极结构,用于保护晶体管;
利用权利要求4所述的制备方法,在所述绝缘保护层(90)远离所述第二衬底(40)的一面制备铁电电容器;
在所述绝缘保护层(90)远离所述第二衬底(40)的一面沉积保护层(100),用于保护所述铁电电容器;
通过光刻工艺和热蒸发工艺,形成多个引线,多个所述引线贯穿所述保护层(100);
其中,部分所述引线的一端分别连接所述源极(70)、所述第一栅极结构和所述铁电电容器的第一电极层(10);
所述漏极(80)与所述铁电电容器的第二电极层(30)通过所述引线连接。
7.一种存储单元的制备方法,其特征在于,包括:
在第二衬底(40)一面沉积形成绝缘层(50);
在所述绝缘层(50)远离所述第二衬底(40)的一面沉积形成栅电极层(60);
通过光刻和刻蚀工艺对所述绝缘层(50)和所述栅电极层(60)刻蚀,以得到第一栅极结构,所述第一栅极结构形成在第二衬底(40)的栅极区的;
通过离子注入和退火激活工艺,在第二衬底(40)一面形成源极(70)和漏极(80);
在所述第二衬底(40)一面沉积形成第一绝缘保护层(90),所述第一绝缘保护层(90)覆盖所述第一栅极结构和所述第二衬底(40);
通过化学机械抛光技术对所述第一绝缘保护层(90)进行平面化抛光;
通过光刻工艺和刻蚀工艺去除所述第一栅极结构;
在所述栅极区沉积形成绝缘层(50);
在所述绝缘层(50)远离所述第二衬底(40)的一面沉积形成栅电极层(60),以形成第二栅极结构;
在所述第一绝缘保护层(90)远离所述第二衬底(40)的一面沉积形成第二绝缘保护层(90),所述第二绝缘保护层(90)覆盖所述第二栅极结构,用于保护晶体管;
利用权利要求4所述的制备方法,在所述第二绝缘保护层(90)远离所述第二衬底(40)的一面制备铁电电容器;
在所述第二绝缘保护层(90)远离所述第二衬底(40)的一面沉积保护层(100),用于保护所述铁电电容器;
通过光刻工艺和热蒸发工艺,形成多个引线,所述多个引线贯穿所述保护层(100);
其中,部分所述引线的一端分别连接所述源极(70)、所述第二栅极结构和所述铁电电容器的第一电极层(10);
所述漏极(80)与所述铁电电容器的第二电极层(30)通过所述引线连接。
8.一种存储单元的制备方法,其特征在于,包括:
在第二衬底(40)一面沉积形成绝缘层(50);
在所述绝缘层(50)远离所述第二衬底(40)的一面沉积形成栅电极层(60);
通过光刻和刻蚀工艺对所述绝缘层(50)和所述栅电极层(60)刻蚀,以得到第一栅极结构;
通过离子注入和退火激活工艺,在第二衬底(40)一面形成源极(70)和漏极(80);
在所述第二衬底(40)一面沉积形成第一绝缘保护层(90),所述第一绝缘保护层(90)覆盖所述第一栅极结构和所述第二衬底(40);
通过化学机械抛光技术对所述第一绝缘保护层(90)进行平面化抛光;
通过光刻工艺和刻蚀工艺去除所述栅电极层(60);
在所述绝缘层(50)远离所述第二衬底(40)的一面重新沉积形成栅电极层(60),以形成第二栅极结构;
在所述第一绝缘保护层(90)远离所述第二衬底(40)的一面沉积形成第二绝缘保护层(90),所述第二绝缘保护层(90)覆盖所述第二栅极结构,用于保护晶体管;
利用权利要求4所述的制备方法,在所述第二绝缘保护层(90)远离所述第二衬底(40)的一面制备铁电电容器;
在所述第二绝缘保护层(90)远离所述第二衬底(40)的一面沉积保护层(100)用于保护所述铁电电容器;
通过光刻工艺和热蒸发工艺,形成多个引线,所述多个引线贯穿所述保护层(100);
其中,部分所述引线的一端分别连接所述源极(70)、所述第二栅极结构和所述铁电电容器的第一电极层(10);
所述漏极(80)与所述铁电电容器的第二电极层(30)通过所述引线连接。
9.根据权利要求6-8任一项所述的方法,其特征在于,
所述绝缘层(50)的材料为SiO2、SiON、HfO2或HfSiON。
10.根据权利要求6-8任一项所述的方法,其特征在于,
所述引线的材料为铝和铜。
CN202011146593.4A 2020-10-23 2020-10-23 一种铁电电容器和存储单元及其制备方法 Active CN112271255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011146593.4A CN112271255B (zh) 2020-10-23 2020-10-23 一种铁电电容器和存储单元及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011146593.4A CN112271255B (zh) 2020-10-23 2020-10-23 一种铁电电容器和存储单元及其制备方法

Publications (2)

Publication Number Publication Date
CN112271255A true CN112271255A (zh) 2021-01-26
CN112271255B CN112271255B (zh) 2023-06-09

Family

ID=74341877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011146593.4A Active CN112271255B (zh) 2020-10-23 2020-10-23 一种铁电电容器和存储单元及其制备方法

Country Status (1)

Country Link
CN (1) CN112271255B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113643738A (zh) * 2021-08-09 2021-11-12 湘潭大学 一种铁电薄膜材料存储介质的硬盘式存储器及其制备方法
CN114284361A (zh) * 2021-12-29 2022-04-05 湘潭大学 半导体存储器、铁电场效应晶体管和铁电薄膜电容器
CN116322044A (zh) * 2023-05-19 2023-06-23 西安电子科技大学杭州研究院 一种多态相边界动态随机存储器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028045A (ko) * 2001-09-27 2003-04-08 삼성전자주식회사 강유전성 메모리 장치 및 그 형성 방법
US20150076437A1 (en) * 2013-09-13 2015-03-19 Micron Technology, Inc. Methods of forming a ferroelectric memory cell and related semiconductor device structures
CN107134487A (zh) * 2017-06-06 2017-09-05 湘潭大学 一种基于氧化铪的铁电栅结构及其制备工艺
CN109196654A (zh) * 2016-05-25 2019-01-11 美光科技公司 铁电装置及形成铁电装置的方法
CN109935590A (zh) * 2019-03-29 2019-06-25 湘潭大学 一种1t1c柔性铁电存储器及其制备方法
CN109935589A (zh) * 2019-03-26 2019-06-25 湘潭大学 一种氧化铪基铁电电容及其制备方法
CN109962112A (zh) * 2019-03-26 2019-07-02 湘潭大学 一种铁电栅场效应晶体管及其制备方法
WO2019235092A1 (ja) * 2018-06-06 2019-12-12 ソニー株式会社 強誘電記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028045A (ko) * 2001-09-27 2003-04-08 삼성전자주식회사 강유전성 메모리 장치 및 그 형성 방법
US20150076437A1 (en) * 2013-09-13 2015-03-19 Micron Technology, Inc. Methods of forming a ferroelectric memory cell and related semiconductor device structures
CN109196654A (zh) * 2016-05-25 2019-01-11 美光科技公司 铁电装置及形成铁电装置的方法
CN107134487A (zh) * 2017-06-06 2017-09-05 湘潭大学 一种基于氧化铪的铁电栅结构及其制备工艺
WO2019235092A1 (ja) * 2018-06-06 2019-12-12 ソニー株式会社 強誘電記憶装置
CN109935589A (zh) * 2019-03-26 2019-06-25 湘潭大学 一种氧化铪基铁电电容及其制备方法
CN109962112A (zh) * 2019-03-26 2019-07-02 湘潭大学 一种铁电栅场效应晶体管及其制备方法
CN109935590A (zh) * 2019-03-29 2019-06-25 湘潭大学 一种1t1c柔性铁电存储器及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113643738A (zh) * 2021-08-09 2021-11-12 湘潭大学 一种铁电薄膜材料存储介质的硬盘式存储器及其制备方法
CN113643738B (zh) * 2021-08-09 2023-06-09 湘潭大学 一种铁电薄膜材料存储介质的硬盘式存储器及其制备方法
CN114284361A (zh) * 2021-12-29 2022-04-05 湘潭大学 半导体存储器、铁电场效应晶体管和铁电薄膜电容器
CN116322044A (zh) * 2023-05-19 2023-06-23 西安电子科技大学杭州研究院 一种多态相边界动态随机存储器件及其制备方法
CN116322044B (zh) * 2023-05-19 2023-08-08 西安电子科技大学杭州研究院 一种多态相边界动态随机存储器件及其制备方法

Also Published As

Publication number Publication date
CN112271255B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
CN112271255B (zh) 一种铁电电容器和存储单元及其制备方法
JP2000022111A (ja) 高温酸化を用いた半導体素子のキャパシタ形成方法
JP2003229540A (ja) 酸素浸透経路を備える強誘電体集積回路素子
CN112151602B (zh) 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法
JP2001291843A (ja) 半導体素子の製造法
JP5576719B2 (ja) 半導体装置の製造方法
CN110459611B (zh) 一种铁电场效应晶体管及其制备方法
WO2021253527A1 (zh) 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器
US8530348B1 (en) Integration of non-noble DRAM electrode
CN111490046A (zh) 一种高擦写速度半浮栅存储器及其制备方法
CN113363384B (zh) 一种HfO2基铁电隧道结器件及其制备方法
JPH10135420A (ja) MgTiO3 薄膜を備えたFRAM素子及びFFRAM素子並びにその製造方法
JP2000349249A (ja) 半導体記憶装置の製造方法
KR19980086199A (ko) 강유전체를 이용한 반도체 메모리의 커패시터 형성방법
US6455329B1 (en) Method for fabricating a capacitor in a semiconductor device
JP4289843B2 (ja) 半導体素子のキャパシタ製造方法
JPH09289291A (ja) 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
CN112259552A (zh) 一种铁电场效应晶体管存储器及其制备方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100231597B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100436054B1 (ko) 강유전체캐패시터제조방법
TW466708B (en) Manufacturing method of self-aligned DRAM cell with stack capacitor
KR100846367B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법
KR100440073B1 (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant