WO2019235092A1 - 強誘電記憶装置 - Google Patents

強誘電記憶装置 Download PDF

Info

Publication number
WO2019235092A1
WO2019235092A1 PCT/JP2019/017282 JP2019017282W WO2019235092A1 WO 2019235092 A1 WO2019235092 A1 WO 2019235092A1 JP 2019017282 W JP2019017282 W JP 2019017282W WO 2019235092 A1 WO2019235092 A1 WO 2019235092A1
Authority
WO
WIPO (PCT)
Prior art keywords
ferroelectric
film
crystallite
thickness
memory device
Prior art date
Application number
PCT/JP2019/017282
Other languages
English (en)
French (fr)
Inventor
小林　俊之
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201980035926.5A priority Critical patent/CN112243535A/zh
Publication of WO2019235092A1 publication Critical patent/WO2019235092A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Definitions

  • the present technology relates to a ferroelectric memory device including a ferroelectric film having a fluorite-type crystal structure.
  • ferroelectric storage devices In the field of storage devices, developments related to storage devices using ferroelectric films (ferroelectric storage devices) are being carried out. This is because the ferroelectric film has spontaneous polarization in which the polarization direction can be reversed, and is expected to be applied to various storage devices utilizing the reversal of the polarization direction.
  • a ferroelectric field effect transistor using a ferroelectric film as a gate insulating film has been proposed (for example, see Non-Patent Document 1).
  • the threshold voltage (threshold voltage) changes according to the polarization direction of the spontaneous polarization of the ferroelectric film. Therefore, by fixing the gate voltage, a state where the drain current is high (on state) and a state where the drain current is low (off state) are alternately switched.
  • a ferroelectric memory device includes (A) a fluorite-type crystal structure, and (B) a plate-like crystallite having a length (nm) larger than a thickness (nm). (C) a ferroelectric film having a thickness of 1 nm or more and 30 nm or less and (D) a ratio of length to thickness of 2 or more and less than 100, and a pair of electrodes connected to the ferroelectric film, It is equipped with.
  • crystallite is a microcrystal that can be regarded as a single crystal having the same composition.
  • the detailed definition and identification method of the plate-like crystallite will be described later.
  • the “thickness” of the plate-like crystallite is the dimension in the film-forming direction of the ferroelectric film when the ferroelectric film is formed using the film-forming method, and the plate-like crystallite
  • the “length” of the crystallite is a dimension in a direction crossing the above-described thickness. More specifically, the thickness is a dimension in a direction in which a voltage (electric field) is applied to the ferroelectric memory device, and the length is a dimension in a direction crossing the voltage application direction.
  • the ferroelectric film having a fluorite-type crystal structure includes a plate-like crystallite, and the shape (thickness and thickness) of the plate-like crystallite is determined. Since the above-described conditions regarding the ratio of length to thickness) are satisfied, excellent electrical characteristics can be obtained.
  • effect described here is not necessarily limited, and may be any effect described in the present technology.
  • FIG. 6 is a diagram showing polarization-electric field characteristics of a ferroelectric capacitor according to the present invention (Experimental Example 1-4). It is a figure showing the polarization-electric field characteristic of the ferroelectric capacitor of a comparative example (Experimental Example 1-1). It is a figure showing the time-dependent change of the drain current regarding a ferroelectric field effect transistor.
  • Ferroelectric memory device 1-1 Overall configuration 1-2. Detailed configuration of ferroelectric film 1-3. Operation 1-4. Manufacturing method 1-5. Action and effect 2.
  • This ferroelectric memory device is a device that stores a signal by using a change (inversion) of a polarization state (polarization direction of spontaneous polarization) of a ferroelectric film 10 (see FIG. 1) described later. Is available as A specific application example of the ferroelectric memory device will be described later.
  • FIG. 1 schematically shows a planar configuration of a ferroelectric memory device.
  • the ferroelectric memory device includes a ferroelectric film 10, an upper electrode 20, and a lower electrode 30.
  • the ferroelectric film 10 is shaded.
  • the ferroelectric film 10 is a main part of a ferroelectric memory device whose polarization state can be changed in order to be able to store a signal.
  • This ferroelectric film 10 has a fluorite-type crystal structure, and is a so-called fluorite-type ferroelectric thin film.
  • the ferroelectric film 10 includes plate-like crystallites as crystallites that form a crystal structure. The detailed configuration of the ferroelectric film 10 (including definitions of plate-like crystallites) will be described later.
  • the ferroelectric film 10 includes any one kind or two or more kinds of ferroelectric materials.
  • the ferroelectric material is, for example, zirconium oxide (ZrO 2 ), hafnium oxide (HfO 2 ), cerium oxide (CeO 2 ), or the like.
  • the ferroelectric material may be, for example, two or more kinds of solid solutions in the series of materials described above. This solid solution contains, for example, a zirconium hafnium compound represented by the following formula (1). This is because sufficient ferroelectricity is obtained in the ferroelectric film 10 and plate-like crystallites are easily formed in the formation process of the ferroelectric film 10.
  • a zirconium hafnium compound will not be specifically limited if it is a compound represented by Formula (1).
  • examples of the zirconium hafnium compound include Hf 0.5 Zr 0.5 O 2 and Hf 0.25 Zr 0.75 O 2 .
  • the ferroelectric material is preferably zirconium oxide or zirconium hafnium compound, and more preferably zirconium oxide. This is because the ferroelectricity of the ferroelectric film 10 is further improved.
  • the upper electrode 20 and the lower electrode 30 are a pair of electrodes for applying a voltage to the ferroelectric film 10.
  • the upper electrode 20 and the lower electrode 30 are separated from each other and are both connected to the ferroelectric film 10.
  • Each of the upper electrode 20 and the lower electrode 30 includes one kind or two or more kinds of conductive materials.
  • the conductive material is, for example, silicon (Si), platinum (Pt), ruthenium (Ru), metal oxide, metal nitride, or the like.
  • the metal oxide include indium oxide (In 2 O 3 ), gallium oxide (Ga 2 O 3 ), zinc oxide (ZnO), tin oxide (SnO), indium tin oxide (ITO), and indium zinc oxide (IZO).
  • Etc examples of the metal nitride include titanium nitride (TiN) and tantalum nitride (TaN).
  • the conductive material may be, for example, two or more kinds of solid solutions in the series of materials described above. This is because a voltage can be stably applied to the ferroelectric film 10.
  • connection positions of the upper electrode 20 and the lower electrode 30 with respect to the ferroelectric film 10 are particularly It is not limited. For this reason, each connection position of the upper electrode 20 and the lower electrode 30 can be arbitrarily set according to conditions, such as a use of a ferroelectric memory device.
  • the ferroelectric film 10 is disposed between the upper electrode 20 and the lower electrode 30, the upper electrode 20 and the lower electrode 30 are mutually connected via the ferroelectric film 10.
  • the upper electrode 20 is disposed on one surface (for example, the upper surface) of the two surfaces.
  • the lower electrode 30 is disposed on the other surface (for example, the lower surface).
  • the installation positions of the upper electrode 20 and the lower electrode 30 with respect to the ferroelectric film 10 can be arbitrarily changed.
  • the upper surface and the lower surface of the ferroelectric film 10 will be referred to as needed.
  • the ferroelectric film 10 is disposed between the upper electrode 20 and the lower electrode 30, but the upper electrode 20 and the lower electrode 30 are not opposed to each other through the ferroelectric film 10. May be. That is, for example, the upper electrode 20 is disposed on the upper surface of the ferroelectric film 10 and the lower electrode 30 is disposed on the lower surface of the ferroelectric film 10, but the upper electrode 20 and the lower electrode 30 are mutually connected. It does not have to face each other. In this case, the position of the upper electrode 20 and the position of the lower electrode 30 are shifted from each other in the direction along the upper surface (or lower surface) of the ferroelectric film 10.
  • both the upper electrode 20 and the lower electrode 30 may be disposed on the upper surface (or lower surface) of the ferroelectric film 10.
  • FIG. 2 schematically shows a perspective configuration of the crystallite 1C in order to explain the configuration (shape) of the crystallite 1C.
  • FIGS. 3 and 4 schematically shows a cross-sectional configuration of the ferroelectric film 10. Specifically, FIG. 3 shows a cross-sectional configuration of the polycrystalline film 1, and FIG. 4 shows a cross-sectional configuration of the crystal grain 1G.
  • the ferroelectric film 10 includes plate-like crystallites as described above.
  • the “crystallite” is a microcrystal that can be regarded as a single crystal having the same composition as described above.
  • the crystallite 1C has a plate-like shape having a thickness T (nm) and a length L (nm). It is larger than the thickness T.
  • the “thickness T” is the dimension in the film forming direction of the ferroelectric film 10 when the ferroelectric film 10 is formed using the film forming method.
  • the “length L” is a dimension in a direction crossing the film forming direction of the ferroelectric film 10 as described above. The details of the film forming method will be described later. More specifically, as will be described later, the thickness T is a dimension in the direction in which a voltage (electric field) is applied to the ferroelectric memory device, and the length L intersects with the voltage application direction described above. Dimension in the direction.
  • the direction for defining the length L is not particularly limited as long as it intersects the thickness T, and may be any direction.
  • FIG. 2 shows a case where, for example, the thickness T is a vertical dimension, while the length L is a horizontal dimension.
  • FIG. 2 shows a case where the crystallite 1C has a flat plate shape, for example.
  • the length L is defined along the flat surface.
  • the crystallite 1C is not limited to a flat plate shape, but may be a distorted plate shape, that is, a curved plate shape. In this case, since the crystallite 1C has a curved surface, the length L is defined along the curved surface.
  • the thickness T is, in principle, a dimension in a direction in which a voltage is applied to the ferroelectric memory device.
  • the thickness T may strictly be a dimension slightly shifted from the direction in which the voltage is applied to the ferroelectric memory device.
  • the crystallite 1C forming the ferroelectric film 10 is plate-shaped, that is, the length L is larger than the thickness T compared to the case where the length L is equal to the thickness T. This is because the polarization state (the polarization direction of spontaneous polarization) of the ferroelectric film 10 is easily maintained. Thereby, the signal recorded in the ferroelectric memory device is easily maintained without being erased.
  • the crystallite 1C having the length L equal to the thickness T is a so-called spherical crystallite 1C.
  • a polycrystalline film 1 (thickness T) is formed, for example, as shown in FIG. .
  • the film formation amount (thickness T) of the ferroelectric material is not particularly limited, but is, for example, about 10 nm.
  • the polycrystalline film 1 includes a plurality of crystal grains 1G, and the crystal grains 1G are so-called crystal clusters.
  • the plurality of crystal grains 1G are adjacent to each other, and a gap 1S (dent) is formed at the boundary between the adjacent crystal grains 1G.
  • a concavo-convex structure having a plurality of gaps 1S is observed, so that each crystal grain 1G can be identified based on the gaps 1S. That is, one crystal grain 1G can be visually distinguished from other crystal grains 1G through the gap 1S.
  • the type of the electron microscope is not particularly limited, and is, for example, a transmission electron microscope (TEM).
  • the ferroelectric film 10 is the polycrystalline film 1 and the polycrystalline film 1 includes a plurality of crystal grains 1G, for example, as shown in FIG. It may be 1C. That is, since each crystal grain 1G is a single crystal, the crystal grain 1G itself is a crystallite 1C.
  • the crystal grains 1G among the plurality of crystal grains 1G may be crystallites 1C.
  • the remaining crystal grains 1G among the plurality of crystal grains 1G include, for example, a plurality of crystallites 1C as described later (see FIG. 4).
  • the ferroelectric film 10 is the polycrystalline film 1 and the polycrystalline film 1 includes a plurality of crystal grains 1G, for example, as shown in FIG. 1G may include a plurality of crystallites 1C. This is because, in one crystal grain 1G, for example, any one type or two or more types of small-angle grain boundaries, stacking faults, and twins are formed.
  • the length L is larger than the thickness T as described above.
  • the thickness T is 1 nm or more and 30 nm or less, and the ratio L / T of the length L to the thickness T is 2 or more and less than 100.
  • the shape of the plate-like crystallite 1C is optimized, so that the polarization state of the ferroelectric film 10 (the polarization direction of spontaneous polarization) does not change. It is because it becomes easy to be held in the. Thus, when a signal is stored in the ferroelectric memory device, the signal is easily maintained without being erased.
  • the ratio L / T is preferably 5 or more and 50 or less. This is because the polarization state of the ferroelectric film 10 is more easily maintained, and the signal stored in the ferroelectric memory device is more easily maintained.
  • the shape of the crystallite 1C viewed from the direction intersecting the thickness T (the front side of the paper), more specifically, the crystal projected in the direction intersecting the thickness T.
  • the case where the shape (projection shape) formed by the outer edge (contour) of the child 1C is substantially rectangular is shown.
  • the projected shape of the crystallite 1C is not particularly limited as long as the above-described conditions are satisfied with respect to each of the thickness T and the ratio L / T.
  • the projected shape of the crystallite 1C may be, for example, a substantially elliptical shape, a polygonal shape, or other shapes.
  • the other shape is not particularly limited, and is, for example, a vessel-like shape described later (see FIG. 7).
  • the thickness T changes depending on the location
  • the thickness T is set to the maximum thickness
  • the length L changes depending on the location
  • the length L is set to the maximum length. .
  • FIG. 5 schematically shows the planar configuration (crystal phase) of the crystallite 1C.
  • each crystallite 1C forming the polycrystalline film 1 has, for example, a plurality of crystal phases 1P as shown in FIG. Is included.
  • the crystallite 1C includes, for example, three types of crystal phases 1P.
  • the crystal phase 1P with “m” attached is a monoclinic crystal phase.
  • the crystal phase 1P to which “t” is attached is a tetragonal crystal phase.
  • the crystal phase 1P marked with “o” is an orthorhombic crystal phase.
  • the crystalline phase 1P that easily exhibits ferroelectricity is an orthorhombic phase.
  • the crystal phase of the crystallite 1C includes an orthorhombic phase. This is because sufficient ferroelectricity can be obtained in the ferroelectric film 10.
  • the ferroelectric film 10 (polycrystalline film 1) is formed by forming a ferroelectric material by using a film forming method, and then the above-described one. Thus, the ferroelectric film 10 is observed using an electron microscope. Thereby, since the contrast changes due to the difference in crystal structure (orientation direction of crystal) in each crystallite 1C, the existence range of each crystallite 1C can be specified based on the difference in contrast. That is, the region having a substantially uniform contrast is the existence range of one crystallite 1C.
  • the concavo-convex structure having the plurality of gaps 1S described above it is preferable to pay attention to the concavo-convex structure having the plurality of gaps 1S described above.
  • the gap 1S serves as a mark for specifying the boundary between the plurality of crystal grains 1G, so that the adjacent crystal grains 1G can be visually distinguished from each other based on the existence of the gap 1S. .
  • the existence range of the crystal grain 1G is specified based on the existence of the gap 1S
  • the existence range of the crystallite 1C is specified by paying attention to the uniformity of the contrast inside the crystal grain 1G. can do.
  • the contrast of the crystal grain 1G is substantially uniform, since the crystal grain 1G does not include a plurality of crystallites 1C, the crystal grain 1G itself is the crystallite 1C.
  • the contrast of the crystal grain 1G is non-uniform, and more specifically, when a plurality of regions having different contrasts are observed inside the crystal grain 1G, a plurality of crystallites 1C are contained in the crystal grain 1G. It is included. In this case, each region having a different contrast is the crystallite 1C.
  • a single crystal crystal phase formed of a certain ferroelectric material and other phases in the polycrystalline film 1 In some cases, an interface is formed with a single crystal layer formed of a ferroelectric material. In this case, a crystal phase of a single crystal formed of any ferroelectric material is defined as a crystallite 1C.
  • Method for identifying crystallite shape When specifying the shape of the crystallite 1C, for example, after specifying the existence range of the crystallite 1C by the above-described procedure, the shape of the crystallite 1C is confirmed. In this case, for example, the shape of the crystallite 1C may be visually confirmed. Alternatively, for example, after measuring the length L and the thickness T of the crystallite 1C, the magnitude relationship between the length L and the thickness T may be examined.
  • the length L is larger than the thickness T, it can be determined that the crystallite 1C having the length L and the thickness T is plate-shaped.
  • the length L is equal to the thickness T, it can be determined that the crystallite 1C having the length L and the thickness T is not plate-shaped.
  • it can be determined whether each of the thickness T and the ratio L / T satisfies the above-described conditions.
  • this ferroelectric memory device a voltage is applied between the upper electrode 20 and the lower electrode 30.
  • the polarization state (polarization direction of spontaneous polarization) of the ferroelectric film 10 changes (inverts) in accordance with the application of voltage. Accordingly, the signal is stored in the ferroelectric memory device, and the signal stored in the ferroelectric memory device is erased.
  • FIGS. 6 and 7 shows a planar configuration corresponding to FIG. 1 in order to explain the method of forming the ferroelectric film 10.
  • the ferroelectric film 10 is formed so as to include the plate-like crystallite 1C by the procedure described below.
  • ferroelectric Film Formation Method 1 When the ferroelectric film 10 is formed, for example, as shown in FIG. 6, a ferroelectric material is formed on the surface of the substrate 40 by using a film forming method.
  • the base 40 described here is a support for forming the ferroelectric film 10 and has, for example, a flat surface.
  • the film forming speed film forming speed
  • the material of the base 40 the temperature of the base 40, etc.
  • the ferroelectric so as to include the plate-like crystallite 1C.
  • the body film 10 can be formed.
  • the film forming method is, for example, any one or two or more of a sputtering method, an atomic layer deposition layer, a chemical vapor deposition method, and a coating method.
  • the material of the base body 40 is a material having good compatibility with the ferroelectric material from the viewpoint of controlling the shape of the crystallite 1C (the relationship between the length L and the thickness T) so as to have a plate shape.
  • the formation material of the base 40 is, for example, silicon, germanium, platinum, ruthenium, gold, silver, copper, aluminum, iridium, titanium, tantalum, indium, zinc, tin, gallium, carbon, molybdenum, tungsten, and the like. Any one type or two or more types.
  • the forming material of the base 40 may be any one kind or two or more kinds of compounds such as oxides, nitrides, sulfides, and selenides of the series of materials described above.
  • the substrate 40 may be, for example, a rigid substrate, or a film or foil having flexibility.
  • the film formation rate is preferably slower than fast. This is because the slower the film formation rate, the easier the crystallite 1C has a plate shape. Specifically, the higher the film formation speed, the smaller the length L with respect to the thickness T, and the lower the film formation speed, the larger the length L with respect to the thickness T. .
  • the temperature of the substrate 40 is preferably higher than low. This is because as the temperature of the substrate 40 is higher, the shape of the crystallite 1 tends to be plate-like. Specifically, the lower the temperature of the substrate 40, the smaller the length L with respect to the thickness T, and the higher the temperature of the substrate 40, the relatively longer the length L with respect to the thickness T. growing.
  • Method 2 of forming ferroelectric film When the ferroelectric film 10 is formed, the projected shape of the ferroelectric film 10 can be arbitrarily changed. Specifically, for example, as shown in FIG. 7, a ferroelectric material may be deposited inside the recess 50 ⁇ / b> U by using a base body 50 having the recess 50 ⁇ / b> U. Details regarding the type of film forming method, the film forming speed, the material of the substrate 50, the temperature of the substrate 50, and the like are as described above.
  • the ferroelectric film 10 having a container-like projection shape is formed.
  • the ferroelectric film 10 includes, for example, a bottom portion 10B that covers the bottom surface, and a wall portion 10W that covers the inner wall surface and surrounds the bottom portion 10B from the periphery.
  • a grain boundary is formed between the bottom 10B and the wall 10W.
  • the ferroelectric material is deposited on each of the bottom portion 10B and the wall portion 10W so as to include the plate-like crystallite 1C.
  • the polarization state (polarization direction of spontaneous polarization) of the ferroelectric film 10 is changed as compared with the case where the length L is equal to the thickness T (spherical crystallite 1C). It becomes easy to be held without. Therefore, since the signal stored in the ferroelectric memory device is easily maintained without being erased, excellent electrical characteristics can be obtained.
  • the ratio L / T is 5 or more and 50 or less, the polarization state of the ferroelectric film 10 is more easily maintained, so that a higher effect can be obtained.
  • the ferroelectric film 10 contains zirconium oxide or the like, sufficient ferroelectricity is obtained in the ferroelectric film 10, and the plate-like crystallite 1 ⁇ / b> C is formed in the formation process of the ferroelectric film 10. Since it becomes easy to form, a higher effect can be acquired.
  • the crystal phase 1P of the ferroelectric film 10 includes an orthorhombic phase, sufficient ferroelectricity can be obtained in the ferroelectric film 10, so that a higher effect can be obtained.
  • each of the upper electrode 20 and the lower electrode 30 contains silicon, a metal oxide, a metal nitride, or the like, a voltage can be stably applied to the ferroelectric film 10, so that a higher effect can be obtained. Can do.
  • the application example of the ferroelectric memory device is not particularly limited as long as it is a device capable of storing or erasing a signal using the change in the polarization state of the ferroelectric film 10 as described above.
  • the ferroelectric memory device is not particularly limited as long as it is a device capable of storing or erasing a signal using the change in the polarization state of the ferroelectric film 10 as described above.
  • three specific application examples of the ferroelectric memory device will be described.
  • FIG. 8 shows a cross-sectional configuration of the ferroelectric capacitor.
  • the ferroelectric capacitor includes an insulating film 110, an upper electrode 120, and a lower electrode 130.
  • Each of the insulating film 110, the upper electrode 120, and the lower electrode 130 corresponds to the ferroelectric film 10, the upper electrode 20, and the lower electrode 30, respectively.
  • the insulating film 110 has the same configuration as that of the ferroelectric film 10. That is, the insulating film 110 contains a ferroelectric material such as zirconium oxide.
  • the insulating film 110 includes the plate-like crystallite 1C, and the above-described conditions are satisfied with respect to the shape (thickness T and ratio L / T) of the plate-like crystallite 1C.
  • Each of the upper electrode 120 and the lower electrode 130 has the same configuration as that of the upper electrode 20 and the lower electrode 30.
  • the forming material of the upper electrode 120 and the forming material of the lower electrode 130 may be the same as each other or different from each other.
  • the forming material of the upper electrode 120 and the forming material of the lower electrode 130 are, for example, platinum and indium tin oxide.
  • the forming material of the upper electrode 120 and the forming material of the lower electrode 130 are different from each other, the forming material of the upper electrode 120 is, for example, titanium nitride, and the forming material of the lower electrode 130 is, for example, For example, indium tin oxide.
  • the polarization direction and the polarization amount of the insulating film 110 change according to the application direction and the application amount of the voltage. Therefore, using the change in the polarization state of the insulating film 110, a signal is stored between the upper electrode 120 and the lower electrode 130, and the signal is erased.
  • FIG. 9 shows a cross-sectional configuration of a ferroelectric field effect transistor (FeFET).
  • the ferroelectric field effect transistor includes a base 210, an isolation insulating film 220, a source electrode 230 and a drain electrode 240, a semiconductor film 250, a gate insulating film 260, and a gate electrode. 270.
  • the gate insulating film 260 corresponds to the ferroelectric film 10.
  • the gate electrode 270 corresponds to the upper electrode 20.
  • the source electrode 230 and the drain electrode 240 correspond to the lower electrode 30.
  • the source electrode 230 and the drain electrode 240 are formed on the base 210 via the isolation insulating film 220 and are separated from each other.
  • the semiconductor film 250 is formed on the isolation insulating film 220, the source electrode 230, and the drain electrode 240 so that one end is connected to the source electrode 230 and the other end is connected to the drain electrode 240.
  • the gate electrode 270 is formed on the semiconductor film 250 with the gate insulating film 260 interposed therebetween. Note that the gate insulating film 260 is formed not only on the semiconductor film 250 but also around the semiconductor film 250.
  • the base 210 includes, for example, silicon. However, the base 210 may be, for example, a rigid substrate, or a film or foil having flexibility (flexibility).
  • the isolation insulating film 220 includes an insulating material such as silicon oxide, for example.
  • the semiconductor film 250 includes a semiconductor material such as indium oxide, for example.
  • the gate insulating film 260 has a configuration similar to that of the ferroelectric film 10. That is, the gate insulating film 260 includes a ferroelectric material such as zirconium oxide. Further, the gate insulating film 260 includes the plate-like crystallite 1C, and the above-described conditions regarding the shape (thickness T and ratio L / T) of the plate-like crystallite 1C are satisfied.
  • Each of the source electrode 230, the drain electrode 240, and the gate electrode 270 has the same configuration as each of the upper electrode 20 and the lower electrode 30.
  • the material for forming the source electrode 230 and the material for forming the gate electrode 270 may be the same as or different from each other, and the material for forming the drain electrode 240 and the material for forming the gate electrode 270 may be the same as each other. They may be different from each other. In this way, the formation material may be the same or different from each other, and the same applies to the formation material of the source electrode 230 and the formation material of the drain electrode 240.
  • each of the forming material of the source electrode 230 and the forming material of the drain electrode 240 is, for example, titanium nitride, and the forming material of the gate electrode 270 is, for example, indium tin oxide.
  • the semiconductor film 250 includes an N-type semiconductor material
  • the threshold voltage changes in the negative direction
  • FIG. 10 shows a cross-sectional structure of a ferroelectric tunnel junction memory (FTJ: Ferroelectric Tunnel Junction).
  • the ferroelectric junction memory includes a tunnel insulating film 310, an upper electrode 320, and a lower electrode 330.
  • Each of the tunnel insulating film 310, the upper electrode 320, and the lower electrode 330 corresponds to the ferroelectric film 10, the upper electrode 20, and the lower electrode 30, respectively.
  • the tunnel insulating film 310 has the same configuration as that of the ferroelectric film 10. That is, the tunnel insulating film 310 includes a ferroelectric material such as zirconium oxide. Tunnel insulating film 310 includes plate-like crystallites 1C, and the above-described conditions regarding the shape (thickness T and ratio L / T) of plate-like crystallites 1C are satisfied.
  • the tunnel insulating film 310 functions as a tunnel barrier for controlling whether or not a current flows between the positive electrode 320 and the negative electrode 330. For this reason, it is preferable that the thickness of the tunnel insulating film 310 is so thin that a so-called tunnel effect is exhibited. Specifically, the thickness of the tunnel insulating film 310 is not particularly limited, but is, for example, 1 nm or more and 5 nm or less.
  • Each of the upper electrode 320 and the lower electrode 330 has the same configuration as each of the upper electrode 20 and the lower electrode 30.
  • the forming material of the upper electrode 320 and the forming material of the lower electrode 330 may be the same as each other or different from each other.
  • Each of the forming material of the upper electrode 320 and the forming material of the lower electrode 330 may be a semiconductor material, for example.
  • the forming material of the upper electrode 320 and the forming material of the lower electrode 330 are different from each other, the forming material of the upper electrode 320 is, for example, titanium nitride, and the forming material of the lower electrode 330 is For example, indium tin oxide.
  • the polarization state of the tunnel insulating film 310 (the polarization direction of spontaneous polarization) changes according to the application of the voltage. Therefore, the electrical resistance of the tunnel insulating film 310 changes. Therefore, using the change in the polarization state of the tunnel insulating film 310, a signal is stored between the positive electrode 320 and the negative electrode 330 and the signal is erased.
  • ferroelectric memory device is not limited to the above-described three types of application examples (ferroelectric capacitor, ferroelectric field effect transistor, and ferroelectric tunnel junction memory).
  • Other application examples are not particularly limited, but are, for example, ferroelectric diodes.
  • a ferroelectric material (zirconium oxide) was deposited on the surface of the lower electrode 130 by using a sputtering method, thereby forming the insulating film 110 on the lower electrode 130.
  • an upper electrode 120 was formed on the insulating film 110 by depositing a conductive material (indium tin oxide) on the surface of the insulating film 110 using a sputtering method.
  • the shape (thickness T (nm), length L (the thickness T (nm)) of the crystallite 1C included in the insulating film 110 is changed by changing the deposition rate of the ferroelectric material. nm) and ratio L / T).
  • the relationship between the deposition rate of the ferroelectric material and the shape of the crystallite 1C is as described above, and details regarding the thickness T, the length L, and the ratio L / T are as shown in Table 1. .
  • FIG. 11 and FIG. 12 represents polarization-electric field characteristics (horizontal axis: electric field E (MV / cm) and vertical axis: polarization P ( ⁇ C / cm 2 )) of the ferroelectric capacitor.
  • FIG. 11 shows the measurement results related to Experimental Example 1-4 as a representative case where the shape of the crystallite 1C is a plate shape
  • FIG. 12 shows an experimental example in which the shape of the crystallite 1C is spherical.
  • the measurement results for 1-1 are shown.
  • 11 and 12 each show an electric field E where the polarization P is zero (coercive electric field Ec, ⁇ Ec) and a polarization P when the electric field E is zero (residual polarization Pr, ⁇ Pr). ing.
  • the ratio P2 / P1 of the residual polarization quantity P2 with respect to the residual polarization quantity P1 was calculated. As the value of the ratio P2 / P1 is closer to 1, the residual polarization amount is less likely to decrease with the passage of time, indicating that the holding characteristics are excellent.
  • the polarization state of the insulating film 110 is not easily affected by the disturbance, so that the polarization state of the insulating film 110 is stable for a long time. It is thought to be retained.
  • the holding characteristics as shown in Table 1, when a plate-like crystallite 1C is used (Experimental Examples 1-2 to 1-10), it depends on the shape of the plate-like crystallite 1C.
  • the crystallite 1C included in the gate insulating film 260 is formed by the same procedure as that for forming the ferroelectric capacitor (insulating film 110) as shown in Table 2.
  • the shape (thickness T (nm), length L (nm) and ratio L / T) was changed.
  • FIG. 13 shows changes with time in the drain current Id (horizontal axis: time T (second) and vertical axis: drain current Id ( ⁇ A)).
  • the drain current Id When the drain current Id is measured over time, based on the measurement result of the drain current Id1 ( ⁇ A) after 10 seconds and the measurement result of the drain current Id2 ( ⁇ A) after 10 5 seconds.
  • the ratio Id2 / Id1 was calculated. As the ratio Id2 / Id1 is larger, the drain current Id is less likely to decrease with the passage of time, indicating that the retention characteristics are better.
  • the threshold voltage Vt sufficiently changes in accordance with the reversal of the polarization direction of the spontaneous polarization in the gate insulating film 260. It is considered that a transistor can function as a kind of ferroelectric memory device.
  • the ratio Id2 / Id1 is further increased. Increased.
  • the crystallites 1C included in the tunnel insulating film 310 are formed as shown in Table 3 by the same procedure as that for forming the ferroelectric capacitor (insulating film 110) described above.
  • the shape (thickness T (nm), length L (nm) and ratio L / T) was changed.
  • the plate-like crystallite 1C having an appropriate shape when used, the electric resistance R changes sufficiently in accordance with the reversal of the polarization direction of the spontaneous polarization in the tunnel insulating film 310, so that the ferroelectric tunnel junction memory Can function as a kind of ferroelectric memory device.
  • the ratio RH / RL becomes sufficiently large, a ferroelectric tunnel junction memory can be used as a synapse of a neural network.
  • the ferroelectric film includes a plate-like crystallite, and When appropriate conditions were satisfied with respect to the shape of the plate-like crystallite (thickness T and ratio L / T), the retention characteristics and the like were improved. Therefore, excellent electrical characteristics were obtained in the ferroelectric memory device.
  • this technique can also take the following structures. (1) (A) having a fluorite-type crystal structure, (B) including a plate-like crystallite having a length (nm) larger than a thickness (nm), and (C) the thickness is 1 nm or more and 30 nm or less (D) a ferroelectric film having a ratio of the length to the thickness of 2 or more and less than 100; A ferroelectric memory device comprising: a pair of electrodes connected to the ferroelectric film. (2) The ratio of the length to the thickness is 5 or more and 50 or less.
  • the ferroelectric film includes at least one of zirconium oxide, hafnium oxide, cerium oxide, and two or more solid solutions thereof,
  • the solid solution includes a zirconium hafnium compound represented by the following formula (1).
  • the crystalline phase of the ferroelectric film includes an orthorhombic phase, The ferroelectric memory device according to any one of (1) to (3) above.
  • Each of the pair of electrodes includes at least one of silicon, platinum, ruthenium, metal oxide, and metal nitride
  • the metal oxide includes at least one of indium oxide, gallium oxide, zinc oxide, tin oxide, indium tin oxide, indium zinc oxide, and two or more solid solutions thereof
  • the metal nitride includes at least one of titanium nitride and tantalum nitride.
  • the ferroelectric memory device according to any one of (1) to (4).
  • One of a ferroelectric capacitor, a ferroelectric field effect transistor and a ferroelectric tunnel junction memory The ferroelectric memory device according to any one of (1) to (5) above.

Landscapes

  • Semiconductor Memories (AREA)

Abstract

強誘電記憶装置は、（Ａ）蛍石型の結晶構造を有し、（Ｂ）長さ（ｎｍ）が厚さ（ｎｍ）よりも大きい板状の結晶子を含み、（Ｃ）厚さが１ｎｍ以上３０ｎｍ以下であり、（Ｄ）厚さに対する長さの比が２以上１００未満である強誘電体膜と、その強誘電体膜に接続された一対の電極とを備える。

Description

強誘電記憶装置
　本技術は、蛍石型の結晶構造を有する強誘電体膜を備えた強誘電記憶装置に関する。
　記憶装置の分野において、強誘電体膜を用いた記憶装置（強誘電記憶装置）に関する開発が行われている。強誘電体膜は、分極方向が反転可能である自発分極を有するため、その分極方向の反転を利用した様々な記憶装置への適用が期待されるからである。
　具体的には、強誘電体膜をゲート絶縁膜（酸化ハフニウム膜）として用いた強誘電電界効果トランジスタが提案されている（例えば、非特許文献１参照。）。この強誘電電界効果トランジスタでは、強誘電体膜の自発分極の分極方向に応じて、電圧の閾値（閾値電圧）が変化する。このため、ゲート電圧を固定することにより、ドレイン電流が高い状態（オン状態）とドレイン電流が低い状態（オフ状態）とが交互に切り替えられる。
"Ferroelectricity in HfO2 enables nonvolatile data storage in 28 nm HKMG "，J.Muller等，2012 Symposium on VLSI Technology Digest of Technical Papers，25頁および26頁
　強誘電記憶装置に関する様々な提案がなされているが、その強誘電記憶装置の電気特性は未だ十分でないため、改善の余地がある。
　したがって、優れた電気特性を得ることが可能な強誘電記憶装置を提供することが望ましい。
　本技術の一実施形態の強誘電記憶装置は、（Ａ）蛍石型の結晶構造を有し、（Ｂ）長さ（ｎｍ）が厚さ（ｎｍ）よりも大きい板状の結晶子を含み、（Ｃ）厚さが１ｎｍ以上３０ｎｍ以下であり、（Ｄ）厚さに対する長さの比が２以上１００未満である強誘電体膜と、その強誘電体膜に接続された一対の電極とを備えたものである。
　ここで、「結晶子」とは、同一組成を有する単結晶とみなせる微結晶である。なお、板状の結晶子の詳細な定義および特定方法などに関しては、後述する。
　板状の結晶子の「厚さ」とは、成膜方法を用いて強誘電体膜が成膜される場合に、その強誘電体膜の成膜方向の寸法であると共に、その板状の結晶子の「長さ」とは、上記した厚さと交差する方向の寸法である。より具体的には、厚さは、強誘電記憶装置に電圧（電界）が印加される方向の寸法であると共に、長さは、上記した電圧の印加方向と交差する方向の寸法である。
　本技術の一実施形態の強誘電記憶装置によれば、蛍石型の結晶構造を有する強誘電体膜が板状の結晶子を含んでおり、その板状の結晶子の形状（厚さおよび厚さに対する長さの比）に関して上記した条件が満たされているので、優れた電気特性を得ることができる。
　なお、ここに記載された効果は、必ずしも限定されるわけではなく、本技術中に記載されたいずれの効果であってもよい。
本技術の一実施形態の強誘電記憶装置の構成を模式的に表す平面図である。 結晶子の構成（形状）を模式的に表す斜視図である。 強誘電体膜（多結晶膜）の構成を模式的に表す断面図である。 強誘電体膜（結晶粒）の構成を模式的に表す断面図である。 結晶子の構成（結晶相）を模式的に表す平面図である。 強誘電体膜の形成方法を説明するための平面図である。 強誘電体膜の他の形成方法を説明するための平面図である。 強誘電記憶装置の適用例である強誘電キャパシタの構成を表す断面図である。 強誘電記憶装置の適用例である強誘電電界効果トランジスタの構成を表す断面図である。 強誘電記憶装置の適用例である強誘電トンネル接合メモリの構成を表す断面図である。 本発明（実験例１－４）の強誘電キャパシタの分極－電界特性を表す図である。 比較例（実験例１－１）の強誘電キャパシタの分極－電界特性を表す図である。 強誘電電界効果トランジスタに関するドレイン電流の経時変化を表す図である。
　以下、本技術の一実施形態に関して、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。

　１．強誘電記憶装置
　　１－１．全体構成
　　１－２．強誘電体膜の詳細な構成
　　１－３．動作
　　１－４．製造方法
　　１－５．作用および効果
　２．強誘電記憶装置の適用例
　　２－１．強誘電キャパシタ
　　２－２．強誘電電界効果トランジスタ
　　２－３．強誘電トンネル接合メモリ
　　２－４．その他
＜１．強誘電記憶装置＞
　まず、本技術の一実施形態の強誘電記憶装置に関して説明する。
　この強誘電記憶装置は、後述する強誘電体膜１０（図１参照）の分極状態（自発分極の分極方向）の変化（反転）を利用して信号を記憶する装置であり、様々な記憶装置として利用可能である。具体的な強誘電記憶装置の適用例に関しては、後述する。
＜１－１．全体構成＞
　図１は、強誘電記憶装置の平面構成を模式的に表している。この強誘電記憶装置は、図１に示したように、強誘電体膜１０と、上部電極２０と、下部電極３０とを備えている。ただし、図１では、強誘電体膜１０に網掛けを施している。
［強誘電体膜］
　強誘電体膜１０は、上記したように、信号を記憶可能とするために分極状態が変化可能である強誘電記憶装置の主要部である。この強誘電体膜１０は、蛍石型の結晶構造を有しており、いわゆる蛍石型強誘電薄膜である。また、強誘電体膜１０は、結晶構造を形成する結晶子として、板状の結晶子を含んでいる。なお、強誘電体膜１０の詳細な構成（板状の結晶子の定義などを含む。）に関しては、後述する。
　この強誘電体膜１０は、強誘電体材料のうちのいずれか１種類または２種類以上を含んでいる。具体的には、強誘電体材料は、例えば、酸化ジルコニウム（ＺｒＯ2 ）、酸化ハフニウム（ＨｆＯ2 ）および酸化セリウム（ＣｅＯ2 ）などである。ただし、強誘電体材料は、例えば、上記した一連の材料のうちの２種類以上の固溶体でもよい。この固溶体は、例えば、下記の式（１）で表されるジルコニウムハフニウム化合物などを含んでいる。強誘電体膜１０において十分な強誘電性が得られると共に、その強誘電体膜１０の形成工程において板状の結晶子が形成されやすくなるからである。
　Ｈｆx Ｚｒ1-x Ｏ2 　・・・（１）
（ｘは、０＜ｘ＜１を満たす。））
　ジルコニウムハフニウム化合物は、式（１）で表される化合物であれば、特に限定されない。具体的には、ジルコニウムハフニウム化合物は、例えば、Ｈｆ0.5 Ｚｒ0.5 Ｏ2 およびＨｆ0.25Ｚｒ0.75Ｏ2 などである。
　中でも、強誘電体材料は、酸化ジルコニウムおよびジルコニウムハフニウム化合物などが好ましく、酸化ジルコニウムなどがより好ましい。強誘電体膜１０の強誘電性がより向上するからである。
［上部電極および下部電極］
　上部電極２０および下部電極３０は、強誘電体膜１０に電圧を印加するための一対の電極である。この上部電極２０および下部電極３０は、互いに離間されていると共に、いずれも強誘電体膜１０に接続されている。
　上部電極２０および下部電極３０のそれぞれは、導電性材料のうちのいずれか１種類または２種類以上を含んでいる。具体的には、導電性材料は、例えば、ケイ素（Ｓｉ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、金属酸化物および金属窒化物などである。金属酸化物は、例えば、酸化インジウム（Ｉｎ2 Ｏ3 ）、酸化ガリウム（Ｇａ2 Ｏ3 ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ）、酸化インジウムスズ（ＩＴＯ）および酸化インジウム亜鉛（ＩＺＯ）などである。金属窒化物は、例えば、窒化チタン（ＴｉＮ）および窒化タンタル（ＴａＮ）などである。ただし、導電性材料は、例えば、上記した一連の材料のうちの２種類以上の固溶体でもよい。強誘電体膜１０に電圧を安定に印加可能になるからである。
　なお、上部電極２０および下部電極３０のそれぞれが互いに離間されながら強誘電体膜１０に接続されていれば、その強誘電体膜１０に対する上部電極２０および下部電極３０のそれぞれの接続位置は、特に限定されない。このため、上部電極２０および下部電極３０のそれぞれの接続位置は、強誘電記憶装置の用途などの条件に応じて、任意に設定可能である。
　詳細には、例えば、図１では、上部電極２０と下部電極３０との間に強誘電体膜１０が配置されているため、上部電極２０および下部電極３０が強誘電体膜１０を介して互いに対向している場合を示している。すなわち、例えば、強誘電体膜１０が互いに反対側を向いた２つの面を有している場合において、その２つの面のうちの一方の面（例えば、上面）に上部電極２０が配置されていると共に、他方の面（例えば、下面）に下部電極３０が配置されている。しかしながら、強誘電体膜１０に対する上部電極２０および下部電極３０の設置位置は、任意に変更可能である。以下では、随時、上記した強誘電体膜１０の上面および下面を引用する。
　具体的には、例えば、上部電極２０および下部電極３０の間に強誘電体膜１０が配置されているが、上部電極２０および下部電極３０が強誘電体膜１０を介して互いに対向していなくてもよい。すなわち、例えば、強誘電体膜１０の上面に上部電極２０が配置されていると共に、その強誘電体膜１０の下面に下部電極３０が配置されているが、上部電極２０および下部電極３０が互いに対向していなくてもよい。この場合には、強誘電体膜１０の上面（または下面）に沿った方向において、上部電極２０の位置と下部電極３０の位置とが互いにずれている。
　また、例えば、強誘電体膜１０の上面（または下面）に上部電極２０および下部電極３０の双方が配置されていてもよい。
＜１－２．強誘電体膜の詳細な構成＞
　以下では、板状の結晶子の基本構成および定義に関して説明したのち、その板状の結晶子の形状および結晶相に関して説明すると共に、その結晶子の形状の特定方法に関して説明する。
［板状の結晶子の基本構成］
　図２は、結晶子１Ｃの構成（形状）を説明するために、その結晶子１Ｃの斜視構成を模式的に表している。図３および図４のそれぞれは、強誘電体膜１０の断面構成を模式的に表している。具体的には、図３では、多結晶膜１の断面構成を示していると共に、図４では、結晶粒１Ｇの断面構成を示している。
　強誘電体膜１０は、上記したように、板状の結晶子を含んでいる。この「結晶子」とは、上記したように、同一組成を有する単結晶とみなせる微結晶である。
　具体的には、結晶子１Ｃは、図１に示したように、厚さＴ（ｎｍ）および長さＬ（ｎｍ）を有する板状の形状を有しているため、その長さＬは、厚さＴよりも大きくなっている。
　ここで、「厚さＴ」とは、上記したように、成膜方法を用いて強誘電体膜１０が成膜される場合に、その強誘電体膜１０の成膜方向の寸法であると共に、「長さＬ」とは、上記したように、上記した強誘電体膜１０の成膜方向と交差する方向の寸法である。なお、成膜方法の詳細に関しては、後述する。より具体的には、後述するように、厚さＴは、強誘電記憶装置に電圧（電界）が印加される方向の寸法であると共に、長さＬは、上記した電圧の印加方向と交差する方向の寸法である。
　長さＬを規定するための方向は、厚さＴと交差する方向であれば、特に限定されないため、任意の方向でよい。図２では、例えば、厚さＴが上下方向の寸法であるのに対して、長さＬが左右方向の寸法である場合を示している。
　なお、図２では、例えば、結晶子１Ｃが平坦な板状である場合を示している。この場合には、結晶子１Ｃが平坦面を有しているため、その平坦面に沿うように長さＬが規定される。しかしながら、結晶子１Ｃは、例えば、平坦な板状に限らずに、歪んだ板状、すなわち湾曲した板状でもよい。この場合には、結晶子１Ｃが湾曲面を有しているため、その湾曲面に沿うように長さＬが規定される。
　結晶子１Ｃが平坦な板状である場合には、上記したように、厚さＴは、原則として、強誘電記憶装置に電圧が印加される方向の寸法である。しかしながら、結晶子１Ｃが湾曲した板状である場合には、厚さＴは、厳密には、強誘電記憶装置に電圧が印加される方向から僅かにずれた方向の寸法になる場合もある。
　強誘電体膜１０を形成する結晶子１Ｃの形状が板状であり、すなわち長さＬが厚さＴよりも大きくなっているのは、長さＬが厚さＴに等しい場合と比較して、その強誘電体膜１０の分極状態（自発分極の分極方向）が保持されやすくなるからである。これにより、強誘電記憶装置に記録された信号が消去されずに維持されやすくなる。なお、上記した長さＬが厚さＴに等しい結晶子１Ｃは、いわゆる球状の結晶子１Ｃである。
［板状の結晶子の定義］
　強誘電体膜１０を形成するために、成膜方法を用いて強誘電体材料を成膜させると、例えば、図３に示したように、多結晶膜１（厚さＴ）が形成される。強誘電体材料の成膜量（厚さＴ）は、特に限定されないが、例えば、１０ｎｍ前後である。
　この多結晶膜１は、複数の結晶粒１Ｇを含んでおり、その結晶粒１Ｇは、いわゆる結晶の固まりである。複数の結晶粒１Ｇは、互いに隣接されており、その互いに隣接された結晶粒１Ｇ間の境界には、隙間１Ｓ（窪み）が形成されている。電子顕微鏡を用いて多結晶膜１を観察すると、複数の隙間１Ｓを有する凹凸構造が観察されるため、その隙間１Ｓに基づいて各結晶粒１Ｇを識別することができる。すなわち、１個の結晶粒１Ｇは、隙間１Ｓを介して他の結晶粒１Ｇから視覚的に区別可能である。なお、電子顕微鏡の種類は、特に限定されないが、例えば、透過型電子顕微鏡（ＴＥＭ）などである。
　強誘電体膜１０が多結晶膜１であると共に、その多結晶膜１が複数の結晶粒１Ｇを含んでいる場合には、例えば、図３に示したように、各結晶粒１Ｇが結晶子１Ｃである場合もある。すなわち、各結晶粒１Ｇが単結晶であるため、その結晶粒１Ｇ自体が結晶子１Ｃである場合である。
　ただし、複数の結晶粒１Ｇのうちの一部の結晶粒１Ｇだけが結晶子１Ｃであってもよい。この場合には、複数の結晶粒１Ｇのうちの残りの結晶粒１Ｇは、例えば、後述するように、複数の結晶子１Ｃを含んでいる（図４参照）。
　また、強誘電体膜１０が多結晶膜１であると共に、その多結晶膜１が複数の結晶粒１Ｇを含んでいる場合には、例えば、図４に示したように、１個の結晶粒１Ｇが複数の結晶子１Ｃを含んでいる場合もある。１個の結晶粒１Ｇ中において、例えば、小傾角粒界、積層欠陥および双晶などのうちのいずれか１種類または２種類以上が形成されているからである。
［板状の結晶子の形状］
　板状の結晶子１Ｃでは、上記したように、長さＬが厚さＴよりも大きくなっている。ただし、厚さＴは、１ｎｍ以上３０ｎｍ以下であると共に、その厚さＴに対する長さＬの比Ｌ／Ｔは、２以上１００未満である。蛍石型の結晶構造を有する強誘電体膜１０において、板状の結晶子１Ｃの形状が適正化されるため、その強誘電体膜１０の分極状態（自発分極の分極方向）が変化せずに保持されやすくなるからである。これにより、強誘電記憶装置に信号が記憶されると、その信号が消去されずに維持されやすくなる。
　中でも、比Ｌ／Ｔは、５以上５０以下であることが好ましい。強誘電体膜１０の分極状態がより保持されやすくなるため、強誘電記憶装置に記憶された信号がより維持されやすくなるからである。
　なお、図２～図４のそれぞれでは、厚さＴと交差する方向（紙面の手前側）から見た結晶子１Ｃの形状、より具体的には厚さＴと交差する方向に投影された結晶子１Ｃの外縁（輪郭）により形成される形状（投影形状）が略矩形である場合を示している。しかしながら、結晶子１Ｃの投影形状は、厚さＴおよび比Ｌ／Ｔのそれぞれに関して上記した条件が満たされていれば、特に限定されない。
　具体的には、結晶子１Ｃの投影形状は、例えば、略楕円形および多角形などでもよいし、それら以外の他の形状でもよい。他の形状は、特に限定されないが、例えば、後述する器状の形状などである（図７参照）。ただし、厚さＴが場所に応じて変化する場合には、その厚さＴは最大厚さとすると共に、長さＬが場所に応じて変化する場合には、その長さＬは最大長さとする。
［板状の結晶子の結晶相］
　図５は、結晶子１Ｃの平面構成（結晶相）を模式的に表している。蛍石型の結晶構造を有する強誘電体膜１０（多結晶膜１）において、その多結晶膜１を形成する各結晶子１Ｃは、例えば、図５に示したように、複数の結晶相１Ｐを含んでいる。
　具体的には、結晶子１Ｃは、例えば、３種類の結晶相１Ｐを含んでいる。「ｍ」が付された結晶相１Ｐは、単斜晶（monoclinic crystal）相である。「ｔ」が付された結晶相１Ｐは、正方晶（tetragonal crystal）相である。「ｏ」が付された結晶相１Ｐは、斜方晶（orthorhombic crystal）相である。
　この３種類の結晶相１Ｐ（単斜晶相、正方晶相および斜方晶相）のうち、強誘電性を発現しやすい結晶相１Ｐは、斜方晶相である。このため、結晶子１Ｃの結晶相は、斜方晶相を含んでいることが好ましい。強誘電体膜１０において十分な強誘電性が得られるからである。
［板状の結晶子の特定方法］
　ここでは、結晶子１Ｃの存在範囲を特定する方法および結晶子１Ｃの形状を特定する方法に関して説明する。
（結晶子の存在範囲の特定方法）
　結晶子１Ｃの存在範囲を特定する場合には、例えば、成膜方法を用いて強誘電体材料を成膜することにより、強誘電体膜１０（多結晶膜１）を形成したのち、上記したように、電子顕微鏡を用いて強誘電体膜１０を観察する。これにより、各結晶子１Ｃでは結晶構造（結晶の配向方向）の違いに起因してコントラストが変化するため、そのコントラストの違いに基づいて各結晶子１Ｃの存在範囲を特定することができる。すなわち、ほぼ均一なコントラストを有している領域が１個の結晶子１Ｃの存在範囲である。
　この場合には、上記した複数の隙間１Ｓを有する凹凸構造に着目することが好ましい。隙間１Ｓは、複数の結晶粒１Ｇ間の境界を特定するための目印になるため、その隙間１Ｓの存在に基づいて、互いに隣り合う結晶粒１Ｇ同士を視覚的に区別することができるからである。このように隙間１Ｓの存在に基づいて結晶粒１Ｇの存在範囲を特定した場合には、さらに、その結晶粒１Ｇの内部におけるコントラストの均一性に着目することにより、結晶子１Ｃの存在範囲を特定することができる。具体的には、結晶粒１Ｇのコントラストがほぼ均一である場合には、その結晶粒１Ｇ中に複数の結晶子１Ｃが含まれていないため、その結晶粒１Ｇ自体が結晶子１Ｃである。一方、結晶粒１Ｇのコントラストが不均一であり、より具体的には結晶粒１Ｇの内部に互いにコントラストが異なる複数の領域が観察される場合には、その結晶粒１Ｇ中に複数の結晶子１Ｃが含まれている。この場合には、互いに異なるコントラストを有する各領域が結晶子１Ｃである。
　なお、強誘電体膜１０が互い異なる２種類以上の強誘電体材料を含んでいる場合には、多結晶膜１中において、ある強誘電体材料により形成された単結晶の結晶相と他の強誘電体材料により形成された単結晶の結晶層との間に界面が形成される場合がある。この場合には、いずれかの強誘電体材料により形成された単結晶の結晶相を結晶子１Ｃとする。
（結晶子の形状の特定方法）
　結晶子１Ｃの形状を特定する場合には、例えば、上記した手順により、結晶子１Ｃの存在範囲を特定したのち、その結晶子１Ｃの形状を確認する。この場合には、例えば、結晶子１Ｃの形状を目視で確認してもよい。または、例えば、結晶子１Ｃの長さＬおよび厚さＴを測定したのち、その長さＬと厚さＴとの大小関係を調べてもよい。
　これにより、長さＬが厚さＴよりも大きい場合には、その長さＬおよび厚さＴを有する結晶子１Ｃが板状であると判定することができる。一方、長さＬが厚さＴに等しい場合には、その長さＬおよび厚さＴを有する結晶子１Ｃが板状でないと判定することができる。前者の場合には、特に、長さＬおよび厚さＴに基づいて、その厚さＴおよび比Ｌ／Ｔのそれぞれが上記した条件を満たしているかどうかを判定することができる。
＜１－３．動作＞
　この強誘電記憶装置では、上部電極２０と下部電極３０との間に電圧が印加される。この場合には、上記したように、電圧の印加に応じて強誘電体膜１０の分極状態（自発分極の分極方向）が変化（反転）する。よって、強誘電記憶装置に信号が記憶されると共に、その強誘電記憶装置に記憶された信号が消去される。
＜１－４．製造方法＞
　図６および図７のそれぞれは、強誘電体膜１０の形成方法を説明するために、図１に対応する平面構成を示している。
　ここでは、強誘電記憶装置の製造方法のうち、その強誘電記憶装置の主要部である強誘電体膜１０の形成方法に関して説明する。この強誘電体膜１０は、以下で説明する手順により、板状の結晶子１Ｃを含むように形成される。
［強誘電体膜の形成方法１］
　強誘電体膜１０を形成する場合には、例えば、図６に示したように、成膜方法を用いて基体４０の表面に強誘電体材料を成膜させる。ここで説明する基体４０は、強誘電体膜１０を形成する際の支持体であり、例えば、平坦な表面を有している。
　この場合には、成膜方法の種類、成膜時の速度（成膜速度）、基体４０の材質および基体４０の温度などを制御することにより、板状の結晶子１Ｃを含むように強誘電体膜１０を形成することができる。
　具体的には、成膜方法は、例えば、スパッタリング法、原子層堆積層、化学気相成長法および塗布法などのうちのいずれか１種類または２種類以上である。
　基体４０の材質は、板状となるように結晶子１Ｃの形状（長さＬと厚さＴとの関係）を制御する観点において、強誘電体材料との相性が良好である材質である。具体的には、基体４０の形成材料は、例えば、ケイ素、ゲルマニウム、白金、ルテニウム、金、銀、銅、アルミニウム、イリジウム、チタン、タンタル、インジウム、亜鉛、スズ、ガリウム、炭素、モリブデンおよびタングステンなどのうちのいずれか１種類または２種類以上である。また、基体４０の形成材料は、例えば、上記した一連の材料の酸化物、窒化物、硫化物およびセレン化物などの化合物のうちのいずれか１種類または２種類以上でもよい。
　ただし、基体４０は、例えば、剛性を有する基板でもよいし、柔軟性（可撓性）を有するフィルムおよび箔などでもよい。
　成膜速度は、速いよりも遅いことが好ましい。成膜速度が遅いほど、結晶子１Ｃの形状が板状になりやすい傾向にあるからである。詳細には、成膜速度が速いほど、長さＬが厚さＴに対して相対的に小さくなると共に、成膜速度が遅いほど、長さＬが厚さＴに対して相対的に大きくなる。
　基体４０の温度は、低いよりも高いことが好ましい。基体４０の温度が高いほど、結晶子１の形状が板状になりやすい傾向にあるからである。詳細には、基体４０の温度が低いほど、長さＬが厚さＴに対して相対的に小さくなると共に、基体４０の温度が高いほど、長さＬが厚さＴに対して相対的に大きくなる。
［強誘電体膜の形成方法２］
　なお、強誘電体膜１０を形成する場合には、その強誘電体膜１０の投影形状を任意に変更可能である。具体的には、例えば、図７に示したように、窪み５０Ｕを有する基体５０を用いることにより、その窪み５０Ｕの内部に強誘電体材料を成膜させてもよい。成膜方法の種類、成膜速度、基体５０の材質および基体５０の温度などに関する詳細は、上記した通りである。
　この場合には、窪み５０Ｕの内部において、底面および内壁面のそれぞれを被覆するように強誘電体材料が成膜されるため、器状の投影形状を有する強誘電体膜１０が形成される。この強誘電体膜１０は、例えば、底面を被覆する底部１０Ｂと、内壁面を被覆すると共に底部１０Ｂを周囲から囲む壁部１０Ｗとを含んでいる。底部１０Ｂおよび壁部１０Ｗが形成される場合には、その底部１０Ｂと壁部１０Ｗとの間に粒界が形成される。これにより、底部１０Ｂおよび壁部１０Ｗのそれぞれにおいて、板状の結晶子１Ｃを含むように強誘電体材料が成膜される。
＜１－５．作用および効果＞
　この強誘電記憶装置によれば、蛍石型の結晶構造を有する強誘電体膜１０が板状の結晶子１Ｃを含んでおり、その板状の結晶子１Ｃの形状（厚さＴおよび比Ｌ／Ｔ）に関して上記した条件（Ｔ＝１ｎｍ以上３０ｎｍ以下およびＬ／Ｔ＝２以上１００未満）が満たされている。この場合には、上記したように、長さＬが厚さＴに等しい場合（球状の結晶子１Ｃ）と比較して、強誘電体膜１０の分極状態（自発分極の分極方向）が変化せずに保持されやすくなる。よって、強誘電記憶装置に記憶された信号が消去されずに維持されやすくなるため、優れた電気特性を得ることができる。
　特に、比Ｌ／Ｔが５以上５０以下であれば、強誘電体膜１０の分極状態がより保持されやすくなるため、より高い効果を得ることができる。
　また、強誘電体膜１０が酸化ジルコニウムなどを含んでいれば、強誘電体膜１０において十分な強誘電性が得られると共に、その強誘電体膜１０の形成工程において板状の結晶子１Ｃが形成されやすくなるため、より高い効果を得ることができる。
　また、強誘電体膜１０の結晶相１Ｐが斜方晶相を含んでいれば、強誘電体膜１０において十分な強誘電性が得られるため、より高い効果を得ることができる。
　また、上部電極２０および下部電極３０のそれぞれがケイ素、金属酸化物および金属窒化物などを含んでいれば、強誘電体膜１０に電圧を安定に印加可能になるため、より高い効果を得ることができる。
＜２．強誘電記憶装置の適用例＞
　次に、上記した強誘電記憶装置の適用例に関して説明する。以下では、随時、既に説明した強誘電記憶装置の構成要素を引用する。
　強誘電記憶装置の適用例は、上記したように、強誘電体膜１０の分極状態の変化を利用して信号を記憶または消去することができる装置であれば、特に限定されない。ここでは、例えば、強誘電記憶装置の具体的な３種類の適用例に関して説明する。
＜２－１．強誘電キャパシタ＞
　図８は、強誘電キャパシタの断面構成を表している。この強誘電キャパシタは、例えば、図８に示したように、絶縁膜１１０と、上部電極１２０と、下部電極１３０とを備えている。絶縁膜１１０、上部電極１２０および下部電極１３０のそれぞれは、強誘電体膜１０、上部電極２０および下部電極３０のそれぞれに対応している。
　絶縁膜１１０は、強誘電体膜１０と同様の構成を有している。すなわち、絶縁膜１１０は、酸化ジルコニウムなどの強誘電体材料を含んでいる。また、絶縁膜１１０は、板状の結晶子１Ｃを含んでいると共に、その板状の結晶子１Ｃの形状（厚さＴおよび比Ｌ／Ｔ）に関して上記した条件が満たされている。
　上部電極１２０および下部電極１３０のそれぞれは、上部電極２０および下部電極３０のそれぞれの構成と同様の構成を有している。ただし、上部電極１２０の形成材料と下部電極１３０の形成材料とは、互いに同じでもよいし、互いに異なってもよい。
　上部電極１２０の形成材料と下部電極１３０の形成材料とが互いに同じである場合には、上部電極１２０の形成材料および下部電極１３０の形成材料のそれぞれは、例えば、白金および酸化インジウムスズなどである。一方、上部電極１２０の形成材料と下部電極１３０の形成材料とが互いに異なる場合には、上部電極１２０の形成材料は、例えば、窒化チタンなどであると共に、下部電極１３０の形成材料は、例えば、酸化インジウムスズなどである。
　この強誘電キャパシタでは、上部電極１２０と下部電極１３０との間に電圧が印加されると、その電圧の印加方向および印加量に応じて絶縁膜１１０の分極方向および分極量が変化する。よって、絶縁膜１１０の分極状態の変化を利用して、上部電極１２０と下部電極１３０との間に信号が記憶されると共に、その信号が消去される。
＜２－２．強誘電電界効果トランジスタ＞
　図９は、強誘電電界効果トランジスタ（ＦｅＦＥＴ：Ferroelectric Field Effect Transistor ）の断面構成を表している。この強誘電電界効果トランジスタは、例えば、図９に示したように、基体２１０と、分離絶縁膜２２０と、ソース電極２３０およびドレイン電極２４０と、半導体膜２５０と、ゲート絶縁膜２６０と、ゲート電極２７０とを備えている。ゲート絶縁膜２６０は、強誘電体膜１０に対応している。ゲート電極２７０は、上部電極２０に対応している。ソース電極２３０およびドレイン電極２４０は、下部電極３０に対応している。
　ソース電極２３０およびドレイン電極２４０は、基体２１０の上に分離絶縁膜２２０を介して形成されていると共に、互いに離間されている。半導体膜２５０は、分離絶縁膜２２０、ソース電極２３０およびドレイン電極２４０の上に、一端部がソース電極２３０に連結されると共に他端部がドレイン電極２４０に連結されるように形成されている。ゲート電極２７０は、半導体膜２５０の上にゲート絶縁膜２６０を介して形成されている。なお、ゲート絶縁膜２６０は、半導体膜２５０の上だけでなく、その半導体膜２５０の周囲にも形成されている。
　基体２１０は、例えば、ケイ素などを含んでいる。ただし、基体２１０は、例えば、剛性を有する基板でもよいし、柔軟性（可撓性）を有するフィルムおよび箔などでもよい。分離絶縁膜２２０は、例えば、酸化ケイ素などの絶縁性材料を含んでいる。半導体膜２５０は、例えば、酸化インジウムなどの半導体材料を含んでいる。
　ゲート絶縁膜２６０は、強誘電体膜１０の構成と同様の構成を有している。すなわち、ゲート絶縁膜２６０は、酸化ジルコニウムなどの強誘電体材料を含んでいる。また、ゲート絶縁膜２６０膜は、板状の結晶子１Ｃを含んでいると共に、その板状の結晶子１Ｃの形状（厚さＴおよび比Ｌ／Ｔ）に関して上記した条件が満たされている。
　ソース電極２３０、ドレイン電極２４０およびゲート電極２７０のそれぞれは、上部電極２０および下部電極３０のそれぞれと同様の構成を有している。ただし、ソース電極２３０の形成材料とゲート電極２７０の形成材料とは、互いに同じでもよいし、互いに異なってもよいと共に、ドレイン電極２４０の形成材料とゲート電極２７０の形成材料とは、互いに同じでもよいし、互いに異なってもよい。このように形成材料が互いに同じでも異なってもよいことは、ソース電極２３０の形成材料およびドレイン電極２４０の形成材料に関しても同様である。
　ソース電極２３０の形成材料とドレイン電極２４０の形成材料とが互いに同じであると共に、ソース電極２３０の形成材料およびドレイン電極２４０の形成材料のそれぞれとゲート電極２７０の形成材料とが互いに異なる場合には、ソース電極２３０の形成材料およびドレイン電極２４０の形成材料のそれぞれは、例えば、窒化チタンなどであると共に、ゲート電極２７０の形成材料は、例えば、酸化インジウムスズなどである。
　この強誘電電界効果トランジスタでは、ソース電極２３０とゲート電極２７０との間に電圧（ゲート電圧）が印加されると、ゲート絶縁膜２６０の分極状態（自発分極の分極方向）が変化する。これにより、ゲート絶縁膜２６０の分極状態の変化に応じて閾値電圧が変化するため、ソース電極２３０からドレイン電極２４０に流れる電流（ドレイン電流）が変化する。
　具体的には、例えば、半導体膜２５０がＮ型の半導体材料を含んでいる場合には、閾値電圧が負の方向に変化すると、ゲート電圧＝０におけるドレイン電流が増加すると共に、閾値電圧が正の方向に変化すると、ゲート電圧＝０におけるドレイン電流が減少する。これにより、強誘電電界効果トランジスタでは、ドレイン電流が高い状態（オン状態）とドレイン電流が低い状態（オフ状態）とが交互に切り替えられる。
　よって、ゲート絶縁膜２６０の分極状態の変化を利用して、オン状態とオフ状態とが交互に切り替えられるため、ソース電極２３０およびドレイン電極２４０とゲート電極２７０との間に信号が記憶されると共に、その信号が消去される。
＜２－３．強誘電トンネル接合メモリ＞
　図１０は、強誘電トンネル接合メモリ（ＦＴＪ：Ferroelectric Tunnel Junction ）の断面構成を表している。この強誘電接合メモリは、例えば、図１０に示したように、トンネル絶縁膜３１０と、上部電極３２０と、下部電極３３０とを備えている。トンネル絶縁膜３１０、上部電極３２０および下部電極３３０のそれぞれは、強誘電体膜１０、上部電極２０および下部電極３０のそれぞれに対応している。
　トンネル絶縁膜３１０は、強誘電体膜１０と同様の構成を有している。すなわち、トンネル絶縁膜３１０は、酸化ジルコニウムなどの強誘電体材料を含んでいる。また、トンネル絶縁膜３１０は、板状の結晶子１Ｃを含んでいると共に、その板状の結晶子１Ｃの形状（厚さＴおよび比Ｌ／Ｔ）に関して上記した条件が満たされている。
　このトンネル絶縁膜３１０は、正極３２０と負極３３０との間に電流が流れるか否かを制御するためのトンネル障壁として機能する。このため、トンネル絶縁膜３１０の厚さは、いわゆるトンネル効果が発現される程度に薄いことが好ましい。具体的には、トンネル絶縁膜３１０の厚さは、特に限定されないが、例えば、１ｎｍ以上５ｎｍ以下である。
　上部電極３２０および下部電極３３０のそれぞれは、上部電極２０および下部電極３０のそれぞれと同様の構成を有している。ただし、上部電極３２０の形成材料と下部電極３３０の形成材料とは、互いに同じでもよいし、互いに異なってもよい。なお、上部電極３２０の形成材料および下部電極３３０の形成材料のそれぞれは、例えば、半導体材料でもよい。
　一例を挙げると、上部電極３２０の形成材料と下部電極３３０の形成材料とが互いに異なる場合には、上部電極３２０の形成材料は、例えば、窒化チタンなどであると共に、下部電極３３０の形成材料は、例えば、酸化インジウムスズなどである。
　この強誘電トンネル接合メモリでは、上部電極３２０と下部電極３３０との間に電圧が印加されると、その電圧の印加に応じてトンネル絶縁膜３１０の分極状態（自発分極の分極方向）が変化するため、そのトンネル絶縁膜３１０の電気抵抗が変化する。よって、トンネル絶縁膜３１０の分極状態の変化を利用して、正極３２０と負極３３０との間に信号が記憶されると共に、その信号が消去される。
＜２－４．その他＞
　もちろん、強誘電記憶装置の適用例は、上記した３種類の適用例（強誘電キャパシタ、強誘電電界効果トランジスタおよび強誘電トンネル接合メモリ）に限られない。他の適用例は、特に限定されないが、例えば、強誘電ダイオードなどである。
　以下では、本技術の実施例に関して説明する。なお、説明する順序は、下記の通りである。

　１．強誘電キャパシタ
　２．強誘電電界効果トランジスタ
　３．強誘電トンネル接合メモリ
　４．まとめ
＜１．強誘電キャパシタ＞
（実施例１－１～１－１０）
　まず、図８に示した強誘電キャパシタを製造したのち、その強誘電キャパシタの性能を評価した
［強誘電キャパシタの製造］
　絶縁膜１１０（強誘電体材料＝酸化ジルコニウム，厚さ＝１０ｎｍ）と、上部電極１２０（導電性材料＝酸化インジウムスズ，直径＝１００μｍ）と、下部電極１３０（導電性材料＝酸化インジウムスズ，直径＞１００μｍ）とを備えた誘電体キャパシタを製造した。
　絶縁膜１１０を形成する場合には、スパッタリング法を用いて下部電極１３０の表面に強誘電体材料（酸化ジルコニウム）を堆積させることにより、その下部電極１３０の上に絶縁膜１１０を形成した。続いて、スパッタリング法を用いて絶縁膜１１０の表面に導電性材料（酸化インジウムスズ）を堆積させることにより、その絶縁膜１１０の上に上部電極１２０を形成した。
　なお、絶縁膜１１０を形成する場合には、強誘電体材料の成膜速度を変更することにより、その絶縁膜１１０に含まれる結晶子１Ｃの形状（厚さＴ（ｎｍ）、長さＬ（ｎｍ）および比Ｌ／Ｔ）を変化させた。強誘電体材料の成膜速度と結晶子１Ｃの形状との関係は、上記した通りであると共に、厚さＴ、長さＬおよび比Ｌ／Ｔに関する詳細は、表１に示した通りである。
［強誘電キャパシタの性能評価］
　強誘電キャパシタの性能として、分極特性および保持特性を調べた。
（分極特性）
　分極特性を調べる場合には、強誘電キャパシタ（絶縁膜１１０）に電圧（電界）を印加することにより、その強誘電キャパシタの分極量を測定したところ、図１１および図１２に示した結果が得られた。
　図１１および図１２のそれぞれは、強誘電キャパシタの分極－電界特性（横軸：電界Ｅ（ＭＶ／ｃｍ）および縦軸：分極Ｐ（μＣ／ｃｍ2 ））を表している。なお、図１１では、結晶子１Ｃの形状が板状である場合を代表して実験例１－４に関する測定結果を示していると共に、図１２では、結晶子１Ｃの形状が球状である実験例１－１に関する測定結果を示している。なお、図１１および図１２のそれぞれでは、分極Ｐがゼロになる電界Ｅ（抗電界Ｅｃ，－Ｅｃ）と、電界Ｅがゼロである場合の分極Ｐ（残留分極Ｐｒ，－Ｐｒ）とを示している。
（保持特性）
　保持特性を調べる場合には、２Ｐｒ（μＣ／ｃｍ2 ）および比Ｐ２／Ｐ１を算出した。
　２Ｐｒを算出する場合には、図１１および図１２のそれぞれに基づいて残留分極Ｐｒを特定したのち、その残留分極Ｐｒを２倍した。
　比Ｐ２／Ｐ１を算出する場合には、最初に、図１１および図１２に基づいて、抗電界Ｅｃを特定した。続いて、強誘電キャパシタ（絶縁膜１１０）に電界を印加することにより、その絶縁膜１１０を自発分極させた。続いて、自発分極時の印加方向と反対の方向に電界を印加することにより、１０秒経過後の残留分極量Ｐ１（μＣ／ｃｍ2 ）と、１０5 秒経過後の残留分極量Ｐ２（μＣ／ｃｍ2 ）とを測定した。この場合には、抗電界Ｅｃの約４倍に相当する電界（＝６ＭＶ／ｃｍ）を印加すると共に、印加時間を１ｍ秒とした。最後に、残留分極量Ｐ１に対する残留分極量Ｐ２の比Ｐ２／Ｐ１を算出した。比Ｐ２／Ｐ１の値が１に近いほど、残留分極量が時間経過に応じて減少しにくいため、保持特性が優れていることを表している。
Figure JPOXMLDOC01-appb-T000001
［考察］
　強誘電キャパシタの性能に関しては、以下で説明する傾向が確認された。
　まず、分極特性に関しては、図１１および図１２のそれぞれに示したように、板状の結晶子１Ｃを用いた場合（実験例１－４）には、球状の結晶子１Ｃを用いた場合（実験例１－１）と比較して、ほぼ同等の抗電界Ｅｃが得られたと共に、ほぼ同等の残留分極Ｐｒが得られた。このため、表１に示したように、前者の場合には、後者の場合とほぼ同等の２Ｐｒが得られた。
　ただし、板状の結晶子１Ｃを用いた場合には、球状の結晶子１Ｃを用いた場合とは異なり、抗電界Ｅｃの近傍において分極Ｐが急峻に変化した。このため、前者の場合には、後者の場合と比較して、電界Ｅ＝０ＭＶ／ｃｍの近傍における分極Ｐの変化量が減少した。
　よって、適正な形状を有する板状の結晶子１Ｃを用いた場合には、絶縁膜１１０の分極状態が外乱の影響を受けにくいため、その絶縁膜１１０の分極状態が長時間に渡って安定に保持されると考えられる。
　また、保持特性に関しては、表１に示したように、板状の結晶子１Ｃを用いた場合（実験例１－２～１－１０）には、その板状の結晶子１Ｃの形状に応じて比Ｐ２／Ｐ１が変化した。具体的には、板状の結晶子１Ｃの形状に関して適正な条件（Ｔ＝１ｎｍ以上３０ｎｍ以下およびＬ／Ｔ＝２以上１００未満）が満たされている場合（実験例１－２～１－６，１－８，１－９）には、球状の結晶子１Ｃを用いた場合（実験例１－１）と比較して、比Ｐ２／Ｐ１が大幅に増加した。よって、絶縁膜１１０の分極状態が長時間に渡って安定に保持された。なお、板状の結晶子１Ｃの形状に関して適正な条件が満たされていない場合（実験例１－７，１－１０）には、強誘電キャパシタが根本的に動作しなかった。
　特に、適正な形状を有する板状の結晶子１Ｃを用いた場合には、比Ｌ／Ｔが５以上５０以下であると（実験例１－３～１－５）、比Ｐ２／Ｐ１がより増加した。
＜２．強誘電電界効果トランジスタ＞
（実施例２－１～２－１０）
　次に、図９に示した強誘電電界効果トランジスタを製造したのち、その強誘電電界効果トランジスタの性能を評価した
［強誘電電界効果トランジスタの製造］
　基体２１０（ケイ素，厚さ＝３８０μｍ）と、分離絶縁膜２２０（絶縁性材料＝酸化ケイ素，厚さ＝０．５μｍ）と、ソース電極２３０（導電性材料＝窒化チタン，厚さ＝０．０２μｍ）と、ドレイン電極２４０（導電性材料＝窒化チタン，厚さ＝０．０２μｍ）と、半導体膜２５０（Ｎ型の半導体材料＝酸化インジウム，厚さ＝３０ｎｍ）と、ゲート絶縁膜２６０（強誘電体材料＝酸化ジルコニウム，厚さ＝０．００８μｍ）と、ゲート電極２７０（導電性材料＝酸化インジウムスズ，厚さ＝０．１μｍ）とを備えた強誘電体電界効果トランジスタ（チャネル幅＝１μｍ，ゲート長＝１μｍ）を製造した。
　ゲート絶縁膜２６０を形成する場合には、上記した強誘電キャパシタ（絶縁膜１１０）を形成した場合と同様の手順により、表２に示したように、そのゲート絶縁膜２６０に含まれる結晶子１Ｃの形状（厚さＴ（ｎｍ）、長さＬ（ｎｍ）および比Ｌ／Ｔ）を変化させた。
［強誘電電界効果トランジスタの性能評価］
　強誘電電界効果トランジスタの性能として、電圧変化特性および保持特性を調べた。
（電圧変化特性）
　電圧変化特性を調べる場合には、強誘電電界効果トランジスタにおいて、ゲート電圧Ｖｇ（＝６Ｖ）を印加（印加時間＝１ｍ秒）した場合とゲート電圧Ｖｇ（＝－６Ｖ）を印加（印加時間＝１ｍ秒）した場合とにおける閾値電圧Ｖｔの変化量の絶対値（電圧変化ΔＶｔ（Ｖ））を測定した。
（保持特性）
　保持特性を調べる場合には、強誘電電界効果トランジスタにゲート電圧Ｖｇ（＝６Ｖ）を印加（印加時間＝１ｍ秒）したのち、ゲート電圧Ｖｇ＝０Ｖにおけるドレイン電流Ｉｄを経時的に測定した。図１３は、ドレイン電流Ｉｄの経時変化（横軸：時間Ｔ（秒）および縦軸：ドレイン電流Ｉｄ（μＡ））を表している。なお、図１３では、結晶子１Ｃの形状が板状である場合を代表して実験例２－４（比Ｌ／Ｔ＝１０）に関する測定結果（○）を示していると共に、結晶子１Ｃの形状が球状である実験例２－１（比Ｌ／Ｔ＝１）に関する測定結果（□）を示している。
　また、ドレイン電流Ｉｄを経時的に測定する場合には、１０秒経過後におけるドレイン電流Ｉｄ１（μＡ）の測定結果と、１０5 秒経過後におけるドレイン電流Ｉｄ２（μＡ）の測定結果とに基づいて、比Ｉｄ２／Ｉｄ１を算出した。比Ｉｄ２／Ｉｄ１が大きいほど、ドレイン電流Ｉｄが時間経過に応じて減少しにくいため、保持特性が優れていることを表している。
Figure JPOXMLDOC01-appb-T000002
［考察］
　強誘電電界効果トランジスタの性能に関しては、以下で説明するように、上記した強誘電キャパシタの性能と同様の傾向が確認された。
　まず、電圧変化特性に関しては、表２に示したように、適正な形状を有する板状の結晶子１Ｃを用いた場合（実験例２－２～２－６，２－８，２－９）には、球状の結晶子１Ｃを用いた場合（実験例２－１）と比較して、ほぼ同等の電圧変化ΔＶｔが得られた。なお、板状の結晶子１Ｃを用いても、形状に関して適正な条件が満たされていない場合（実験例２－７，２－１０）には、電圧変化ΔＶｔが著しく減少した。
　よって、適正な形状を有する板状の結晶子１Ｃを用いた場合には、ゲート絶縁膜２６０における自発分極の分極方向の反転に応じて閾時電圧Ｖｔが十分に変化するため、強誘電電界効果トランジスタが強誘電記憶装置の１種として機能し得ると考えられる。
　また、保持特性に関しては、表２に示したように、適正な形状を有する板状の結晶子１Ｃを用いた場合（実験例２－２～２－６，２－８，２－９）には、球状の結晶子１Ｃを用いた場合（実験例２－１）と比較して、比Ｉｄ２／Ｉｄ１が大幅に増加した。よって、ドレイン電流Ｉｄが時間経過に応じて減少しにくくなったため、ゲート絶縁膜２６０の分極状態が長時間に渡って安定に保持された。なお、適正な形状を有しない板状の結晶子１Ｃを用いた場合（実験例２－７，２－１０）には、比Ｉｄ２／Ｉｄ１が大幅に減少し、または強誘電電界効果トランジスタが根本的に動作しなかった。
　より具体的には、図１３に示したように、球状の結晶子１Ｃを用いた場合（実験例２－１）には、ドレイン電流Ｉｄが時間経過に応じて急激に減少したのに対して、適正な形状を有する板状の結晶子１Ｃを用いた場合（実験例２－４）には、ドレイン電流Ｉｄが時間経過に応じてほとんど減少しなかった。
　特に、適正な形状を有する板状の結晶子１Ｃを用いた場合には、比Ｌ／Ｔが５以上５０以下であると（実験例２－３～２－５）、比Ｉｄ２／Ｉｄ１がより増加した。
＜３．強誘電トンネル接合メモリ＞
（実施例３－１～３－１０）
　次に、図１０に示した強誘電トンネル接合メモリを製造したのち、その強誘電トンネル接合メモリの性能を評価した
［強誘電トンネル接合メモリ］
　トンネル絶縁膜３１０（強誘電体材料＝酸化ジルコニウム，厚さ＝３ｎｍ）と、正極３２０（導電性材料＝窒化チタン，直径＝１００μｍ）と、負極３３０（導電性材料＝酸化インジウムスズ，直径＞１００μｍ）とを備えた強誘電トンネル接合メモリを製造した。
　トンネル絶縁膜３１０を形成する場合には、上記した強誘電キャパシタ（絶縁膜１１０）を形成した場合と同様の手順により、表３に示したように、そのトンネル絶縁膜３１０に含まれる結晶子１Ｃの形状（厚さＴ（ｎｍ）、長さＬ（ｎｍ）および比Ｌ／Ｔ）を変化させた。
［強誘電トンネル接合メモリの性能評価］
　強誘電トンネル接合メモリの性能として、抵抗変化特性および保持特性を調べた。
（抵抗変化特性）
　抵抗変化特性を調べる場合には、最初に、強誘電トンネル接合メモリに電圧（＝－２．５Ｖ）を印加（印加時間＝１ｍ秒）することにより、トンネル絶縁膜３１０を分極させたのち、その強誘電トンネル接合メモリに電圧（＝－０．２Ｖ）を印加（印加時間＝１ｍ秒）することにより、高抵抗側における強誘電トンネル接合メモリ（トンネル絶縁膜３１０）の電気抵抗ＲＨを測定した。続いて、強誘電トンネル接合メモリに電圧（＝２．５Ｖ）を印加（印加時間＝１ｍ秒）することにより、トンネル絶縁膜３１０の自発分極の分極方向を反転させたのち、その強誘電トンネル接合メモリに電圧（＝－０．２Ｖ）を印加（印加時間＝１ｍ秒）することにより、低抵抗側における強誘電トンネル接合メモリ（トンネル絶縁膜３１０）の電気抵抗ＲＬを測定した。最後に、高抵抗側の電気抵抗ＲＨの測定結果と、低抵抗側の電気抵抗ＲＬの測定結果とに基づいて、比ＲＨ／ＲＬを算出した。
（保持特性）
　保持特性を調べる場合には、強誘電トンネル接合メモリ（正極３２０）に電圧（＝－２．５Ｖ）を印加（印加時間＝１ｍ秒）したのち、その強誘電トンネル接合メモリ（トンネル絶縁膜３１０）の電気抵抗Ｒを測定した。この場合には、正極３２０に電圧（＝－０．２Ｖ）を印加した際の電流を測定することにより、その電流に基づいて電気抵抗Ｒを求めた。これにより、１０秒経過後における電気抵抗Ｒ１の測定結果と、１０5 秒経過後における電気抵抗Ｒ２の測定結果とに基づいて、比Ｒ２／Ｒ１を算出した。比Ｒ２／Ｒ１が大きいほど、電気抵抗Ｒが時間経過に応じて減少しにくいため、保持特性が優れていることを表している。
Figure JPOXMLDOC01-appb-T000003
［考察］
　強誘電トンネル接合メモリの性能に関しては、以下で説明するように、上記した強誘電キャパシタの性能と同様の傾向が確認された。
　まず、抵抗変化特性に関しては、表３に示したように、適正な形状を有する板状の結晶子１Ｃを用いた場合（実験例３－２～３－６，３－９，３－１０）には、球状の結晶子１Ｃを用いた場合（実験例３－１）および適正な形状を有しない板状の結晶子１Ｃを用いた場合（実験例３－７，３－８）と比較して、比ＲＨ／ＲＬが大幅に増加した。
　よって、適正な形状を有する板状の結晶子１Ｃを用いた場合には、トンネル絶縁膜３１０における自発分極の分極方向の反転に応じて電気抵抗Ｒが十分に変化するため、強誘電トンネル接合メモリが強誘電記憶装置の１種として機能し得ると考えられる。特に、上記したように、比ＲＨ／ＲＬが十分に大きくなるため、ニューラルネットワークのシナプスとして強誘電トンネル接合メモリを利用することができる。
　また、保持特性に関しては、表３に示したように、適正な形状を有する板状の結晶子１Ｃを用いた場合（実験例３－２～３－６，３－９，３－１０）には、球状の結晶子１Ｃを用いた場合（実験３－１）および適正な形状を有しない板状の結晶子１Ｃを用いた場合（実験例３－７）と比較して、比Ｒ２／Ｒ１が大幅に増加した。よって、電気抵抗Ｒが時間経過に応じて減少しにくくなったため、トンネル絶縁膜３１０の分極状態が長時間に渡って安定に保持された。なお、適正な形状を有しない板状の結晶子１Ｃを用いた場合（実験例３－８）には、強誘電電界効果トランジスタが根本的に動作しなかった。
　特に、適正な形状を有する板状の結晶子１Ｃを用いた場合には、比Ｌ／Ｔが５以上５０以下であると（実験例３－３～３－５）、比Ｒ２／Ｒ１がより増加した。
＜４．まとめ＞
　表１～表３に示した結果から、蛍石型の結晶構造を有する強誘電体膜を備えた強誘電記憶装置において、その強誘電体膜が板状の結晶子を含んでいると共に、その板状の結晶子の形状（厚さＴおよび比Ｌ／Ｔ）に関して適正な条件が満たされていると、保持特性などが改善された。よって、強誘電記憶装置において優れた電気特性が得られた。
　以上、一実施形態および実施例を挙げながら本技術に関して説明したが、その本技術に関しては、実施形態および実施例において説明した態様に限定されず、種々の変形が可能である。また、本明細書中に記載された効果は、あくまで例示であって限定されるものではないため、他の効果が得られてもよい。
　なお、本技術は、以下のような構成を取ることも可能である。
（１）
　（Ａ）蛍石型の結晶構造を有し、（Ｂ）長さ（ｎｍ）が厚さ（ｎｍ）よりも大きい板状の結晶子を含み、（Ｃ）前記厚さが１ｎｍ以上３０ｎｍ以下であり、（Ｄ）前記厚さに対する前記長さの比が２以上１００未満である、強誘電体膜と、
　前記強誘電体膜に接続された一対の電極と
　を備えた、強誘電記憶装置。
（２）
　前記厚さに対する前記長さの比は、５以上５０以下である、
　上記した（１）に記載の強誘電記憶装置。
（３）
　前記強誘電体膜は、酸化ジルコニウム、酸化ハフニウム、酸化セリウムおよびそれらの２種類以上の固溶体のうちの少なくとも１種を含み、
　前記固溶体は、下記の式（１）で表されるジルコニウムハフニウム化合物を含む、
　上記した（１）または（２）に記載の強誘電記憶装置。
　Ｈｆx Ｚｒ1-x Ｏ2 　・・・（１）
（ｘは、０＜ｘ＜１を満たす。）
（４）
　前記強誘電体膜の結晶相は、斜方晶相を含む、
　上記した（１）ないし（３）のいずれかに記載の強誘電記憶装置。
（５）
　前記一対の電極のそれぞれは、ケイ素、白金、ルテニウム、金属酸化物および金属窒化物のうちの少なくとも１種を含み、
　前記金属酸化物は、酸化インジウム、酸化ガリウム、酸化亜鉛、酸化スズ、酸化インジウムスズ、酸化インジウム亜鉛およびそれらの２種類の以上の固溶体のうちの少なくとも１種を含み、
　前記金属窒化物は、窒化チタンおよび窒化タンタルのうちの少なくとも１種を含む、
　上記した（１）ないし（４）のいずれかに記載の強誘電記憶装置。
（６）
　強誘電キャパシタ、強誘電電界効果トランジスタおよび強誘電トンネル接合メモリのうちのいずれかである、
　上記した（１）ないし（５）のいずれかに記載の強誘電記憶装置。
　本出願は、日本国特許庁において２０１８年６月６日に出願された日本特許出願番号第２０１８－１０８６３４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲の趣旨やその均等物の範囲に含まれるものであることが理解される。

Claims (6)

  1. 　（Ａ）蛍石型の結晶構造を有し、（Ｂ）長さ（ｎｍ）が厚さ（ｎｍ）よりも大きい板状の結晶子を含み、（Ｃ）前記厚さが１ｎｍ以上３０ｎｍ以下であり、（Ｄ）前記厚さに対する前記長さの比が２以上１００未満である、強誘電体膜と、
    　前記強誘電体膜に接続された一対の電極と
    　を備えた、強誘電記憶装置。
  2. 　前記厚さに対する前記長さの比は、５以上５０以下である、
    　請求項１記載の強誘電記憶装置。
  3. 　前記強誘電体膜は、酸化ジルコニウム、酸化ハフニウム、酸化セリウムおよびそれらの２種類以上の固溶体のうちの少なくとも１種を含み、
    　前記固溶体は、下記の式（１）で表されるジルコニウムハフニウム化合物を含む、
    　請求項１記載の強誘電記憶装置。
    　Ｈｆx Ｚｒ1-x Ｏ2 　・・・（１）
    （ｘは、０＜ｘ＜１を満たす。）
  4. 　前記強誘電体膜の結晶相は、斜方晶相を含む、
    　請求項１記載の強誘電記憶装置。
  5. 　前記一対の電極のそれぞれは、ケイ素、白金、ルテニウム、金属酸化物および金属窒化物のうちの少なくとも１種を含み、
    　前記金属酸化物は、酸化インジウム、酸化ガリウム、酸化亜鉛、酸化スズ、酸化インジウムスズ、酸化インジウム亜鉛およびそれらの２種類の以上の固溶体のうちの少なくとも１種を含み、
    　前記金属窒化物は、窒化チタンおよび窒化タンタルのうちの少なくとも１種を含む、
    　請求項１記載の強誘電記憶装置。
  6. 　強誘電キャパシタ、強誘電電界効果トランジスタおよび強誘電トンネル接合メモリのうちのいずれかである、
    　請求項１記載の強誘電記憶装置。
PCT/JP2019/017282 2018-06-06 2019-04-23 強誘電記憶装置 WO2019235092A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201980035926.5A CN112243535A (zh) 2018-06-06 2019-04-23 铁电存储装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018108634A JP2019212793A (ja) 2018-06-06 2018-06-06 強誘電記憶装置
JP2018-108634 2018-06-06

Publications (1)

Publication Number Publication Date
WO2019235092A1 true WO2019235092A1 (ja) 2019-12-12

Family

ID=68769175

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/017282 WO2019235092A1 (ja) 2018-06-06 2019-04-23 強誘電記憶装置

Country Status (3)

Country Link
JP (1) JP2019212793A (ja)
CN (1) CN112243535A (ja)
WO (1) WO2019235092A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271255A (zh) * 2020-10-23 2021-01-26 湘潭大学 一种铁电电容器和存储单元及其制备方法
TWI769792B (zh) * 2020-09-21 2022-07-01 南韓商三星電子股份有限公司 電容器以及包括其之動態隨機存取記憶體裝置
US12029027B2 (en) 2020-09-21 2024-07-02 Samsung Electronics Co., Ltd. Capacitor and memory device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399957B1 (ko) * 2021-01-25 2022-05-19 강원대학교산학협력단 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막
WO2024020415A1 (en) * 2022-07-20 2024-01-25 Versum Materials Us, Llc Optimization of bottom electrode for the enhancement of ferroelectric performance in hafnia-based oxide with back-end-of-line (beol) compatible process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026001A (ja) * 2000-06-30 2002-01-25 Fujitsu Ltd 誘電体膜および半導体装置
JP2007173777A (ja) * 2005-11-28 2007-07-05 Asahi Glass Co Ltd 強誘電体層の製造方法
WO2016031986A1 (ja) * 2014-08-29 2016-03-03 国立大学法人 東京工業大学 強誘電性薄膜、電子素子及び製造方法
JP2017054903A (ja) * 2015-09-09 2017-03-16 株式会社東芝 絶縁膜及び記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
KR100219522B1 (ko) * 1997-01-10 1999-09-01 윤종용 단결정 강유전체막을 구비하는 반도체장치 및 그 제조방법
JP2000096236A (ja) * 1998-09-24 2000-04-04 Asahi Chem Ind Co Ltd 網目状構造を有する金属酸化物構造体
JP2000022091A (ja) * 1998-07-03 2000-01-21 Toshiba Corp 強誘電体メモリ
JP2007172754A (ja) * 2005-12-22 2007-07-05 Murata Mfg Co Ltd 誘電体記録媒体および誘電体記録装置
US8787083B2 (en) * 2011-02-10 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Memory circuit
JP6371171B2 (ja) * 2014-09-09 2018-08-08 国立研究開発法人物質・材料研究機構 強誘電体キャパシタおよび電子デバイス
JP6674478B2 (ja) * 2016-04-12 2020-04-01 ▲復▼旦大学Ｆｕｎｄａｎ Ｕｎｉｖｅｒｓｉｔｙ 大電流読出強誘電体単結晶薄膜メモリ及びその製造方法と操作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026001A (ja) * 2000-06-30 2002-01-25 Fujitsu Ltd 誘電体膜および半導体装置
JP2007173777A (ja) * 2005-11-28 2007-07-05 Asahi Glass Co Ltd 強誘電体層の製造方法
WO2016031986A1 (ja) * 2014-08-29 2016-03-03 国立大学法人 東京工業大学 強誘電性薄膜、電子素子及び製造方法
JP2017054903A (ja) * 2015-09-09 2017-03-16 株式会社東芝 絶縁膜及び記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769792B (zh) * 2020-09-21 2022-07-01 南韓商三星電子股份有限公司 電容器以及包括其之動態隨機存取記憶體裝置
US11678476B2 (en) 2020-09-21 2023-06-13 Samsung Electronics Co., Ltd. Capacitor and DRAM device including the same
US12029027B2 (en) 2020-09-21 2024-07-02 Samsung Electronics Co., Ltd. Capacitor and memory device
CN112271255A (zh) * 2020-10-23 2021-01-26 湘潭大学 一种铁电电容器和存储单元及其制备方法
CN112271255B (zh) * 2020-10-23 2023-06-09 湘潭大学 一种铁电电容器和存储单元及其制备方法

Also Published As

Publication number Publication date
JP2019212793A (ja) 2019-12-12
CN112243535A (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
WO2019235092A1 (ja) 強誘電記憶装置
Chernikova et al. Ultrathin Hf0. 5Zr0. 5O2 ferroelectric films on Si
US10211312B2 (en) Ferroelectric memory device and fabrication method thereof
Yu et al. Flexible inorganic ferroelectric thin films for nonvolatile memory devices
Müller et al. Ferroelectric hafnium oxide based materials and devices: Assessment of current status and future prospects
US9837435B1 (en) Three-dimensional non-volatile memory structure and manufacturing method thereof
JP6464401B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法。
US20160308070A1 (en) Semiconductor device
US20140355328A1 (en) Ferroelectric memory cell for an integrated circuit
US7927948B2 (en) Devices with nanocrystals and methods of formation
US11094820B2 (en) Mobile ferroelectric single domain wall implementation of a symmetric resistive processing unit
Khosla et al. Charge trapping analysis of metal/Al 2 O 3/SiO 2/Si, gate stack for emerging embedded memories
KR20120006218A (ko) 이중 게이트 구조의 비휘발성 메모리 트랜지스터
JP2009060087A (ja) 逆転構造の不揮発性メモリ素子、そのスタックモジュール及びその製造方法
WO2021024598A1 (ja) 不揮発性記憶装置及びその動作方法
CN109256386A (zh) 铁电存储器件及其制造方法
Peng et al. Ferroelectric-like behavior originating from oxygen vacancy dipoles in amorphous film for non-volatile memory
US20150333258A1 (en) Non-volatile memory device comprising a ferroelectric film and a paraelectric film.
Liu et al. ZrO 2 ferroelectric field-effect transistors enabled by the switchable oxygen vacancy dipoles
US20230247842A1 (en) Memory cell, capacitive memory structure, and methods thereof
US20220139932A1 (en) Memory cell, capacitive memory structure, and methods thereof
Awadhiya et al. Investigating undoped HfO 2 as ferroelectric oxide in leaky and non-leaky FE–DE heterostructure
Zhu et al. Design and Fabrication of Ta $ _ {2} $ O $ _ {5} $ Stacks for Discrete Multibit Memory Application
US20070190721A1 (en) Semiconductor memory device having an alloy metal gate electrode and method of manufacturing the same
JP6145756B2 (ja) 不揮発性記憶素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19815090

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19815090

Country of ref document: EP

Kind code of ref document: A1