CN109256386A - 铁电存储器件及其制造方法 - Google Patents

铁电存储器件及其制造方法 Download PDF

Info

Publication number
CN109256386A
CN109256386A CN201810768711.1A CN201810768711A CN109256386A CN 109256386 A CN109256386 A CN 109256386A CN 201810768711 A CN201810768711 A CN 201810768711A CN 109256386 A CN109256386 A CN 109256386A
Authority
CN
China
Prior art keywords
layer
ferroelectricity
gate electrode
pattern
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810768711.1A
Other languages
English (en)
Other versions
CN109256386B (zh
Inventor
刘香根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109256386A publication Critical patent/CN109256386A/zh
Application granted granted Critical
Publication of CN109256386B publication Critical patent/CN109256386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了根据一个实施例的一种铁电存储器件以及制造铁电存储器件的方法。在该方法中，准备衬底。在衬底上形成界面绝缘层。在界面绝缘层上形成铁电材料层。在铁电材料层上形成包含第一金属元素的界面氧化物层。在界面氧化物层上形成包含第二金属元素的栅电极层。使铁电材料层和界面氧化物层经受结晶化热处理，以形成铁电层和铁电界面层。界面氧化物层与栅电极层反应，使得铁电界面层包含第一金属元素和第二金属元素。

Description

铁电存储器件及其制造方法
相关申请的交叉引用
本申请要求于2017年7月14日提交的申请号为10-2017-0089925的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开各种实施例总体而言涉及一种半导体器件，并且更具体地，涉及一种铁电存储器件及其制造方法。
背景技术
通常，铁电材料是指在没有施加外部电场的情况下具有自发电极化状态的材料。此外，可以控制铁电材料以保持铁电电滞回曲线上的至少两种稳定的剩余极化状态中的一种。铁电材料可以用在存储器件中以用非易失性方式储存“0”或“1”的逻辑信息。
近来，已经研究了其中铁电材料用作栅极电介质层的场效应晶体管型铁电存储器件。可以通过将预定或已知的写入电压施加到栅电极层并将栅极电介质层中的剩余极化的不同状态储存为逻辑信息来执行铁电存储器件的写入操作。可以通过读取穿过场效应晶体管的沟道层的操作电流来执行铁电存储器件的读取操作。场效应晶体管中的沟道层的沟道电阻根据可以被写入到栅极电介质层中的不同剩余极化状态而改变。
发明内容
根据本公开的一个方面公开了一种制造铁电存储器件的方法。在所述方法中，准备衬底。在所述衬底上形成界面绝缘层。在所述界面绝缘层上形成铁电材料层。在所述铁电材料层上形成包含第一金属元素的界面氧化物层。在所述界面氧化物层上形成包含第二金属元素的栅电极层。使所述铁电材料层和所述界面氧化物层经受结晶化热处理，以形成铁电层和铁电界面层。所述界面氧化物层与所述栅电极层反应，使得所述铁电界面层包括所述第一金属元素和第二金属元素。
根据本公开的另一方面公开了一种制造铁电存储器件的方法。在所述方法中，准备衬底。在所述衬底上形成界面绝缘层。在所述界面绝缘层上形成铁电材料层。对所述铁电材料层执行表面处理。在经表面处理的铁电材料层上形成栅电极层。使所述铁电材料层经历结晶化热处理以形成铁电层，其中在所述结晶化热处理期间，在所述铁电层与所述栅电极层之间形成铁电界面层。
根据本公开的另一方面公开了一种铁电存储器件。所述铁电存储器件包括：衬底，设置在所述衬底上的界面绝缘层图案，设置在所述界面绝缘层图案上的铁电层图案，设置在所述铁电层图案上的铁电界面层图案，以及设置在所述铁电界面层图案上的栅电极图案。所述铁电界面层图案包括至少一种与所述栅电极图案中的金属元素相同的金属元素。
附图说明
图1是示意性地示出根据本公开的一个实施例的铁电存储器件的截面图。
图2是示出根据本公开的一个实施例的制造铁电存储器件的方法的流程图。
图3至图6是示意性地示出根据本公开的一个实施例的制造铁电存储器件的方法的截面图。
图7是示出根据本公开的另一个实施例的制造铁电存储器件的方法的流程图。
图8至图12是示意性地示出根据本公开的另一个实施例的制造铁电存储器件的方法的截面图。
图13至图15是示意性地示出根据一个比较示例的制造铁电存储器件的方法的截面图。
图16A至图16B是示意性地示出根据一个比较示例的铁电存储器件的操作的视图。
图17A至图17B是示意性地示出根据本公开的一个示例的铁电存储器件的操作的视图。
具体实施方式
现在将在下文中参考附图描述各种实施例。在附图中，为了图示清楚，层和区域的尺寸可能被放大。从观察者的视角来描述附图。如果一个元件被称为位于另一元件上，则可以理解为该元件直接位于另一元件上，或者附加元素可以介于该元件与另一元件之间。贯穿整个说明书，相同的附图标记指代相同的元件。
另外，除非在上下文中另外明确地使用，否则词的单数形式的表达应该被理解为包括该词的复数形式。将理解的是，术语“包括”或“具有”旨在指定特征、数量、步骤、操作、元件、部件或其组合的存在，但不用于排除存在或添加一个或更多个其他特征、数量、步骤、操作、元件、部件和/或其组合的可能性。此外，在执行方法或制造方法中，构成该方法的每个工艺可以与规定的顺序不同地进行，除非在上下文中明确描述了特定的顺序。换言之，每个工艺可以以与所述顺序相同的方式执行，可以基本上同时执行，或者可以以相反的顺序执行。
图1是示意性地示出根据本公开的一个实施例的铁电存储器件1的截面图。参考图1，铁电存储器件1可以包含衬底101、界面绝缘层图案115、铁电层图案125、铁电界面层图案235和栅电极图案145。铁电存储器件1可以是根据在铁电层图案125中储存的剩余极化取向来实现不同沟道电阻的晶体管型存储器件。
本实施例中描述的铁电存储器件1可以如下执行存储器操作。关于写入操作，当经由栅电极图案145施加预设写入电压时，可以在铁电层图案125的内部建立极化取向。具有类似极化取向的剩余极化可以在写入电压被去除之后被保留在铁电层图案125中。所记录的剩余极化可以与逻辑信息相对应。剩余极化可以诱导(induce)电子移动到衬底101中的沟道区105中，诱导电子从沟道区105中移出或者诱导电荷(诸如空穴)迁移到沟道区105中。
本文中，沟道区105是位于在界面绝缘层图案115下方的衬底101中的区域，并且与导电载流子集中的区域相对应。沟道可以形成在沟道区105中，该沟道是载流子通过其在源极区102与漏极区103之间传导的路径。如本文所使用的，沟道的电阻将被称为沟道电阻。
关于铁电存储器件1的读取操作，当读取电压被施加到栅电极图案145时，在源极区102与漏极区103之间的沟道电阻可以根据由剩余极化引入到沟道区105中的电荷的类型和量而改变。在一个实施例中，对于n型场效应晶体管形式的铁电存储器件，随着诱导到沟道区105中的电子的密度增加，沟道电阻降低。可以通过测量沟道电阻的变化来读出铁电存储器件1中储存的逻辑信息。
衬底101可以包含例如半导体材料。例如，衬底101可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底或硅锗(SiGe)衬底。在一个实施例中，衬底101可以被掺杂以具有导电性。作为一个示例，衬底101可以掺杂有p型掺杂剂。作为另一个示例，衬底101可以在铁电结构10下方的衬底101中具有至少一个p型掺杂区域。
源极区102和漏极区103可以设置在界面绝缘层图案115的对置端部或对置侧面处的衬底101中。在一个实施例中，源极区102和漏极区103都是n-型掺杂区。
界面绝缘层图案115可以形成或设置在衬底101上。界面绝缘层图案115可以介于或夹在衬底101与铁电层图案125之间，以抑制在制造工艺期间衬底101与铁电层图案125之间的材料的扩散，此外，界面绝缘层图案115可以防止衬底101与铁电层图案125之间直接接触。因此，由在衬底101与铁电层图案125之间的界面处的晶格应变的差异产生的缺陷被抑制或最小化。
界面绝缘层图案115可以包含例如氧化硅、氮化硅、氮氧化硅或氧化铝。在一个实施例中，当衬底101是硅(Si)衬底时，界面绝缘层图案115可以是氧化硅层、氮化硅层或氮氧化硅层。
铁电层图案125可以形成或设置在界面绝缘层图案115上。铁电层图案125可以包括其中具有剩余极化的铁电材料。在一个实施例中，剩余极化可以将电子诱导到衬底101中的沟道区105中，或者可以将电子从沟道区105中逐出。在源极区102与漏极区103之间的沟道电阻可以受到在沟道区105中分布的电子的密度的影响。铁电层图案125可以具有约七(7)纳米(nm)至约十五(15)nm的厚度。
在一个实施例中，铁电层图案125可以包含结晶金属氧化物。铁电层图案125可以包含二元金属氧化物。铁电层图案125可以包含例如氧化铪、氧化锆或其组合。在一个实施例中，铁电层图案125可以具有斜方晶体结构。
在一个实施例中，铁电层图案125可以包含至少一种掺杂剂。掺杂剂可以均匀地分布在铁电层图案125中。分布在铁电层图案125中的掺杂剂可以稳定铁电层图案125的铁电性。当铁电层图案125包含氧化铪、氧化锆或其组合中的一种时，铁电层图案125可以包含具有化合价为二(2)至四(4)的掺杂剂。作为一个示例，铁电层图案125可以包含碳(C)、硅(Si)、镁(Mg)、铝(Al)、钇(Y)、锗(Ge)、锡(Sn)、锶(Sr)、铅(Pb)、钙(Ca)、钡(Ba)、钛(Ti)、锆(Zr)、钆(Gd)、镧(La)，或其组合。
铁电界面层图案235可以形成或设置在铁电层图案125上。铁电界面层图案235可以具有铁电性。铁电界面层图案235可以具有例如约一(1)nm至约一个半(1.5)nm的厚度。可以通过替换顺电界面电介质层来形成铁电界面层图案235，该顺电界面电介质层在铁电存储器件1的制造工艺期间形成在铁电层图案125与栅电极图案145直接接触的界面处。
在具有下面参考图16A和图16B所述的铁电存储器件2的比较示例中，当在铁电层图案125与栅电极图案145之间形成具有顺电性的界面电介质层图案155时，由铁电层图案125中的剩余极化Pr1引起的负电荷125e可以布置在界面S1附近。具有顺电性的界面电介质层图案155可能不具有足够的正电荷155h以充分地屏蔽或中和与界面S1相邻的区域中的负电荷125e。因此，通过分离正电荷125h和未屏蔽的负电荷125e可以在铁电层图案125中产生去极化电场Ed。去极化电场Ed可以形成在与剩余极化Pr1相反的方向上，并且其会减小剩余极化Pr1的大小。结果，会使铁电层图案125的铁电特性劣化。
相反，根据本公开的一个实施例，结合铁电存储器件1以及图17A和图17B，当具有铁电性(与顺电界面电介质层相比)的铁电界面层图案235形成在铁电层图案125与栅电极图案145之间时，因为铁电层图案125和铁电界面层图案235两者都是铁电的，所以电荷可以在界面S10处彼此抵消。此外，因为栅电极图案145也具有电荷，所以相反的电荷可以在铁电界面层图案235与栅电极图案145之间的界面S30处彼此抵消。因此，在本公开的实施例中，可以抑制在铁电界面层图案235和铁电层图案125的内部形成的潜在的去极化电场或使其最小化。
如上所述，铁电界面层图案235可以设置在具有顺电性的界面电介质层的位置中，使得会减小铁电层图案125的剩余极化的大小的去极化电场可以被抑制或其效果被限制。
铁电界面层图案235可以包含铁电金属氧化物。铁电界面层图案235可以具有至少一种与栅电极图案145中含有的金属元素相同的金属元素。在一个实施例中，当栅电极图案145包含钛(Ti)或氮化钛(TiN)时，铁电界面层图案235可以包含钛酸锶(SrTiO3)、钛酸钡(BaTiO3)和钛酸钇(YTiO3)中的至少一种。在另一个实施例中，当栅电极图案145包含钽(Ta)或氮化钽(TaN)时，铁电界面层图案235可以包含钽酸钾(KTaO3)。在又一个实施例中，当栅电极图案145包含钨(W)或氮化钨(WN)时，铁电界面层图案235可以包含钨酸钠(NaWO3)。
栅电极图案145可以形成或设置在铁电层图案125上。栅电极图案145可以包含导电材料。栅电极图案145可以包含例如钛(Ti)、钽(Ta)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)，或其两种或更多种的组合。
如上所述，根据本公开的一个实施例的铁电存储器件可以包含设置在铁电层图案与栅电极图案之间的铁电界面层图案。使用该铁电界面层图案，可以抑制具有顺电性的界面电介质层在铁电存储器件的制造工艺期间形成在铁电层图案与栅电极图案之间。界面电介质层会产生使铁电层图案的铁电性劣化的去极化电场。然而，通过用铁电界面层图案替换界面电介质层可以抑制或限制去极化电场的产生。
图2是示出根据本公开的一个实施例的制造铁电存储器件的方法的流程图。图3至图6是示意性地示出根据本公开的一个实施例的制造铁电存储器件的方法的截面图。
参考图2的操作S110和图3，可以准备衬底101。衬底101可以包含半导体材料。衬底101可以是例如硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底或硅锗(SiGe)衬底。衬底101可以被掺杂以具有导电性。
参考图2的操作S120和图3，界面绝缘层110可以形成或设置在衬底101上。界面绝缘层110可以包含例如氧化硅、氮化硅、氮氧化硅或氧化铝。例如，可以使用化学气相沉积法、原子层沉积法等形成界面绝缘层110。
参考图2的操作S130和图3，铁电材料层120可以形成或设置在界面绝缘层110上。可以以非晶态形成铁电材料层120。在一个实施例中，铁电材料层120可以包含二元金属氧化物。铁电材料层120可以包含例如氧化铪、氧化锆或其组合。例如，可以使用化学气相沉积法、原子层沉积法等来形成铁电材料层120。
在一个实施例中，铁电材料层120可以包含至少一种掺杂剂。掺杂剂可以均匀地分布在铁电材料层120中。作为一个示例，当铁电材料层120包含氧化铪、氧化锆或其组合中的一种时，铁电材料层120可以包含具有化合价为2至4的掺杂剂。在使铁电材料层120结晶化之后，掺杂剂可以稳定结晶化的铁电材料层120的铁电性。
参考图2的操作S140和图3，界面氧化物层130可以形成或设置在铁电材料层120上。界面氧化物层130可以包括含有第一金属元素的金属氧化物。可以根据含有第二金属元素的栅电极层140中的材料来确定含有第一金属元素的金属氧化物的选择，这将在稍后参考图2的操作S150和图4来描述。界面氧化物层130中的金属氧化物可以与栅电极层140中的材料反应，然后界面氧化物层130可以在下面参考图2的操作S160和图5描述的结晶化热处理工艺期间被转换成含有第一金属元素和第二金属元素的铁电材料。因此，可以选择界面氧化物层130的金属氧化物以与栅电极层140中的材料反应，从而产生具有铁电特性的铁电界面层230。
在一个实施例中，当栅电极层140包含钛(Ti)或氮化钛(TiN)时，界面氧化物层130可以包含氧化锶(SrO)。在另一个实施例中，当栅电极层140包含钛(Ti)或氮化钛(TiN)时，界面氧化物层130可以包含氧化钡(BaO)。在又一个实施例中，当栅电极层140包含钛(Ti)或氮化钛(TiN)时，界面氧化物层130可以包含氧化钇(Y2O3)。例如，可以使用化学气相沉积法、原子层沉积法等来形成界面氧化物层130。
参考图2的操作S150和图4，栅电极层140可以形成或设置在界面氧化物层130上。栅电极层140可以位于铁电材料层120和界面氧化物层130之上。
栅电极层140可以包含与界面氧化物层130的金属氧化物中的第一金属元素不同的第二金属元素。栅电极层140可以包含例如钛(Ti)、钽(Ta)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)，或其两种或更多种的组合。例如，可以使用化学气相沉积法、原子层沉积法或溅射法来形成栅电极层140。
参考图2的操作S160和图5，铁电材料层120可以经受结晶化热处理以形成铁电层122。例如，结晶化热处理可以在约500摄氏度(℃)至约1000℃的工艺温度下执行。可以对设置在界面氧化物层130上的栅电极层140执行结晶化热处理。栅电极层140可以在结晶化热处理期间用作铁电材料层120和界面氧化物层130的覆盖层。例如，铁电层122可以具有约七(7)nm至约十五(15)nm的厚度。
在结晶化热处理工艺中，界面氧化物层130与栅电极层140反应以形成具有铁电性的铁电界面层230。铁电界面层230可以是含有第一金属元素和第二金属元素的氧化物层。铁电界面层230可以具有约一(1)nm到约一个半(1.5)nm的厚度。
在一个实施例中，当界面氧化物层130包含氧化锶(SrO)且栅电极层140包含钛(Ti)或氮化钛(TiN)时，则铁电界面层230可以包含钛酸锶(SrTiO3)。在另一个实施例中，当界面氧化物层130包含氧化钡(BaO)且栅电极层140包含钛(Ti)或氮化钛(TiN)时，则铁电界面层230可以包含钛酸钡(BaTiO3)。在又一个实施例中，当界面氧化物层130包含氧化钇(Y2O3)且栅电极层140包含钛(Ti)或氮化钛(TiN)时，则铁电界面层230可以包含钛酸钇(YTiO3)。
因此，在执行结晶化热处理之后，铁电层122和铁电界面层230两者都具有铁电特性。如所示，铁电层122和铁电界面层230是其中层叠不同薄膜的结构的一部分。
随后，参考图6，栅电极层140、铁电界面层230、铁电层122和界面绝缘层110可以在衬底101上被图案化，从而产生栅电极图案145、铁电界面层图案235、铁电层图案125和界面绝缘层图案115。然后，可以在界面绝缘层图案115的对置端部的衬底101中形成源极区102和漏极区103。可以通过用与衬底101的导电类型相反的导电类型掺杂衬底101的部分来形成源极区102和漏极区103。作为一个示例，当衬底101是掺杂的p型衬底时，源极区102和漏极区103可以被掺杂成n型。
通过执行上述工艺，可以制造根据本公开的一个实施例的铁电存储器件。根据本公开的实施例，在用于铁电层的结晶化热处理工艺中，包含第一金属元素的界面氧化物层中的金属氧化物和包含第二金属元素的栅电极层彼此接触并反应，从而将界面氧化物层转换为铁电界面氧化物层。因此，在结晶化热处理工艺中，反而可以通过产生铁电界面氧化物层来避免具有顺电性且位于铁电层与栅电极层之间的界面电介质层的产生。
图7是示出根据本公开的另一个实施例的制造铁电存储器件的方法的流程图。图8至图12是示意性地示出根据本公开的一个实施例的制造铁电存储器件的方法的截面图。
参考图7的操作S210至S230和图8，可以准备衬底101。衬底101的配置可以与上面参考图2的S110和图3所述的衬底101的配置相同。接下来，界面绝缘层110可以形成或设置在衬底101上。然后，铁电材料层120可以形成或设置在界面绝缘层110上。界面绝缘层110和铁电材料层120可以以与上面参考图2的S110至S130和图3所述的工艺基本上相同的方式来形成。
参考图7的操作S240和图9，可以对铁电材料层120执行表面处理(St)。在一个实施例中，表面处理St可以包括用掺杂剂掺杂铁电材料层120的表面区域。掺杂工艺可以包括例如通过离子注入工艺将金属元素掺杂剂注入到表面区域中。结果，可以在铁电材料层120中形成掺杂有金属元素的表面处理层330。
作为在表面处理(St)中注入的掺杂剂的金属元素可以基于在下面参考图7的操作S260和图11描述的结晶化热处理期间金属元素是否通过与栅电极层340中的材料反应而形成铁电界面层430来选择。即，可以基于栅电极层340中含有的材料类型来选择金属元素，以便形成将要参考图7的操作S260和图11所述的铁电界面层430。
在一个实施例中，当栅电极层340包含钽(Ta)或氮化钽(TaN)时，掺杂剂可以包含钾(K)。在另一个实施例中，当栅电极层340包含钨(W)或氮化钨(WN)时，掺杂剂可以包含钠(Na)。
参考图7的操作S250和图10，栅电极层340可以形成在经表面处理的铁电材料层120上。栅电极层340可以包含与注入到铁电材料层120的掺杂剂不同的不同金属元素。
栅电极层340可以包含例如钽(Ta)、钨(W)、氮化钽(TaN)、氮化钨(WN)，或其两种或更多种的组合。例如，可以使用化学气相沉积法、原子层沉积法或溅射法来形成栅电极层340。
参考图7的操作S260和图11，铁电材料层120可以经受结晶化热处理以形成铁电层122。例如，结晶化热处理可以在约500℃至约1000℃的工艺温度下执行。在一个实施例中，结晶化热处理可以在氧气环境中进行。在另一个实施例中，结晶化热处理可以在诸如氮气或氩气环境的惰性气体环境中进行。在一个实施例中，可以对设置在表面处理层330上的栅电极层340执行结晶化热处理。栅电极层340可以用作铁电材料层120和表面处理层330的覆盖层。例如，铁电层122可以具有约七(7)nm至约十五(15)nm的厚度。
在结晶化热处理工艺中，表面处理层330可以与栅电极层340中的材料反应以形成具有铁电特性的铁电界面层430。铁电界面层可以包含金属氧化物。当表面处理层330包含作为掺杂剂的第一金属元素而栅电极层340包含与第一金属元素不同的第二金属元素时，则金属氧化物可以包含第一金属元素和第二金属元素两者。例如，铁电界面层430可以具有约一(1)nm至约一个半(1.5)nm的厚度。
在一个实施例中，当表面处理层330包含作为掺杂剂的钾(K)并且栅电极层340包含钽(Ta)或氮化钽(TaN)时，则铁电界面层430可以包含钽酸钾(KTaO3)。在另一个实施例中，当表面处理层330包含作为掺杂剂的钠(Na)并且栅电极层340包含钨(W)或氮化钨(WN)时，则铁电界面层430可以包含钨酸钠(NaWO3)。
因此，铁电层122和铁电界面层430各自具有由结晶化热处理产生的铁电性。如所示，铁电层122和铁电界面层430被包括在其中层叠不同薄膜的结构中。
随后，参考图12，栅电极层340、铁电界面层430、铁电层122和界面绝缘层110可以在衬底101上被图案化，以形成栅电极图案345、铁电界面层图案435、铁电层图案125和界面绝缘层图案115。然后，源极区102和漏极区103可以形成在界面绝缘层图案115的对置端部处的衬底101中。形成源极区102和漏极区103的方法与上面参考图6所述的形成源极区102和漏极区103的方法相同。通过执行上述工艺，可以制造根据本公开的一个实施例的铁电存储器件。
图13至图15是示意性地示出根据比较示例的制造铁电存储器件2的方法的视图。该比较示例中使用的制造方法与根据本公开的实施例的制造方法的不同之处在于：在铁电材料层120与栅电极层140之间不形成铁电界面层430。
参考图13，可以在衬底101上依次形成界面绝缘层110、铁电材料层120和栅电极层140。衬底101可以具有与上面参考图2的操作S110和图3所述的衬底101的配置基本上相同的配置。
形成界面绝缘层110、铁电材料层120和栅电极层140的方法可以与上面参考图2的操作S110至S130和S150以及图3和图4所述的方法基本上相同。
参考图14，处于非晶态的铁电材料层120可以使用栅电极层140作为覆盖层而经受结晶化热处理，以形成铁电层122。在结晶化热处理工艺中，铁电材料层120和栅电极层140彼此反应以形成具有顺电性的界面电介质层150。
作为一个示例，当铁电材料层120包含氧化铪(HfO3)或氧化锆(ZrO)且栅电极层140包含钛(Ti)或氮化钛(TiN)时，则可以在结晶化热处理工艺期间形成具有顺电特性的界面电介质层150(包含氧化钛)。
参考图15，栅电极层140、界面电介质层150、铁电层122和界面绝缘层110可以在衬底101上被图案化，以形成栅电极图案145、界面电介质层图案155、铁电层图案125和界面绝缘层图案115。接下来，源极区102漏极区103可以形成在界面绝缘层图案115的各个端部处的衬底101中。例如，形成源极区102和漏极区103的方法可以与上面参考图12所述的形成源极区102和漏极区103的方法基本上相同。通过执行上述工艺，可以制造根据比较示例的铁电存储器件2。
图16A和图16B是示意性地示出根据比较示例的铁电存储器件2的操作的视图。可以通过上面参考图13至图15所述的制造方法来制造图16A和图16B的铁电存储器件2。
参考图16A，具有正极性的写入电压可以被施加到铁电存储器件2的栅电极图案145。此时，铁电层图案125的极化Pv1可以与由写入电压形成的电场对齐。极化Pv1可以将负电荷布置在第一界面S1处或其附近的铁电层图案125的内部区域中，该第一界面S1位于铁电层图案125与界面电介质层图案155之间。此外，极化Pv1可以将正电荷布置在第二界面S2处或其附近的铁电层图案125的内部区域中，该第二界面S2位于铁电层图案125与界面绝缘层图案115之间。
参考图16B，当施加到栅电极图案145的写入电压被去除时，可以在铁电层图案125中形成具有与Pv1相同的取向的剩余极化Pr1。在剩余极化Pr1的影响下，负电荷125e可以被布置在第一界面S1处或其附近的铁电层图案125的内部区域中。此外，正电荷可以被布置在第二界面S2处或其附近的铁电层图案125的内部区域中。
此时，在界面电介质层图案155的内部区域中，为顺电的界面电介质层图案155可能不具有足够量的正电荷155h以屏蔽或抵消负电荷125e。因此，未被屏蔽的负电荷125e和分布在第二界面S2附近的铁电层图案125的内部区域中的正电荷125h在铁电层图案125的内部形成去极化电场Ed。
去极化电场Ed可以具有与剩余极化Pr1的取向相反的方向，从而减小剩余极化Pr1的大小。结果，因为所储存的逻辑信息的稳定性取决于铁电层图案125的剩余极化，所以剩余极化和其他铁电特性会被劣化。
尽管未示出，但当具有负极性的写入电压被施加到栅电极图案145时，即使在写入电压被去除后，具有不同方向的剩余极化和去极化电场也可以被保持在铁电层图案125的内部区域中。界面电介质层图案155不能充分地屏蔽或中和被布置在第一界面S1处或其附近的铁电层图案125的内部区域中的正电荷，因此可以产生去极化电场。去极化电场可以在减损铁电层图案125的铁电特性和铁电存储器件的功能时减小剩余极化的大小。
图17A和图17B是示意性地示出根据本公开的一个实施例的铁电存储器件的操作的视图。例如，可以使用上面参考图3至图6所述的制造方法来制造图17A和图17B的铁电存储器件1。
参考图17A，具有正极性的写入电压可以被施加到铁电存储器件1的栅电极图案145。
铁电层图案125的极化Pv2可以与由写入电压形成的电场对齐。极化Pv2可以将负电荷布置在第一界面S10处或其附近的铁电层图案125的内部区域中，该第一界面S10位于铁电层图案125与铁电界面层图案235之间。此外，极化Pv2可以将正电荷布置在第二界面S20处或其附近的铁电层图案125的内部区域中，该第二界面S20位于铁电层图案125与界面绝缘层图案115之间。
同时，铁电界面层图案235的极化Pv3可以与由写入电压形成的电场对齐。正电荷可以被极化Pv3诱导以聚集在第一界面S10处或其附近的铁电界面层图案235的内部区域中，该第一界面S10位于铁电层图案125与铁电界面层图案235之间。此外，负电荷可以被诱导以聚集在第三界面S30附近，该第三界面S30位于铁电界面层图案235与栅电极图案145之间。
参考图17B，当施加到栅电极图案145的写入电压被去除时，剩余极化Pr2可以保留在铁电层图案125中。负电荷125n可以响应于剩余极化Pr2而被布置在第一界面S10处或其附近的铁电层图案125的内部区域中，此外，正电荷125p可以聚集在第二界面S20处或其附近的铁电层图案125的内部区域中。
类似地，可以在铁电界面层图案235中形成剩余极化Pr3。正电荷235p可以响应于剩余极化Pr3而被布置在第一界面S10处或其附近的铁电界面层图案235的内部区域中。此外，负电荷235n可以被布置在第三界面S30处或其附近的铁电界面层图案235的内部区域中。此外，正电荷145p可以聚集在第三界面S30处或其附近的栅电极图案145的内部区域中。
再次参考图17B，铁电界面层图案235可以具有一定量的正电荷235p，足以屏蔽在第一界面S10处的铁电层图案125的负电荷125n。此外，因为栅电极图案145具有电荷，所以栅电极图案145可以具有一定量的正电荷145p，足以抵消第三界面S30附近的铁电界面层图案235的负电荷125n。因此，避免了在铁电层图案125的内部和铁电界面层图案235的内部形成去极化电场。结果，可以抑制或限制由于去极化电场引起的铁电层图案125和铁电界面层图案235的铁电性劣化的现象。
上文已经出于说明的目的公开了本本发明构思的实施例。本领域普通技术人员将认识到，在不偏离如所附权利要求所公开的本发明构思的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims (20)

1.一种制造铁电存储器件的方法，所述方法包括：
准备衬底；
在所述衬底上形成界面绝缘层；
在所述界面绝缘层上形成铁电材料层；
在所述铁电材料层上形成包括第一金属元素的界面氧化物层；
在所述界面氧化物层上形成包括第二金属元素的栅电极层；以及
使所述铁电材料层和所述界面氧化物层经受结晶化热处理，以形成铁电层和铁电界面层；
其中，所述界面氧化物层与所述栅电极层反应，使得所述铁电界面层包括所述第一金属元素和第二金属元素。
2.根据权利要求1所述的方法，其中，所述铁电材料层包括氧化铪和氧化锆中的至少一种。
3.根据权利要求1所述的方法，其中，所述铁电界面层具有1nm至1.5nm的厚度。
4.根据权利要求1所述的方法，其中，所述铁电材料层包括氧化锶SrO，所述栅电极层包括钛Ti或氮化钛TiN，以及所述铁电界面层包括钛酸锶SrTiO3。
5.根据权利要求1所述的方法，其中，所述界面氧化物层包括氧化钡BaO，所述栅电极层包括钛Ti或氮化钛TiN，以及所述铁电界面层包括钛酸钡BaTiO3。
6.根据权利要求1所述的方法，其中，所述铁电界面层包括氧化钇Y2O3，所述栅电极层包括钛Ti或氮化钛TiN，以及所述铁电界面层包括钛酸钇YTiO3。
7.根据权利要求1所述的方法，其中，所述结晶化热处理在500℃至1000℃的工艺温度下执行，并且所述栅电极层是用于所述结晶化热处理的覆盖层。
8.一种制造铁电存储器件的方法，所述方法包括：
准备衬底；
在所述衬底上形成界面绝缘层；
在所述界面绝缘层上形成铁电材料层；
对所述铁电材料层执行表面处理；
在经表面处理的铁电材料层上形成栅电极层；以及
使所述铁电材料层经受结晶化热处理以形成铁电层，
其中，在所述结晶化热处理期间，在所述铁电层与所述栅电极层之间形成铁电界面层。
9.根据权利要求8所述的方法，其中，所述表面处理包括用掺杂剂掺杂所述铁电材料层的表面区域。
10.根据权利要求9所述的方法，其中，所述掺杂剂包括钾K，所述栅电极层包括钽Ta或氮化钽TaN，以及所述铁电界面层包括钽酸钾KTaO3。
11.根据权利要求9所述的方法，其中，所述掺杂剂包括钠Na，所述栅电极层包括钨W或氮化钨WN，以及所述铁电界面层包括钨酸钠NaWO3。
12.根据权利要求8所述的方法，其中，所述结晶化热处理在500℃至1000℃的工艺温度下执行，并且所述栅电极层是用于所述结晶化热处理的覆盖层。
13.根据权利要求8所述的方法，其中，所述铁电界面层具有1nm至1.5nm的厚度。
14.一种铁电存储器件，包括：
衬底；
设置在所述衬底上的界面绝缘层图案；
设置在所述界面绝缘层图案上的铁电层图案；
设置在所述铁电层图案上的铁电界面层图案；以及
设置在所述铁电界面层图案上的栅电极图案，
其中，所述铁电界面层图案包括至少一种与所述栅电极图案中的金属元素相同的金属元素。
15.根据权利要求14所述的铁电存储器件，还包括：
源极区和漏极区，其设置在所述栅电极图案的对置端部处的所述衬底中。
16.根据权利要求14所述的铁电存储器件，其中，所述铁电层图案包括结晶氧化铪和结晶氧化锆中的至少一种。
17.根据权利要求14所述的铁电存储器件，其中，所述铁电界面层图案具有1nm至1.5nm的厚度。
18.根据权利要求14所述的铁电存储器件，其中，所述铁电界面层图案包括钛酸锶SrTiO3、钛酸钡BaTiO3和钛酸钇YTiO3中的至少一种，而所述栅电极图案包括钛Ti或氮化钛TiN。
19.根据权利要求14所述的铁电存储器件，其中，所述铁电界面层图案包括钽酸钾KTaO3，而所述栅电极图案包括钽Ta或氮化钽TaN。
20.根据权利要求14所述的铁电存储器件，其中，所述铁电界面层图案包括钨酸钠NaWO3，而所述栅电极图案包括钨W或氮化钨WN。
CN201810768711.1A 2017-07-14 2018-07-13 铁电存储器件及其制造方法 Active CN109256386B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170089925A KR20190008050A (ko) 2017-07-14 2017-07-14 강유전성 메모리 소자
KR10-2017-0089925 2017-07-14

Publications (2)

Publication Number Publication Date
CN109256386A true CN109256386A (zh) 2019-01-22
CN109256386B CN109256386B (zh) 2023-09-19

Family

ID=64999217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810768711.1A Active CN109256386B (zh) 2017-07-14 2018-07-13 铁电存储器件及其制造方法

Country Status (3)

Country Link
US (1) US10847541B2 (zh)
KR (1) KR20190008050A (zh)
CN (1) CN109256386B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349774A (zh) * 2019-08-06 2021-02-09 爱思开海力士有限公司 具有铁电感应层的铁电存储器件及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
US11615954B2 (en) * 2019-07-25 2023-03-28 Psiquantum, Corp. Epitaxial strontium titanate on silicon
US11508752B2 (en) * 2019-12-17 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Grid structure to reduce domain size in ferroelectric memory device
US11302529B2 (en) * 2020-07-09 2022-04-12 Taiwan Semiconductor Manufacturing Company Ltd. Seed layer for ferroelectric memory device and manufacturing method thereof
KR102598993B1 (ko) * 2021-11-11 2023-11-07 한국생산기술연구원 불감층 효과가 개선된 강유전체 전계효과 트랜지스터 및 이의 제조방법
US20230189530A1 (en) * 2021-12-09 2023-06-15 Georgia Tech Research Corporation METHODS OF OPERATING FERROELECTRIC (Fe) FET BASED NON-VOLATILE MEMORY CIRCUITS AND RELATED CONTROL CIRCUITS
KR102591190B1 (ko) * 2022-02-23 2023-10-20 한국과학기술원 산소 포집을 이용한 강유전체 전자 소자 및 그의 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
CN1662994A (zh) * 2002-06-18 2005-08-31 薄膜电子有限公司 用于在铁电存储器件中制造铁电存储单元的方法,以及铁电存储器件
US20050213282A1 (en) * 2003-03-04 2005-09-29 Fujitsu Limited Method of producing perovskite film having (001) orientation and device including the film
US20060183250A1 (en) * 2005-02-14 2006-08-17 Samsung Electronics Co., Ltd Methods of fabricating ferroelectric capacitors utilizing a partial chemical mechanical polishing process
US20090261395A1 (en) * 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
US20100221905A1 (en) * 2009-02-27 2010-09-02 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing
US20110014359A1 (en) * 2008-04-23 2011-01-20 Imran Hashim Yttrium and Titanium High-K Dielectric Film
CN103839946A (zh) * 2014-03-10 2014-06-04 中国科学院半导体研究所 基于四方相铁酸铋的mfis结构及制备方法
US20170162250A1 (en) * 2015-12-03 2017-06-08 Namlab Ggmbh Multilevel Ferroelectric Memory Cell for an Integrated Circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3684709B2 (ja) * 1996-10-03 2005-08-17 日産自動車株式会社 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法
JP5109341B2 (ja) * 2006-11-14 2012-12-26 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP5593935B2 (ja) 2010-08-04 2014-09-24 富士通セミコンダクター株式会社 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
JP6071825B2 (ja) 2013-09-20 2017-02-01 株式会社東芝 不揮発性記憶装置
US9299799B2 (en) * 2014-06-10 2016-03-29 International Business Machines Corporation Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
CN1662994A (zh) * 2002-06-18 2005-08-31 薄膜电子有限公司 用于在铁电存储器件中制造铁电存储单元的方法,以及铁电存储器件
US20050213282A1 (en) * 2003-03-04 2005-09-29 Fujitsu Limited Method of producing perovskite film having (001) orientation and device including the film
US20060183250A1 (en) * 2005-02-14 2006-08-17 Samsung Electronics Co., Ltd Methods of fabricating ferroelectric capacitors utilizing a partial chemical mechanical polishing process
US20090261395A1 (en) * 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
US20110014359A1 (en) * 2008-04-23 2011-01-20 Imran Hashim Yttrium and Titanium High-K Dielectric Film
US20100221905A1 (en) * 2009-02-27 2010-09-02 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing
CN103839946A (zh) * 2014-03-10 2014-06-04 中国科学院半导体研究所 基于四方相铁酸铋的mfis结构及制备方法
US20170162250A1 (en) * 2015-12-03 2017-06-08 Namlab Ggmbh Multilevel Ferroelectric Memory Cell for an Integrated Circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349774A (zh) * 2019-08-06 2021-02-09 爱思开海力士有限公司 具有铁电感应层的铁电存储器件及其制造方法
CN112349774B (zh) * 2019-08-06 2024-03-08 爱思开海力士有限公司 具有铁电感应层的铁电存储器件及其制造方法

Also Published As

Publication number Publication date
KR20190008050A (ko) 2019-01-23
US10847541B2 (en) 2020-11-24
US20190019801A1 (en) 2019-01-17
CN109256386B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
CN109256386A (zh) 铁电存储器件及其制造方法
Park et al. Review of defect chemistry in fluorite-structure ferroelectrics for future electronic devices
US10763360B2 (en) Ferroelectric memory device and method of manufacturing the same
CN108369956B (zh) 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
US11848193B2 (en) Ferroelectric semiconductor device and method of manufacturing the same
CN110634953B (zh) 铁电半导体器件
CN108511517A (zh) 铁电存储器件和制造其的方法
JP4375560B2 (ja) トランジスタ型強誘電体メモリの製造方法
JP5489449B2 (ja) 不揮発性半導体記憶装置及びその製造方法
CN110137180A (zh) 铁电器件及其制造方法
US8233313B2 (en) Conductive organic non-volatile memory device with nanocrystals embedded in an amorphous barrier layer
JP2008034814A (ja) 不揮発性半導体メモリ素子及びその製造方法
JP2006005006A (ja) 不揮発性半導体メモリ装置
TW201803033A (zh) 半導體強介電質記憶元件之製造方法及半導體強介電質記憶電晶體
US20130107604A1 (en) Method for Forming Resistive Switching Memory Elements with Improved Switching Behavior
Choi et al. Impact of oxide gate electrode for ferroelectric field-effect transistors with metal-ferroelectric-metal-insulator-semiconductor gate stack using undoped HfO2 thin films prepared by atomic layer deposition
US11968841B2 (en) Ferroelectric device based on hafnium zirconate and method of fabricating the same
US11824118B2 (en) Electronic device and method of manufacturing the same
Peng et al. Enhanced Reliability, Switching Speed and Uniformity for Ferroelectric HfZrO x on Epitaxial Ge Film by Post Deposition Annealing for Oxygen Vacancy Control
US7820514B2 (en) Methods of forming flash memory devices including blocking oxide films
US20230200078A1 (en) Ferroelectric Device
US20070190721A1 (en) Semiconductor memory device having an alloy metal gate electrode and method of manufacturing the same
KR100379245B1 (ko) 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법
Wang et al. Tunable defect engineering of Mo/TiON electrode in angstrom-laminated HfO2/ZrO2 ferroelectric capacitors towards long endurance and high temperature retention
CN117042460A (zh) 铁电存储单元、制备方法及铁电存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant