KR102399957B1 - 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막 - Google Patents

강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막 Download PDF

Info

Publication number
KR102399957B1
KR102399957B1 KR1020210010198A KR20210010198A KR102399957B1 KR 102399957 B1 KR102399957 B1 KR 102399957B1 KR 1020210010198 A KR1020210010198 A KR 1020210010198A KR 20210010198 A KR20210010198 A KR 20210010198A KR 102399957 B1 KR102399957 B1 KR 102399957B1
Authority
KR
South Korea
Prior art keywords
thin film
ferroelectric thin
manufacturing
metal oxide
oxide layer
Prior art date
Application number
KR1020210010198A
Other languages
English (en)
Inventor
김시준
김효정
유정규
김영인
Original Assignee
강원대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강원대학교산학협력단 filed Critical 강원대학교산학협력단
Priority to KR1020210010198A priority Critical patent/KR102399957B1/ko
Application granted granted Critical
Publication of KR102399957B1 publication Critical patent/KR102399957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 박막의 새로운 제조방법을 제시하는 것으로서, 기판을 준비하는 단계; 상기 기판 상에 금속산화물 층을 증착하는 단계; 및 상기 금속산화물 층을 어닐링하는 단계;를 포함할 수 있다. 본 발명에 따른 강유전체 박막은, 상대적으로 낮은 온도에서 어닐링되는 것으로서 BEOL 공정에서 소자의 고집적화에 유리하다는 장점을 가진다.

Description

강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막 {MANUFACTURING METHOD OF FERROELECTRIC THIN FILM AND THE SAME MANUFACTURED THEREBY}
본 발명은 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막에 관한 것이다.
강유전성(ferroelectricity)을 가지는 강유전체는 FRAM(ferroelectric random access memory)에 적용 가능한 소재이다. 차세대 비휘발성 메모리 중 하나인 FRAM은 종래의 flash 메모리와 비교하여 구동 전압이 낮고, 읽기/쓰기 속도가 빠르며, 상대적으로 제조 공정이 간단하다는 장점이 있다.
현재 상용화된 TI(TEXAS INSTRUMENT)의 FRAM에는 Pb(Zr,Ti)O3(PZT)가 이용되고 있다. 그러나, PZT는 수소 분위기 하에서 열처리하는 경우 심각하게 강유전성이 저하되며 산소가 손실되고 수소가 결합되는 등의 문제가 발생할 수 있다. 특히 고온에서 열처리하는 경우 물성 저하 문제가 더 심각해질 수 있다.
또한, PZT는 상대적으로 작은 밴드갭(band gap)을 가지고 있어 누설 전류가 높고 항복 강도가 낮은 특성을 가지고 있으며, 산소와 상대적으로 결합이 약하여 소자의 신뢰성 문제가 발생하고, CMOS 공정에 적합하지 않으며, 납을 사용하기 때문에 유독하며 환경 규제의 적용을 받는 단점이 있다.
이에, PZT를 대체할 수 있는 새로운 강유전체 특성을 가지는 물질을 도입할 필요가 대두되었다.
전술한 배경기술은 발명자가 본원의 개시 내용을 도출하는 과정에서 보유하거나 습득한 것으로서, 반드시 본 출원 전에 일반 공중에 공개된 공지기술이라고 할 수는 없다.
상술한 문제를 해결하기 위해, 본 발명은 강유전체 박막을 제조하는 방법을 제공하고자 한다.
구체적으로, 본 발명에 따르면, 상대적으로 낮은 온도에서 어닐링된, 강유전체 특성을 가지는 강유전체 박막을 제공하고자 한다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 강유전체 박막의 제조방법은, 기판을 준비하는 단계; 상기 기판 상에 금속산화물 층을 증착하는 단계; 및 상기 금속산화물 층을 어닐링하는 단계;를 포함할 수 있다.
일 실시예에 따르면, 상기 기판은, 유리, 플렉서블 기판, 폴리이미드, 전극 또는 반도체를 포함하는 것일 수 있다.
일 실시예에 따르면, 상기 금속산화물은, 하프니아(HfO2)를 포함할 수 있다.
일 실시예에 따르면, 상기 강유전체 박막은, 플루오라이트 구조를 포함할 수 있다.
일 실시예에 따르면, 상기 증착하는 단계 이후에, 실리콘 (Si), 알루미늄 (Al), 이트륨 (Y), 지르코늄 (Zr), 가돌리늄 (Gd), 스트론튬 (Sr), 마그네슘 (Mg), 바륨 (Ba), 어븀 (Er), 네오디뮴 (Nd), 사마륨 (Sm) 및 란타늄 (La)으로 이루어진 군에서 선택되는 적어도 하나의 도펀트를 이용하여 상기 금속산화물 층을 도핑하는 단계;를 포함할 수 있다.
일 실시예에 따르면, 상기 강유전체 박막의 두께는, 5 ㎚ 내지 20 ㎚일 수 있다.
일 실시예에 따르면, 상기 어닐링하는 단계는, 400 ℃ 이하의 온도에서 수행될 수 있다.
일 실시예에 따르면, 상기 어닐링하는 단계는, 10 atm 내지 15 atm의 압력에서 수행될 수 있다.
일 실시예에 따르면, 상기 강유전체 박막은, XRD 분석의 X선 회절에 의해 발생하는 (111) 면의 회절 피크값 대비 (200) 면의 회절 피크값의 비가 0.1 내지 0.6인 것일 수 있다.
본 발명의 다른 측면에 따른 강유전체 박막을 포함하는 커패시터는, 기판; 상기 기판 상에 증착된 강유전체 박막; 및 상기 강유전체 박막 상에 형성된 전극;을 포함하고, 상기 강유전체 박막은, 본 발명의 일 실시예에 따른 강유전체 박막의 제조방법에 따라 제조될 수 있다.
본 발명은 강유전체 박막을 제조하는 방법을 제공할 수 있다.
구체적으로, 본 발명에 따르면, 상대적으로 낮은 온도에서 어닐링된, 강유전체 특성을 가지는 강유전체 박막을 제공할 수 있다.
본 발명에 따라 제조되는 강유전체 박막은, BEOL 집적을 통해 기존 FEOL 설계를 그대로 이용 또는 적용할 수 있고, 임베디드 스마트 메모리(embedded smart memory) 또는 다기능성 소자로의 활용이 가능하며, 다양한 기판 상에 집적되어 디스플레이 또는 웨어러블 기기 등으로의 응용이 가능하다.
또한, 본 발명에 따라 제조되는 강유전체 박막은, 저온 공정을 필요로 하는 전력 반도체 분야에서 활용이 가능하다.
도 1은 실시예에 따른 커패시터의 이력 곡선을 도시한 것이다.
도 2는 비교예 1에 따른 커패시터의 이력 곡선을 도시한 것이다.
도 3은 비교예 2에 따른 커패시터의 이력 곡선을 도시한 것이다.
도 4는 본 발명의 실시예, 비교예 1 및 비교예 2에 따른 커패시터의 XRD 분석 그래프이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시예의 구성요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성요소 사이에 또 다른 구성요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
본 발명의 일 실시예에 따른 강유전체 박막의 제조방법은, 기판을 준비하는 단계; 상기 기판 상에 금속산화물 층을 증착하는 단계; 및 상기 금속산화물 층을 어닐링하는 단계;를 포함할 수 있다.
일 실시예에 따르면, 상기 어닐링된 금속산화물 층은 강유전체 특성이 발현되어 강유전체 박막이 제조되는 것일 수 있다.
일 실시예에 따르면, 본 발명에 따른 강유전체 박막을 이용하여 차세대 메모리 전자 소자인 FRAM(FeRAM), steep-slope 소자, synaptic 소자 등을 제조할 수 있다.
일 실시예에 따르면, 본 발명에 따른 강유전체 박막은, 에너지 관련 분야(예: 정전기적 커패시터(electrostatic capacitor))에서도 활용 가능할 수 있다.
일 실시예에 따르면, 강유전체 박막은 어닐링하는 단계를 통해 강유전체 특성이 발현되는 것일 수 있다.
본 발명의 일 실시예에 따른 강유전체 박막은, 외부에서 전기장이 가해지지 않아도 전기적 분극을 유지할 수 있는 것으로서, 얇은 두께에서도 강유전체 특성을 보이기 때문에 전자 소자의 제조 시 고집적이 가능하다는 장점이 있다.
본 발명에 따른 강유전체 박막은, 낮은 온도에서 어닐링되는 것으로서, BEOL(back-end of the line) 공정에서 고집적이 가능한 것일 수 있다. 일반적으로 배선 등의 공정을 포함하는 BEOL 공정이 고온에서 진행되는 경우 집적에 한계가 발생한다. 그러나, 종래의 강유전체 물질(예: PZT)은 고온에서의 어닐링을 통해 강유전체 특성이 발현되는 것인 바, 고집적화된 전자 소자를 제조하는 데에 상당한 제약이 있었다.
또한, 본 발명에 따른 강유전체 박막은, BEOL 집적을 통해 기존 FEOL 설계를 그대로 이용 또는 적용할 수 있다는 장점이 있다.
일 실시예에 따르면, 상기 기판은, 유리, 플렉서블 기판, 폴리이미드, 전극 또는 반도체를 포함하는 것일 수 있다.
상기 전극은, TiN을 포함하는 것일 수 있다.
다만, 기판은 상기 언급한 물질에 한정되는 것은 아니며, 그 외의 관련 분야의 통상의 기술자가 용이하게 떠올릴 수 있는 물질이라면 무엇이든지 가능한 것일 수 있다.
일 실시예에 따르면, 상기 금속산화물은, 하프니아(HfO2) 를 포함하는 것일 수 있다.
일 실시예에 따르면, 상기 강유전체 박막은, 플루오라이트 구조를 포함하는 것일 수 있다.
일 실시예에 따르면, 강유전체 박막은, 비(非)-중앙대칭적 사방정계 구조(non-centrosymmetric orthorhombic phase)를 포함하는 것일 수 있다.
일 실시예에 따르면, 상기 증착하는 단계 이후에, 실리콘 (Si), 알루미늄 (Al), 이트륨 (Y), 지르코늄 (Zr), 가돌리늄 (Gd), 스트론튬 (Sr), 마그네슘 (Mg), 바륨 (Ba), 어븀 (Er), 네오디뮴 (Nd), 사마륨 (Sm) 및 란타늄 (La)으로 이루어진 군에서 선택되는 적어도 하나의 도펀트를 이용하여 상기 금속산화물 층을 도핑하는 단계;를 포함하는 것일 수 있다.
일 실시예에 따르면, 상기 증착하는 단계 이후에, 실리콘 (Si), 알루미늄 (Al), 이트륨 (Y), 지르코늄 (Zr), 가돌리늄 (Gd), 스트론튬 (Sr), 마그네슘 (Mg), 바륨 (Ba), 어븀 (Er), 네오디뮴 (Nd), 사마륨 (Sm) 및 란타늄 (La)으로 이루어진 군에서 선택되는 적어도 하나의 산화물을 포함하는 도펀트를 이용하여 상기 금속산화물 층을 도핑하는 단계;를 포함하는 것일 수 있다.
일 실시예에 따르면, 도핑하는 단계는, ALD(원자층 증착, atomic layer deposition), 스퍼터링(sputtering), PLD(pulsed laser deposition), CVD(chemical vapor deposition) 또는 CSD(chemical solution deposition)을 통해 수행되는 것일 수 있다.
일 실시예에 따르면, 금속산화물 층 상에 도핑 층이 형성되는 것일 수 있다.
일 실시예에 따르면, 금속산화물 층 및 도핑 층이 교대로 형성되는 것일 수 있다.
일 실시예에 따르면, 금속산화물 층에 도펀트를 도핑하는 정도를 제어하여 금속의 조성비를 제어할 수 있다.
일 예시로서, 금속산화물로서 하프니아(HfO2), 도펀트로서 지르코니아(ZrO2)를 이용하는 경우, 도핑된 이후 강유전체 박막은 Hf1-xZrxO2의 화학식으로 표현될 수 있으며, 이 때, x는 0.7 이하인 것일 수 있다.
상기 x는, 바람직하게는, 0.3 내지 0.7인 것일 수 있다.
일 실시예에 따르면, 상기 강유전체 박막의 두께는, 5 ㎚ 내지 20 ㎚인 것일 수 있다.
일 실시예에 따르면, 강유전체 박막의 두께는, 바람직하게는 5 ㎚ 내지 8 ㎚인 것일 수 있다.
일 실시예에 따르면, 강유전체 박막은, 금속산화물 층 및 도핑 층이 교대로 적층되어 형성되는 것일 수 있으며, 금속산화물 층 및 도핑 층의 두께는, 각각, 1 ㎚ 내지 5 ㎚인 것일 수 있다.
일 실시예에 따르면, 상기 어닐링하는 단계는, 400 ℃ 이하의 온도에서 수행되는 것일 수 있다.
일 실시예에 따르면, 어닐링하는 단계는, 바람직하게는, 350 ℃ 이하의 온도에서 수행되는 것일 수 있으며, 더 바람직하게는, 300 ℃ 이하의 온도에서 수행되는 것일 수 있다.
일 실시예에 따르면, 어닐링하는 단계는, 질소 분위기 하에서 수행되는 것일 수 있다.
일 실시예에 따르면, 상기 어닐링하는 단계는, 10 atm 내지 15 atm의 압력에서 수행되는 것일 수 있다.
일 실시예에 따르면, 본 발명에 따른 강유전체 박막은, 고압에서 어닐링되는 것으로서 종래의 고온 어닐링과 달리 저온에서도 어닐링 수행될 수 있다는 장점이 있다.
일 실시예에 따르면, 상기 강유전체 박막은, XRD 분석의 X선 회절에 의해 발생하는 (111) 면의 회절 피크값 대비 (200) 면의 회절 피크값의 비가 0.1 내지 0.5인 것일 수 있다.
본 발명의 다른 실시예에 따른 강유전체 박막을 포함하는 커패시터는, 기판; 상기 기판 상에 증착된 강유전체 박막; 및 상기 강유전체 박막 상에 형성된 전극;을 포함하고, 상기 강유전체 박막은, 본 발명의 일 실시예에 따른 강유전체 박막의 제조방법에 따라 제조되는 것일 수 있다.
일 실시예에 따르면, 상기 기판은, 유리, 플렉서블 기판, 폴리이미드, 전극 또는 반도체를 포함하는 것일 수 있다.
상기 전극은, TiN을 포함하는 것일 수 있다.
이하, 실시예 및 비교예에 의하여 본 발명을 더욱 상세히 설명하고자 한다.
단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 한정되는 것은 아니다.
실시예
산화규소(SiO2) 층이 표면에 형성된 실리콘 기판을 준비하였다. 산화규소 층 상에 질화티타늄(TiN) 하부 전극 층을 증착한 뒤, 하프니아(HfO2)를 원자층 증착을 통해 증착하였다. 상기 하프니아 층 상에 지르코니아(ZrO2)를 다시 원자층 증착을 통해 도핑하였다. 하프니아 층 및 지르코니아 층의 증착을 번갈아가면서, 각각 총 25회씩 반복하여 하프니아 층 및 지르코니아 층이 교대로 적층된 강유전체 박막을 제조하였다. 상기 강유전체 박막 상에 질화티타늄 상부 전극 층을 증착한 뒤, 이를 300 ℃의 질소 분위기 하에서 30분 동안 어닐링하였다. 이 때, 압력이 15 atm이 되도록 어닐링을 수행하였다.
이후 포토리소그래피 공정, 금/백금을 포함하는 전극 형성 공정 및 에칭 공정을 순차적으로 수행하여 커패시터를 제조하였다.
비교예 1
상기 실시예에 따른 커패시터의 제조방법 중, 어닐랑 단계의 조건을 300 ℃에서 60초 동안 대기압에서 RTP(rapid thermal processing)를 통해 수행하는 것을 제외하고는 실시예 1과 동일하게 커패시터를 제조하였다.
비교예 2
상기 실시예에 따른 커패시터의 제조방법 중, 어닐링 단계를 퍼니스(furnace)에서 4시간 동안 수행하는 것을 제외하고는, 실시예 1과 동일하게 커패시터를 제조하였다.
실험예1
실시예, 비교예 1 및 2에 따른 커패시터의 이력 곡선을 측정하였다.
도 1은 본 발명의 실시예에 따른 커패시터의 이력 곡선을 도시한 것이다.
도 2는 본 발명의 비교예 1에 따른 커패시터의 이력 곡선을 도시한 것이다.
도 3은 본 발명의 비교예 2에 따른 커패시터의 이력 곡선을 도시한 것이다.
도 1을 참조하면, 상대적으로 고압에서 어닐링이 수행된 실시예에 따른 커패시터의 경우 강유전체 특성을 뚜렷하게 나타내는 것을 확인할 수 있으나, 도 2 및 도 3을 참조하면, 비교예 1 및 2에 따른 커패시터의 경우 전혀 강유전체 특성이 나타나지 않는 것을 확인할 수 있다.
실험예 2
실시예, 비교예 1 및 2에 따른 커패시터를 XRD 분석을 통해 결정 구조를 분석하였다.
도 4는 본 발명의 실시예, 비교예 1 및 비교예 2에 따른 커패시터의 XRD 분석 그래프이다.
도 4를 참조하면, RTA 또는 퍼니스에서 어닐링이 수행된 비교예 1 및 2에 따른 커패시터와 달리, HPA(high pressure annealing)이 수행된 실시예에 따른 커패시터는 결정 구조가 형성되는 점 및 (111) 면 및 (200) 면에서 회절 피크가 관측되는 것을 확인할 수 있다.
이 때, 실시예에 따른 커패시터는 (111) 면의 회절 피크값 대비 (200) 면의 회절 피크값은 약 0.5인 것을 확인할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (10)

  1. 기판을 준비하는 단계;
    상기 기판 상에 금속산화물 층을 증착하는 단계;
    실리콘 (Si), 알루미늄 (Al), 이트륨 (Y), 지르코늄 (Zr), 가돌리늄 (Gd), 스트론튬 (Sr), 마그네슘 (Mg), 바륨 (Ba), 어븀 (Er), 네오디뮴 (Nd), 사마륨 (Sm) 및 란타늄 (La)으로 이루어진 군에서 선택되는 적어도 하나의 도펀트를 상기 금속산화물 층에 도핑하여 상기 금속산화물 층 상에 도핑 층을 형성하는 단계; 및
    상기 금속산화물 층을 어닐링하는 단계;를 포함하고,
    상기 어닐링하는 단계는, 400 ℃ 이하의 온도 및 10 atm 내지 15 atm의 압력에서 수행되는 것이고,
    상기 금속산화물 층 및 상기 도핑 층은, 교대로 적층되어 형성되는 것이고,
    상기 금속산화물 층 및 상기 도핑 층의 두께는, 각각, 1 ㎚ 내지 5 ㎚인 것인,
    강유전체 박막의 제조방법.
  2. 제1항에 있어서,
    상기 기판은, 유리, 플렉서블 기판, 폴리이미드, 전극 또는 반도체를 포함하는 것인,
    강유전체 박막의 제조방법.
  3. 제1항에 있어서,
    상기 금속산화물은, 하프니아(HfO2)를 포함하는 것인,
    강유전체 박막의 제조방법.
  4. 제1항에 있어서,
    상기 강유전체 박막은, 플루오라이트 구조를 포함하는 것인,
    강유전체 박막의 제조방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 강유전체 박막의 두께는, 5 ㎚ 내지 20 ㎚인 것인,
    강유전체 박막의 제조방법.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 강유전체 박막은, XRD 분석의 X선 회절에 의해 발생하는 (111) 면의 회절 피크값 대비 (200) 면의 회절 피크값의 비가 0.1 내지 0.6인 것인,
    강유전체 박막의 제조방법.
  10. 기판;
    상기 기판 상에 증착된 강유전체 박막; 및
    상기 강유전체 박막 상에 형성된 전극;을 포함하고,
    상기 강유전체 박막은, 제1항에 따른 강유전체 박막의 제조방법에 따라 제조되는 것인,
    강유전체 박막을 포함하는 커패시터.
KR1020210010198A 2021-01-25 2021-01-25 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막 KR102399957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210010198A KR102399957B1 (ko) 2021-01-25 2021-01-25 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210010198A KR102399957B1 (ko) 2021-01-25 2021-01-25 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막

Publications (1)

Publication Number Publication Date
KR102399957B1 true KR102399957B1 (ko) 2022-05-19

Family

ID=81801174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210010198A KR102399957B1 (ko) 2021-01-25 2021-01-25 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막

Country Status (1)

Country Link
KR (1) KR102399957B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090052455A (ko) * 2007-11-21 2009-05-26 삼성전자주식회사 강유전체 캐패시터 및 이의 제조 방법
KR20110015645A (ko) * 2008-05-28 2011-02-16 미쓰비시 마테리알 가부시키가이샤 강유전체 박막 형성용 조성물, 강유전체 박막의 형성 방법 그리고 그 방법에 의해 형성된 강유전체 박막
US8835023B1 (en) * 2011-08-22 2014-09-16 Sandia Corporation ZnO buffer layer for metal films on silicon substrates
JP2016066822A (ja) * 2016-01-20 2016-04-28 株式会社ユーテック 強誘電体結晶膜及びその製造方法
JP2019212793A (ja) * 2018-06-06 2019-12-12 ソニー株式会社 強誘電記憶装置
KR20200033980A (ko) * 2017-08-18 2020-03-30 램 리써치 코포레이션 플라즈마 및/또는 열 처리를 사용하여 산화하프늄 기반 강유전체 재료의 성능을 개선하기 위한 방법들

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090052455A (ko) * 2007-11-21 2009-05-26 삼성전자주식회사 강유전체 캐패시터 및 이의 제조 방법
KR20110015645A (ko) * 2008-05-28 2011-02-16 미쓰비시 마테리알 가부시키가이샤 강유전체 박막 형성용 조성물, 강유전체 박막의 형성 방법 그리고 그 방법에 의해 형성된 강유전체 박막
US8835023B1 (en) * 2011-08-22 2014-09-16 Sandia Corporation ZnO buffer layer for metal films on silicon substrates
JP2016066822A (ja) * 2016-01-20 2016-04-28 株式会社ユーテック 強誘電体結晶膜及びその製造方法
KR20200033980A (ko) * 2017-08-18 2020-03-30 램 리써치 코포레이션 플라즈마 및/또는 열 처리를 사용하여 산화하프늄 기반 강유전체 재료의 성능을 개선하기 위한 방법들
JP2019212793A (ja) * 2018-06-06 2019-12-12 ソニー株式会社 強誘電記憶装置

Similar Documents

Publication Publication Date Title
JP3363301B2 (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
US6255122B1 (en) Amorphous dielectric capacitors on silicon
KR102154646B1 (ko) 반도체 강유전체 기억소자의 제조방법 및 반도체 강유전체 기억 트랜지스터
US8075795B2 (en) Piezoelectrics, piezoelectric element, and piezoelectric actuator
JP3480624B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
KR100319571B1 (ko) 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
KR100890609B1 (ko) 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스
KR20010081004A (ko) 수소-손상 강유전성 필름의 불활성 가스 회복 어닐링
JP2006176366A (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
KR102399957B1 (ko) 강유전체 박막의 제조방법 및 이에 의해 제조된 강유전체 박막
KR102571133B1 (ko) 강유전체 소자의 제조방법 및 강유전체 소자
KR100379245B1 (ko) 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법
JP3411367B2 (ja) 強誘電体薄膜と基体との複合構造体
Yue et al. Improvement of memristive switching of Pb (Zr0. 52Ti0. 48) O3/Nb: SrTiO3 heterostructures via La doping
Zhou et al. Characteristics of metal-Pb (Zr 0.53 Ti 0.47) O 3-TiO 2-Si capacitor for nonvolatile memory applications
KR100362169B1 (ko) 비파괴독출형 전계효과트랜지스터 및 그 제조방법
JP2018010934A (ja) 半導体装置及びその製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
Chen et al. Effect of hydrogen on electrical properties of metal-ferroelectric (SrBi 2 Ta 2 O 9)–insulator (HfTaO)–silicon capacitor
Kim et al. Ferroelectric Sr2 (Nb, Ta) 2O7 Thin Films Prepared by Chemical Solution Deposition
US6852549B2 (en) Ferroelectric thin film processing for ferroelectric field-effect transistor
Krishnamoorthi et al. STRUCTURAL AND ELECTRICAL PROPERTIES OF Pb1.
KR20080104253A (ko) 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체캐패시터와 ｍｅｍｓ 디바이스
Harman Ferroelectric thin film development

Legal Events

Date Code Title Description
AMND Amendment
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant