JP6145756B2 - 不揮発性記憶素子 - Google Patents
不揮発性記憶素子 Download PDFInfo
- Publication number
- JP6145756B2 JP6145756B2 JP2013192920A JP2013192920A JP6145756B2 JP 6145756 B2 JP6145756 B2 JP 6145756B2 JP 2013192920 A JP2013192920 A JP 2013192920A JP 2013192920 A JP2013192920 A JP 2013192920A JP 6145756 B2 JP6145756 B2 JP 6145756B2
- Authority
- JP
- Japan
- Prior art keywords
- interface
- nonvolatile memory
- insulating film
- memory element
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
次に、本発明について更に具体的に説明する。図1に示した断面構造の実施形態の不揮発性記憶素子10は、電子ビーム蒸着法などの表面反応を抑制できる堆積方法を用いれば、容易に作製することが可能である。また、界面のM1原子量は、X線光電子分光法で確認が可能である。ここでは、作製の一例として、電子ビーム蒸着法を用いてHfO2/M1原子/Si(100)構造のキャパシタの作製工程を説明する。
[比較例1]
比較例1はHfO2/Si界面へ異種金属M1を添加していないHfO2/Si構造の素子である。比較例1の作製方法は、M1-O-Si結合形成のための異種金属M1を堆積する工程を省いた以外は、前述の実施例1の作製方法と同じである。すなわち、比較例1は希釈HF処理により表面酸化物除去後のSi基板の表面に、電子線蒸着法を用いてHfO2膜、金属電極を順次に積層したキャパシタ構造である。比較例1ではM1堆積を行っていないため、界面には単分子程度のHf-O-Si結合が形成されている。
単分子M1-O-S層の効果を確認するため、HfO2/SiO2界面に異種金属M1を堆積した構造の比較例2を作製して評価した。比較例2は、約3mmの厚さのアモルファスSiO2膜をシリコンの熱酸化法で形成したSiO2/n型Si基板上に、前述の実施例と同様の条件で異種金属M1を堆積し、その表面にHfO2膜を形成した構造である。図10は、比較例2の容量対ゲート電圧特性(C-V特性)を示す。図10に示すように、比較例2のC-V特性は大きなヒステリシスは観察されず、僅かな時計回りのヒステリシスが生じている。すなわち、ダイポール変調は生じず、僅かな時計回りのヒステリシスは図6(b)に示した電荷捕獲によるヒステリシスであると考えられる。
11 半導体基板
12 単分子M1-O-S層
13 金属酸化物層
14 金属電極
21 p型半導体基板
22、23 n+半導体領域
Claims (5)
- 半導体基板上に絶縁膜及び金属電極が積層されたキャパシタ構造中の、前記絶縁膜と前記半導体基板との界面に、前記絶縁膜を構成する金属元素以外の金属元素(M1)と酸素(O)と半導体(S)とが化学結合された単分子層程度のM1-O-S層を備え、
外部電気刺激によって前記半導体基板と前記絶縁膜との間に誘起される界面ダイポールの強度を変化させることで情報を記憶することを特徴とする不揮発性記憶素子。 - 前記絶縁膜は、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化アルミニウム、酸化イットリウムのうち一以上の酸化物を含むことを特徴とする請求項1記載の不揮発性記憶素子。
- 前記金属元素(M1)は、マグネシウム、チタン、ストロンチウム、イットリウム、ランタン、タンタル、ガリウム、アンチモンのうちいずれか一以上の元素であることを特徴とする請求項1又は2記載の不揮発性記憶素子。
- 前記半導体基板と前記絶縁膜との間に誘起される界面ダイポールの強度の変化は、前記外部電気刺激により前記金属元素(M1)の原子及び前記絶縁膜と前記半導体基板との界面近傍の酸素原子の位置又は電荷量を変化させることで、前記界面ダイポールを変調させることであることを特徴とする請求項1記載の不揮発性記憶素子。
- 第1の導電型の半導体基板上に互いに離間対向して第2の導電型の第1及び第2の半導体領域が形成され、前記第1及び第2の半導体領域の間の前記半導体基板の表面上に、金属元素(M1)と酸素(O)と半導体(S)とが化学結合された単分子層程度のM1-O-S層と、前記金属元素(M1)以外の金属元素を含む絶縁膜と、金属電極とが積層されており、前記金属電極をゲート電極とし、前記第1及び第2の半導体領域をそれぞれドレイン領域およびソース領域とする電界効果型トランジスタ構造を備え、
前記ゲート電極に与える電気信号により前記半導体基板と前記絶縁膜との間に誘起される界面ダイポールの強度を変化させることで情報を記憶することを特徴とする三端子型の不揮発性記憶素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192920A JP6145756B2 (ja) | 2013-09-18 | 2013-09-18 | 不揮発性記憶素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192920A JP6145756B2 (ja) | 2013-09-18 | 2013-09-18 | 不揮発性記憶素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015060911A JP2015060911A (ja) | 2015-03-30 |
JP6145756B2 true JP6145756B2 (ja) | 2017-06-14 |
Family
ID=52818215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013192920A Active JP6145756B2 (ja) | 2013-09-18 | 2013-09-18 | 不揮発性記憶素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6145756B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10256288B2 (en) | 2015-10-20 | 2019-04-09 | National Institute Of Advanced Industrial Science And Technology | Nonvolatile memory device |
JP2017168661A (ja) | 2016-03-16 | 2017-09-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP7145495B2 (ja) * | 2018-10-15 | 2022-10-03 | 国立研究開発法人産業技術総合研究所 | 不揮発性記憶素子 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068890A (ja) * | 2001-08-23 | 2003-03-07 | Rikogaku Shinkokai | 不揮発性半導体記憶装置および不揮発性メモリ素子 |
WO2011043794A2 (en) * | 2009-09-29 | 2011-04-14 | Yale University | Ferroelectric devices including a layer having two or more stable configurations |
KR20120054660A (ko) * | 2009-11-04 | 2012-05-30 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 |
JP2011211133A (ja) * | 2010-03-31 | 2011-10-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP5706353B2 (ja) * | 2011-11-15 | 2015-04-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2013
- 2013-09-18 JP JP2013192920A patent/JP6145756B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015060911A (ja) | 2015-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Huang et al. | Gate‐coupling‐enabled robust hysteresis for nonvolatile memory and programmable rectifier in van der Waals ferroelectric heterojunctions | |
Jin Hu et al. | Optically controlled electroresistance and electrically controlled photovoltage in ferroelectric tunnel junctions | |
US10211312B2 (en) | Ferroelectric memory device and fabrication method thereof | |
Lipatov et al. | Optoelectrical Molybdenum Disulfide (MoS2) Ferroelectric Memories | |
US20160308070A1 (en) | Semiconductor device | |
Baek et al. | Ferroelectric field‐effect‐transistor integrated with ferroelectrics heterostructure | |
Khosla et al. | Integration of ferroelectric materials: an ultimate solution for next-generation computing and storage devices | |
Khosla et al. | Charge trapping analysis of metal/Al 2 O 3/SiO 2/Si, gate stack for emerging embedded memories | |
JP7360203B2 (ja) | 不揮発性記憶装置及びその動作方法 | |
Yurchuk et al. | HfO2-based Ferroelectric Field-Effect Transistors with 260 nm channel length and long data retention | |
Lahiri et al. | Superior memory of Er-doped TiO 2 nanowire MOS capacitor | |
Miyata | Electric-field-controlled interface dipole modulation for Si-based memory devices | |
Ji et al. | Improvement of charge injection using ferroelectric Si: HfO 2 as blocking layer in MONOS charge trapping memory | |
CN109785878B (zh) | 操作铁电器件的方法 | |
Balliou et al. | Low-dimensional polyoxometalate molecules/tantalum oxide hybrids for non-volatile capacitive memories | |
Jiao et al. | Ferroelectric field effect transistors for electronics and optoelectronics | |
Peng et al. | Non-volatile field-effect transistors enabled by oxygen vacancy-related dipoles for memory and synapse applications | |
JP6145756B2 (ja) | 不揮発性記憶素子 | |
Liu et al. | Ultrafast flash memory with large self-rectifying ratio based on atomically thin MoS2-channel transistor | |
Kim et al. | Ferroelectric synaptic devices based on CMOS-compatible HfAlO x for neuromorphic and reservoir computing applications | |
JP6472149B2 (ja) | 不揮発性記憶素子 | |
Zhu et al. | Design and Fabrication of Ta $ _ {2} $ O $ _ {5} $ Stacks for Discrete Multibit Memory Application | |
JP2010062221A (ja) | 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法 | |
US20140003122A1 (en) | Semiconductor memory structure and control method thereof | |
De et al. | Roadmap of ferroelectric memories: From discovery to 3D integration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6145756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |