CN109785878B - 操作铁电器件的方法 - Google Patents

操作铁电器件的方法 Download PDF

Info

Publication number
CN109785878B
CN109785878B CN201810790842.XA CN201810790842A CN109785878B CN 109785878 B CN109785878 B CN 109785878B CN 201810790842 A CN201810790842 A CN 201810790842A CN 109785878 B CN109785878 B CN 109785878B
Authority
CN
China
Prior art keywords
voltage
polarization
ferroelectric
ferroelectric layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810790842.XA
Other languages
English (en)
Other versions
CN109785878A (zh
Inventor
刘香根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109785878A publication Critical patent/CN109785878A/zh
Application granted granted Critical
Publication of CN109785878B publication Critical patent/CN109785878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一种操作铁电器件的方法中，提供包括依次设置的第一电极层、铁电层和第二电极层的铁电器件。将第一剩余极化写入铁电层中。将操作电压施加在第一电极层与第二电极层之间，以将具有与第一剩余极化的极化值不同的极化值的第二剩余极化写入铁电层中。操作电压的幅值在电压施加时间段内变化且在设定的电压范围内变化。

Description

操作铁电器件的方法
相关申请的交叉引用
本申请要求于2017年11月15日提交的申请号为10-2017-0152635的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的各种实施例总体而言涉及一种铁电器件以及操作铁电器件的方法。
背景技术
通常，铁电材料是指在没有施加的外部电场的情况下具有自发电极化的材料。此外，可以控制铁电材料以维持铁电电滞曲线上的两种稳定的剩余极化状态中的一种。这种特性可以应用于存储器件以用非易失性的方式储存“0”或“1”的逻辑信息。
发明内容
披露了根据本公开的一个方面的操作铁电器件的方法。在所述方法中，提供包括依次设置的第一电极层、铁电层和第二电极层的铁电器件，并且在所述铁电器件中将第一剩余极化写入所述铁电层中。将操作电压施加在所述第一电极层与所述第二电极层之间，以将具有绝对值与所述第一剩余极化的绝对值不同的极化值的第二剩余极化写入所述铁电层中。此时，所述操作电压的幅值在电压施加时间段内变化且在设定的电压范围内变化。
披露了根据本公开的另一个方面的操作铁电器件的方法。在所述方法中，提供包括依次设置的第一电极层、铁电层和第二电极层的铁电器件。将操作电压施加到所述铁电层上以将比最大剩余极化小的预定剩余极化写入所述铁电层中，所述操作电压提供比第一饱和电场小的第二饱和电场，所述第一饱和电场产生用于所述铁电层的所述最大剩余极化。此时，施加所述操作电压产生包括所述铁电层中的所述预定剩余极化的新铁电电滞行为。
附图说明
图1是示意性示出根据本公开的一个实施例的铁电器件的截面图。
图2A至图2C是示意性示出根据本公开的一个实施例的铁电器件的操作的视图。
图3是示意性示出根据本公开的一个实施例的铁电层的电滞特性的曲线图。
图4A是示意性示出根据本公开的一个实施例的铁电器件的铁电层的电滞特性的曲线图。
图4B是示意性示出取决于根据本公开的一个实施例的铁电器件的剩余极化的能态的曲线图。
图5是示意性示出根据本公开的一个实施例的操作铁电器件的方法的视图。
图6A是表示在本公开的一个实施例中用于操作铁电器件的操作电压的视图。
图6B是在本公开的一个实施例中的图6A的操作电压的一部分的放大图。
图7是表示在本公开的另一个实施例中用于操作铁电器件的操作电压的视图。
图8是示意性示出根据本公开的另一个实施例的写入多个电平的剩余极化的方法的曲线图。
图9是示意性示出根据本公开的一个实施例的铁电器件的截面图。
图10是示意性示出根据本公开的一个实施例的操作铁电器件的方法的视图。
具体实施方式
现在将在下文中参照附图来描述各种实施例。在附图中，为了图示清楚，层和区域的尺寸会被夸大。从观察者的视角描述附图。如果一个元件被称为在另一个元件上时，则可以理解为，该元件可以直接位于另一个元件上，或者另外的元件可以介于该元件与另一个元件之间。在整个说明书中，相同的附图标记表示相同的元件。
另外，除非上下文中另外清楚地使用，否则词的单数形式的表达应被理解为包括该词的复数形式。要理解的是，术语“包括”或“具有”旨在指定特征、数目、步骤、操作、元件、部分或其组合的存在，但不用于排除一个或更多个其他特征、数目、步骤、操作、组件、部分或其组合的存在或添加的可能性。此外，在执行方法或制造方法时，除非上下文中明确描述了特定的顺序，否则组成方法的各个步骤可以以与规定的顺序不同的顺序进行。换言之，各个步骤可以以与陈述的顺序相同的方式来执行、可以基本上同时执行、或可以以相反的顺序来执行。
图1是示意性示出根据本公开的一个实施例的铁电器件1的截面图。
参考图1，铁电器件1可以包括依次设置在图1中未示出的衬底上的第一电极层110、铁电层120以及第二电极层130。第一电极层110、铁电层120以及第二电极层130中的每个层可以具有在x方向上延伸的预定的或设定的长度、在y方向上延伸的预定的或设定的宽度以及在z方向上延伸的预定的或设定的厚度。在一个实施例中，第一电极层110、铁电层120以及第二电极层130可以具有基本上相同的长度和宽度。在另一个实施例中，第一电极层110、铁电层120以及第二电极层130中的任意一个可以具有与其他层不同的长度和宽度。铁电器件1的极化切换操作区域可以是铁电层120的区域，在该区域中第一电极层110与第二电极层130彼此重叠。
铁电器件1可以设置在衬底(未示出)上。例如，衬底可以包括半导体材料。具体地，作为非限制性示例，衬底可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底、硅锗(SiGe)衬底或绝缘体上硅(SOI)衬底。多个集成电路可以布置在衬底上。在一个实施例中，多个导电层和多个绝缘层可以设置在衬底与第一电极层110之间。
第一电极层110可以设置在衬底上。第一电极层110可以包括导电材料。作为非限制性示例，第一电极层110可以包括金属、导电金属氮化物、导电金属氧化物、掺杂硅、导电碳化物或其中两种或更多种的组合。作为非限制性示例，第一电极层110可以包括金(Au)、铂(Pt)、铝(Al)、钌(Ru)、钛(Ti)、铱(Ir)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氧化钌(RuO2)、p型或n型掺杂多晶硅、碳纳米管等。
铁电材料层120可以根据从外部施加的电场的大小或方向而具有在不同方向上对齐的极化。作为示例，该极化可以具有从第二电极层130朝向第一电极层110对齐的第一极化取向Pdn以及从第一电极层110朝向第二电极层130对齐的第二极化取向Pup。另外，在所施加的外部电场被去除之后，具有第一极化取向Pdn或第二极化取向Pup的剩余极化可以以非易失性方式被写入铁电层120中。
在一个实施例中，铁电层120可以具有多个畴120a、120b、120c和120d。虽然在图1中第一畴至第四畴120a、120b、120c和120d被示出为存在于铁电层120中，但畴的尺寸和数量可以不限于此，并且铁电层120可以包括其他各种数量的基本上相同或不同的尺寸和面积的畴。
在第一畴至第四畴120a、120b、120c和120d中，每个畴中都可以具有在同一方向上对齐的极化。作为示例，具有第一极化取向Pdn的极化可以分别形成在第一畴120a和第三畴120c中。另外，具有第二极化取向Pup的极化可以分别形成在第二畴120b和第四畴120d中。铁电层120的剩余极化可以根据从外部施加的电场的大小和/或方向偏压而变化。稍后将参考图2A至图2C和图3来描述改变剩余极化的方式。
再次参考图1，第二电极层130可以设置在铁电层120上。第二电极层130可以包括导电材料。第二电极层130的配置可以与第一电极层110的配置基本上相同。在一个实施例中，第一电极层110与第二电极层130可以包括相同的导电材料。在另一个实施例中，第二电极层130可以包括与第一电极层110不同的一种或更多种导电材料。
上述铁电器件1可以是将以非易失性方式储存在铁电层120中的极化实现为信息信号的铁电随机存取存储(FRAM)器件。通过外部施加的电场可以控制或改变极化的大小和方向。结果，不同的剩余极化状态可以被储存在铁电层120中，并且在施加读取电压时与不同的多电平信息信号相对应。
图2A至图2C是示意性示出根据本公开的一个实施例的铁电器件的操作的视图。图3是示意性示出根据本公开的一个实施例的铁电层的电滞特性的曲线图。图2A至图2C中示出的铁电器件1可以与上面参考图1所述的铁电器件1相同或基本上相同。
参考图2A，第一电压Va可以被施加在铁电器件1的第一电极层110与第二电极层130之间。在一个实施例中，在第一电压Va被施加在第一电极层110与第二电极层130之间以前，铁电层120可以具有初始状态，该初始状态具有图3中的电滞回线上的负剩余极化值-Pr，并且铁电层120的畴120a、120b、120c和120d中的所有畴可以具有作为剩余极化取向的第二极化取向Pup。在一个实施例中，在将第一电极层110接地或维持在预定的或已知的正电势或负电势时，可以通过施加大小变化的正偏压来将第一电压Va施加到第二电极层130上。第一电压Va可以从0V起沿正方向增大，以将极化从第二极化取向Pup切换到第一极化取向Pdn。当第一电压Va增大到并超过与图3中的第一矫顽电场Ec相对应的电压值时，通过极化切换，具有第一极化取向Pdn的畴的数量可以相对大于维持第二极化取向Pup的畴的数量。即，当第一电压Va比与第一矫顽电场Ec相对应的电压大时，通过具有第一极化取向Pdn的畴与具有第二极化取向Pup的畴之间的极化偏移，铁电层120可以具有整体上为第一极化取向Pdn的极化状态。这里，通过使图3的曲线中所示的第一矫顽电场Ec与铁电层120的厚度相乘，可以得到与第一矫顽电场Ec相对应的电压值。
如果第一电压Va进一步增大到与第一饱和电场Es相对应的电压值，则铁电层120中的在第一极化取向Pdn的方向上的极化可以增大到预定饱和极化值Ps。此后，当第一电压Va减小到0V时，在铁电层120中保留第一饱和剩余极化值Pr。第一饱和剩余极化值Pr可以是铁电层120中的最大剩余极化值。如图2A所示，当在铁电层120中形成具有第一饱和剩余极化值Pr的剩余极化时，第一畴至第四畴120a、120b、120c和120d中的极化可以具有第一极化取向Pdn。当在铁电层120中形成具有第一饱和剩余极化值Pr的剩余极化时，正电荷可以布置在铁电层120的内部区域中，该内部区域位于铁电层120与第一电极层110之间的界面附近，而负电荷可以布置在铁电层120的内部区域中，该内部区域位于铁电层120与第二电极层130之间的界面附近。
参考图2B，第二电压Vb可以被施加在第一电极层110与第二电极层130之间。在一个实施例中，在第二电压Vb被施加在第一电极层110与第二电极层130之间以前，铁电层120可以具有初始状态，该初始状态具有图3的电滞回线上的第一饱和剩余极化值Pr，并且铁电层120可以具有作为剩余极化取向的图2A的第一极化取向Pdn。在一个实施例中，在将第一电极层110接地或维持在预定的或设定的正电势或负电势时，可以通过施加大小变化的负偏压来将第二电压Vb施加到第二电极层130上。第二电压Vb的绝对值可以从0V起沿负方向增大，以将极化从第一极化取向Pdn切换到第二极化取向Pup。当第二电压Vb增大到超过与图3中的第二矫顽电场-Ec相对应的电压值时，通过极化切换，具有第二极化取向Pup的畴的数量可以相对大于维持第一极化取向Pdn的畴的数量。即，当第二电压的绝对值比与第二矫顽电场-Ec相对应的电压的绝对值大时，通过具有第一极化取向Pdn的畴与具有第二极化取向Pup的畴之间的极化偏移，铁电层120可以具有整体上为第二极化取向Pup的极化状态。这里，通过使图3的曲线中所示的第二矫顽电场-Ec与铁电层120的厚度相乘，可以得到与第二矫顽电场-Ec相对应的电压值。
同时，如果第二电压Vb沿负方向增大到与第二饱和电场-Es相对应的电压值，则铁电层120中的具有第二极化取向Pup的极化可以达到预定饱和极化值-Ps。此后，如果第二电压Vb减小到0V，则可以在铁电层120中形成具有第二饱和剩余极化值-Pr的剩余极化。第二饱和剩余极化值-Pr的绝对值可以与第一饱和剩余极化值Pr的绝对值相同或基本上相同。如图2B所示，当在铁电层120中形成具有第二饱和剩余极化值-Pr的剩余极化时，第一畴至第四畴120a、120b、120c和120d中的极化可以具有第二极化取向Pup。当在铁电层120中形成具有第二饱和剩余极化值-Pr的剩余极化时，负电荷可以布置在铁电层120的内部区域中，该内部区域位于铁电层120与第一电极层110之间的界面附近，而正电荷可以布置在铁电层120的内部区域中，该内部区域位于铁电层120与第二电极层130之间的界面附近。
参考图2C，第三电压Vc可以被施加在铁电器件1的第一电极层110与第二电极层130之间。在一个实施例中，在将第一电极层110接地或维持在预定的或设定的正电势或负电势时，可以通过施加大小变化的正偏压来将第三电压Vc施加到第二电极层130上。
在一个实施例中，对于铁电层120，第三电压Vc被施加且从0V起沿正方向增大。此时，作为初始状态，铁电层120具有上面参考图2B所述的第二饱和剩余极化值-Pr。如果第三电压Vc增大到超过与图3中的第一矫顽电场Ec相对应的电压值，则作为由第三电压Vc引起的极化切换的结果，在铁电层120中具有第一极化取向Pdn的畴的数量相对大于维持第二极化取向Pup的畴的数量。如果第三电压Vc进一步增大到与图3中的预定切换电场Em相对应的电压，则铁电层120中的极化可以沿着图3的电滞回线10增大到预定极化值Pm。接下来，如果第三电压减小到0V，则铁电层120中的极化可以沿着与图3的电滞回线10不同的曲线10a减小，从而可以在铁电层120中形成第一剩余极化Prm。
参考图2C，当在铁电层120中形成具有第一剩余极化值Prm的剩余极化时，铁电层120中的一些畴可以包括具有第一极化取向Pdn的极化，而剩余的畴可以包括具有第二极化取向Pup的极化。即，图2B所示的铁电层120中的畴的极化取向并非全部从第二极化取向Pup切换到第一极化取向Pdn。参考图3，具有第一剩余极化值Prm的剩余极化可以被储存为与具有第一饱和剩余极化值Pr的剩余极化不同的另一个信息信号。因此，通过将与第一矫顽电场Ec和第一饱和电场Es之间的电场相对应的电压施加到铁电层120上并且之后去除所施加的电压，可以切换铁电层120中的所有畴之中的仅一些畴的极化取向。结果，可以实现具有预定的或受控制的大小的剩余极化的铁电层120。该剩余极化可以与通过切换所有畴的整体的极化取向而产生的第一饱和剩余极化值Pr不同。例如，在铁电层120中可以实现具有在零(0)与第一饱和剩余极化值Pr之间的极化值的剩余极化。
以相同的方式，与第一矫顽电场Ec和第一饱和电场Es之间的电场相对应的多个不同的电压可以被选择性地施加到铁电层120上，然后被去除，从而可以实现在零(0)与第一饱和剩余极化值Pr之间的多个独特的剩余极化值。多个剩余极化值可以作为不同的多电平信息信号被记录在铁电层120中。
在另一个未示出的实施例中，在将第一电极层110接地或维持在预定的或设定的正电势或负电势时，可以通过施加大小变化的负偏压来执行第三电压Vc的施加。在一个实施例中，对于铁电层120，第三电压Vc被施加，同时其绝对值从0V起沿负方向增大。此时，作为初始状态，铁电层120具有上面参考图2A所述的第一饱和剩余极化值Pr。
随后，通过施加与图3的第二矫顽电场-Ec和第二饱和电场-Es之间的电场相对应的电压且之后去除该电压，可以在铁电层120中形成具有与第二饱和剩余极化值-Pr不同的预定大小的剩余极化。结果，在铁电层120中可以实现具有在0与第二饱和剩余极化值-Pr之间的极化值的剩余极化。
以相同的方式，与第二矫顽电场-Ec和第二饱和电场-Es之间的不同电场相对应的多个不同的电压可以被选择性地施加到铁电层120上，然后被去除，从而可以实现在零(0)与第二饱和剩余极化值-Pr之间的多个独特的剩余极化值。多个剩余极化值可以作为不同的多电平信息信号被储存在铁电层120中。
图4A是示意性示出根据本公开的一个实施例的铁电器件的铁电层的电滞特性的曲线图。图4B是示意性示出取决于根据本公开的一个实施例的铁电器件的剩余极化的能态的曲线图。图4A和图4B中的曲线图可以是表示上面参考图1所述的铁电器件的电特性的曲线图。在下文中，将参考图4A和图4B来描述使上面参考图2A至图2C和图3所述的铁电层120中的具有比第一饱和剩余极化值Pr的绝对值或第二饱和剩余极化值-Pr的绝对值小的绝对值的剩余极化稳定的方法。
参考图4A，铁电器件1可以具有第一电滞回线10，该第一电滞回线10具有第一饱和剩余极化值Pr和第二饱和剩余极化值-Pr以及第一矫顽电场Ec和第二矫顽电场-Ec。如上所述，通过将比与第一饱和电场Es和第二饱和电场-Es相对应的电压高的操作电压分别施加到铁电层120上且之后去除该操作电压，可以在铁电层120中产生具有第一饱和剩余极化值Pr和第二饱和剩余极化值-Pr的剩余极化。作为示例，在第一电滞回线10中，当施加到铁电层120的电场为第一饱和电场Es时，可以形成具有与第一点A1相对应的饱和剩余极化值的极化。
当在极化到达第一点A1之后从铁电层120去除电场时，可以在铁电层120中形成具有与第二点A2相对应的第一饱和剩余极化值Pr的剩余极化。当施加到铁电层120的电场为第二饱和电场-Es时，可以形成具有与第三点A3相对应的饱和极化值的极化。当在极化到达第三点A3之后从铁电层120去除电场时，可以在铁电层120中形成具有与第四点A4相对应的第二饱和剩余极化值-Pr的剩余极化。
此外，铁电器件1可以具有第二电滞回线20，该第二电滞回线20具有第三剩余极化值P1和第四剩余极化值-P1以及第三矫顽电场Ec1和第四矫顽电场-Ec1。通过将与第三电场Es1和第四电场-Es1相对应的电压分别施加到铁电层120上且之后去除该电压，可以在铁电层120中产生第三剩余极化值P1和第四剩余极化值-P1。作为示例，在第二电滞回线20中，当施加到铁电层120的电场为第三电场Es1时，可以在铁电层120中形成具有与第五点B1相对应的极化值的极化。
接下来，当在极化到达第五点B1之后从铁电层120上去除电场时，可以在铁电层120中形成具有与第六点B2相对应的第三剩余极化值P1的剩余极化。当施加到铁电层120的电场为第四电场-Es1时，可以在铁电层120中形成具有与第七点B3相对应的极化值。之后，当在极化到达第七点B3之后从铁电层120上去除电场时，可以在铁电层120中形成具有与第八点B4相对应的第二剩余极化值-P1的剩余极化。
图4B的第一能量曲线410为表示极化和与第一电滞回线10相对应的能量之间的相互关系的曲线，而图4B的第二能量曲线420为表示极化和与第二电滞回线20相对应的能量之间的相互关系的曲线。
再次参考图4B的第一能量曲线410，铁电层120中的剩余极化可以具有分别在第二点A2处和第四点A4处的第一饱和剩余极化值Pr和第二饱和剩余极化值-Pr。此时，该剩余极化的能量Enr可以为图4B中的第一能量曲线410的最小值。因此，该剩余极化可以在能量方面是稳定的。例如，当第一饱和电场Es或更高的电场被施加到铁电层120上时，在第四点A4处的剩余极化可以被切换到第二点A2处的剩余极化，且然后，在该电场从铁电层120上被去除之后，剩余极化被稳定在第二点A2处。在另一个实施例中，当第二饱和电场-Es或更高的电场被施加到铁电层120上时，在第二点A2处的剩余极化可以被切换到第四点A4处的剩余极化，且然后，在该电场从铁电层120上被去除之后，剩余极化被稳定在第四点A4处。
相反，在第一能量曲线410中，当铁电层120中的剩余极化位于分别与第三剩余极化值P1和第四剩余极化值-P1相对应的第六点B2和第八点B4处时，剩余极化可以处于非稳定能态En1下。即，在第一能量曲线410上的第六点B2和第八点B4处，剩余极化可以相对不稳定，且铁电层120会在能量方面无法可靠地维持该极化状态。
在本公开的一个实施例中，通过将比第一饱和电场Es和第二饱和电场-Es小的电场施加到铁电层120上，可以控制或管理铁电层120中的极化遵循图4A的第二电滞回线20。在一个实施例中，比第一饱和电场Es和第二饱和电场-Es小的预定电场可以被连续地或重复地施加到铁电层120上，以重新产生用于铁电层120的第二能量曲线420。结果，在第二能量曲线420上，第六点B2和第八点B4处的剩余极化可以维持稳定的极化状态。在一个实施例中，用于产生第二能量曲线420的电场可以具有其中电场的大小根据施加时间而连续且周期性地变化的形状(如稍后描述的图6A至图6B以及图7中所示的形状)。
图5是示意性示出根据本公开的一个实施例的操作铁电器件的方法的视图。图6A是表示在本公开的一个实施例中用于操作铁电器件的操作电压的视图。图6B是图6A的操作电压的一部分的放大图。
参考图5，铁电器件1可以与上面参考图1所述的铁电器件1基本上相同。此外，可以使用图4A的第一电滞回线10和第二电滞回线20来描述铁电器件1的操作。
如所示，操作电压W可以被施加在铁电器件1的第一电极层110与第二电极层130之间。在一个实施例中，当第一电极层110被接地时，可以通过将大小变化的偏压施加到第二电极层130上来执行操作电压W的施加。在一个实施例中，如图6A和图6B所示，操作电压W可以包括第一操作电压W1和第二操作电压W2。
参考图6A，首先，第一操作电压W1可以被施加到铁电层120上以产生在第二点A2处的剩余极化，该第二点A2具有在图4A的第一电滞回线10上的第一饱和剩余极化值Pr。在一个实施例中，第一操作电压W1可以具有其中所施加的电压从时刻t0至时刻t1基本上从0V连续地增大到第一饱和电压值Vs的形状。第一饱和电压值Vs可以与图4A的第一电滞回线10的第一饱和电场Es相对应。作为示例，通过使第一饱和电场Es与铁电层120的厚度相乘，可以得到第一饱和电压值Vs。在时刻t1处，铁电层120可以达到第一电滞回线10的第一点A1，该第一点A1与预定饱和极化值相对应。
然后，第一操作电压W1可以具有其中所施加的电压从时刻t1至时刻t2基本上从第一饱和电压值Vs连续地减小到0V的形状。在时刻t2处，铁电层120可以达到第一电滞回线10的第二点A2，该第二点A2具有第一饱和剩余极化值Pr。结果，铁电层120具有来自施加第一操作电压W1的第一饱和剩余极化值Pr，该第一操作电压W1的电压值从时刻t0至时刻t2基本上连续地增大后又连续地减小。
参考图6A，第二操作电压W2可以被施加到铁电层120(如上所述，其具有第一饱和剩余极化值Pr)上，以产生在图4A中的第二电滞回线20上的第六点B2处的剩余极化，该第六点B2具有第三剩余极化值P1。换言之，第二操作电压W2可以被施加到铁电层120上，以将铁电层120的极化特性从遵循图4A中的第一电滞回线10改变为遵循图4A中的第二电滞回线20。第二操作电压W2的幅值可以在预定电压范围内(即，在第一峰值电压值Vs1与第二峰值电压值-Vs1之间)周期性地变化。施加电压的幅值取决于电压施加时间。在一个实施例中，第二操作电压W2可以包括多个单位电压W2a和单位电压W2b，且单位电压W2a和单位电压W2b中的每个单位电压可以为周期性重复施加的电压的最小单位。
产生在第六点B2处的剩余极化的操作可以包括施加第二操作电压W2的单位电压至少一次。在一个实施例中，单位电压可以被重复施加超过一次，以训练或执行铁电层120中的遵循第二电滞回线20的极化操作。
作为示例，在图6A中，示出了与第二操作电压W2的从时刻t2至时刻t6的第一周期相对应的第一单位电压W2a以及与第二操作电压W2的从时刻t6至时刻t10的第二周期相对应的第二单位电压W2b。虽然在图6A中两个单位电压W2a和W2b被示出为第二操作电压W2，但是不公开不限于此，并且各种数量的单位电压可以被施加。在图6B中，图6A的第二操作电压W2的第一单位电压W2a被放大表示。
在一个实施例中，第一单位电压W2a的大小和第二单位电压W2b的大小可以根据施加时间而基本上连续地增大或减小。作为示例，根据施加时间，第一单位电压W2a和第二单位电压W2b可以基于(0)V而相对于彼此在相同大小的正峰值电压值与负峰值电压值之间往复。作为示例，第一单位电压W2a和第二单位电压W2b可以是模拟电压信号。在一个实施例中，第一单位电压W2a和第二单位电压W2b可以各自具有沿时间轴的楔形电压波形。在一个实施例中，所施加的电压的幅值的绝对大小可以在从时刻t2至时刻t3的时间段内从零(0)V增大到第二峰值电压值-Vs1。
接下来，所施加的电压的幅值的绝对大小可以在从时刻t3至时刻t4的时间段内从第二峰值电压值-Vs1减小到零(0)V。然后，所施加的电压的幅值可以在时刻t4与时刻t5之间的时间段内从零(0)V增大到第一峰值电压值Vs1。随后，所施加的电压的幅值可以在从时刻t5至时刻t6的时间段内从第一峰值电压值Vs1减小到零(0)V。
在一个实施例中，如图6B所示，在从时刻t2至时刻t6的时间段内施加的电压的增大/减小速率可以基本上相同。作为示例，在从时刻t2至时刻t3的时间段内施加的电压的增大速率Ii与在从时刻t4至时刻t5的时间段内施加的电压的增大速率Ii可以基本上相同。另外，在从时刻t3至时刻t4的时间段内施加的电压的减小速率-Ii与在从时刻t5至时刻t6的时间段内施加的电压的减小速率-Ii可以基本上相同。此外，所施加的电压的增大速率Ii与减小速率-Ii可以具有相同或基本上相同的绝对值。
再次参考图4A和图6A，第二操作电压W2可以被施加到铁电层120上，其中通过施加第一操作电压W1储存具有第一饱和剩余极化值Pr的剩余极化，其如下所述。在一个实施例中，所施加的电压的大小可以在从时刻t2至时刻t3的时间段内从零(0)V增大到预定的第二峰值电压值-Vs1。第二峰值电压值-Vs1可以与图4A中的第二电滞回线20上的第四电场-Es1相对应。第四电场-Es1可以比第一电滞回线10上的第二矫顽电场-Ec大。因此，从正极化值Pr到与第七点B3相对应的负极化值的极化切换可以发生在铁电层120中，使得铁电层120具有整体上为已切换的第一极化取向的极化状态。在一个实施例中，当铁电层120在第二点A2处整体上具有第一极化取向Pdn时，铁电层120在施加第二操作电压W2的期间在第七点B3处整体上具有第二极化取向Pup。然而，在第七点B3处，并非铁电层120中的所有畴具有第二极化取向Pup。相反地，具有第二极化取向Pup的畴的数量可以相对大于维持第一极化取向Pdn的畴的数量。作为示例，通过使第四电场-Es1与铁电层120的厚度相乘，可以得到第二峰值电压值-Vs1。
如上所述，在时刻t3处，铁电层120的极化可以到达图4A的第二电滞回线20上的第七点B3。随后，所施加的电压可以在从时刻t3至时刻t4的时间段内从第二峰值电压值-Vs1减小至0V。在时刻t4处，铁电层120的极化可以到达第二电滞回线20上的第八点B4，该第八点B4具有第四剩余极化值-P1。因此，其幅值增大或减小的电压可以在从时刻t2至时刻t4的时间段内被施加，以产生具有第二电滞回线20上的第四剩余极化值-P1的剩余极化。
接下来，所施加的电压可以在从时刻t4至时刻t5的时间段内从0V增大到预定的第一峰值电压值Vs1。第一峰值电压值Vs1可以与图4A中的第二电滞回线20上的第三电场Es1相对应。第三电场Es1可以比第一电滞回线10上的第一矫顽电场Ec大。因此，从负极化值-P1到与第五点B1相对应的正极化值的极化切换可以发生在铁电层120中，使得铁电层120具有整体上为已切换的极化取向的极化状态。在一个实施例中，当铁电层120在第八点B4处整体上具有第二极化取向Pup时，铁电层120在施加第二操作电压W2的期间在第五点B1处整体上具有第一极化取向Pdn。然而，在第五点B1处，并非铁电层120中的所有畴具有第一极化取向Pdn。相反地，具有第一极化取向Pdn的畴的数量可以相对大于维持第二极化取向Pup的畴的数量。作为示例，通过使第三电场Es1与铁电层120的厚度相乘，可以得到第一峰值电压值Vs1。
如上所述，在时刻t5处，铁电层120的极化可以到达第二电滞回线20上的第五点B1。随后，所施加的电压可以在从时刻t5至时刻t6的时间段内从第一峰值电压值Vs1减小至0V。在时刻t6处，铁电层120的极化可以到达第二电滞回线20上的具有第三剩余极化值P1的第六点B2。结果，其电压值增大或减小的电压可以在从时刻t4至时刻t6的时间段内被施加，以产生具有第二电滞回线20上的第三剩余极化值P1的剩余极化。具有第三剩余极化值P1的剩余极化可以与具有第一饱和剩余极化值Pr的剩余极化具有相同的极化取向，但该极化的大小可以小于具有第一饱和剩余极化值Pr的剩余极化的大小。结果，在铁电层120中，饱和剩余极化值Pr可以被转变为具有第三剩余极化值P1的极化。
在其他一些实施例中，当第二操作电压W2被施加到铁电层120上时，在图6A中，在施加与从时刻t2至时刻t6的一个周期相对应的第一单位电压W2a之后，与第一单位电压W2a的半个周期相对应的电压可以在从时刻t6至时刻t8的时间段内被进一步地施加。结果，可以在时刻t8处在铁电层120中产生具有电滞回线20上的第四剩余极化值-P1的剩余极化。
如上所述，施加第二操作电压W2的过程可以包括在铁电层120中产生包括第三剩余极化值P1和第四剩余极化值-P1的新铁电电滞行为。在一个实施例中，施加第二操作电压W2的过程可以包括施加第一单位电压W2a(即，在从时刻t2至时刻t6的时间段内施加的电压)至少一次。作为示例，在图6A中，第一单位电压W2a和第二单位电压W2b被施加。在另一个实施例中，在施加第二操作电压W2的过程中，单位电压可以被重复施加多次，直至通过施加第二操作电压W2产生的极化的铁电电滞行为变得对每个被施加的单位电压来说基本上相同为止。即，在施加第二操作电压W2中，与从时刻t2至时刻t6的一个周期相对应的单位电压可以被重复施加多次。结果，可以稳定铁电层120的极化操作，使得铁电层120的极化特性遵循第二电滞回线20。根据第二电滞回线20，在从铁电层120去除第二操作电压W2之后，铁电层120可以具有第三剩余极化值P1和第四剩余极化值-P1作为新饱和剩余极化值，并且具有第三电场Es1和第四电场-Es1作为新饱和电场。
图7是表示在本公开的另一个实施例中用于操作铁电器件的操作电压的视图。可以使用上面参考图5所述的铁电器件1以及图4A的第一电滞回线10和第二电滞回线20来描述图7中的铁电器件的操作。
参考图7，第一操作电压W'1可以被施加到铁电层120上，以产生在具有图4A的第一电滞回线上的第一饱和剩余极化值Pr的第二点A2处的剩余极化。在一个实施例中，操作电压W'1可以具有在预定时间间隔△t0内保持恒定的预定电压值Vo。电压值Vo可以比图6A中所示的第一饱和电压值Vs小。在一个实施例中，在从时刻to至时刻ta的时间段内施加的电压值Vo的总和可以与提供给铁电层120的总电能相对应，以通过极化切换来获得第一饱和剩余极化值。因此，通过在足够的时间段△t0内向铁电层120提供保持恒定电压值Vo的脉冲的能量，在去除引起A1处的极化值的脉冲之后，可以控制铁电层120中的剩余极化具有第一饱和剩余极化值Pr。因此，在时刻ta处，当铁电层120的极化到达图4A的第一电滞回线10上的第一点A1之后去除第一操作电压W'1时，铁电层120的极化可以到达具有第一饱和剩余极化值Pr的第二点A2。
然后，第二操作电压W'2可以被施加到其中储存有具有第一饱和剩余极化值Pr的剩余极化的铁电层120上。如图7中所示，第二操作电压W'2的幅值可以根据施加时间而在预定电压范围内(即，在第一保持电压值Vo和第二保持电压值-Vo之间)周期性地变化。在一个实施例中，第二操作电压W'2可以包括多个单位电压W'2a和W'2b，且单位电压W'2a和单位电压W'2b中的每个单位电压可以是根据施加时间而周期性重复的施加电压最小单位。更具体地，参考图7，第二操作电压W'2可以包括：第一单位电压W'2a，其与第二操作电压W'2的从时刻ta至时刻tc的第一周期相对应；以及第二单位电压W'2b，其与第二操作电压W'2的从时刻tc至te的第二周期相对应。虽然在图7中两个单位电压W'2a和W'2b被示出为第二操作电压W'2，但是本公开不限于此，并且各种数量的单位电压可以作为第二操作电压W'2被施加到铁电层120上。
在一个实施例中，第一单位电压W'2a和第二单位电压W'2b中的每个单位电压可以包括在预定的第一时间间隔△t1期间保持具有正极性的预定电压值Vo的脉冲，其次包括在预定的第二时间间隔△t2期间保持具有负极性的预定第二电压值-Vo的脉冲。此时，第一时间间隔△t1和第二时间间隔△t2可以基本上相同。在第一时间间隔△t1期间由向铁电层120提供的第一保持电压Vo的总和所提供的能量可以将铁电层120的极化从具有第一饱和剩余极化值Pr的第二点A2切换到具有第四剩余极化值-P1的第八点B4。更具体地，在时刻tb处，当在铁电层120的极化到达图4A的第二电滞回线20上的第七点B3之后去除负电压值-Vo的施加电压时，铁电层120的极化可以到达具有第四剩余极化值-P1的第八点B4。
然后，第一单位电压W'2a和第二单位电压W'2b可以在第二时间间隔△t2期间保持具有正极性的预定电压值Vo。在第二时间间隔△t2期间由提供给铁电层120的电压值Vo的总和所提供的能量可以将铁电层120的极化从具有第四剩余极化值-P1的第八点B4切换到具有第三剩余极化值P1的第六点B2。更具体地，在时刻tc处，当在铁电层120的极化到达图4A的第二电滞回线20上的第五点B1之后去除所施加的正电压值Vo的电压时，铁电层120的极化可以到达具有第三剩余极化值P1的第六点B2。
在其他一些实施例中，在图7中，在施加与从时刻ta至时刻tc的一个周期相对应的第一单位电压W'2a之后，可以进一步地施加与从时刻tc至时刻td的半个周期相对应的操作电压。结果，铁电层120的极化可以沿着电滞回线20而被切换到具有第四剩余极化值-P1的第八点B4。因此，可以储存具有第四剩余极化值-P1的剩余极化。
如上所述，施加第二操作电压W'2的过程可以包括在铁电层120中产生包括具有第三剩余极化值P1和第四剩余极化值-P1的剩余极化的新铁电电滞行为。在一个实施例中，施加第二操作电压W'2的过程可以包括施加第一单位电压W'2a(即，在从时刻ta至时刻tc的时间段内施加的电压)至少一次。作为示例，在图7中，第一单位电压W'2a和第二单位电压W'2b被施加。在另一个实施例中，在施加第二操作电压W'2的过程中，单位电压可以被重复施加多次，直至通过施加第二操作电压W'2产生的极化的铁电电滞行为变得对每个被施加的单位电压来说基本上相同为止。即，施加第二操作电压W'2的过程可以通过重复施加与从时刻ta至时刻tc的一个周期相对应的单位电压来执行。结果，可以稳定铁电层120的极化操作，使得极化特性遵循第二电滞回线20。根据第二电滞回线20，在第二操作电压W'2已经从铁电层120去除之后，铁电层120可以具有第三剩余极化值P1和第四剩余极化值-P1，且可以具有第三电场Es1和第四电场-Es1作为新饱和电场。
图8是示意性示出根据本公开的另一个实施例的多个电平的极化写入方法的曲线图。可以使用上面参考图5所述的铁电器件1来描述图8的铁电器件的操作。
关于铁电层120，通过执行与上面参考图5、图6A至6B以及图7所述的铁电器件的操作基本上相同的操作，可以形成图8中所示的不同于第一电滞回线10的不同的电滞回线30和40。电滞回线30和电滞回线40中的任意一个可以与图4A中所示的第二电滞回线20相同。可选地，电滞回线30和电滞回线40可以与图4A中所示的第二电滞回线20不同。为了便于说明，电滞回线30和电滞回线40可以分别被称为第三电滞回线30和第四电滞回线40。
参考图8，对于铁电层120，可以产生具有第九点C1、第十点C2、第十一点C3和第十二点C4的第三电滞回线30，其中C1和C3在第一电滞回线10上。此时，通过将与正最大电场Esc相对应的电压施加到铁电层120(先前具有在第四点A4处的第二饱和剩余极化值-Pr)上且之后去除该电压，可以获得在第十点C2处的正饱和剩余极化值Pc。通过将与负最大电场-Esc相对应的电压施加到铁电层120(先前具有在第二点A2处的第一饱和剩余极化值Pr)上且之后去除该电压，可以获得在第十二点C4处的负饱和剩余极化值-Pc。如上所述，通过沿着第一电滞回线10施加与正最大电场Esc和负最大电场-Esc之间的电场相对应的操作电压，同时在电压施加时间段内且在设定的电压范围内改变操作电压的幅值，可以产生第三电滞回线30。第三电滞回线30可以具有预定矫顽电场ECC和-ECC。
另外，对于铁电层120，可以产生具有第十三点D1、第十四点D2、第十五点D3和第十六点D4的第四电滞回线40，其中D1和D3在第三电滞回线30上。此时，通过将与正最大电场ESD相对应的电压施加到铁电层120(先前具有在第十二点C4处的负饱和剩余极化值-Pc)上且之后去除该电压，可以获得在第十四点D2处的正饱和剩余极化值PD。通过将与负最大电场-ESD相对应的电压施加到铁电层120(先前具有第十点C2处的正饱和剩余极化值Pc)上且之后去除该电压，可以获得在第十六点D4处的负饱和剩余极化值-PD。如上所述，关于铁电层120，通过施加与沿着第三电滞回线30的正最大电场ESD与负最大电场-ESD之间的电场相对应的操作电压，同时在电压施加时间段内且在设定的电压范围内改变操作电压的幅值，可以产生第四电滞回线40。第四电滞回线40可以具有预定矫顽电场ECD和-ECD。
因此，可以实现具有比第一电滞回线10上的第一饱和剩余极化值Pr和第二饱和剩余极化值-Pr小的剩余极化值的多个剩余极化状态，以储存分别与多个剩余极化状态相对应的多个信息信号。可以控制多个剩余极化中的每个剩余极化，以可靠地遵循对应的电滞回线。结果，在铁电层120中，可以在能量方面稳定多个剩余极化。
图9是示意性示出根据本公开的一个实施例的铁电器件1000的截面图。图10是示意性示出根据本公开的一个实施例的操作铁电器件1000的方法的视图。
参考图9，铁电器件1000可以是晶体管型非易失性存储器件。铁电器件1000可以包括衬底1010以及依次设置在衬底1010上的界面绝缘层1100、铁电层1200和栅电极层1300。此外，铁电器件1000可以包括源电极1020和漏电极1030，该源电极1020和漏电极1030在栅电极层1300或界面绝缘层1100的两个端部处设置在衬底1010中。沟道层1050可以设置在衬底1010的在界面绝缘层1100下面的区域中。
例如，衬底1010可以包括半导体材料。作为非限制性示例，衬底1010可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底或硅锗(SiGe)衬底。衬底1010可以掺杂有n型掺杂剂或p型掺杂剂以具有导电性。
源电极1020和漏电极1030可以是掺杂有掺杂剂的区域。源电极1020和漏电极1030可以是被掺杂成与半导体衬底1010相反的导电类型的区域。
界面绝缘层1100可以用作阻障层，用于抑制衬底1010与铁电层1200之间的材料交换。当衬底1010为硅衬底且铁电层1200为氧化铪层时，界面绝缘层1100可以设置在硅衬底与氧化铪层之间，使得可以抑制硅衬底与氧化铪层之间的界面处的缺陷的产生。作为非限制性示例，界面绝缘层1100可以包括氧化硅、氮化硅或氧氮化硅。
铁电层1200可以用作将剩余极化储存为信息信号的信息储存层。在一个实施例中，铁电层1200中的剩余极化可以在全部畴中具有第一极化取向Pdn，诸如图2A所示的铁电层120。在另一个实施例中，铁电层1200中的剩余极化可以在全部畴中具有第二极化取向Pup，诸如图2B所示的铁电层120。在另一个实施例中，铁电层1200中的剩余极化可以在一些畴中具有第一极化取向Pdn，且可以在剩余的畴中具有第二极化取向Pup，诸如图2C所示的铁电层120。多个电平的剩余极化状态可以根据具有第一极化取向Pdn的畴与具有第二极化取向Pup的畴的比例而存在。
作为非限制性示例，铁电层1200可以包括氧化铪、氧化锆或氧化铪锆。作为另一个示例，铁电层1200可以包括钙钛矿基材料，诸如锆钛酸铅(PZT)和钽酸锶铋(SBT)。
栅电极层1300可以设置在铁电层1200上。栅电极层1300可以包括导电材料。作为非限制性示例，栅电极层1300可以包括：钨(W)、钛(Ti)、铜(Cu)、铝(Al)、铂(Pt)、铱(Ir)、钌(Ru)、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽或其中两种或更多种的组合。
当预定写入电压通过栅电极层1300被施加到铁电层1200上时，多个电平的剩余极化值可以被记录或储存在铁电层1200中。将预定写入电压施加到铁电层1200上的方法可以与上面参考图5、图6A至图6B、图7和图8描述的操作铁电器件的方法基本上相同。参考图10，为了施加写入电压，衬底电压VB、源极电压Vs以及漏极电压VD可以维持在相同的电势处。具体地，衬底1010、源电极1020以及漏电极1030可以各自保持在接地状态下。并且，可以在写入操作中施加预定栅极电压VG，以在铁电层1200中产生预定电平的剩余极化。预定栅极电压VG可以与上面参考图5、图6A至图6B、图7和图8所述的第二操作电压W2和W2'基本上相同。
当预定读取电压通过栅电极层1300被施加到铁电层1200上时，可以读取储存在铁电层1200中的剩余极化。参考图10，可以控制施加到衬底1010和栅电极层1300的栅极电压VG和衬底电压VB，使得等于或高于预定阈值电压的读取电压被施加在衬底1010与栅电极层1300之间。因此，可以在衬底1010中形成沟道层1050。此时，不同类型和不同数量的电荷可以根据铁电层1200中所储存的剩余极化的大小而被诱导到沟道层1050中。在一个实施例中，储存在NMOS晶体管型铁电器件1000的铁电层1200中的具有第一极化取向Pdn的剩余极化将电子从衬底1010中诱导向沟道层1050，并且将电子诱导进沟道层1050中。随着具有剩余极化的第一极化取向Pdn的极化的比例变大，诱导进沟道层1050中的电子的密度可以增大。接下来，可以控制源极电压Vs和漏极电压VD以将预定电压施加在源电极1020与漏电极1030之间，使得操作电流可以流过沟道层1050。通过测量操作电流，可以确定储存在铁电层1200中的剩余极化的大小。作为示例，随着诱导进沟道层1050中的电子密度的增大，沟道层1050的厚度也增大，使得相对较大的操作电流可以被测量。
上文已经出于说明的目的而公开了本发明概念的实施例。本领域普通技术人员将理解：在不偏离所附权利要求中所公开的本发明的概念的范围和精神的情况下，有可能进行各种修改、增加和替换。

Claims (18)

1.一种操作铁电器件的方法，所述方法包括：
提供包括依次设置的第一电极层、铁电层和第二电极层的铁电器件；
将第一操作电压施加在所述第一电极层与所述第二电极层之间，以写入存储作为第一电平信息信号的第一剩余极化；以及
将第二操作电压施加在所述第一电极层与所述第二电极层之间，以将存储作为第二电平信息信号的第二剩余极化写入所述铁电层中，所述第二剩余极化具有其绝对值与所述第一剩余极化的绝对值不同的极化值，
其中，所述第二操作电压的幅值在电压施加时间段内变化且在设定的电压范围内变化。
2.根据权利要求1所述的方法，其中，所述第二操作电压包括多个单位电压，其中所述单位电压是所述第二操作电压的最小单位，并且其中所述单位电压周期性地重复。
3.根据权利要求1所述的方法，其中，所述第二操作电压在其绝对值的大小基本上相同的正峰值电压与负峰值电压之间变化。
4.根据权利要求1所述的方法，其中，所述第二操作电压为其大小在所述电压施加时间段内基本上连续增大或减小的电压。
5.根据权利要求4所述的方法，其中，所述第二操作电压是模拟电压信号。
6.根据权利要求3所述的方法，其中，所述第二操作电压包括在预定时间间隔期间保持具有正极性的预定电压值的脉冲以及在预定时间间隔期间保持具有负极性的预定电压值的脉冲。
7.根据权利要求1所述的方法，还包括产生至少一种铁电电滞行为，所述至少一种铁电电滞行为导致在所述铁电层中保留所述第二剩余极化作为至少一种独特的剩余极化。
8.根据权利要求7所述的方法，还包括重复施加所述第二操作电压，以重复所述铁电电滞行为一次或更多次。
9.根据权利要求1所述的方法，其中，所述第一剩余极化的极化取向与所述第二剩余极化的极化取向基本上相同。
10.根据权利要求1所述的方法，其中，所述第二剩余极化的极化值比所述第一剩余极化的极化值小。
11.一种操作铁电器件的方法，所述方法包括：
提供包括依次设置的第一电极层、铁电层和第二电极层的铁电器件；
将第一操作电压施加到所述铁电层上以将存储作为第一电平信息信号的最大剩余极化写入所述铁电层中；以及
将第二操作电压施加到所述铁电层上以将存储作为第二电平信息信号的、比所述最大剩余极化小的预定剩余极化写入所述铁电层中，
其中，所述第二操作电压提供比第一饱和电场小的第二饱和电场，所述第一饱和电场产生用于所述铁电层的所述最大剩余极化，
其中，施加所述第二操作电压的步骤产生包括所述铁电层中的所述预定剩余极化的新铁电电滞行为。
12.根据权利要求11所述的方法，其中，所述第二操作电压包括多个单位电压，其中所述单位电压是所述第二操作电压的最小单位，并且其中所述单位电压周期性地重复。
13.根据权利要求12所述的方法，还包括重复施加所述第二操作电压，以重复所述铁电电滞行为一次或更多次。
14.根据权利要求11所述的方法，其中，所述预定剩余极化的极化取向与所述最大剩余极化的极化取向基本上相同。
15.根据权利要求11所述的方法，其中，所述第二操作电压基于零电压而在相对于彼此具有相同大小的正峰值电压与负峰值电压之间周期性地变化。
16.根据权利要求11所述的方法，其中，所述第二操作电压为其大小根据所述第二操作电压的施加时间而基本上连续增大或减小的电压。
17.根据权利要求11所述的方法，其中，所述第二操作电压是模拟电压信号。
18.根据权利要求12所述的方法，其中，所述第二操作电压包括在预定时间间隔期间保持具有正极性的预定电压值的脉冲以及在预定时间间隔期间保持具有负极性的预定电压值的脉冲。
CN201810790842.XA 2017-11-15 2018-07-18 操作铁电器件的方法 Active CN109785878B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0152635 2017-11-15
KR1020170152635A KR20190055661A (ko) 2017-11-15 2017-11-15 강유전 소자의 구동 방법

Publications (2)

Publication Number Publication Date
CN109785878A CN109785878A (zh) 2019-05-21
CN109785878B true CN109785878B (zh) 2023-07-25

Family

ID=66432418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810790842.XA Active CN109785878B (zh) 2017-11-15 2018-07-18 操作铁电器件的方法

Country Status (3)

Country Link
US (1) US10529404B2 (zh)
KR (1) KR20190055661A (zh)
CN (1) CN109785878B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138997A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
KR102353298B1 (ko) 2020-05-28 2022-01-20 중앙대학교 산학협력단 전기 정지 마찰력을 이용한 가변 강성 메커니즘
KR102465765B1 (ko) 2020-12-31 2022-11-11 중앙대학교 산학협력단 전기 정지 마찰력을 이용한 가변 강성 근력보조장치 및 그 제어방법
US11868621B2 (en) * 2021-06-22 2024-01-09 Seagate Technology Llc Data storage with multi-level read destructive memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085431A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214939B2 (ja) * 1993-02-12 2001-10-02 シャープ株式会社 液晶表示装置の駆動方法
KR100695139B1 (ko) * 2005-02-07 2007-03-14 삼성전자주식회사 강유전체 기록 매체 및 그의 기록 방법
EP2345071B1 (en) * 2008-09-23 2013-05-01 National University of Singapore Graphene memory cell and fabrication methods thereof
JP2010079941A (ja) 2008-09-24 2010-04-08 National Institute Of Advanced Industrial Science & Technology 半導体不揮発記憶装置
FR2973553B1 (fr) * 2011-03-31 2013-03-29 Thales Sa Procédé de mise en oeuvre d'une jonction tunnel ferroelectrique, dispositif comprenant une jonction tunnel ferroelectrique et utilisation d'un tel dispositif
US8867256B2 (en) 2012-09-25 2014-10-21 Palo Alto Research Center Incorporated Systems and methods for writing and non-destructively reading ferroelectric memories
US9385306B2 (en) * 2014-03-14 2016-07-05 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory and method
US9558804B2 (en) * 2014-07-23 2017-01-31 Namlab Ggmbh Charge storage ferroelectric memory hybrid and erase scheme
US9449979B2 (en) * 2014-11-02 2016-09-20 Thomas J McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
EP3128534B1 (en) * 2015-08-07 2021-02-17 IMEC vzw Ferroelectric memory device and fabrication method thereof
US9697913B1 (en) * 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
KR20180106662A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자
KR20180134124A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전성 메모리 소자
US10395715B2 (en) * 2017-08-25 2019-08-27 Micron Technology, Inc. Self-referencing memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085431A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置

Also Published As

Publication number Publication date
US20190147935A1 (en) 2019-05-16
KR20190055661A (ko) 2019-05-23
US10529404B2 (en) 2020-01-07
CN109785878A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
CN109785878B (zh) 操作铁电器件的方法
Mulaosmanovic et al. Ferroelectric FETs with 20-nm-thick HfO 2 layer for large memory window and high performance
JP6737862B2 (ja) 強誘電体メモリセルを動作させる方法および関連する強誘電体メモリセル
Jin Hu et al. Optically controlled electroresistance and electrically controlled photovoltage in ferroelectric tunnel junctions
CN110634953B (zh) 铁电半导体器件
Pešić et al. Built-in bias generation in anti-ferroelectric stacks: Methods and device applications
JP5572165B2 (ja) グラフェンメモリセルおよびその製造方法
US20180197870A1 (en) Memory Cells and Methods of Forming a Capacitor
US11094820B2 (en) Mobile ferroelectric single domain wall implementation of a symmetric resistive processing unit
KR20220034890A (ko) 비휘발성 기억 장치 및 그 동작 방법
US6580632B2 (en) Semiconductor memory device, method for driving the same and method for fabricating the same
Pesic et al. Anti-ferroelectric ZrO 2, an enabler for low power non-volatile 1T-1C and 1T random access memories
JP6145756B2 (ja) 不揮発性記憶素子
CN113948581B (zh) 存储器单元、存储器单元布置及其方法
JP5450912B1 (ja) 不揮発性半導体装置を駆動する方法
US11475935B1 (en) Memory cell arrangement and methods thereof
SALvATORE Ferroelectric field effect transistor for memory and switch applications
US20240136437A1 (en) Ferroelectric field-effect transistor with high permittivity interfacial layer
KR101850212B1 (ko) 불휘발성 강유전체 인버터 및 작동방법
KR19980067045A (ko) 강유전체막을 구비한 전계형 트랜지스터
Slesazeck et al. MOx in ferroelectric memories
Han Investigation of negative capacitance and junctionless MOSFETs for CMOS scaling
Sakai Gate Materials and Fabrication-processes of Metal-ferroelectric-insulator-semiconductor Memory FETs with Long Data Retention
JPWO2013118449A1 (ja) 不揮発性半導体装置を駆動する方法
Slesazeck Ferroelectric FETs With 20-nm-Thick HfO2 Layer for Large Memory Window and High Performance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant