CN113948581B - 存储器单元、存储器单元布置及其方法 - Google Patents

存储器单元、存储器单元布置及其方法 Download PDF

Info

Publication number
CN113948581B
CN113948581B CN202110795825.7A CN202110795825A CN113948581B CN 113948581 B CN113948581 B CN 113948581B CN 202110795825 A CN202110795825 A CN 202110795825A CN 113948581 B CN113948581 B CN 113948581B
Authority
CN
China
Prior art keywords
remnant
memory cell
charge
charge storage
polarizable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110795825.7A
Other languages
English (en)
Other versions
CN113948581A (zh
Inventor
S·F·穆勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ferroelectric Memory Co ltd
Original Assignee
Ferroelectric Memory Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ferroelectric Memory Co ltd filed Critical Ferroelectric Memory Co ltd
Publication of CN113948581A publication Critical patent/CN113948581A/zh
Application granted granted Critical
Publication of CN113948581B publication Critical patent/CN113948581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种存储器单元，该存储器单元可以包括：场效应晶体管结构，该场效应晶体管结构包括沟道和邻近于该沟道设置的栅极结构，该栅极结构包括：一个或多个剩余可极化层、栅电极，其中，该一个或多个剩余可极化层设置在该栅电极与该沟道之间，以及一个或多个电荷存储结构，该一个或多个电荷存储结构设置在该一个或多个剩余可极化层与该沟道之间和/或设置在该一个或多个剩余可极化层与该栅电极之间，该一个或多个电荷存储结构被配置为通过在该一个或多个电荷存储结构中捕获电荷来稳定与该一个或多个剩余可极化层相关联的极化状态。

Description

存储器单元、存储器单元布置及其方法
技术领域
各个方面涉及存储器单元、存储器单元布置及其方法，例如，用于操作存储器单元或存储器单元布置的方法。
背景技术
一般来说，已经在半导体工业中发展了各种计算机存储器技术。计算机存储器的基本构建块可以称为存储器单元。存储器单元可以是被配置为存储至少一条信息(例如，逐位)的电子电路。作为实例，存储器单元可以具有至少两种存储状态，例如，表示逻辑“1”和逻辑“0”。一般来说，信息可以被维持(存储)在存储器单元中，直到存储器单元的存储状态例如，以受控的方式被修改。存储在存储器单元中的信息可以通过确定存储器单元驻留在哪个存储状态来获得。目前，可以使用各种类型的存储器单元来存储数据。典型地，大量存储器单元可以以存储器单元阵列来实施，其中存储器单元中的每一个或预定存储器单元组可以是单独可寻址的。在此情况下，可以通过相应地寻址存储器单元来读出信息。此外，已经在半导体工业中开发了各种驱动器电路来控制存储器器件的一个或多个存储器单元的操作。存储器单元可以以每个单个存储器单元或至少各种存储器单元组是明确可寻址的方式实施，例如，用于对相应的存储器单元或存储器单元组进行写入(例如，编程和/或擦除)和/或读取。因此，可以使用各种驱动器方案以针对多个存储器单元实施所期望的寻址方案。
附图说明
在附图中，相同的附图标记在所有不同的视图中通常指相同的部分。附图不一定按比例绘制，而是总体上将重点放在示出本发明的原理上。在以下描述中，参考以下附图描述了本发明的各个方面，其中：
图1A至图1F示意性示出了存储器单元及其电性质；
图2A和图2B示意性地示出了根据各个方面的存储器单元；
图2C和图2D示意性地示出了根据各个方面的与存储器单元相关联的电性质；
图3示意性地示出了根据各个方面的存储器单元；
图4示意性地示出了根据各个方面的存储器单元；并且
图5示出了根据各个方面的用于操作存储器单元的方法的示意性流程图。
具体实施方式
以下详细描述参考了附图，所述附图通过说明的方式示出了可以实践本发明的具体细节和方面。充分详细地描述了这些方面以使所属领域的技术人员能够实践本发明。可以利用其它方面并且可以在不脱离本发明的范围的情况下做出结构改变、逻辑改变和电气改变。各个方面不一定是相互排斥的，因为某些方面可以与一个或多个其它方面组合以形成新的方面。结合方法来描述各个方面，并且结合器件(例如，布置)来描述各个方面。然而，可以理解，结合方法描述的各方面可以类似地应用于器件，反之亦然。
术语“至少一个”和“一个或多个”可以理解为包括大于或等于1的任何整数，即1、2、3、4、[…]等。术语“多个”可以理解为包括大于或等于2的任何整数，即2、3、4、5、[…]等。
对于一组元素，短语“至少一个”在本文可以用来指由这些元素组成的组中的至少一个元素。例如，对于一组元素，短语“至少一个”在本文可以用来指以下选择：所列举的元素之一、多个所列举的元素之一、多个单独的所列举的元素或多个所列举的元素的倍数。
术语“连接”在本文中可以相对于节点、集成电路元件等使用，以指电连接，该电连接可以包括直接连接或间接连接，其中间接连接可以仅包括电流路径中不影响所描述的电路或器件的实质性功能的附加结构。术语“导电连接”在本文中用来描述一个或多个端子、节点、区域、触点等之间的电连接，可以理解为具有例如欧姆行为的导电连接，例如，由电流路径中不存在p-n结的金属或退化半导体提供。术语“导电连接”也可以称为“电流连接”。
术语“电压”在本文可以关于“一个或多个写入电压”、“一个或多个读出电压”、“一个或多个栅极电压”、“基极电压”、“一个或多个源极/漏极电压”等来使用。作为实例，术语“栅极电压”在本文可以用于表示提供给例如晶体管或存储器单元的栅极节点或栅极端子的电压。作为另一个实例，术语“基极电压”在本文中可以用来表示用于电路的参考电压和/或参考电势。相对于电路而言，基极电压也可以称为接地电压、接地电势、虚拟接地电压或零伏特(0V)。电路的基极电压可以由用于操作电子电路的电源来限定。作为另一个实例，术语“源极/漏极电压”在本文可以用于表示提供给例如晶体管或存储器单元的源极/漏极节点或源极/漏极端子的电压。
举例来说，根据包括节点的电路的预期操作，提供给节点的电压可以采取任何合适的值。例如，栅极电压(称为VG)可以根据晶体管或存储器单元的预期操作而变化。类似地，源极电压(称为VS)和/或漏极电压(称为VD)可以根据晶体管或存储器单元的预期操作而变化。提供给节点的电压可以由相对于电路的基极电压(称为VB)施加给所述节点的相应电势来限定。此外，与电路的两个不同节点相关联的电压降可以由施加在两个节点处的相应电压/电势来限定。作为实例，与(例如，晶体管或存储器单元的)栅极结构相关联的栅极-源极电压降可以由施加在栅极结构的对应栅极节点和源极节点处的相应电压/电势来限定。栅极-源极电压降也可以称为栅极-源极电压，VGS。在源极电压为零的情况下，例如在用于基于场效应晶体管的存储器单元的写入和/或读取的常规驱动方案中所使用的，栅极-源极电压降和栅极-源极电压VGS可以被称为栅极电压VG。
在一些方面，例如，两个电压可以通过如“更大”、“更高”、“更低”、“更小”或“相等”等相对术语来彼此比较。应当理解，在一些方面，比较可以包括电压值的符号(正或负)，或在其它方面，考虑绝对电压值(也称为例如电压脉冲的量级或幅值)以用于比较。例如，基于n-型或p-型场效应晶体管(FET)的存储器单元可以具有第一阈值电压，也称为低阈值电压(VL-th)，以及第二阈值电压，也称为高阈值电压(VH-th)。在基于n-型场效应晶体管(n-FET)的存储器单元的情况下，关于电压值和绝对电压值而言，高阈值电压VH-th可以大于低阈值电压VL-th(例如，仅作为数字实例，VL-th可以为1V，并且VH-th可以为3V)，或仅关于电压值而言，高阈值电压VH-th可以大于低阈值电压VL-th(例如，仅作为数字实例，VL-th可以为-1V，并且VH-th可以为1V，或VL-th可以为-2V，并且VH-th可以为0V，或VL-th可以为-3V，并且VH-th可以为-1V)。在基于p-型场效应晶体管(p-FET)的存储器单元的情况下，关于电压值而言，高阈值电压VH-th可以低于低阈值电压VL-th，并且关于绝对电压值而言，高阈值电压VH-th可以高于低阈值电压VL-th，(例如，仅作为数字实例，VL-th可以为-1V，并且VH-th可以为-3V)，或仅关于电压值而言，高阈值电压VH-th可以低于低阈值电压VL-th(例如，仅作为数字实例，VL-th可以为1V，并且VH-th可以为-1V，或VL-th可以为2V，并且VH-th可以为0V，或VL-th可以为3V，并且VH-th可以为1V)。
根据各个方面，场效应晶体管或基于场效应晶体管的存储器单元的阈值电压可以被限定为恒定电流阈值电压(称为Vth(ci))。在此情况下，恒定电流阈值电压Vth(ci)可以是已确定的栅极-源极电压VGS，在该电压下漏极电流(称为ID)等于预定(恒定)电流。预定(恒定)电流可以是参考电流(称为ID0)乘以栅极宽度(W)与栅极长度(L)的比。参考电流ID0的量级可以选择为适合给定的技术，例如0.1μA，其中驱动电压为100mV。在一些方面，恒定电流阈值电压Vth(ci)可以基于以下等式来确定：
Vth(ci)＝VGS(当ID＝ID0·W/L时)。
场效应晶体管或基于场效应晶体管的存储器单元的阈值电压可以由场效应晶体管或基于场效应晶体管的存储器单元的属性(例如，材料、掺杂等)来限定，因此它可以是场效应晶体管或基于场效应晶体管的存储器单元的(例如，本征)属性。
根据各个方面，存储器单元可以具有与其相关联的至少两个不同状态，例如具有两个不同的导电率，该导电率可以被确定以确定存储器单元驻留在至少两个不同状态中的哪一个。基于FET的存储器单元(例如，剩余可极化存储器单元)可以包括第一存储状态，例如低阈值电压状态(称为LVT状态)，以及第二存储状态，例如高阈值电压状态(称为HVT状态)。在一些方面，高阈值电压状态可以与读出期间比低阈值电压状态下更低的电流相关联。低阈值电压状态可以是导电状态(例如，与逻辑“1”相关联)，并且高阈值电压状态可以是非导电状态或至少导电性比低阈值电压状态低(例如，与逻辑“0”相关联)。然而，LVT状态和HVT状态的限定和/或逻辑“0”和逻辑“1”的限定可以任意选择。举例来说，第一存储状态可以与基于FET的存储器单元的第一阈值电压相关联，并且第二存储状态可以与基于FET的存储器单元的第二阈值电压相关联。
根据各个方面，对存储器单元进行写入或执行存储器单元的写入操作可以包括将存储器单元所驻留的存储状态从(例如，第一)存储状态修改为另一(例如，第二)存储状态的操作或过程。根据各个方面，对存储器单元进行写入可以包括对存储器单元进行编程(例如，执行存储器单元的编程操作)，其中在编程之后存储器单元所驻留的存储状态可以被称为“编程状态”。例如，对基于n-型FET的存储器单元进行编程可以将存储器单元所驻留的状态从HVT状态修改为LVT状态，而对基于p-型FET的存储器单元进行编程可以将存储器单元所驻留的状态从LVT状态修改为HVT状态。根据各个方面，对存储器单元进行写入可以包括擦除存储器单元(例如，执行存储器单元的擦除操作)，其中在擦除之后存储器单元所驻留的存储状态可以被称为“擦除状态”。例如，对基于n-型FET的存储器单元进行擦除可以将存储器单元所驻留的状态从LVT状态修改为HVT状态，而对基于p-型FET的存储器单元进行擦除可以将存储器单元所驻留的状态从HVT状态修改为LVT状态。作为实例，编程状态可以是导电状态(例如，与逻辑“1”相关联)，并且擦除状态可以是非导电状态或至少导电性比编程状态低(例如，与逻辑“0”相关联)。然而，编程状态和擦除状态的限定可以任意选择。
在半导体行业中，非易失性存储器技术的集成可能对微控制器(MCU)等片上系统(SoC)产品是有用的。根据各个方面，非易失性存储器可以紧邻处理器的处理器内核集成。作为另一个实例，一个或多个非易失性存储器可以用作大容量存储器件的一部分。在一些方面，非易失性存储器技术可以基于至少一个铁电场效应晶体管(FeFET)。例如，存储器单元可以包括具有铁电材料作为栅极绝缘体的场效应晶体管(FET)结构。作为另一个实例，存储器单元可以包括场效应晶体管结构和耦合至场效应晶体管结构的栅电极的铁电电容器结构，以提供铁电场效应晶体管(FeFET)结构。由于铁电材料可以具有至少两种稳定的极化状态，因此它可以用于以非易失性方式改变场效应晶体管的阈值电压；因此，它可以用于将场效应晶体管转变成基于非易失性场效应晶体管的存储器结构。根据各个方面，FeFET或基于FeFET的存储器单元可以被认为是基于场效应晶体管的存储器单元，该存储器单元凭借栅极堆叠件中的铁电材料来存储数据。根据各个方面，基于非易失性场效应晶体管的存储器结构或存储器单元可以在从数小时(例如，多于5小时)到几十年(例如，10年、20年等)的时间段内存储数据，而基于易失性场效应晶体管的存储器结构或存储器单元可以在从数纳秒到数小时(例如，少于5小时)的时间段内存储数据。
与其它新兴的存储器技术相比，FeFET存储器单元或基于FeFET的存储器单元可以集成在前端线(FEoL)和/或后端线(BEoL)工艺流程中，因为它可以实施为晶体管型存储器。因此，FeFET存储器单元或基于FeFET的存储器单元的集成可以符合标准FEoL和/或BEoL互补金属氧化物半导体(CMOS)工艺流程。因此，各种集成方案可以用于以不同的工艺技术集成FeFET或基于FeFET的存储器单元，例如，先栅极技术、后栅极技术、全耗尽绝缘体上硅(FDSOI)技术、鳍-FET技术、纳米片技术、纳米线技术，作为实例。
根据一些方面，基于FeFET的存储器单元可以包括例如单个FeFET结构或多个(例如，两个)FeFET结构。这可以允许实施三进制存储器单元，例如，内容可寻址的存储器单元。三进制存储器单元可以基于一个或多个FeFET结构，并且因此可以在CMOS工艺流程中与一个或多个逻辑晶体管集成在一起。在CMOS工艺平台上集成一个或多个基于FeFET的存储器单元可以采用先栅极工艺技术。然而，基于FeFET的存储器单元可以被实施至其它工艺技术中，其中可以使用不同的集成方案。基于FeFET的存储器单元可以例如邻近一个或多个逻辑电路结构集成，例如，邻近芯片上的一个或多个处理器内核。然而，基于FeFET的存储器单元可以独立于其它结构集成。根据各个方面，FeFET存储器单元或基于FeFET的存储器单元可以具有等于或小于约45nm的特征尺寸。
根据各个方面，铁电材料可以用作存储器单元的一部分。例如，术语“铁电”在本文可以用来描述示出滞后充电电压关系(Q-V)的材料。铁电材料可以是或可以包括铁电HfO2。铁电HfO2可以包括任何形式的氧化铪，该氧化铪可以表现出铁电属性。这可以包括，例如，ZrO2、HfO2、HfO2和ZrO2的固溶体(例如，但不限于1:1的混合物)，掺杂的ZrO2或HfO2或被以下元素中的一种或多种取代(非穷举列表)：硅、铝、钆、钇、镧、锶、锆、稀土元素中的任何稀土元素或任何其它适合在氧化铪中提供或维持铁电性的掺杂物(也称为掺杂剂)。根据各个方面，铁电材料可以是用于剩余可极化层的材料的实例。根据各个方面，铁电层可以是剩余可极化层的实例。
各个方面可以涉及作为存储器层或作为存储器单元的功能部分的剩余地可极化层(也称为剩余可极化层)。一般来说，在材料层在所施加的电场E减小至零时可以保持极化的情况下，材料层中可以存在剩余极化(也称为保磁性或剩磁)；因此，可以检测材料层的电极化的某个值，P。举例来说，当电场减小到零时，材料中剩余的极化可以被称为剩余极化或残留极化。因此，在所施加的电场被移除的情况下，材料的剩磁可以是材料中残留极化的量度。一般来说，铁电性和反铁电性可以是描述材料剩余极化的概念，类似于用于描述磁性材料中的剩余磁化的铁磁性和反铁磁性。
进一步，术语“自发地极化”或“自发极化”可以在本文中例如参考材料的(介电极化以外的)极化能力来使用。材料的矫顽性可以是移除剩余极化所需的反向极化电场强度的量度。根据各个方面，矫顽电场，EC(也称为矫顽场)可以是或表示对剩余可极化层去极化所需的电场。剩余极化可以经由分析一个或多个滞后测量(例如，滞后曲线)来评估，例如，在极化P对电场E的曲线图中，其中材料被极化至相反方向。材料的极化能力(介电极化、自发极化和剩余极化)可以使用电容谱学(capacity spectroscopy)来分析，例如，经由静态(C-V)和/或时间解析测量，或通过极化-电压(P-V)或正上负下(PUND)测量。
一般来说，存储器单元布置可以包括多个(例如，易失性或非易失性)存储器单元，这些存储器单元可以单独地或整批地被存取，这取决于存储器单元布置的布局和/或对应的寻址方案。例如，在基于场效应晶体管(FET)的存储器单元布置中，存储器单元可以以矩阵架构(A(n,m))布置，该矩阵架构包括列(例如，n个列)和行(例如，m个行)，其中n和m是大于1的整数。在矩阵架构中，每个存储器单元可以连接至控制线(例如，连接至一个或多个字线、连接至位线，以及连接至源极线)，这些控制线可以用于向存储器单元供应电压以执行写入操作和读出操作。矩阵架构可以例如被称为“NOR”或“NAND”架构，这取决于相邻存储器单元彼此连接的方式，即取决于相邻存储器单元的端子被共享的方式，但不限于这两种类型(另一种类型例如是“AND”架构)。例如，在NAND架构中，存储器单元可以被组织在存储器单元的扇区(也称为块)中，其中存储器单元串连接成串(例如，源极区和漏极区由相邻的晶体管共享)，并且该串连接至位线和源极线。例如，NAND架构中的存储器单元组可以彼此串联连接。在NOR架构中，存储器单元可以彼此并联连接，例如，一列的每个存储器单元可以连接至不同的源极线，并且可以与同一列中的一个或多个其它存储器单元共享相同的位线。因此，NAND架构可能更适合串行访问存储在存储器单元中的数据，而NOR架构可能更适合随机访问存储在存储器单元中的数据。
各个方面涉及包括一个或多个存储器单元的存储器单元布置。该一个或多个存储器单元可以是例如一个或多个基于场效应晶体管(FET)的存储器单元。在一些方面，控制电路可以被配置为执行和/或指示与存储器单元布置的一个或多个存储器单元的写入相关联的一个或多个写入操作。在一些方面，控制电路可以用于控制存储器单元布置的单个存储器单元(举例来说，旨在被写入的存储器单元)的写入。在一些方面，控制电路可以用于控制同一行存储器单元中的所有存储器单元的写入(例如，具有连接至公共字线的节点的所有存储器单元)。根据各个方面，对存储器单元进行写入可以包括将存储器单元从存储器单元的至少两种存储状态中的一种带入至至少两种存储状态中的另一种(例如，从LVT状态至HVT状态，反之亦然)。
图1A示意性地示出了存储器单元100。存储器单元(例如，存储器单元100)可以被配置为基于场效应晶体管(FET)的存储器单元。为了实现场效应晶体管功能，存储器单元100可以包括沟道106。仅作为实例，沟道106可以由一个或多个半导体部分提供，例如，在半导体衬底101的体区内或在半导体层内。沟道106可以设置在至少第一源极/漏极区102与第二源极/漏极区104之间。沟道106和源极/漏极区102、104可以例如经由掺杂一种或多种半导体材料或通过使用本征掺杂的半导体材料在层内和/或层上方形成。
此外，存储器单元100可以包括栅极结构108。栅极结构108可以被配置为允许控制沟道106的一个或多个电性质(例如，电阻，例如，电荷载流子密度，例如，在电压施加于两个源极/漏极区102、104之间的情况下，通过沟道的源极/漏极电流，仅作为实例)。举例来说，栅极结构108可以被配置为允许场效应晶体管选择性地切换至至少两种不同的状态(例如，打开和关闭)。根据各个方面，栅极结构108可以至少包括栅极隔离结构118和栅电极128。栅极隔离结构118和栅电极128可以被配置为在沟道106中提供电场和/或改变沟道106中存在的电场。在沟道106中提供/存在于沟道106中的电场可以限定沟道106的一个或多个电性质。在一些方面，栅电极128可以包括一个或多个导电层或可以由一个或多个导电层组成。仅作为实例，该一个或多个导电层可以包括多晶硅、非晶硅、金属(例如TiN、TaN)。在一些方面，栅极隔离结构118可以包括一个或多个电绝缘层118i或可以由一个或多个电绝缘层118i组成。仅作为实例，该一个或多个电绝缘层118i可以包括SiO2、SiON和/或SiN或可以由SiO2、SiON和/或SiN组成。
在一些方面，栅极隔离结构118可以包括一个或多个存储器元件或可以由一个或多个存储器元件组成以实施存储功能。该一个或多个存储器元件可以被配置为根据一个或多个存储器元件的至少两个存储状态来修改沟道106的一个或多个电性质(例如，电阻，例如，电荷载流子密度，例如，通过沟道的源极/漏极电流)。
如图1A示意性地示出，栅极隔离结构118可以包括形成存储器单元100的存储器元件的一个或多个剩余可极化层118r。仅作为实例，该一个或多个剩余可极化层118r可以包括剩余可极化材料或可以由剩余可极化材料组成，该剩余可极化材料例如，铁电HfO2，例如铁电ZrO2。可以注意到，在基于场效应晶体管的存储器单元的栅极隔离结构中包括剩余可极化层的情况下，该存储器单元可以被称为基于FeFET-(铁电场效应晶体管)的存储器单元(也称为FeFET单元，或简称为FeFET)。FeFET的栅极结构108连同沟道106和/或包括沟道106的半导体体区101b的一部分也可以称为FeFET堆叠。
根据各个方面，基于FeFET的存储器单元的FeFET堆叠可以被描述为两个电容器的串联连接，如以下参考图1B更详细地解释的。
图1B示出了与例如存储器单元100的基于FeFET的存储器单元的FeFET堆叠相关联的等效电路100b。第一电容器结构120与栅电极128并且与栅极隔离结构118的剩余可极化层118r相关联。第二电容器结构110与栅极隔离结构118的一个或多个电绝缘层118i相关联，并且与沟道106和/或半导体体区101b相关联。
第一电容器结构120可以具有与其相关联的第一电容CFE、第一电荷QFE和第一电压VFE。第二电容器结构110可以具有与其相关联的第二电容CIS、第二电荷QIS和第二电压VIS。两个电容器结构110、120的串联连接的电压降可以被称为栅极电压VG。在此实例中，栅极电压VG是正电压(大于0V)；然而，栅极电压也可以是负电压(小于0V)。栅极电压VG可以施加在栅电极上，并且沟道106和/或半导体体区101b可以处于参考电势，例如接地电势(作为实例，也称为0V或VSS)上。
在一些方面，例如，与电容性存储器结构相关联的第一电容CFE可以不是常数，例如，可以是所施加的电压的函数和/或电容性存储器结构中包括的材料的极化的函数。然而，所谓的“介电”电容可以与电容性存储器结构相关联，该介电电容基本上是恒定的，并且限定了电容性存储器结构的最小电容。在包括在电容性存储器结构中的剩余可极化层被外部电场极化和/或该剩余可极化层的极化被外部电场切换的情况下，电容性存储器结构的电容可以大于最小电容。在一些方面，例如与场效应晶体管结构的一部分相关联的第二电容CIS可以不是恒定的，例如可以是所施加的电压的函数。然而，所谓的“介电”电容可以与场效应晶体管结构的一部分相关联，该介电电容基本上是恒定的，并且限定了场效应晶体管结构的该部分的最大电容。在场效应晶体管结构的沟道导电的情况下，场效应晶体管结构的一部分的介电电容可以是主导的，例如，用于强累积并且用于强反转，否则，场效应晶体管结构的电容可以低于最大电容。
根据一般物理定律，电荷中性(参见等式1)和基尔霍夫定律(参见等式2)两者均可以被视为在存储器单元100的操作的所有实例期间得到满足。
QFE＝QIS (1)
VG＝VFE+VIS (2)
图1C示出了根据各个方面的第一图100c-1以及第二图100c-2，该第一图100c-1示出了第一电容器结构120的电容/电压特性，该第二图100c-2示出了第一电容器结构120的电荷/电压特性。第一电容器结构120的电容/电压特性示出了与第一电容器结构120相关联的作为第一电压VFE的函数的第一电容CFE。第一电容器结构120的电荷/电压特性示出了与第一电容器结构120相关联的作为第一电压VFE的函数的第一电荷QFE。
图1D示出了根据各个方面的第一图100d-1以及第二图100d-2，该第一图100d-1示出了第二电容器结构110的电容/电压特性，该第二图100d-2示出了第二电容器结构110的电荷/电压特性。第二电容器结构110的电容/电压特性示出了与第二电容器结构110相关联的作为第二电压VIS的函数的第二电容CIS。第二电容器结构110的电荷/电压特性示出了与第二电容器结构110相关联的作为第二电压VIS的函数的第二电荷QIS。两个图100d-1、100d-2均示出了三种情况下的相应的相关性，即累积(ACC)、耗尽(DEP)和反转(INV)。
图1E示出了三个图100e-1、100e-2、100e-3，这三个图示出了根据各个方面的电荷/电压特性的基本特性，例如，第二电容器结构110的电荷/电压特性。从等式(1)和(2)可以通过简单的数学推导出以下两个相关等式：
QFE(VFE)＝QIS(VIS) (1a)以及
VIS＝VG-VFE (2a)；
并且通过将等式(2a)带入至等式(1a)中，可以通过简单的数学推导出以下等式：
QFE(FFE)＝QIS(VG-VFE)＝QIS(-VFE+VG) (3)。
此方法可以导致以图形方式求解等式(1a)和(2a)的可能性。根据各个方面，在图1F的图100f中示意性地示出了图形解决方案，以示出在包括剩余可极化材料的栅极堆叠件中的去极化方面。
由于第二电容器结构110的有限电容，可能的情况是跨过一个或多个剩余可极化层118r产生相对较大的去极化电压并因此产生相对较大的去极化场。在此示例性情况下，去极化电压可以是Vdep＝VFE＝-VIS，并且去极化场可以是(Vdep/tFE)，其中tFE是一个或多个剩余可极化层118r的厚度。在一些情况下，去极化场可以大于矫顽场，即(VC/tFE)，其中VC是矫顽电压。因此，在一些方面，一个或多个剩余可极化层118r的极化可以(例如，完全或至少部分地，如图1F所示)翻转至相反的极化状态。然而，剩余极化的减少和/或极化状态的翻转可以是不期望的，因为它可能影响数据保留。
应注意，本文参考平面场效应晶体管结构描述的方面可以以相同或类似的方式应用于具有其它设计的场效应晶体管结构，例如鳍场效应晶体管结构、沟槽场效应晶体管结构或任何其它类型的场效应晶体管结构。
根据各个方面，例如为了避免数据保留损失或为了改善数据保留，可以提供措施来减小去极化场，如以下更详细地描述的。根据各个方面，描述了一种用于存储器单元的器件结构，以减小基于FeFET的器件中的去极化场，例如，基于FeFET的存储器单元中的去极化场。
根据各个方面，一个或多个电荷捕获层可以被包括在基于FeFET的存储器单元的栅极堆叠件中。根据各个方面，描述了允许主要通过一个或多个剩余可极化层的极化状态来存储信息的层堆叠，其中经由利用一个或多个电荷捕获层来捕获电荷来增强保留性。一个或多个电荷捕获层被配置为使一个或多个剩余可极化层的极化状态稳定。即使在一个或多个电荷存储层中存在已捕获的电荷，存储器单元的存储状态也不由该已捕获的电荷限定。换句话说，已捕获电荷的极性和/或量可以不表征存储器单元的存储状态。
图2A和图2B示意性地示出了根据各个方面的存储器单元200。根据各个方面，存储器单元200可以被配置为基于场效应晶体管(FET)的存储器单元。场效应晶体管功能可以通过任何合适的设计来提供，例如，经由沟道206、第一源极/漏极区202、第二源极/漏极区204和邻近于沟道206设置的栅极结构208。仅作为实例，沟道206可以由一个或多个半导体部分提供，例如，在半导体衬底201的体区内或在半导体层内。栅极结构208可以包括一个或多个剩余可极化层218r。包括一个或多个剩余可极化层218r的基于场效应晶体管的存储器单元的栅极结构208也可以称为FeFET栅极堆叠件。栅极结构208还可以包括栅电极228。沟道206、第一源极/漏极区202、第二源极/漏极区204、一个或多个剩余可极化层218r和栅电极228可以如以上参考图1A所述的进行配置。
根据各个方面，该一个或多个剩余可极化层218r可以选择性地切换至至少两种存储状态中的一种。图2A示出了具有一个或多个剩余可极化层218r的存储器单元200，该一个或多个剩余可极化层218r处于第一存储状态218p-1，例如处于第一极化状态；并且图2B示出了具有一个或多个剩余可极化层218r的存储器单元200，该一个或多个剩余可极化层218r处于第二存储状态218p-2，例如处于第二极化状态。根据各个方面，栅极结构208还可以包括一个或多个电荷存储结构238cs、248cs。在一些方面，该一个或多个电荷存储结构238cs、248cs可以被配置为增加存储器单元200的保留性，例如，一个或多个电荷存储结构238cs、248cs可以被配置为防止或减少FeFET栅极堆叠件的一个或多个剩余可极化层218r的去极化。
存储器单元200的栅极结构208可以被配置为由两个电容器结构的串联连接形成，如参考图1B至图1F关于第一电容器结构120和第二电容器结构110所描述的。两个电容器结构的串联连接可以由沟道206、一个或多个电荷存储结构238cs、248cs、一个或多个剩余可极化层218r和栅电极228形成。
鉴于以上参考图1B至图1F描述的关于电容器结构的串联连接的方面，一个或多个电荷存储结构238cs、248cs可以改变与存储器单元200相关联的电荷电压特性，如以下更详细地描述的。
图2C示出了在FeFET栅极堆叠件上施加正电场之后，例如在可以执行编程操作以使存储器单元200处于第一存储状态之后，存储器单元200的电荷电压特性，其中该第一存储状态例如由一个或多个剩余可极化层218r的第一极化状态218p-1限定。图2D示出了在FeFET栅极堆叠件上施加负电场之后，例如在可以执行擦除操作以使存储器单元200处于第二存储状态之后，存储器单元200的电荷电压特性，该第二存储状态例如由一个或多个剩余可极化层218r的第二极化状态218p-2限定。
由于捕获在一个或多个电荷存储结构238cs、248cs中的电荷QTR，去极化电压Vdep可以降低(关于其绝对电压而言)，并且因此与其中没有捕获电荷的FeFET栅极堆叠件相比，去极化场(Vdep/tFE)可以降低，参见图1F。因此，根据各个方面，关于其绝对值(|Vdep-|＝VFE＝-VIS＜|VC-|，|Vdep+|＝VFE＝-VIS＜|VC+|)而言，去极化电压Vdep可以小于对应的矫顽电压VC，并且因此，关于其绝对值而言，去极化场(Vdep/tFE)可以小于矫顽场，该矫顽场可以是(VC/tFE)。因此，一个或多个剩余可极化层218r的相应极化状态218p-1、218p-2通过捕获在一个或多个电荷存储结构238cs、248cs中的电荷QTR来稳定。
在存储器单元200的一个或多个剩余可极化层218r被切换至第一极化状态218p-1的情况下，此第一极化状态218p-1可以通过捕获在一个或多个电荷存储结构238cs、248cs中的对应的第一电荷QTR+来稳定。已捕获的第一电荷QTR+可以小于(例如，关于其绝对值而言)存储在一个或多个剩余可极化层218r中的第一剩余电荷QRe+。因此，存储器单元200的第一存储状态218p-1可以由第一剩余电荷QRe+限定，并且已捕获的第一电荷QTR+可以不支配场效应晶体管结构的属性(例如，沟道206的电阻)。
在存储器单元200的一个或多个剩余可极化层218r被切换至第二极化状态218p-2的情况下，此第二极化状态218p-2可以通过捕获在一个或多个电荷存储结构238cs、248cs中的对应的第二电荷QTR-来稳定。已捕获的第二电荷QTR-可以小于(例如，关于其绝对值而言)存储在一个或多个剩余可极化层218r中的第二剩余电荷QRe-。因此，存储器单元200的第二存储状态218p-2可以由第二剩余电荷QRe-限定，并且已捕获的第二电荷QTR-可以不支配场效应晶体管结构的属性(例如，沟道206的电阻)。
根据各个方面，提供一种FeFET，使得电荷被注入至一个或多个电荷存储结构中，该一个或多个电荷存储结构邻近于剩余可极化的存储器元件形成，例如，邻近于一个或多个剩余可极化层。已注入的电荷有助于屏蔽相对较大的铁电极化，并将去极化场减小到小于矫顽场的值。由此，能够稳定两种存储状态的数据保留。
根据各个方面，第一电荷存储结构238cs可以设置在一个或多个剩余可极化层218r的第一侧，例如，在一个或多个剩余可极化层218r与沟道206之间，并且第二电荷存储结构248cs可以设置在一个或多个剩余可极化层218r的与第一侧相对的第二侧，例如，在一个或多个剩余可极化层218r与栅电极228之间。尽管具有两个电荷存储结构238cs、248cs(例如，一个设置在一个或多个剩余可极化层218r上方，并且另一个设置在该一个或多个剩余可极化层218r下方)的配置关于铁电极化的屏蔽似乎是有益的，但是两个电荷存储结构中的一个就可能已经足以实现所期望的保留性。因此，在一些方面，存储器单元200可以仅包括设置在一个或多个剩余可极化层218r与沟道206之间的单个电荷存储结构238cs；或在其它方面，存储器单元200可以仅包括设置在一个或多个剩余可极化层218r与栅电极228之间的单个电荷存储结构248cs。
根据各个方面，第一电荷存储结构238cs和/或第二电荷存储结构248cs可以包括一个或多个电荷存储层，或可以由至少一个电荷存储层组成。电荷存储层可以包括或可以由允许捕获大量正电荷和负电荷的任何材料组成。作为基本材料，可以使用以下材料中的一种或多种来形成电荷存储层：SiO2、SiN、SiON、HfSiON、HfO2，仅作为实例。
根据各个方面，第一电荷存储结构238cs和/或第二电荷存储结构248cs可以各自由单个电荷存储层提供。作为实例，单个电荷存储层可以设置在一个或多个剩余可极化层218r与沟道206之间并与它们两者直接物理接触。作为另一个实例，单个电荷存储层可以设置在一个或多个剩余可极化层218r与栅电极228之间并与它们两者直接物理接触。作为另一个实例，第一单个电荷存储层可以设置在一个或多个剩余可极化层218r与沟道206之间并与它们两者直接物理接触，并且第二单个电荷存储层可以设置在一个或多个剩余可极化层218r与栅电极228之间并与它们两者直接物理接触。在此情况下，相应的单个电荷存储层可以包括电绝缘材料或可以由电绝缘材料组成，以防止已捕获的电荷传导放电至沟道206中和/或栅电极228中。
根据各个方面，第一电荷存储结构238cs和/或第二电荷存储结构248cs可以各自由至少电荷存储层和隧道层提供。在此情况下，相应的电荷存储层可以包括电绝缘材料或导电材料，或可以由电绝缘材料或导电材料组成。相应的隧道层可以被配置为防止已捕获的电荷传导放电至沟道206中和/或栅电极228中。换句话说，因此，相应的隧道层可以设置在相应的电荷存储层与沟道206或栅电极228之间，如以下更详细地解释的。
如图2A和图2B示意性示出的，控制电路220可以用于(例如，作为存储器单元布置的一部分)通过提供在所述一个或多个剩余可极化层上以及在所述一个或多个电荷存储结构上下降的电压来对基于场效应晶体管的存储器单元进行写入，使得屏蔽电荷存储在一个或多个电荷存储结构中，并且使得一个或多个剩余可极化层被切换至限定存储器单元的存储状态的极化状态。
图3示出了存储器单元200，其中电荷存储结构中的每一个包括单个电荷存储层338cs、348cs。在此情况下，第一电荷存储层338cs可以设置在存储器单元200的场效应晶体管结构的一个或多个剩余可极化层218r与沟道206之间。在此配置中，第一电荷存储层338cs可以具有两种功能，即，第一电荷存储层338cs可以是设置在沟道206与栅电极之间的栅极隔离结构的一部分，并且第一电荷存储层338cs可以用于捕获电荷，以在存储器单元200的操作期间屏蔽一个或多个剩余可极化层218r的极化。进一步，第二电荷存储层348cs可以设置在存储器单元200的场效应晶体管结构的一个或多个剩余可极化层218r与栅电极228之间。在此配置中，第二电荷存储层348cs可以具有两种功能，即，第二电荷存储层348cs可以是设置在沟道206与栅电极之间的栅极隔离结构的一部分，并且第二电荷存储层348cs可以用于捕获电荷，以在存储器单元200的操作期间屏蔽一个或多个剩余可极化层218r的极化。
根据各个方面，第一电荷存储层338cs可以与一个或多个剩余可极化层218r和沟道206两者直接物理接触。第二电荷存储层348cs可以与一个或多个剩余可极化层218r和栅电极228两者直接物理接触。仅作为实例，第一电荷存储层338cs和/或第二电荷存储层348cs可以包括任何合适的导电或非导电材料或可以由任何合适的导电或非导电材料组成，例如，SiO2、SiN、SiON、HfSiON、HfO2、多晶硅(Poly-Si)、TiN、TaN。根据各个方面，可以选择相应的电荷存储层338cs、348cs的层厚度来存储在预定范围内的屏蔽电荷(换句话说，来捕获电荷QTR)。相应的电荷存储层338cs、348cs可以具有约0.1nm至约10nm范围内的层厚度，例如，约0.1nm至约5nm范围内，例如，约0.1nm至约3nm范围内，例如，约0.1nm至约1nm范围内。在一些方面，相应的电荷存储层338cs、348cs可以包括单晶材料和/或外延生长材料或可以由单晶材料和/或外延生长材料组成。为了增加可以被捕获在这种层内的电荷，可以增加缺陷密度，例如，经由离子注入或其它合适的措施，这些措施可以在相应的电荷存储层338cs、348cs的晶体结构中引入缺陷。可选地，相应的电荷存储层338cs、348cs可以包括多晶材料或可以由多晶材料组成，该多晶材料在晶体结构中可能固有地比单晶材料和/或外延生长材料具有更多的缺陷。
图4示出了存储器单元200，其中电荷存储结构中的每一个包括电荷存储层438cs、448cs和隧道层438t、448t。
根据各个方面，第一电荷存储层438cs和第一隧道层438t(例如，形成第一电荷存储结构238cs或是第一电荷存储结构238cs的一部分)可以设置在存储器单元200的场效应晶体管结构的一个或多个剩余可极化层218r与沟道206之间。
第一隧道层438t可以设置在第一电荷存储层438cs与沟道206之间。在一些方面，第一隧道层438t可以与第一电荷存储层438cs和沟道206直接物理接触。仅作为实例，第一隧道层438t可以包括任何合适的非导电(隔离)材料或可以由任何合适的非导电(隔离)材料组成，例如，SiO2、SiN、SiON、HfSiON、HfO2。在其它方面，第一隧道层438t可以被配置为电绝缘层堆叠，例如，氧化物-氮化物-氧化物(ONO)层堆叠。第一隧道层438t可以具有约0.1nm至约5nm范围内的层厚度，例如，约0.1nm至约3nm范围内，例如，约0.1nm至约2nm范围内，例如，约0.1nm至约1nm范围内。
仅作为实例，第一电荷存储层438cs可以包括任何合适的导电或非导电材料或可以由任何合适的导电或非导电材料组成，例如，SiO2、SiN、SiON、HfSiON、HfO2、多晶硅(Poly-Si)、TiN、TaN。根据各个方面，可以选择第一电荷存储层438cs的层厚度来存储在预定范围内的屏蔽电荷(换句话说，来捕获电荷QTR)。第一电荷存储层438cs可以具有约0.1nm至约5nm范围内的层厚度，例如，约0.1nm至约3nm范围内，例如，约0.1nm至约2nm范围内，例如，约0.1nm至约1nm范围内。在一些方面，第一电荷存储层438cs可以包括单晶材料和/或外延生长材料或可以由单晶材料和/或外延生长材料组成。为了增加可以被捕获在这种层内的电荷，可以增加缺陷密度，例如，经由离子注入或其它合适的措施，这些措施可以在第一电荷存储层438cs的晶体结构中引入缺陷。可选地，第一电荷存储层438cs可以包括多晶材料或可以由多晶材料组成，该多晶材料在晶体结构中可能固有地比单晶材料和/或外延生长材料具有更多的缺陷。
根据各个方面，第二电荷存储层448cs和第二隧道层448t(例如，形成第二电荷存储结构248cs或是第二电荷存储结构248cs的一部分)可以设置在存储器单元100的场效应晶体管结构的一个或多个剩余可极化层218r与栅电极228之间。
第二隧道层448t可以设置在第二电荷存储层448cs与栅电极228之间。在一些方面，第二隧道层448t可以与第二电荷存储层448cs和栅电极228直接物理接触。仅作为实例，第二隧道层448t可以包括任何合适的非导电(隔离)材料或可以由任何合适的非导电(隔离)材料组成，例如，SiO2、SiN、SiON、HfSiON、HfO2。在其它方面，第二隧道层448t可以被配置为电绝缘层堆叠，例如，氧化物-氮化物-氧化物(ONO)层堆叠。第二隧道层448t可以具有约0.1nm至约5nm范围内的层厚度，例如，约0.1nm至约3nm范围内，例如，约0.1nm至约2nm范围内，例如，约0.1nm至约1nm范围内。
仅作为实例，第二电荷存储层448cs可以包括任何合适的导电或非导电材料或可以由任何合适的导电或非导电材料组成，例如，SiO2、SiN、SiON、HfSiON、HfO2、多晶硅(Poly-Si)、TiN、TaN。根据各个方面，可以选择第二电荷存储层448cs的层厚度来存储在预定范围内的屏蔽电荷(换句话说，来捕获电荷QTR)。第二电荷存储层448cs可以具有约0.1nm至约5nm范围内的层厚度，例如，约0.1nm至约3nm范围内，例如，约0.1nm至约2nm范围内，例如，约0.1nm至约1nm范围内。在一些方面，第二电荷存储层448cs可以包括单晶材料和/或外延生长材料或可以由单晶材料和/或外延生长材料组成。为了增加可以被捕获在这种层内的电荷，可以增加缺陷密度，例如，经由离子注入或其它合适的措施，这些措施可以在第二电荷存储层448cs的晶体结构中引入缺陷。可选地，第二电荷存储层448cs可以包括多晶材料或可以由多晶材料组成，该多晶材料在晶体结构中可能固有地比单晶材料和/或外延生长材料具有更多的缺陷。
在一些方面，除了栅电极和一个或多个剩余可极化层218r之外，存储器单元200的栅极堆叠件208可以仅包括第一电荷存储结构238cs，该第一电荷存储结构238cs被配置为单个电荷捕获层或被配置为至少包括电荷捕获层和隧道层的层堆叠。在一些方面，除了栅电极和一个或多个剩余可极化层218r之外，存储器单元200的栅极堆叠件208可以仅包括第二电荷存储结构248cs，该第二电荷存储结构248cs被配置为单个电荷捕获层或被配置为至少包括电荷捕获层和隧道层的层堆叠。在其它方面，除了栅电极和一个或多个剩余可极化层218r之外，存储器单元200的栅极堆叠件208可以包括所描述的电荷存储结构238cs、248cs的组合；例如，栅极堆叠件208可以包括被配置为单个电荷捕获层的第一电荷存储结构238cs和被配置为单个电荷捕获层的第二电荷存储结构248cs；或者，栅极堆叠件208可以包括被配置为单个电荷捕获层的第一电荷存储结构238cs和被配置为至少包括电荷捕获层和隧道层的层堆叠的第二电荷存储结构248cs；或者，栅极堆叠件208可以包括被配置为至少包括电荷捕获层和隧道层的层堆叠的第一电荷存储结构238cs，以及被配置为单个电荷捕获层的第二电荷存储结构248cs；或者，栅极堆叠件208可以包括被配置为至少包括电荷捕获层和隧道层的层堆叠的第一电荷存储结构238cs，以及被配置为至少包括电荷捕获层和隧道层的层堆叠的第二电荷存储结构248cs。
根据各个方面，电荷存储结构238cs、248cs中的每一个可以被配置为存储至少一个电荷，使得相应的电荷存储结构238cs、248cs中的电荷密度在从约0.1nC/cm2至约100μC/cm2的范围内。相应的电荷存储结构238cs、248cs可以被配置为将电荷(导致至少0.1nC/cm2的电荷密度)维持至少一天。
根据各个方面，一个或多个剩余可极化层218r的层厚度可以在约1nm至约50nm的范围内。根据各个方面，一个或多个剩余可极化层218r可以被配置为在第一极化状态和/或第二极化状态下具有剩余电荷，该剩余电荷大于存储在相应的电荷存储结构238cs、248cs中的每一个中的电荷。根据各个方面，一个或多个剩余可极化层218r可以被配置为在第一极化状态和/或第二极化状态下具有剩余电荷，该剩余电荷导致比与存储在相应的电荷存储结构238cs、248cs中的每一个中的电荷相关联的电荷密度更大的电荷密度。
根据各个方面，提供了一种剩余可极化FET，其可以包括与剩余可极化层相邻的至少一个电荷存储层，以便减小栅极堆叠件中的去极化场。根据各个方面，提供了一种剩余可极化FET，其可以包括设置在剩余可极化层之上的一个电荷存储层和设置在剩余可极化层之下的一个电荷存储层。电荷存储层不一定必须具有相同的材料、相同的尺寸(例如，厚度)和/或相同的微结构。
根据各个方面，提供了一种剩余可极化FET，其可以恰好包括在剩余可极化层之上或在剩余可极化层之下的一个电荷存储层。
根据各个方面，提供了一种剩余可极化FET，其可以包括与剩余可极化层相邻的至少一个电荷存储层和隧道层，以减小栅极堆叠件中的去极化场。
根据各个方面，提供了一种剩余可极化FET，其可以包括设置在剩余可极化层之上的一个电荷存储层和隧道层，以及设置在剩余可极化层之下的一个电荷存储层和隧道层。电荷存储层和隧道层不一定必须具有相同的材料、相同的尺寸(例如，厚度)和/或相同的微结构。
根据各个方面，提供了一种剩余可极化FET，其可以包括设置在剩余可极化层之上或设置在剩余可极化层之下的恰好一个电荷存储层和恰好一个隧道层。
根据各个方面，电荷存储层可以是导电层，所述导电层能够以与电容器电极的充电方式相同的方式进行充电。附加的隧道层可以允许在电荷存储层中保持电荷存储更长时间(例如，几天、几周或几年)，而无需主动施加任何电压。
根据各个方面，电荷存储层可以是具有实质性电荷捕获能力的电绝缘层。电荷捕获能力可以是形成电荷存储层的材料的缺陷密度的函数。根据各个方面，电荷存储层可以包括缺陷密度Do大于0.5cm-2，例如，大于1cm-2，例如，大于5cm-2的材料。应注意，一般来说，设置在场效应晶体管的栅极堆叠件中的栅极隔离层可以被特别设计成具有可能低的缺陷密度，例如，小于0.5cm-2，例如小于0.1cm-2。
根据各个方面，关于缺陷密度，电荷存储层可以是基极层(例如，剩余可极化层的一部分)的一部分(例如，子层)，其具有比基极层更高的缺陷密度。在一些方面，可以形成基极层(例如，剩余可极化层的一部分)(例如，通过化学气相沉积或物理气相沉积生长)，使得基极层(例如，剩余可极化层的一部分)的一部分(例如，子层)具有比基极层的其余部分更高的缺陷密度。在此情况下，该部分(例如，子层)充当电荷捕获层，或换句话说，充当电荷存储层，其中基极层的其余部分可以具有另一种功能(例如，可以用作剩余可极化层)。
图5示出了根据各个方面的用于操作存储器单元的方法500的示意性流程图。方法500可以包括：在510中，在存储器单元的栅极堆叠件处施加栅极电压，以极化栅极堆叠件的一个或多个剩余可极化层，并在栅极堆叠件的一个或多个电荷存储结构中捕获电荷；以及在520中，通过确定一个或多个剩余可极化层的极化状态来确定存储器单元的存储状态。
根据各个方面，已捕获的电荷可以在保留模式期间稳定一个或多个剩余可极化层的极化状态，其中，在保留模式中，可以在存储器单元的所有端子(例如，源极/漏极端子和栅极端子)处施加参考电压(例如，0V，例如，VSS)。
根据各个方面，如本文所描述的，关于绝对电压值而言，用于对存储器单元200进行写入的栅极电压可以在约1V至约10V的范围内，例如，在约1V至约5V的范围内。
在下文中，提供了各种实例，这些示例可以包括以上参考存储器单元、存储器单元布置或其方法描述的一个或多个方面。可以预期，关于存储器单元所描述的方面也可以适用于存储器单元布置和操作存储器单元或存储器单元布置的方法，反之亦然。
实例1是一种存储器单元，该存储器单元包括：场效应晶体管结构，该场效应晶体管结构包括沟道和邻近于该沟道设置的栅极结构。该栅极结构包括：一个或多个自发可极化(例如，剩余可极化)层；栅电极，其中，该一个或多个自发可极化(例如，剩余可极化)层设置在该栅电极与该沟道之间；以及一个或多个电荷存储结构，该一个或多个电荷存储结构设置在该一个或多个自发可极化(例如，剩余可极化)层与该沟道之间和/或设置在该一个或多个自发可极化(例如，剩余可极化)层与该栅电极之间。
在实例2中，根据实例1所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构被配置为通过在该一个或多个电荷存储结构中捕获电荷来稳定与该一个或多个自发可极化(例如，剩余可极化)层相关联的极化状态。
在实例3中，根据实例2所述的存储器单元可以任选地还包括，与该一个或多个自发可极化(例如，剩余可极化)层相关联的该极化状态限定了该存储器单元的存储状态。
在实例4中，根据实例2或3所述的存储器单元可以任选地还包括，与该一个或多个自发可极化(例如，剩余可极化)层相关联的第一极化状态限定了该存储器单元的第一存储状态，并且与该一个或多个自发可极化(例如，剩余可极化)层相关联的第二极化状态限定了该存储器单元的第二存储状态。
在实例5中，根据实例1至4中任一项所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构包括设置在该一个或多个自发可极化(例如，剩余可极化)层与该沟道之间的至少第一电荷存储结构，并且该一个或多个电荷存储结构包括设置在该一个或多个自发可极化(例如，剩余可极化)层与该栅电极之间的至少第二电荷存储结构。
在实例6中，根据实例5所述的存储器单元可以任选地还包括，该第一电荷存储结构包括至少第一电荷存储层；并且该第二电荷存储结构包括至少第二电荷存储层。
在实例7中，根据实例5所述的存储器单元可以任选地还包括，该第一电荷存储结构包括至少第一电荷存储层和至少第一隧道层。
在实例8中，根据实例7所述的存储器单元可以任选地还包括，该第一隧道层设置在该第一电荷存储层与该沟道之间。
在实例9中，根据实例7或8所述的存储器单元可以任选地还包括，该第二电荷存储结构包括至少第二电荷存储层和至少第二隧道层。
在实例10中，根据实例9所述的存储器单元可以任选地还包括，该第二隧道层设置在该第二电荷存储层与该栅电极之间。
在实例11中，根据实例1至4中任一项所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构仅包括设置在该一个或多个自发可极化(例如，剩余可极化)层与该沟道之间的一个电荷存储结构。
在实例12中，根据实例11所述的存储器单元可以任选地还包括，该电荷存储结构包括至少电荷存储层。
在实例13中，根据实例11所述的存储器单元可以任选地还包括，该电荷存储结构包括至少电荷存储层和至少隧道层。
在实例14中，根据实例13所述的存储器单元可以任选地还包括，该隧道层设置在该电荷存储层与该沟道之间。
在实例15中，根据实例1至4中任一项所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构仅包括设置在该一个或多个自发可极化(例如，剩余可极化)层与该栅电极之间的电荷存储结构。
在实例16中，根据实例15所述的存储器单元可以任选地还包括，该电荷存储结构包括至少电荷存储层。
在实例17中，根据实例15所述的存储器单元可以任选地还包括，该电荷存储结构包括至少电荷存储层和至少隧道层。
在实例18中，根据实例17所述的存储器单元可以任选地还包括，该隧道层设置在该电荷存储层与该栅电极之间。
在实例19中，根据实例1至4中任一项所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构中的每一个包括电荷存储层和隧道层。
在实例20中，根据实例19所述的存储器单元可以任选地还包括，该电荷存储层包括导电材料。
在实例21中，根据实例19或20所述的存储器单元可以任选地还包括，该隧道层包括电绝缘材料并且与该电荷存储层直接物理接触。
在实例22中，根据实例21所述的存储器单元可以任选地还包括，该电荷存储层设置在该隧道层与该一个或多个自发可极化(例如，剩余可极化)层之间。
在实例23中，根据实例1至22中任一项所述的存储器单元可以任选地还包括，该沟道包括半导体材料。
在实例24中，根据实例1至23中任一项所述的存储器单元可以任选地还包括，该栅电极包括一个或多个导电层。
在实例25中，根据实例1至24中任一项所述的存储器单元可以任选地还包括，该一个或多个自发可极化(例如，剩余可极化)层和该一个或多个电荷存储结构被配置为将该栅电极与该沟道隔离的栅极隔离结构。
在实例26中，根据实例1至25中任一项所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构被配置为存储在预定范围内的屏蔽电荷。在此情况下，该存储器单元的该存储状态可以由该一个或多个自发可极化(例如，剩余可极化)层的该极化状态来限定。在此情况下，该存储器单元的该存储状态可以由该一个或多个自发可极化(例如，剩余可极化)层的该极化状态来支配。
在实例27中，根据实例26所述的存储器单元可以任选地还包括，该屏蔽电荷小于与该一个或多个自发可极化(例如，剩余可极化)层的极化状态相关联的剩余电荷。
在实例28中，根据实例1至27中任一项所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构被配置为在该一个或多个自发可极化(例如，剩余可极化)层处于第一极化状态的情况下存储第一屏蔽电荷。
在实例29中，根据实例1至28中任一项所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构被配置为在该一个或多个自发可极化(例如，剩余可极化)层处于第二极化状态的情况下存储第二屏蔽电荷。
在实例30中，根据实例28和29所述的存储器单元可以任选地还包括，该第一屏蔽电荷生成第一屏蔽电场，并且该第二屏蔽电荷生成第二屏蔽电场，其中，该第一屏蔽电场和该第二屏蔽电场反平行于彼此取向。
在示例31中，根据实例28和29所述的存储器单元可以任选地还包括，关于绝对值和/或关于极性而言，该第一屏蔽电荷不同于该第二屏蔽电荷。根据各个方面，本文所描述的电荷存储层或电荷存储结构可以具有存储在其中的负电荷(例如，电子)或正电荷(例如，空穴)。
在实例32中，根据实例1至31中任一项所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构中的每一个包括至少一个电荷存储层，该至少一个电荷存储层具有大于预定值(例如，大于0.5cm-2)的缺陷密度。
实例33是一种存储器单元布置，该存储器单元布置包括：基于场效应晶体管的存储器单元，该存储器单元包括栅极堆叠件，该栅极堆叠件包括：一个或多个自发可极化(例如，剩余可极化)层，以及一个或多个电荷存储结构。该存储器单元布置还包括控制电路，该控制电路被配置为通过提供在该一个或多个自发可极化(例如，剩余可极化)层上以及在该一个或多个电荷存储结构上下降的电压(例如，栅极电压)来对该基于场效应晶体管的存储器单元进行写入，使得屏蔽电荷存储在该一个或多个电荷存储结构中，并且使得该一个或多个自发可极化(例如，剩余可极化)层被切换至限定该存储器单元的该存储状态的极化状态。
在实例34中，根据实例33所述的存储器单元可以任选地还包括，该一个或多个电荷存储结构中的至少一个设置在该一个或多个自发可极化(例如，剩余可极化)层的面向该栅极堆叠件的栅电极和/或背离该基于场效应晶体管的存储器单元的沟道的一侧上。
实例35是一种用于操作存储器单元的方法，该方法包括：在该存储器单元的栅极堆叠件处施加栅极电压，以极化该栅极堆叠件的一个或多个自发可极化(例如，剩余可极化)层，并在该栅极堆叠件的一个或多个电荷存储结构中捕获电荷；以及通过确定该一个或多个自发可极化(例如，剩余可极化)层的极化状态来确定该存储器单元的存储状态。该已捕获的电荷可以在保留模式期间稳定该一个或多个自发可极化(例如，剩余可极化)层的该极化状态。在该保留模式中，可以在该存储器单元的所有端子处施加参考电压(例如，VSS，例如，0V)。在该保留模式中，该存储器单元的一个或多个端子或所有端子可以保持浮动。
应注意，本文参考存储器单元、剩余可极化层、存储器单元布置等描述的一个或多个功能可以相应地是方法的一部分，例如用于操作存储器单元布置的方法的一部分。反之亦然，本文参考方法(例如参考用于操作存储器单元布置的方法)描述的一个或多个功能存储器单元布置可以相应地在器件或器件的一部分中实施，例如在剩余可极化层、存储器单元、存储器单元布置等中实施。
应注意，参考剩余可极化层、剩余可极化材料和/或剩余可极化部分描述了各个方面。在一些方面，剩余可极化层、剩余可极化结构、剩余可极化存储器单元、剩余可极化部分(仅作为实例)可以包括剩余地可极化的材料(即，示出自发极化的剩磁)，例如铁电材料。在其它方面，剩余可极化层、剩余可极化结构、剩余可极化存储器单元、剩余可极化部分(仅作为实例)在一些方面可以包括自发地可极化且不示出剩磁的材料，例如，在附加条件下的反铁电材料，实施一定措施以在反铁电材料内生成内部电场。反铁电材料内的内部电场可以由各方面引起(例如，被施加、生成、维持，作为实例)，例如，通过实施可以充电至不同于零伏特的电压的浮动节点，例如，通过实施电荷存储层，例如，通过使用掺杂层，例如，通过使用适应电子功函数以生成内部电场的电极层，仅作为实例。
根据各个方面，存储器单元的功能层可以包括或可以由可极化材料制成，例如，自发可极化材料(例如，反铁电和/或铁电材料)。在反铁电材料上没有电压降的情况下，反铁电材料可以在(电压相关的)极化中示出滞后，然而没有剩余极化。在铁电材料上没有电压降的情况下，铁电材料可以在(电压相关的)极化中示出滞后，然而具有剩余极化。自发极化(例如，剩余或非剩余自发极化)可以经由分析一个或多个滞后测量(例如，滞后曲线)来评估，例如，在极化P对电场E的曲线图中，其中，材料被极化至相反方向。材料的极化能力(介电极化、自发极化和极化的剩磁特性)可以使用电容谱学来分析，例如，经由静态(C-V)和/或时间解析测量，或通过极化-电压(P-V)或正-上-负-下(PUND)测量。
术语“自发地可极化材料”或“自发可极化材料”在本文中可以用于指具有除了其介电极化能力之外的极化能力的材料。自发可极化材料可以是或可以包括示出剩磁的自发地可极化材料，例如，铁电材料，和/或不示出剩磁的自发地可极化材料，例如，反铁电材料。
虽然通过参考具体方面已经具体地示出和描述了本发明，但本领域技术人员应当理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以在其中做出在形式和细节上的各种改变。因此，本发明的范围由所附权利要求书指示，并且旨在涵盖在权利要求书的等效物的意义和范围内的所有改变。

Claims (15)

1.一种存储器单元，包括：
场效应晶体管结构，所述场效应晶体管结构包括沟道和邻近于所述沟道设置的栅极结构，所述栅极结构包括：
一个或多个剩余可极化层，
栅电极，其中，所述一个或多个剩余可极化层设置在所述栅电极与所述沟道之间，以及
一个或多个电荷存储结构，所述一个或多个电荷存储结构设置在所述沟道与所述栅电极之间，所述一个或多个电荷存储结构被配置为通过在所述一个或多个电荷存储结构中捕获电荷来稳定与所述一个或多个剩余可极化层相关联的极化状态，
其中，所述一个或多个电荷存储结构包括：
设置在所述一个或多个剩余可极化层与所述沟道之间的第一电荷存储结构，其中所述第一电荷存储结构是与所述沟道和所述一个或多个剩余可极化层两者接触的电绝缘电荷捕获层；和
设置在所述一个或多个剩余可极化层与所述栅电极之间的第二电荷存储结构，
其中所述第二电荷存储结构是与所述栅电极和所述一个或多个剩余可极化层两者接触的电绝缘电荷捕获层，或者
其中所述第二电荷存储结构是至少包括电荷捕获层和电绝缘隧道层的层堆叠，其中所述电绝缘隧道层设置在所述电荷捕获层和所述栅电极之间，并且其中所述电荷捕获层设置在所述电绝缘隧道层和所述一个或多个剩余可极化层之间。
2.根据权利要求1所述的存储器单元，
其中，所述一个或多个电荷存储结构仅包括设置在所述一个或多个剩余可极化层与所述沟道之间的所述第一电荷存储结构。
3.根据权利要求1所述的存储器单元，
其中，所述一个或多个电荷存储结构仅包括设置在所述一个或多个剩余可极化层与所述栅电极之间的所述第二电荷存储结构。
4.根据权利要求1所述的存储器单元，
其中，所述第二电荷存储结构是至少包括电荷捕获层和电绝缘隧道层的所述层堆叠，所述第二电荷存储结构包括所述电荷捕获层和所述电绝缘隧道层，其中，所述电荷捕获层包括导电材料。
5.根据权利要求4所述的存储器单元，
其中，所述电绝缘隧道层包括电绝缘材料并且与所述电荷捕获层直接物理接触，其中，所述电荷捕获层设置在所述电绝缘隧道层与所述一个或多个剩余可极化层之间。
6.根据权利要求1所述的存储器单元，
其中，所述沟道包括半导体材料，
其中，所述栅电极包括一个或多个导电层，并且
其中，所述一个或多个剩余可极化层和所述一个或多个电荷存储结构被配置为将所述栅电极与所述沟道隔离的栅极隔离结构。
7.根据权利要求1所述的存储器单元，
其中，所述一个或多个电荷存储结构被配置为存储在预定范围内的屏蔽电荷，使得所述存储器单元的存储状态由所述一个或多个剩余可极化层的所述极化状态限定。
8.根据权利要求7所述的存储器单元，
其中，所述屏蔽电荷小于与所述一个或多个剩余可极化层的极化状态相关联的剩余电荷。
9.根据权利要求1所述的存储器单元，
其中，所述一个或多个电荷存储结构被配置为在所述一个或多个剩余可极化层处于第一极化状态的情况下存储第一屏蔽电荷，并且在所述一个或多个剩余可极化层处于第二极化状态的情况下存储第二屏蔽电荷，其中，所述第一屏蔽电荷生成第一屏蔽电场，并且其中，所述第二屏蔽电荷生成第二屏蔽电场，其中，所述第一屏蔽电场和所述第二屏蔽电场反平行于彼此定向。
10.一种存储器单元布置，包括：
基于场效应晶体管的存储器单元，所述基于场效应晶体管的存储器单元包括沟道和栅极堆叠件，所述栅极堆叠件包括：
栅电极，
一个或多个剩余可极化层，以及
一个或多个电荷存储结构，其包括：
设置在所述一个或多个剩余可极化层与所述沟道之间的第一电荷存储结构，其中所述第一电荷存储结构是与所述沟道和所述一个或多个剩余可极化层两者接触的电绝缘电荷捕获层，和
设置在所述一个或多个剩余可极化层与所述栅电极之间的第二电荷存储结构，
其中所述第二电荷存储结构是与所述栅电极和所述一个或多个剩余可极化层两者接触的电绝缘电荷捕获层，或者
其中所述第二电荷存储结构是至少包括电荷捕获层和电绝缘隧道层的层堆叠，其中所述电绝缘隧道层设置在所述电荷捕获层和所述栅电极之间，并且其中所述电荷捕获层设置在所述电绝缘隧道层和所述一个或多个剩余可极化层之间；以及
控制电路，所述控制电路被配置为通过提供在所述一个或多个剩余可极化层上以及在所述一个或多个电荷存储结构上下降的电压对所述基于场效应晶体管的存储器单元进行写入，使得屏蔽电荷存储在所述一个或多个电荷存储结构中，并且使得所述一个或多个剩余可极化层被切换至限定所述存储器单元的存储状态的极化状态。
11.根据权利要求10所述的存储器单元布置，
其中，所述一个或多个电荷存储结构中的至少一个电荷存储结构设置在所述一个或多个剩余可极化层的面向所述栅极堆叠件的栅电极和/或背离所述基于场效应晶体管的存储器单元的沟道的一侧上。
12.一种用于操作存储器单元的方法，所述方法包括：
在所述存储器单元的栅极堆叠件的栅电极处施加栅极电压，以极化所述栅极堆叠件的一个或多个剩余可极化层，并在所述栅极堆叠件的一个或多个电荷存储结构中捕获电荷，其中所述一个或多个电荷存储结构中的一个电荷存储结构设置在所述一个或多个剩余可极化层和所述栅电极之间；并且
通过确定所述一个或多个剩余可极化层的极化状态来确定所述存储器单元的存储状态。
13.根据权利要求12所述的方法，
其中，已捕获的电荷在保留模式期间稳定所述一个或多个剩余可极化层的所述极化状态，
其中，在所述保留模式中，在所述存储器单元的一个或多个端子或所有端子处施加参考电压，或
其中，在所述保留模式中，在所述存储器单元的保持浮动的一个或多个端子或所有端子处施加参考电压。
14.根据权利要求12所述的方法，
其中，所述一个或多个电荷存储结构中的另一个电荷存储结构设置在所述存储器单元的所述一个或多个剩余可极化层与沟道之间，并且包括与所述沟道和所述一个或多个剩余可极化层两者接触的电绝缘电荷捕获层。
15.根据权利要求12所述的方法，
其中，所述一个或多个电荷存储结构中的另一个电荷存储结构设置在所述存储器单元的所述一个或多个剩余可极化层与沟道之间，并且包括电荷捕获层和电绝缘隧道层，其中所述电绝缘隧道层设置在所述电荷捕获层和所述沟道之间，并且其中所述电荷捕获层设置在所述电绝缘隧道层和所述一个或多个剩余可极化层之间。
CN202110795825.7A 2020-07-15 2021-07-14 存储器单元、存储器单元布置及其方法 Active CN113948581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/930,126 US10978129B1 (en) 2020-07-15 2020-07-15 Memory cell, memory cell arrangement and methods thereof
US16/930,126 2020-07-15

Publications (2)

Publication Number Publication Date
CN113948581A CN113948581A (zh) 2022-01-18
CN113948581B true CN113948581B (zh) 2023-11-21

Family

ID=75394280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110795825.7A Active CN113948581B (zh) 2020-07-15 2021-07-14 存储器单元、存储器单元布置及其方法

Country Status (2)

Country Link
US (1) US10978129B1 (zh)
CN (1) CN113948581B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220139934A1 (en) 2020-10-30 2022-05-05 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
CN116782658B (zh) * 2022-03-07 2024-06-07 长鑫存储技术有限公司 半导体结构及其形成方法
KR102706869B1 (ko) * 2022-05-13 2024-09-19 한국과학기술원 듀얼 스위칭 메모리 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537509A (zh) * 2014-07-23 2017-03-22 纳姆实验有限责任公司 电荷存储铁电存储器混合体和擦除方案

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US10424379B2 (en) * 2017-12-01 2019-09-24 Namlab Ggmbh Polarization-based configurable logic gate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537509A (zh) * 2014-07-23 2017-03-22 纳姆实验有限责任公司 电荷存储铁电存储器混合体和擦除方案

Also Published As

Publication number Publication date
CN113948581A (zh) 2022-01-18
US10978129B1 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
CN113948581B (zh) 存储器单元、存储器单元布置及其方法
CN110085271B (zh) 禁止对FeFET存储器电路进行编程的方法及电路
US11289145B2 (en) Memory cell, memory cell arrangement, and methods thereof
US20190172539A1 (en) Polarization-based configurable logic gate
US11158361B2 (en) Memory cell arrangement and methods thereof
US7215567B2 (en) Ferroelectric memory device
US11049541B2 (en) Memory cell arrangement and methods thereof
Mulaosmanovic et al. Interplay between switching and retention in HfO 2-based ferroelectric FETs
CN114446348B (zh) 存储器单元布置及其方法
US11594271B2 (en) Memory cell driver, memory cell arrangement, and methods thereof
US20170338350A1 (en) Semiconductor device and method
JP7360203B2 (ja) 不揮発性記憶装置及びその動作方法
US6790679B2 (en) Ferroelectric transistor with enhanced data retention
JP2010045074A (ja) 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
CN114446345A (zh) 存储器单元布置及其方法
US11189331B1 (en) Memory cell arrangement and methods thereof
US11195589B1 (en) Memory cell arrangement and methods thereof
US20220139932A1 (en) Memory cell, capacitive memory structure, and methods thereof
CN114446968A (zh) 存储器单元布置及其方法
Pešić et al. Variability sources and reliability of 3D—FeFETs
Pešić et al. Electron-assisted switching in FeFETs: Memory window dynamics–retention–trapping mechanisms and correlation
Ma FEDRAM: A capacitor-less DRAM based on ferroelectric-gated field-effect transistor
US7123518B2 (en) Memory device
US7973348B1 (en) Single transistor charge transfer random access memory
US11475935B1 (en) Memory cell arrangement and methods thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant