CN114446968A - 存储器单元布置及其方法 - Google Patents

存储器单元布置及其方法 Download PDF

Info

Publication number
CN114446968A
CN114446968A CN202111244059.1A CN202111244059A CN114446968A CN 114446968 A CN114446968 A CN 114446968A CN 202111244059 A CN202111244059 A CN 202111244059A CN 114446968 A CN114446968 A CN 114446968A
Authority
CN
China
Prior art keywords
memory cell
voltage
memory
electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111244059.1A
Other languages
English (en)
Inventor
J·奥克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ferroelectric Memory Co ltd
Original Assignee
Ferroelectric Memory Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ferroelectric Memory Co ltd filed Critical Ferroelectric Memory Co ltd
Publication of CN114446968A publication Critical patent/CN114446968A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种存储器单元布置，可包括：一个或多个存储器单元，一个或多个存储器单元中的每个存储器单元包括：电极柱，具有底面和顶面；存储器材料部，包围电极柱的侧面部；电极层，包围存储器材料部和电极柱的侧面部，其中电极柱、存储器材料部和电极层形成电容存储器结构；以及场效应晶体管结构，包括栅极结构，其中电极柱的底面面向栅极结构并导电连接至栅极结构，并且其中电极柱的顶面背向栅极结构。

Description

存储器单元布置及其方法
技术领域
各个方面涉及存储器单元布置及其方法，例如用于操作存储器单元布置的方法。
背景技术
总体上，半导体行业中已经开发了各种计算机存储器技术。计算机存储器的基本构建块可被称为存储器单元。存储器单元可以是被配置为存储至少一个信息(例如，按位的方式)的电子电路。作为实例，存储器单元可具有表示例如逻辑“1”和逻辑“0”的至少两种存储器状态。通常，信息可保持(存储)在存储器单元中，直至例如以受控方式修改存储器单元的存储器状态为止。可通过确定存储器单元驻留在哪种存储器状态中来获得存储器单元中存储的信息。目前，可使用各种类型的存储器单元来存储数据。通常，可将大量存储器单元实现为存储器单元阵列，其中，可对每个存储器单元或预定义的存储器单元组单独寻址。在这种情况下，可通过对存储器单元进行相应寻址来读出信息。此外，在半导体工业中已开发出各种驱动器电路来控制存储器件的一个或多个存储器单元的操作。可以如下方式来实现存储器单元，即，使得每个单个存储器单元或至少各个存储器单元组明确可寻址，例如用于对相应存储器单元或存储器单元组进行写入(例如，编程和/或擦除)和/或读取。
附图说明
在附图中，相同的附图标记在不同视图中通常表示相同的部分。附图不一定按比例绘制，而是重点通常放在示出本发明的原理上。在以下描述中，参考以下附图描述本发明的各个方面，在附图中：
图1A、图1B、图2A、图3A、图3C和图3D各自示意地示出根据各个方面的存储器单元布置；
图1C、图2B和图3B各自示出根据各个方面的存储器单元布置的立体图；
图4A示意地示出根据各个方面的存储器单元；
图4B示意地示出根据各个方面的存储器单元布置；
图4C至图4H示意地示出根据各个方面的各种架构和寻址方案的存储器单元布置；
图4I至图4L各自示意地示出根据各个方面的示例存储器单元布置；
图5A和图5B各自示意地示出根据各个方面的包括四个存储器单元的示例存储器单元布置；
图5C示出根据各个方面的包括四个存储器单元的存储器单元布置的示例配置；
图5D示出根据各个方面的由一个或多个控制电路驱动的存储器单元布置的立体图；
图5E示出根据各个方面的包括四个多位存储器单元的存储器单元布置的示例配置；
图5F示意地示出根据各个方面的具有NAND架构的存储器单元布置的截面；
图6A和图6B各自示意地示出根据各个方面的具有NOR架构并包括多位存储器单元的存储器单元布置；
图6C和图6D各自示意地示出根据各个方面的具有NAND架构并包括多位存储器单元的存储器单元布置；
图6E示意地示出根据各个方面的具有AND架构并包括多位存储器单元的存储器单元布置；
图7A至图7E各自示意地示出根据各个方面的包括多位存储器单元的示例存储器单元布置；
图8示出根据各个方面的用于制造存储器单元布置的方法的示意流程图；
图9示出根据各个方面的用于操作存储器单元布置的方法的示意流程图。
具体实施方式
下面的详细描述参考附图，这些附图通过说明的方式示出可实施本发明的具体细节和方面。这些方面被足够详细地描述以使本领域技术人员能够实践本发明。在不脱离本发明的范围的情况下，可利用其他方面并可进行结构、逻辑和电气改变。各个方面不一定是相互排斥的，因为一些方面可与一个或多个其他方面结合以形成新的方面。结合方法描述了各个方面，并且结合器件(例如布置)描述了各个方面。然而，可理解，结合方法描述的方面可类似地应用于器件，反之亦然。
术语“至少一个”和“，一个或多个”可理解为包括大于或等于一的任何整数，即一、二、三、四……等。术语“多个”可理解为包括大于或等于二的任何整数，即二、三、四、五……等。
关于一组元件的短语“至少一个”在本文中可用于表示来自由这些元件组成的组中的至少一个元件。例如，关于一组元件的短语“中的至少一个”在本文中可用于表示以下选择：所列元件中的一个、所列元件中的多个、多个单独的所列元件、或多个多重个所列出的元件。
元件或一组元件“包括”另外的元件或另一组元件这一短语在本文中可用于表示该另外的元件或另一组元件可以是该元件或该组元件的一部分或该元件或该组元件可被配置或形成为另外的元件或另一元件组(例如，该元件可以是另一元件)。
短语“明确分配”在本文中可用于表示一对一分配(例如，分派，如对应)或双射分配。例如，第一元件被明确分配给第二元件可包括第二元件被明确分配给第一元件。作为另一示例，第一组元件被明确分配给第二组元件可包括第一组元件的每个元件被明确分配给第二组元件的对应元件，并且第二组元件的对应元件被明确分配给第一组元件的该元件。
术语“连接”在本文中可针对节点、集成电路元件等来用于表示电连接，电连接可包括直接连接或间接连接，其中，间接连接可仅包括电流路径中不影响所描述的电路或器件的基本功能的附加结构。本文中用于描述一个或多个端子、节点、区域、触点等之间的电气连接的术语“导电连接”可理解为具有例如欧姆特性的导电连接，例如电流路径中不存在p-n结的情况下由金属或简并半导体提供。术语“导电连接”也可称为“电连接”。
术语“电压”在本文中可关于“一个或多个位线电压”、“一个或多个字线电压”、“一个或多个杠杆线电压”、“一个或多个源极线电压”、“一个或多个控制线电压”、“一个或多个基极电压”等使用。作为示例，术语“基极电压”在本文中可用于表示电路的参考电压和/或参考电位。对于电路，基极电压也可被称为地电压、地电位、虚拟地电压或零伏特(0V)。电路的基极电压可由用于操作电子电路的电源限定。作为另一示例，术语“控制线电压”在本文中可用于表示被提供给例如存储器单元布置的控制线的电压(例如，“字线电压”可被提供给“字线”，“杠杆线电压”可被提供给“字线”，“位线电压”可被提供给位线，并且“源极线电压”可被提供给源极线)。电压差(例如，电压降)的符号可定义为存储器单元内部(例如，第一电极部分处)的电位减去存储器单元的第二电极部分处的电位。
说明性地，根据对包括节点或端子的电路的预期操作，被提供给节点或端子的电压可采用任何合适的值。例如，位线电压(被称为VBL或VBL)可根据对存储器单元布置的预期操作而变化。类似地，字线电压(被称为VWL或VWL)、板线电压(被称为VPL或VPL)和/或源极线电压(被称为VSL或VSL)可根据对存储器单元布置的预期操作而变化。被提供给节点或端子的电压可由施加至该节点或端子的相对于电路的基极电压(被称为VB)的相应电位来限定。此外，与电路的两个不同节点或端子相关联的电压降可由施加在两个节点或端子处的相应电压/电位限定。作为示例，与存储器单元布置的存储器单元(例如，存储器单元的电极)相关联的位线电压降可由施加在对应存储器单元(例如，存储器单元的电极)处的相应电压/电位限定。例如，基于n型或p型场效应晶体管(FET)的存储器单元可具有第一阈值电压和第二阈值电压，第一阈值电压也被称为低阈值电压(VL-th)，第二阈值电压也被称为高阈值电压(VH-th)。在基于n型场效应晶体管(n-FET)的存储器单元的情况下，高阈值电压VH-th可大于低阈值电压VL-th，无论是关于电压值还是绝对电压值(例如，VL-th可以是1V并且VH-th可以是3V，仅作为数值示例)，或高阈值电压VH-th可大于低阈值电压VL-th，仅关于电压值(例如，VL-th可以是-1V并且VH-th可以是1V，或VL-th可以是-2V并且VH-th可以是0V，或VL-th可以是-3V并且VH-th可以是-1V，仅作为数值示例)。在基于p型场效应晶体管(p-FET)的存储器单元的情况下，高阈值电压VH-th可能低于低阈值电压VL-th(关于电压值)并且高于低阈值电压VL-th(关于绝对电压值)(例如，VL-th可以是-1V并且VH-th可以是-3V，仅作为数值示例)，或高阈值电压VH-th可低于低阈值电压VL-th，仅关于电压值(例如，VL-th可以是1V并且VH-th可以是-1V，或VL-th可以是2V并且VH-th可以是0V，或VL-th可以是3V并且VH-th可以是1V，仅作为数值示例)。
根据各个方面，场效应晶体管或基于场效应晶体管的存储器单元的阈值电压可定义为恒流阈值电压(被称为Vth(ci))。在这种情况下，恒流阈值电压Vth(ci)可以是确定的栅极源极电压VGS，在该电压下漏极电流(被称为ID)等于预定义(恒定)电流。预定义(恒定)电流可以是参考电流(被称为ID0)乘以栅极宽度(W)与栅极长度(L)之比。可选择参考电流ID0的量级以适合于给定技术，例如0.1μA。在一些方面中，恒流阈值电压Vth(ci)可基于以下等式来确定：
Vth(ci)＝VGS(at ID＝ID0·W/L)。
场效应晶体管或基于场效应晶体管的存储器单元的阈值电压可由场效应晶体管或基于场效应晶体管的存储器单元的特性(例如，材料、掺杂等)来限定，因此它可以是场效应晶体管或基于场效应晶体管的存储器单元的(例如，本征)特性。
在一些方面中，两个电压可通过诸如“更大”、“更高”、“更低”、“更少”或“相等”等相对术语来相互比较。应当理解，在一些方面中，比较可包括电压值的符号(正或负)，或在其他方面中，可以考虑将绝对电压值(也被称为量级或振幅，例如电压脉冲的量级或振幅)用于比较。
根据各个方面，可经由对应存取器件对存储器单元进行寻址。存取器件可包括或可以是例如场效应晶体管(FET)，例如n型或p型场效应晶体管、传输门(比如，基于n型或p型的传输门)等。存取器件可具有与其相关联的阈值电压。存取器件(例如，场效应晶体管)的阈值电压可由存取器件(例如，场效应晶体管)的特性来限定，诸如材料、掺杂等，并且因此它可以是存取器件的(例如，本征)属性。
根据各个方面，存储器单元可具有与其相关联的至少两种不同状态，例如具有两种不同的电导率，它们可被确定以评估存储器单元驻留在至少两种不同状态中的哪一种中。存储器单元通常可包括相变或基于相变的存储器单元、铁电或基于铁电的存储器单元、反铁电或基于反铁电的存储器单元、自发极化存储器单元——诸如剩余极化存储器单元、电容器或基于电容器的存储器单元和/或铁电电容器或基于铁电电容器的存储器单元(“FeCAP”)。存储器单元可至少包括第一存储器状态和第二存储器状态。在一些方面中，存储器单元所驻留的存储器状态可在存储器单元的读出期间影响电流特性和/或电压特性。例如，第一存储器状态可与逻辑“1”相关联，并且第二存储器状态可例如与逻辑“0”相关联。然而，可任意选择存储器状态的定义和/或逻辑“0”和逻辑“1”的定义。基于FET的存储器单元(例如，自发极化存储器单元——比如剩余极化存储器单元)可包括第一存储器状态以及第二存储器状态，第一存储器状态例如是低阈值电压状态(称为LVT状态)，第二存储器状态例如是高阈值电压状态(被称为HVT状态)。在一些方面中，高阈值电压状态可与在读出期间低于低阈值电压状态的电流相关联。低阈值电压状态可以是导电状态(例如，与逻辑“1”相关联)并且高阈值电压状态可以是非导电状态或至少比低阈值电压导电性低的状态(例如，与逻辑“0”相关联)。然而，可任意选择LVT状态和HVT状态的定义和/或逻辑“0”和逻辑“1”的定义。说明性地，第一存储器状态可与基于FET的存储器单元的第一阈值电压相关联，并且第二存储器状态可与基于FET的存储器单元的第二阈值电压相关联。
例如，相变存储器单元可包括相变部分。相变部分可用于例如在存储器单元中实现存储功能。相变部分可包括第一相状态和第二相状态。例如，相变存储器单元可在施加电信号时从第一相状态变为第二相状态反之亦然，并且可保持在相应相状态下至少一段时间(被称为保留时间)。
根据各个方面，自发极化存储器单元(例如，剩余极化存储器单元)可包括自发极化部分(也被称为自发可极化部分，例如，剩余极化部分)。自发极化部分可用于例如在存储器单元中实现存储功能。因此，根据各个方面，存储器单元可实现为电容器结构，例如，实现为自发极化电容器(例如，剩余极化电容器)。通常，在施加电场E后材料可具有非零电极化P的情况下，材料部分(例如，材料层)中可存在自发极化；因此，可检测出材料部分的特定值。例如，自发极化可以是铁电极化或反铁电极化。通常，当材料在所施加的电场E减小到零时可保持极化的情况下，在材料部分(例如，材料层)中可能存在剩余极化(也被称为保持性或剩磁)；因此，可检测出材料部分的电极化(P)的特定值。说明性地，当电场减小到零时材料中的剩余的极化可被称为剩余极化或残余极化。因此，在去除外加电场的情况下，材料的剩磁可以是材料中的残余极化的量度。自发极化材料可以是或可包括表现出剩磁的自发极化材料，例如铁电材料，和/或可包括不表现出剩磁的自发极化材料，例如反铁电材料。一般来说，铁电性可以是描述材料的剩余极化的概念，类似于用于描述磁性材料中的剩余磁化的铁磁性的概念。一般来说，反铁电性可以是描述材料的非剩磁但自发极化的概念，类似于用于描述磁性材料中的非剩磁但自发磁化的反铁磁性。自发极化部分(或自发极化区)可在(电压相关)极化上表现出滞后。自发极化部分可表现出反铁电特性，例如，在自发极化部分上没有电压降的情况下，自发极化部分可能不具有剩余极化或未剩余基本剩余极化。在其他方面中，自发极化部分可表现出铁电特性，例如，在自发极化部分上没有电压降的情况下，自发极化部分可具有剩余极化或基本剩余极化。
在一些方面中，在各种类型的应用中，例如在存储器技术中，低至0μC/cm2至3μC/cm2的剩余极化可被视为无基本剩余极化。由于不期望的影响，例如由于不理想的层形成，如此低的剩余极化值可能存在于层或材料中。在一些方面中，在各种类型的应用中，例如在存储器技术中，大于3μC/cm2的剩余极化可被视为基本剩余极化。这样的基本剩余极化可允许根据自发极化部分或自发极化材料的极化状态来存储信息。
此外，剩余极化材料可包括自发极化，例如，参考超出介电极化的材料的极化能力。材料的矫顽力可以是去除剩余极化可能需要的反向极化电场强度的量度。根据各个方面，矫顽电场(也被称为矫顽场)可以是或表示使剩余极化层去极化所需的电场。剩余极化可通过分析一个或多个滞后测量值(例如滞后曲线)来评估，例如在极化P对电场E的图中，其中，材料被极化成相反的方向。可使用电容谱分析材料的极化能力(介电极化、自发极化和剩余极化)，例如，通过静态(C-V)和/或时间分辨测量或通过极化电压(P-V)或正上负下(PUND)测量。
剩余极化部分的极化状态可通过电容器结构进行切换。剩余极化部分的极化状态可通过电容器结构读出。剩余极化部分的极化状态可限定例如存储器单元的存储器状态。作为示例，剩余极化部分的极化状态可影响电容器结构的一个或多个电特性，例如在对电容器结构充电期间的充电电流。
在通常的电容器结构中，存储在其中的电荷量可用于限定存储器状态例如，存储在电容器结构中的第一电荷量可限定第一存储器状态，并且存储在电容器结构中的第二电荷量可限定第二存储器状态。
根据各个方面，对存储器单元进行写入或执行对存储器单元的写入操作可包括将存储器单元所驻留的存储器状态从(例如，第一)存储器状态修改为另外的(例如，第二)存储器状态的操作或进程。根据各个方面，对存储器单元进行写入可包括对存储器单元进行编程(例如，执行存储器单元的编程操作)，其中，在编程之后存储器单元所驻留的存储器状态可被称为“编程状态”。例如，对剩余极化存储器单元进行编程可将剩余极化存储器单元的极化状态从第一极化状态修改为第二极化状态(例如，与第一极化状态相反)。根据各个方面，对存储器单元进行写入可包括擦除存储器单元(例如，执行存储器单元的擦除操作)，其中，存储器单元在擦除之后所驻留的存储器状态可被称为“擦除状态”。例如，擦除剩余极化存储器单元可将剩余极化存储器单元的极化状态从第二极化状态修改为第一极化状态。例如，编程状态可与逻辑“1”相关联，并且擦除状态可与逻辑“0”相关联。然而，编程状态和擦除状态的定义可任意选择。例如，对基于n型FET的存储器单元进行编程可将存储器单元所驻留的状态从HVT状态修改为LVT状态，而对基于p型FET的存储器单元进行编程可将存储器单元所驻留的状态从LVT状态修改为HVT状态。根据各个方面，对存储器单元进行写入可包括擦除存储器单元(例如，执行存储器单元的擦除操作)，其中，存储器单元在擦除之后所驻留的存储器状态可被称为“擦除状态”。例如，擦除基于n型FET的存储器单元可将存储器单元所驻留的状态从LVT状态修改为HVT状态，而擦除基于p型FET的存储器单元可将存储器单元所驻留的状态从HVT状态修改为LVT状态。例如，编程状态可以是导电状态(例如，与逻辑“1”相关联)并且擦除状态可以是非导电状态或至少比编程状态导电性低的状态(例如，与逻辑“0”相关联)。然而，编程状态和擦除状态的定义可任意选择。
术语“切换”在本文中可用于描述对存储器单元驻留的存储器状态的修改。例如，在存储器单元驻留在第一存储器状态的情况下，存储器单元驻留的存储器状态可被切换，使得在切换之后，存储器单元可驻留在不同于第一存储器状态的第二存储器状态。因此，术语“切换”在本文中可用于描述存储器单元所驻留的存储器状态从第一存储器状态修改为第二存储器状态。术语“切换”在本文中还可用于描述对极化的修改，例如，对剩余极化部分的修改。例如，可对剩余极化部分的极化进行切换，使得极化的符号从正变为负或从负变为正，而极化的绝对值在一些方面中可保持基本不变。
根据各个方面，基于铁电电容器的存储器单元(也被称为铁电电容器“FeCAP”)可包括电容器结构，其包括铁电材料作为自发极化部分，例如，作为剩余极化部分(例如，铁电电容器)。术语“铁电体”在本文中可用于例如描述表现出滞后电荷电压关系(Q-V)的材料。铁电材料可以是或可包括铁电HfO2和/或铁电ZrO2。铁电HfO2可包括可表现出铁电特性的任何形式的氧化铪。铁电材料可包括例如HfO2、ZrO2、HfO2和ZrO2的固溶体(例如但不限于1∶1混合物)或掺杂或取代有以下元素(非穷尽列表)中的一种或多种的HfO2：硅、铝、钆、钇、镧、锶、锆、任何稀土元素或在氧化铪中提供或维持铁电性的任何其他适合的掺杂剂(也称为掺杂物)。根据各个方面，铁电材料可以是在自发极化部分(例如，在剩余极化部分)中使用的材料的示例。根据各个方面，铁电部分可以是自发极化部分(例如，剩余极化部分)的示例。
在半导体行业中，非易失性存储器技术的集成可能对诸如微控制器(MCU)等片上系统(SoC)产品有用。根据各个方面，非易失性存储器可被集成在处理器的处理器核旁边。作为另一实例，一个或多个非易失性存储器可用作大容量存储器件的一部分。在一些方面中，非易失性存储器技术可基于如下所述的存储器单元布置。存储器单元布置可包括FeCAP存储器单元。由于包括在FeCAP存储器单元中的铁电材料可具有至少两种稳定的极化状态，因此铁电电容器可用作非易失性存储器单元。因此，FeCAP存储器单元通过在电容器结构的至少第一电极与第二电极之间的铁电材料来存储数据。根据各个方面，基于非易失性场效应晶体管的存储器结构或存储器单元可将数据存储从几小时(例如，多于5小时)到几十年(例如，10年、20年等)的时间段，而易失性存储器单元可将数据存储从纳秒到几小时(例如，少于5小时)的时间段。
与其他新兴存储器技术相比，剩余极化存储器单元，比如基于FeCAP的存储器单元可集成在前道工序(FEoL)和/或后道工序(BEoL)工艺流程中，这是因为它可实现为一种电容器型存储器。因此，基于FeCAP的存储器单元的集成可符合标准FEoL和/或BEoL互补金属氧化物半导体(CMOS)工艺流程。因此，各种集成方案可用于以不同的工艺技术集成基于FeCAP的存储器单元。
在一些方面中，可基于一个或多个写入操作(例如，编程和/或擦除操作)和/或一个或多个读出操作来操作存储器单元布置(例如，包括多个存储器单元的阵列)。例如，在写入操作期间，可向电线(也被称为控制线或驱动器线)提供预定义电压，其中，电线可连接至存储器单元的相应节点(例如，相应电极)以允许用于期望操作。电线可被称为例如位线、字线、板线和/或源极线。不旨在被写入的所有存储器单元可看见至少小于编程电压的电压。编程电压可由存储器单元的类型和/或设计限定。在一些方面中，编程电压可介于1V至约10V的范围内。编程电压可通过一个或多个电测量来确定。可使用各种定时来提供相应电压，例如，提供期望写入电压和/或期望读出电压。
通常，存储器单元布置可包括多个(例如，易失性或非易失性)存储器单元，这些存储器单元可通过相应寻址方案单独或成组存取。例如，矩阵架构可被称为“NOR”或“NAND”架构，这取决于相邻存储器单元彼此连接的方式，即，取决于相邻存储器单元的端子被共享的方式，但不限于这两种类型(另一种类型是例如“AND”架构)。例如，在NAND架构中，存储器单元可被组织在存储器单元的扇区(也被称为块)中，其中，存储器单元串联连接成串(例如，源极和漏极区由相邻的晶体管共享)，并且串联连接至第一控制线和第二控制线。例如，NAND架构中的存储器单元组可彼此串联连接。在NOR架构中，存储器单元可彼此并联连接。NAND架构因此可能更适合于对存储在存储器单元中的数据的串行存取，而NOR架构可能更适合于对存储在存储器单元中的数据的随机存取。
各个方面涉及包括一个或多个存储器单元的存储器单元布置。一个或多个存储器单元可以是例如一个或多个FeCAP存储器单元。在一些方面中，控制电路可被配置为执行和/或指示与存储器单元布置的一个或多个存储器单元的写入相关联的一个或多个写入操作。在一些方面中，控制电路可用于控制对存储器单元布置的单个存储器单元(说明性地，旨在被写入的存储器单元)的写入。根据各个方面，对存储器单元进行写入可包括使存储器单元从至少两种存储器状态中的一种进入存储器单元的至少两种存储器状态中的另一种。
根据各个方面，一种存储器单元布置可包括：一个或多个存储器单元，一个或多个存储器单元中的每个包括：电极柱，具有底面和顶面；存储器材料部，包围电极柱的侧面部；电极层，包围存储器材料部和电极柱的侧面部，其中，电极柱、存储器材料部和电极层形成电容存储器结构；以及场效应晶体管结构，包括栅极结构，其中，电极柱的底面面向栅极结构并导电连接至栅极结构，并且其中，电极柱的顶面背向栅极结构。
根据各个方面，一种存储器单元布置可包括：一个或多个存储器单元，一个或多个存储器单元中的每个包括：电极柱，从电极柱的底面延伸至电极柱的顶面；一个或多个存储器材料部，一个或多个存储器材料部中的每个包围电极柱的对应第一侧面部；一个或多个第一电极层，一个或多个第一电极层中的每个包围一个或多个存储器材料部中的对应存储器材料部以及电极柱的与对应存储器材料部相关联的第一侧面部；其中，第一电极层、对应存储器材料部和电极柱形成相应电容存储器结构；以及介电材料部，包围电极柱的与第一侧面部中的每个不同的第二侧面部；第二电极层，包围介电材料部和电极柱的第二侧面部，其中，电极柱、介电材料部和第二电极层形成电容杠杆结构；以及场效应晶体管结构，包括栅极结构，其中，栅极结构面向电极柱的底面并导电连接至电极柱。
根据各个方面，一种存储器单元布置可包括：一个或多个存储器单元，一个或多个存储器单元中的每个包括：场效应晶体管结构；多个控制节点；多个电容器结构，多个电容器结构中的每个包括连接至多个控制节点中的对应控制节点的第一电极、连接至场效应晶体管结构的栅极区的第二电极、以及设置在电容器结构的第一电极与第二电极之间的可极化区。
根据各个方面，一种存储器单元布置可包括：一个或多个存储器单元，一个或多个存储器单元中的每个存储器单元包括：场效应晶体管结构；多个第一控制节点；多个第一电容器结构，多个第一电容器结构中的每个包括连接至多个第一控制节点中的对应第一控制节点的第一电极、连接至场效应晶体管结构的栅极区的第二电极、以及设置在第一电容器结构的第一电极与第二电极之间的自发极化区；第二控制节点；以及第二电容器结构，包括连接至第二控制节点的第一电极和连接至场效应晶体管的栅极区的第二电极。
图1A示意地示出根据各个方面的示例存储器单元1的截面。存储器单元布置10可包括一个或多个存储器单元，比如存储器单元1。存储器单元1可包括电极柱12。电极柱12可具有底面14和顶面16。底面14可基本平行于x-y平面。顶面16可基本平行于x-y平面。x-y平面可由之上、上方和/或之中可设置存储器单元布置10的衬底的横向平面(在一些方面中被称为横向尺寸)限定。x-y平面可由之上、上方和/或之中可设置存储器单元布置10的芯片的横向平面限定。例如，x-y平面可由衬底和/或芯片的平面内方向限定。电极柱12可基本垂直于x-y平面，例如在z方向上延伸。z方向可对应于衬底和/或芯片的平面外方向(在一些方面中被称为竖直维度)。例如，衬底和/或芯片的高度可由z坐标给出。底面14可具有以下几何形状中的一种：圆形、正方形、三角形、平行四边形、梯形、椭圆形、多边形、n边形等。顶面16可具有以下几何形状中的一种的底面几何形状：圆形、正方形、三角形、平行四边形、梯形、椭圆形、多边形、n边形等。底面14和顶面16可限定作为电极柱的、具有底面和顶面的任何几何体或几何体的截头体。例如，底面14和顶面16都可以是圆形并且电极柱12可以是圆柱体或圆锥体的截头体(在一些方面中被称为圆截头体)。例如，底面14和顶面16都可以是正方形，而电极柱12可以是立方体、长方体、矩形棱柱、棱锥体(在一些方面中被称为方形截头体)等。根据各个方面，电极柱12可具有圆柱形的形状，比如圆形圆柱形状或棱柱形形状。圆柱体通常可具有形状和大小相同的底面和顶面。形状和大小不受限制。具有圆形底面和顶面的圆柱体可被称为圆形圆柱体，有时经常被称为圆柱体。具有n边形(例如，多边形，例如，n大于2)形状的底面和顶面的圆柱体可被称为棱柱。圆柱体可包括截头圆柱体。根据各个方面，电极柱12可具有截头体形状。截头体可以是棱锥体或圆锥体的截头体。截头体可包括经截头的截头体。
根据各个方面，底面14与顶面16可基本彼此平行。电极柱12可具有由底面14和顶面16之间的距离限定的高度。例如，电极柱12的高度可以是z方向上的距离。电极柱12可具有侧面18。侧面18可由电极柱12的几何形状限定。侧面可包括电极柱的除底面14和顶面16之外的所有侧(例如，侧面)。例如，在电极柱12是旋转体(比如圆柱体的)的情况下，侧面18可包括一个侧面。例如，在底面14和顶面16成形为n边形的情况下，侧面18可包括“n”个侧面。说明性地，由底面14、顶面16和侧面18限定的主体可具有由底面和/或顶面限定的短边和由侧面限定的长边(例如，侧面的高度)。电极柱12的宽度可由底面14和/或顶面16的形状限定。例如，在圆形形状的情况下，电极柱12的宽度可由圆的直径限定。例如，在n边形的情况下，电极柱12的宽度可由n边形的两个相对侧或两个基本相对侧之间的距离限定。电极柱12的宽度可以是电极柱12在x方向和/或y方向上的最大延伸。电极柱12的宽度可以是电极柱12垂直于高度方向(例如，z方向)的最大延伸。电极柱12可包括或可由Cu、Au、Ag、W、Al、Ru、Ti、TiN、Ta、TaN、Co、CoN、Nb、NbN、Pd、Pt、Ir、IrO2、RuO2、Poly-Si等组成。
存储器单元1可包括存储器材料部22(例如，自发极化部分，例如，剩余极化部分)。存储器材料可包括相变材料、自发极化材料、剩余极化材料等。在下文中，在各个方面中，存储器材料被示例地描述为剩余极化材料。然而，应当注意，这用作示例并且具有与其相关联的至少两种不同状态的任何其他材料可用作存储器材料，比如任何种类的自发极化材料(例如，铁电存储器材料，例如，反铁电材料等)。存储器材料部22可包围侧面18的一部分20(在一些方面中被称为侧面部20)。侧面部20可包括电极柱12的一个或多个侧的相应部分。根据各个方面，存储器材料部22可周界地包围(例如，完全周界地包围)电极柱12的侧面部20。例如，电极柱12可具有圆柱形形状并且侧面部20可由在x-y平面内由圆柱形形状提供的圆的弧(例如，圆的完整周长)限定以及侧面部20的高度可由z坐标限定。在这种情况下，侧面部20可以是曲面。例如，电极柱12的底面14和/或顶面16可具有n边形形状并且侧面部20可由电极柱12的在x-y平面内的一侧或多侧(例如，在侧面部20完全周界地包围电极柱12的情况下，由所有侧)限定，并且侧面部20的高度可由z坐标(例如，在z方向上)限定。根据各个方面，存储器材料部22的表面可面向侧面部20。存储器材料部22的面向侧面部20的表面可基本平行于侧面部20。存储器材料部22的面向侧面部20的表面可与侧面部20基本同轴。例如，在电极柱12具有圆柱形形状的情况下，存储器材料部22的面向侧面部20的表面可成形为圆弧形，并且圆弧形可基本同轴于由侧面部20所限定的圆弧。例如，在电极柱12具有多边形形状的情况下，存储器材料部22的面对侧面部20的表面可包括一个或多个表面部分，并且每个表面部分可基本同轴于多边形侧面部20的侧面。根据各个方面，存储器材料部22可直接接触电极柱12。例如，存储器材料部22的表面可直接接触电极柱12的侧面部20。
存储器单元1可包括电极层24。电极层24可包围存储器材料部22。电极层24可包围侧面部20。例如，电极层24可周界地包围(例如，完全周界地包围)存储器材料部22。根据各个方面，电极层24的表面可面向侧面部20。电极层24的面向侧面部20的表面可基本平行于侧面部20。电极层24的面向侧面部20的表面可基本同轴于侧面部20。例如，在电极柱12具有圆柱形形状的情况下，m电极层24的面向侧面部20的表面可成形为圆弧形，并且圆弧形可基本同轴于由侧面部20限定的圆弧。例如，在电极柱12具有多边形形状的情况下，电极层24的面向侧面部20的表面可包括一个或多个表面部分，并且每个表面部分可基本同轴于多边形侧面部20的侧面。存储器材料部22可设置在电极层的面向侧面部20的表面与侧面部20之间。根据各个方面，电极层24可直接接触存储器材料部22。例如，电极层24的表面可直接接触存储器材料部22。电极层24可具有在x方向和/或y方向上限定的宽度，其大于在z方向上限定的高度。电极层24可具有平坦形状。电极层24可与电极柱12成一定角度设置。电极层24与电极柱12之间的角度可介于约45°与约90°之间。电极层24可相对于z方向成一定角度设置。说明性地，电极柱12可在第一方向(例如，z方向)上或沿第一方向延伸，并且电极层24可沿不同于第一方向的第二方向(例如，x方向和/或y方向)延伸。根据各个方面，电极层24可垂直于x-y平面。例如，电极层24可平行于衬底和/或芯片的横向方向(例如，平面内方向)。例如，电极层24可在衬底的横向方向上延伸。根据各个方面，存储器单元布置10可包括设置在衬底上或上方的一个或多个金属化层。电极层24可基本平行于一个或多个金属化层。
说明性地，电极层24可包括孔(例如，凹槽)。孔可从电极层24的第一表面延伸至电极层24的与电极层24的第一表面相对的第二表面。电极柱12可设置在电极层24的孔内。存储器材料部22可至少设置在电极层24的孔内，在电极层24和侧面部20之间的间隙中。应当注意，术语“层中的孔”可理解为使得：孔由层的特定(例如，图案化)结构限定，并且孔可或可不填充有一种或多种材料。在多个方面中，可在电极层中提供孔，其中，孔至少部分地填充有与电极层的材料不同的材料。填充孔的一个或多个材料部分可以是存储器单元的一部分并可与电极层结合形成电容器结构(例如，电容存储器结构)。
根据各个方面，电极柱12、存储器材料部20和电极层24可形成电容存储器结构2(在一些方面中也被称为存储器电容器或存储器电容器结构)。电容存储器结构2可被配置为具有如本文所述的至少第一存储器状态和第二存储器状态(例如，LVT状态和HVT状态)(例如，以存储位)。
存储器单元1可包括晶体管结构，例如，场效应晶体管结构30。场效应晶体管结构30可以是金属氧化物半导体(MOS)场效应晶体管结构(例如，被称为MOSFET)。然而，可以相同方式或类似方式使用任何其他合适的晶体管结构。场效应晶体管结构30可包括栅极结构。电极柱12的底面14可面向栅极结构。电极柱12(例如，电极柱12的底面14)可导电连接至栅极结构。电极柱12的顶面16可背向栅极结构。电极柱12的底面14与栅极结构之间的距离可小于电极柱12的顶面16与栅极结构之间的距离。说明性地，底面14可比顶面16更靠近栅极结构。电极层24与栅极结构之间的竖直距离可基本一致。竖直距离可以是垂直于底面14和/或顶面16的距离。电极层24可包括或可由Cu、Au、Ag、W、Al、Ru、Ti、TiN、Ta、TaN、Co、CoN、Nb、NbN、Pd、Pt、Ir、IrO2、RuO2、Poly-Si等组成。
图1B示意地示出根据各个方面的包括具有平面栅极结构32的场效应晶体管结构30的存储器单元布置10。根据各个方面，场效应晶体管结构30可包括第一端子34(例如，源极端子)和第二端子36(例如，漏极端子)。根据各个方面，电极层24可基本平行于栅极结构。例如，电极层24可具有第一表面和与第一表面相对的第二表面，并且第一表面和/或第二表面可基本平行于栅极结构(例如，栅极结构的表面)。然而，应当注意，栅极结构可具有任何种类的形状。例如，场效应晶体管结构30可以是或可包括鳍式FET结构并且栅极结构可以是U形或类似U形。
图1C示例地示出根据各个方面的存储器单元布置10的立体图。存储器单元布置10可包括存储器单元1。电极柱12的底面14和顶面16各自可具有圆形形状并且电极柱12可具有圆柱形形状。存储器材料部22可完全周界地包围侧面部20。在此示例中，存储器材料层可完全周界地包围电极柱12的侧面18。存储器材料层可形成存储器材料部22。存储器材料部22可直接接触电极柱12。电极层24可具有平坦形状。电极层24可完全周界地包围电极柱12和存储器材料部22。电极层24可直接接触存储器材料部22。
图2A示意地示出根据各个方面的包括第一存储器单元1A和第二存储器单元1B的存储器单元布置10。图2B示例地示出根据各个方面的包括第一存储器单元1A和第二存储器单元1B的存储器单元布置10的立体图。第一存储器单元1A和第二存储器单元1B中的每个可根据存储器单元1来配置。根据各个方面，存储器单元布置10可包括公共电极层24。公共电极层24可提供第一存储器单元1A和第二存储器单元1B中的每个的电极层24。根据各个方面，第一存储器单元1A的电极柱12A与第二存储器单元1B的电极柱12B可彼此间隔开。
图3A示意地示出根据各个方面的包括两个电极层的存储器单元布置10。图3B示例地示出根据各个方面的包括两个电极层的存储器单元布置10的立体图。电极层24可以是第一电极层24。存储器单元1还可以包括第二电极层44。存储器单元1可包括介电材料部42。介电材料部42可包围(例如，周界地包围，例如，完全周界地包围)电极柱12的第二侧面部40。第二侧面部40可与侧面部20(以下也被称为第一侧面部20)不同。第二电极层44可包围电极柱12的介电材料部42和第二侧面部40。根据各个方面，介电材料部42的几何形状可配置为类似于存储器材料部22，诸如形状、对准、几何约束等。根据各个方面，第二电极层44可关于几何特性、材料特性等类似于第一电极层24配置。根据各个方面，第一电极层24可沿第一方向(例如，y方向)在第一平面(例如，平行于x-y平面)中延伸，并且第二电极层44可沿不同于第一方向的第二方向(例如，x方向)在第二平面(例如，平行于x-y平面，例如，不同于第一平面)中延伸。例如，第一电极层24与第二电极层44可以相对于彼此成约45°或更大的角度延伸。第一电极层24与第二电极层44可彼此间隔开。根据各个方面，存储器单元布置10可包括设置在第一电极层24与第二电极层44之间的至少一个中间层(例如，隔离中间层，例如，介电中间层)。根据各个方面，第一电极层24的高度h(24)(例如，在z方向上限定)可不同于第二电极层44的高度h(44)(例如，在z方向上限定)。例如，第二电极层44的高度h(44)可大于第一电极层24的高度h(24)，反之亦然。第一电极层24可直接接触存储器材料部22，并且第二电极层44可直接接触介电材料部42。介电材料部42与第二电极层44的接触面积可大于存储器材料部22与第一电极层24的接触面积，反之亦然。存储器材料部22可直接接触第一侧面部20，并且介电材料部42可直接接触第二侧面部40。介电材料部42与第二侧面部40的接触面积可大于存储器材料部22与第一侧面部20的接触面积，反之亦然。
根据各个方面，电容存储器结构的电容可由第一电极层24的高度h(24)控制。根据各个方面，电极柱12、介电材料部42和第二电极层44可形成电容器结构。若未另外明确说明，则如本文所述的介电材料部可包括非自发极化的介电材料。根据各个方面，非自发极化介电材料部42、电极柱12与第二电极层44可形成电容器结构，在一些方面中也被称为电容杠杆结构。若未另外明确说明，则电容杠杆结构(在一些方面中也被称为杠杆电容器或杠杆电容器结构)可包括非自发极化的介电材料部42。根据各个方面，电容器结构的电容可由第二电极层44的高度h(44)控制。根据各个方面，电容存储器结构2可具有第一电容并且电容性结构可具有不同于第一电容的第二电容。根据各个方面，第一电容与第二电容之比可由第一电极层24的高度h(24)和/或第二电极层44的高度h(44)控制。说明性地，第一电容、第二电容和/或它们之比是可调的。因此，第一电容、第二电容和/或它们之比可通过控制相应电极层的厚度来控制。在一些情况下，与可通过控制宽度来控制电容的其他技术相比，对层进行制备(例如，通过沉积，例如，通过蚀刻等)可更精确，例如，可通过光刻控制宽度。例如，光刻可具有约5nm的精度，而对层进行制备可以精确到原子层。
说明性地，第二电极层44可包括孔(例如，凹槽)。孔可从第二电极层44的第一表面延伸至与第二电极层44的与第一表面相对的第二电极层44的第二表面。电极柱12可设置在第二电极层44的孔内。介电材料部42可至少设置在第二电极层44的孔内，在第二电极层44与第二侧面部40之间的间隙中。
根据各个方面，介电材料部42可包括或可由存储器材料组成。例如，存储器材料部22可以是第一存储器材料部，并且介电材料部42可以是第二存储器材料部。在这种情况下，介电材料部42可包括或可由自发极化材料组成，并且包括介电材料部42的电容器结构可以是电容存储器结构。
图3C示意地示出根据各个方面的存储器单元布置10。存储器单元布置10可包括附加第二电极层44B。存储器单元1可包括附加介电材料部42B。附加介电材料部42B可包围(例如，周界地包围，例如，完全周界地包围)电极柱12的附加第二侧面部40B。附加第二侧面部40B可不同于第二侧面部40(在下文中也被称为第二侧面部40A)并不同于第一侧面部20。
根据各个方面，附加介电材料部42B可配置为类似于本文的介电部分42。根据各个方面，附加电极层44B可配置为类似于本文的电极层44。根据各个方面，第二电极层44A的高度h(44A)可大于附加第二电极层44B的高度h(44B)，反之亦然。根据各个方面，电极柱12、附加介电材料部42B和附加第二电极层44B可形成附加电容器结构。
关于图3D，存储器单元1可包括介电材料层50。介电材料层50可基本连续地包围(例如，周界地包围，例如，完全周界地包围)电极柱12的侧面18的至少一部分。介电材料层50可提供与第二电极层44A相关联的介电材料部42A和与附加第二电极层44B相关联的附加介电材料部42B。根据各个方面，介电材料部42可包括或可由存储器材料(例如，自发极化材料)组成。根据各个方面，介电材料层50可提供介电材料部42A、附加介电材料部42B和存储器材料部24。在这种情况下，第二电极层44A的高度h(44A)与附加第二电极层44B的高度h(44B)之和可大于第一电极层24的高度h(24)。根据各个方面，第二电极层44A的高度h(44A)和附加第二电极层44B的高度h(44B)各自可大于第一电极层24的高度h(24)。
图4A示意地示出根据各个方面的存储器单元100。存储器单元100可包括晶体管结构，例如场效应晶体管结构102。场效应晶体管结构102可以是金属氧化物半导体(MOS)场效应晶体管结构102(例如，被称为MOSFET)。然而，可以相同方式或类似方式使用任何其他合适的晶体管结构。根据各个方面，存储器单元100可包括两个电容器结构，例如，第一电容器结构104和第二电容器结构106。说明性地，存储器单元100可被配置为1T2C单元(即包括一个晶体管1T和两个电容器2C的存储器单元)。根据各个方面，第一电容器结构104可以是第一电容存储器结构。根据各个方面，第二电容器结构106可以是电容杠杆结构。因此，即使在第二电容器结构106包括一个或多个剩余极化部分和/或一个或多个剩余极化层的情况下，这些一个或多个剩余极化部分和/或一个或多个剩余极化层在操作期间也可不被切换作为杠杆电容器。说明性地，第二电容器结构106可有效地用作介电(非自发极化)电容器结构。
存储器单元100可包括第一控制节点104c(例如，待连接至字线的节点、施加写入电压VFE＝VPP的节点、施加读取电压VFE＝VG的节点，作为示例)和第二控制节点106c(例如，待连接至杠杆线的节点、待施加杠杆电压VLE的节点，作为示例)。第一电容器结构104可包括第一电极104e-1，例如，连接至存储器单元100的第一控制节点104c。第一电容器结构104还可以包括连接至场效应晶体管结构102的第二电极104e-2，例如连接至场效应晶体管结构102的栅极结构或栅极节点。在一些方面中，场效应晶体管结构102可包括栅极结构102g以控制场效应晶体管结构102，例如，以控制流过场效应晶体管结构102的电流或控制场效应晶体管结构102的沟道的导电性。根据一些方面，场效应晶体管结构102可包括或可以是长沟道MOSFET。长沟道MOSFET可包括大于约50nm的沟道长度。存储器单元100可包括栅极节点102f，在该栅极节点处可提供栅极电压VFG以控制场效应晶体管结构102。场效应晶体管结构102的栅极结构102g可被配置为是电浮动的。根据各个方面，第一电容器结构104的第二电极104e-2可连接至栅极节点102f。
根据各个方面，第一电容器结构104可包括设置在第一电极104e-1与第二电极104e-2之间的剩余极化层或区域104r。根据各个方面，第一电容器结构104可具有包括夹置在两个电极层之间的一个或多个剩余极化层的分层设计。可在第一电容器结构104的电极104e-1、104e-2之间提供一个或多个剩余极化层。根据各个方面，第一电容器结构可以是铁电电容器(也被称为FeCAP)。FeCAP可以是用于按位存储信息的存储器单元100的存储器元件。
根据各个方面，第二电容器结构106可包括连接至第二控制节点106c的第一电极106e-1和连接至场效应晶体管结构102(例如场效应晶体管的栅极)的第二电极106e-2。根据各个方面，第二电容器结构106的第二电极106e-2可连接至栅极节点102f。
根据各个方面，第二电容器结构106可包括设置在第二电容器结构106的第一电极106e-1与第二电极106e-2之间的电隔离区106i。根据各个方面，可在第二电容器结构106的电极106e-1、106e-2之间提供一个或多个介电层(换言之，一个或多个电绝缘层)。在另一方面中，可在第二电容器结构106的电极106e-1、106e-2之间提供一个或多个剩余极化层。根据各个方面，第二电容器结构可以是介电电容器或铁电电容器(也被称为FeCAP)。根据各个方面，第二电容器结构106可包括具有夹置在两个电极层之间的一个或多个剩余极化层和/或一个或多个介电层的分层设计。然而，如果集成允许，则可提供第二电容器结构106的电极106e-1、106e-2之间的不含任何固体材料的间隙。在这种情况下，在第二电容器结构106的电极106e-1、106e-2之间可不设置介电材料。
根据各个方面，第一电容器结构104与第二电容器结构106可包括相同的材料但是可具有彼此不同的相应电容。在一些方面中，第一电容器结构104具有第一电容CFE并且第二电容器结构106具有第二电容CLE，其中，第一电容CFE不同于第二电容CLE。例如，第二电容器结构106的电容CLE可以是至少10％(例如，10％，例如，大于15％，例如，大于20％，例如，大于30％，例如，大于40％等)不同于第一电容器结构104的电容CFE。例如，第二电容器结构106的电容CLE可大于第一电容器结构104的电容CFE。例如，第二电容器结构106的电容CLE可以是比第一电容器结构104的电容CFE大至少10％(例如，10％，例如，大于15％，例如，大于20％，例如，大于30％，例如，大于40％等)。这可允许例如存储器单元100的有效读出，并例如同时允许存储器单元100的有效写入。例如，在读出过程期间可在第二控制节点106c处施加具有第一电压值的杠杆电压VLE，并且在写入过程期间可在第二控制节点106c处施加具有第二电压值的杠杆电压VLE，其中，第一电压值可不同于第二电压值。
可有多种选择来修改电容器结构的电容，例如，可减小电容器电极的距离以增加电容器结构的电容，反之亦然。另一种可能性可包括增加电容器电极的有效面积以增加电容器结构的电容。另一种可能性可包括使用设置在电容器电极之间的介电材料，介电材料的相对介电常数越高，电容器结构的电容就越高。根据各个方面，电容器结构的有效面积可由电容器结构的一个电极到电容器结构的另一电极的几何竖直投影确定。增加电容器结构的有效面积(例如，同时保持相对较低的占用面积)可以是将电容器结构配置为包括至少一个弯曲或成角度部分的三维电容器结构。
根据各个方面，存储器单元100可包括耦合至场效应晶体管结构102的第一区(例如，第一源极/漏极区)102d的第三控制节点(例如，第一源极/漏极节点)102c-1和耦合至场效应晶体管结构102的第二区(例如，第二源极/漏极区)102s的第四控制节点(例如，第二源极/漏极节点)102c-2。
根据各个方面，场效应晶体管结构102可具有与其相关联的第三电容CMOS。在一些方面中，场效应晶体管结构102的电容CMOS可至少部分地由其门控设计产生。可注意，第一电容器结构104和第二电容器结构106被示出(例如，在图4A中)为单个电容器。然而，第一电容器结构104可包括多于一个电容器，例如，包括并联耦合在第一控制节点104c与栅极节点102f之间的至少两个电容器(例如，至少两个FeCAP)的电容器布置。此外，第二电容器结构106可包括多于一个电容器，例如，包括并联耦合在第二控制节点106c与栅极节点102f之间的至少两个电容器(例如，至少两个介电电容器，例如，至少两个铁电电容器)的电容器布置。
根据各个方面，第二电容器结构106可以是非铁电电容器结构，即，除铁电材料之外的另一种材料可设置在第二电容器结构106的两个电极106e-1、106e-2之间。根据各个方面，第二电容器结构106可以是或可包括线性电容器(比如介电电容器)。线性电容器可被配置为在电流电压特性中表现出线性特性，即，线性I-V曲线。
在下文中描述了与如果第二电容器结构106不包括在存储器单元100中相关的一个或多个问题，即，与在其中不包括杠杆电容器结构的标准1T1C存储器单元相关的一个或多个问题。
1T1C铁电场效应晶体管(FeFET)可包括连接至单个场效应晶体管结构(例如，具有电容CMOS)的栅极的单个铁电电容器(例如，具有电容CFE)。铁电电容器产生的电荷可修改有效栅极电压以控制场效应晶体管。根据各个方面，可调整两个元件的电容CMOS和CFE，因此，铁电电容器上的电压降可被调整为具有高效写入操作或高效读取操作，即，要么减少栅极电压，要么减少(例如，最小化)读取干扰，如下文更详细解释的。
在第一种情况下，电容CMOS可基本大于电容CFE。这可允许降低写入电压VPP。优点是可降低写入电压，这是因为大部分电压可能跨铁电电容器(CFE)下降。然而，缺点可能是在读取操作期间，读取电压VG可能主要跨铁电电容器(CFE)下降，这会降低对场效应晶体管结构(CMOS)的控制。在CMOS与CFE的电容比很高的情况下，场效应晶体管在某些情况下可能无法被有效控制，这是因为大部分电压可能跨铁电电容器(CFE)下降，这可能会由于在读取过程期间对重写存储器状态而导致读取干扰。此外，场效应晶体管(例如，MOSFET)的电容可以是非线性的，这可能使得难以设置特定电容比CMOS/CFE。
在第二种情况下，CFE可显著大于CMOS。这可允许减少读取干扰。优点是可避免读取干扰，这是因为大部分电压可能跨场效应晶体管(CMOS)下降。然而，缺点可能是在写入操作期间所有电压可能跨场效应晶体管下降，这会增加对存储器单元进行写入所需的电压。此外，由于铁电电荷导致的跨CMOS和CFE的电压降可能随着CMOS/CFE比的降低而增加，这可能导致铁电电容器(CFE)的去极化。
与常用方法相比，除了铁电电容器之外，本文描述的存储器单元100可还包括杠杆电容器结构。在这种情况下，铁电电容器可用于在存储器单元中存储实际信息，而杠杆电容器可用于修改存储器单元100中的电压状态以改进操作。杠杆电容器(例如，由第二电容器结构106体现)可用于修改存储器单元100的元件之间的电压分布，以使得可有效地执行读取和写入，如下文更详细解释的。
根据各个方面，提供包括杠杆电容器(CLE)的存储器单元100，例如，其中，杠杆电容器(CLE)可用于改变在写入和读取期间跨铁电电容器下降的电压。例如，使用杠杆电容器可允许降低写入电压并避免破坏性读取或任何其他读取干扰。杠杆电容器可以是铁电电容器、介电电容器，例如任何合适的电容器结构。存储实际信息的铁电电容器(例如，由第一电容器结构104体现)与杠杆电容器可具有不同的电容。计算浮动栅极电位的等式可由下式给出：
VFG≈(VFECFE+VLECLE+VMOSCMOS+QFE)/(CFE+CLE+CMOS)，
其中，VFE可以是施加至铁电电容器的电压，VLE可以是施加至电平电容器的电压，VMOS可以是施加至场效应晶体管(例如，场效应晶体管的源极/主体和漏极)的电压，QFE可以是铁电电荷，CLE可以是杠杆电容器的电容，而CFE可以是铁电电容器的电容(见图4A)。
作为示例，在写入操作期间，电压/电位VPP可施加至铁电电容器节点，使得VFE可基本等于VPP，而杠杆电容器和场效应晶体管(例如，由场效应晶体管结构102体现)可接地，使得VSS(基极电压)可基本等于VLE并且使得VLE可基本等于VMOS。根据杠杆电容CLE和场效应晶体管电容CMOS，跨铁电电容器的电压降可被调谐成CMOS+CLE，其基本大于CFE，并且大部分电压VPP可跨铁电电容器下降。这可能显著降低写入电压并产生铁电极极化电荷QFE。
在CMOS+CLE基本大于CFE的假设下，计算浮动栅极电位的等式给出以下结果：
VFG≈VFECFE/(CLE+CMOS)≈VSS。
可注意到，在选择足够大的CMOS的情况下，这一目标可通过仅具有连接至栅极的一个电容器的经典FeFET结构实现。然而，这可能导致如上的读取干扰问题。然而，如下文更详细解释的，可通过使用本文关于存储器单元100描述的配置来防止读取干扰。
在对存储器单元进行读取期间(例如，为了检测铁电电荷QFE)，可将读取电压VG施加至铁电电容器节点(使得VFE可基本等于VG)和杠杆电容器节点(使得VLE可基本等于VG)。然而，可向杠杆电容器节点施加低于读取电压VG的电压，例如，介于VG/2至VG的范围内的电压。作为示例，读取电压可被施加至存储器单元100的第一控制节点104c和第二控制节点106c两者。因此，由存储器单元100的两个电容器104、106和场效应晶体管结构102提供的电容分压器可通过施加的电压来改变并提供CMOS可显著小于CLE+CFE的条件，并且结果是，大部分电压可能跨场效应晶体管结构102下降，这允许非破坏性读取。
根据各个方面，由于连接至杠杆电容器的附加端子(例如，由于第二控制端子106c)，在写入和/或读取期间改变存储器单元100的有效电容分压器是可行的。例如，这允许避免上面参考标准1T1C存储器单元描述的缺点。如果CLE可基本大于CMOS并且如果CLE可基本大于CFE，则在杠杆电容器CLE是线性电容器的情况下，可显著降低MOS电容的非线性。
在CMOS基本小于CLE+CFE的假设下，计算浮动栅极电位的等式给出以下结果：
VFG≈VG+QFE/CLE。
根据各个方面，施加至第三控制节点102c-1的漏极电压可用于在场效应晶体管结构102的反型层上转移电荷并读出第一电容器结构104的铁电状态。
在保持期间，存储器单元100的所有端子(换言之，所有控制节点102c-1、102c-2、104c、106c)可接地，并且浮动栅极电位(VFG)可主要取决于杠杆电容(CLE)，假设CLE可能基本大于CMOS并且CLE可能基本大于CFE，这可用来降低铁电体的去极化场，如从以下等式可看出的：
VFG≈QFE/CLE。
根据各个方面，可相应地选择杠杆电容值以在读取操作期间获得场效应晶体管的栅极电压的足够高的变化并且在保持阶段期间获得低浮动栅极电位。
图4B示意地示出根据各个方面的存储器单元布置200的示例配置。在一些方面中，存储器单元布置200可包括多个存储器单元100，如本文所描述的。然而，可以相同或类似的方式使用其他合适的存储器单元。作为示例，存储器单元布置200的每个存储器单元202可包括场效应晶体管结构(被称为场效应晶体管，FET)、铁电电容器结构(被称为铁电电容器，FeCAP)和附加电容器结构(被称为杠杆电容器，LeCAP)。附加电容器结构可包括或可以是铁电电容器、介电电容器或任何其他合适的电容器。在一些方面中，存储器单元布置200的存储器单元202可如参考图4A所示的存储器单元100描述的那样配置。在另一方面中，存储器单元布置200的每个存储器单元202可被配置为使得铁电电容器结构和附加电容器结构具有相同的电容。在一些方面中，存储器单元布置200的每个存储器单元202可包括两个铁电电容器，其中，两个铁电电容器中的一个可被配置为存储表示存储器单元202的实际信息(例如，表示逻辑“0”或逻辑“1”)的电荷，并且其中，两个铁电电容器中的另一个可被配置为杠杆电容器。
根据各个方面，存储器单元布置200的每个存储器单元202可包括四个节点，或换言之，四个端子。节点/端子可用于寻址存储器单元布置200的存储器单元202以对相应存储器单元202进行读取和/或写入。如图4B所示，每个存储器单元202可包括第一控制节点202-1、第二控制节点202-2、第三控制节点202-3与第四控制节点202-4。第一控制节点202-1可连接至存储器单元202的铁电电容器。第二控制节点202-2可连接至存储器单元202的杠杆电容器。第三控制节点202-3可连接至存储器单元202的场效应晶体管(例如，连接至场效应晶体管的第一源极/漏极区，被称为漏极)。第四控制节点202-4可连接至存储器单元202的场效应晶体管(例如，连接至场效应晶体管的第二源极/漏极区，被称为源极)。
作为示例，通过在控制节点处施加相应电压，可控制相应存储器单元202的第三控制节点202-3与第四控制节点202-4的电气特性。例如，可通过向第一控制节点202-1和第二控制节点202-2施加相应电压来控制第三控制节点202-3与第四控制节点202-4之间的电流。作为另一示例，可通过向第一控制节点202-1和第二控制节点202-2施加相应电压来控制第三控制节点202-3处的电压输出。
根据各个方面，存储器单元布置200的多个存储器单元202中的每个存储器单元可以是基于场效应晶体管(FET)的存储器单元，并可包括两个源极/漏极区和栅极区(也被称为栅极结构)来控制两个源极/漏极区之间的电流。在各个方面中，一个或多个存储器单元202中的每个可包括场效应晶体管结构。作为示例，每个存储器单元202可包括栅极节点、源极节点和漏极节点。栅极节点可经由第一电容器结构104(例如，经由铁电电容器)耦合至存储器单元202的栅极区。源极节点可耦合至存储器单元的源极区。漏极节点可耦合至存储器单元202的漏极区。
存储器单元布置200的存储器单元202可例如布置在矩阵架构中。存储器单元202可被布置在n个列和m个行中，其中m和n是大于1的整数。仅作为示例，图4B示出各自包括两个存储器单元202的存储器单元布置200的两个列(例如，第一列和第二列)和两个行(第一行和第二行)。存储器单元布置200可包括任何合适数量的存储器单元202，这些存储器单元以任何合适数量n个列和任何合适数量m个行布置。每个行中的存储器单元202可来自存储器单元的相应第一子集，并且每个列中的存储器单元202可来自存储器单元的相应第二子集。
根据各个方面，存储器单元布置200可包括耦合至存储器单元202的多个控制线204、206、208(例如，一个或多个字线WL、一个或多个位线BL以及一个或多个杠杆线LL)。控制线204、206、208可用于提供电压/电位以控制存储器单元202的节点。多个控制线204、206、208可以任何合适的方式布置，例如由存储器单元布置200的期望矩阵架构限定。
根据各个方面，每个存储器单元202的第一控制节点202-1可连接至对应的第一控制线204(1)、204(2)(例如，对应的字线WL)。每个存储器单元202的第二控制节点202-2可连接至对应的第二控制线206(1)、206(2)(例如，对应的杠杆线LL)。根据各个方面，每个存储器单元202的第三控制节点202-3可连接至对应的第三控制线208(1)、208(2)(例如，对应的位线BL)。根据各个方面，每个存储器单元202的第四控制节点202-4可连接至公共控制节点(例如，公共源极节点或公共源极区)。然而，如果需要，第四控制节点202-4可经由一个或多个对应第四控制线(未示出)(例如，经由一个或多个对应源极线(未示出))来寻址。说明性地，存储器单元布置200的每个存储器单元202可明确地分配给一个字线WL、一个杠杆线LL和一个位线BL。根据各个方面，存储器单元布置202可包括一组字线(例如，第一字线WL(1)和第二字线WL(2)，作为示例)、一组位线(例如、第一位线BL(1)和第二位线BL(2)，作为示例)以及一组杠杆线(例如，第一杠杆线LL(1)和第二杠杆线LL(2))，作为示例)。存储器单元布置200可包括任何合适数量的控制线。根据各个方面，每个字线WL可耦合至存储器单元202的同一行中的每个存储器单元202。每个位线BL可耦合至存储器单元202的同一行中的每个存储器单元202。每个杠杆线LL可耦合至存储器单元102的同一列中的每个存储器单元202。根据各个方面，字线和杠杆线可连接至存储器单元布置200的存储器单元202的不同子集。根据各个方面，位线和杠杆线可连接至存储器单元布置200的存储器单元202的不同子集。根据各个方面，位线和字线可连接至存储器单元布置200的存储器单元202的相同子集。
根据各个方面，存储器单元布置200的每个存储器单元202可包括剩余极化层(例如，一个或多个存储器单元102中的每个可包括FeCAP)。因此，存储器单元202所驻留的存储器状态可与相应剩余极化层的至少两种极化状态中的一种相关联。存储器单元202的场效应晶体管的第一阈值电压VL-th可与剩余极化层的第一(例如，正)残余极化相关联(例如，它可以是第一残余极化的函数)，并且存储器单元202的场效应晶体管的第二阈值电压VH-th可与剩余极化层的第二(例如，负)残余极化相关联(例如，它可以是第二残余极化的函数)。
根据各个方面，存储器单元布置200可包括控制电路210。控制电路210可被配置为执行和/或指示与存储器单元布置200的存储器单元202的读取和/或写入相关联的一个或多个读取操作和/或一个或多个写入操作。控制电路210可被配置为向存储器单元202提供一个或多个控制信号(例如，一个或多个读取信号、一个或多个写入信号等)。说明性地，可将一个或多个读取信号和一个或多个写入信号提供给旨在被读取和/或写入的相应存储器单元。控制信号可理解为在存储器单元的相应节点处提供的以及/或者提供至存储器单元布置200的控制线的任何(例如，恒定或随时间变化的)电位或电压。根据各个方面，控制电路210可包括或可控制一个或多个电压供应电路。一个或多个电压供应电路可用于向存储器单元布置200的控制线204、206、208供应控制电压(例如，读取电压VG、写入电压VPP、基极电压VSS，作为示例)，例如，用于向一个或多个存储器单元202的相应控制节点201-1、201-2、201-3、201-4提供电压。根据各个方面，控制电路210可限定与存储器单元布置200相关联的基极电压，例如VSS，例如地电压(例如0V)。
根据各个方面，在存储器单元的读出期间，可在与待读出的存储器单元对应的位线处产生漏极电流ID(例如，通过相应地施加读出电压和杠杆电压)，其中，漏极电流可根据栅极源极电压降的函数并因此根据存储器单元所驻留的存储器状态(例如，LVT状态或HVT状态)而变化。例如，在栅极源极电压落在第一阈值电压VL-th与第二阈值电压VH-th之间的情况下，穿过存储器单元的电流流动可反映存储器单元所驻留的存储器状态。
在下文中，描述了可能与用于实现在其中不包括杠杆电容器结构的基于标准1T1C-FeFET存储器单元的存储器单元布置的常规AND架构相关的一个或多个问题。
一般来说，铁电晶体管(FeFET)可以AND架构来组织，这可允许例如单个位编程但仅允许基于字的擦除。例如，如果存储器单元布置的存储器单元包括长沟道MOS晶体管，则可一次仅擦除整行存储器单元。对于通过向源极区和漏极区施加电压而使耗尽区合并的短沟道MOS晶体管，位擦除可能是可行的。然而，在禁止期间或位擦除期间必须在源极区和漏极区处使用高电压，这可能导致大量反向结泄漏，从而在操作期间增加存储器单元布置的功耗。
相较于常用的方法，本文描述的存储器单元可包括至少两个电容器；并且在一些方面中，存储器单元可嵌入至阵列中以防止上文提到的缺点，例如以防止位擦除期间的大量反向结泄漏，例如以避免大量读取和写入干扰。
根据各个方面，存储器单元布置(例如，本文参考图4A描述的存储器单元布置200)的1T2C存储器单元可被组织为基于NOR架构的阵列，如图4C和图4D所示。
图4C示例地示出根据各个方面的存储器单元布置300的存储器单元(1)的写入。存储器单元布置300可以与本文参考存储器单元布置200描述的相同或类似的方式来配置，见图4A。存储器单元布置300的每个存储器单元302可包括杠杆电容器LE、铁电电容器FE和场效应晶体管FT。相应存储器单元302的杠杆电容器LE可连接至对应杠杆线LL(1)、LL(2)和相应存储器单元302的场效应晶体管FT的浮动栅极。相应存储器单元302的铁电电容器FE可连接至对应字线WL(1)、WL(2)和相应存储器单元302的场效应晶体管FT的浮动栅极。场效应晶体管FT可用其源极S连接至公共源极电位并且用其漏极D连接至对应位线BL(1)、BL(2)。
在此示例中，可假设仅存储器单元布置300的存储器单元(1)旨在被写入(选定以被写入，例如，被称为选定存储器单元)。为了对存储器单元(1)进行编程或擦除，可将写入电压VPP施加至连接至选定存储器单元(1)的铁电电容器FE的有源字线。在这种情况下，施加在对应字线(WL(1))处的电压(VFE，ACT)可以是写入电压VPP(也被称为编程电压VPP)。此外，为了对存储器单元(1)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。在这种情况下，施加至对应杠杆线(LL(1))的电压(VLE，ACT)可以是例如基极电压(例如，0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。然而，可将大于基极电压的电压(例如，在介于约VSS至约VPP/2的范围内的电压)施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。此外，为了对存储器单元(1)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至选定存储器单元(1)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可以是例如基极电压(例如，0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
根据各个方面，场效应晶体管结构在对选定存储器单元进行写入期间可处于非导电状态。说明性地，场效应晶体管结构可在对选定存储器单元进行写入期间闭合。这可例如增加对选定存储器单元进行写入的速度(例如，以少于15ns的写入时间，例如以少于10ns的写入时间)。根据各个方面，写入电压VPP可介于例如约1V至约10V的范围内，例如，约1.5V至约6V。
根据各个方面，写入电压VPP的电压值和施加至与对应杠杆线的电压(VLE，ACT)(在下文也被称为第一杠杆电压)的电压值可以是双极性的(例如，符号相反)。例如，写入电压(VPP)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且第一杠杆电压VLE，ACT可具有-1.0V的电压值。
根据各个方面，可在对选定存储器单元(1)进行写入期间防止存储器单元布置300的其他存储器单元302的干扰。
例如，为了避免在对存储器单元(1)进行写入期间干扰存储器单元布置300的存储器单元(2)，可将不同于VSS的电压施加至连接至非选定存储器单元(2)的杠杆电容器LE的无源杠杆线。不同于VSS的电压可施加到连接至存储器单元布置300的与选定存储器单元(1)共享相同字线(WL(1))的非选定存储器单元的杠杆电容器LE的所有无源杠杆线。根据各个方面，施加至对应杠杆线(LL(2))的电压(VLE，PAS)可例如介于约1/2*|VPP|至约|VPP|的范围内。
根据各个方面，第一杠杆电压(VLE，ACT)的电压值和施加至连接至存储器单元布置300的非选定存储器单元的杠杆电容器LE的所有无源杠杆线的电压(VLE，PAS)(在下文中也被称为第二杠杆电压)的电压值可以是双极性的。例如，第一(有源)杠杆电压(VLE，ACT)可具有负电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有正电压值，反之亦然。根据示例，第一杠杆电压VLE，ACT可具有-1.0V的电压值，并且第二杠杆电压VLE，PAS可具有+0.4V的电压值。
根据各个方面，施加与第一杠杆电压(VLE，ACT)和/或与写入电压(VPP)相比符号相反的第二(无源)杠杆电压(VLE，PAS)可确保非选定存储器单元的存储器状态不改变(例如，既不被写入也不被擦除)。
例如，为了避免在对存储器单元(1)进行写入期间干扰存储器单元布置300的存储器单元(3)、(4)，可将不同于VPP的电压施加至连接至非选定存储器单元(3)、(4)的铁电电容器FE的无源字线。不同于VPP的电压可施加到连接至存储器单元布置300的不与选定存储器单元(1)共享相同字线(WL(1))的非选定存储器单元的铁电电容器FE的所有无源字线。根据各个方面，施加至对应字线(WL(2))的电压(VFE，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置300的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且禁止电压(VFE，PAS)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且禁止电压VFE，PAS可具有-0.2V的电压值。
此外，为了避免在对存储器单元(1)进行写入期间干扰存储器单元布置300的存储器单元(3)、(4)，基极电压(例如，VSS)或接近基极电压的电压可施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线。在这种情况下，施加至对应位线(BL(2))的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
如上示例地描述的，可擦除存储器单元布置300的各个单元。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。
如上面进一步示例地描述的，连接至位线(例如，连接至存储器单元302的场效应晶体管的源极/漏极区)的存储器单元302的端子可保持在VSS(或至少接近VSS)，从而消除禁止期间从主体到源极和漏极的反向结泄漏的功耗。
图4D示例地示出根据各个方面的存储器单元布置300的存储器单元(1)的读取。在此示例中，可假设仅存储器单元布置300的存储器单元(1)旨在被读取(选定以被写入，被称为选定存储器单元)。为了对存储器单元(1)进行读取，可将读取电压VG施加至连接至选定存储器单元(1)的铁电电容器FE的有源字线。在这种情况下，施加至对应字线(WL(1))的电压(VFE，ACT)可以是读取电压VG。
此外，为了读取存储器单元(1)，可将电压(VLE，ACT)施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。在这种情况下，施加至对应杠杆线(LL(1))的电压(VLE，ACT)可基本等于读取电压VG。
此外，为了对存储器单元(1)进行读取，可将大于VSS的电位/电压施加至连接至选定存储器单元(1)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可例如大于0V。在示例中，施加至对应位线(BL(1))的电压(VBL，ACT)可以是1V。
存储器单元的场效应晶体管的主体端子和源极端子可保持在等于或接近VSS的电压(例如，0V或在介于约-0.25V至约0.25V的范围内的电压)。
根据各个方面，读取电压VG的电压值和施加至对应杠杆线的电压(VLE，ACT)(在下文中也被称为第一杠杆电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。
根据各个方面，在对选定存储器单元(1)进行读取期间可防止存储器单元布置300的其他存储器单元302的干扰。
例如，为了避免在对存储器单元(1)进行读取期间干扰存储器单元布置300的存储器单元(2)，可将不同于VG的电压施加至连接至非选定存储器单元(2)的杠杆电容器LE的无源杠杆线。不同于VG的电压可施加到连接至存储器单元布置300的与选定存储器单元(1)共享相同字线(WL(1))的非选定存储器单元的杠杆电容器LE的所有无源杠杆线。根据各个方面，施加至对应杠杆线(LL(2))的电压(VLE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。
根据各个方面，第一杠杆电压(VLE，ACT)的电压值和施加至连接至存储器单元布置300的非选定存储器单元的杠杆电容器LE的所有无源杠杆线的电压(VLE，PAS)(在下文中也被称为第二杠杆电压)的电压值可以是双极性的。例如，第一(有源)杠杆电压(VLE，ACT)可具有正电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有负电压值，反之亦然。根据示例，第一杠杆电压VLE，ACT可具有+0.6V的电压值，并且第二杠杆电压VLE，PAS可具有-0.1V的电压值。
根据各个方面，施加与第一杠杆电压(VLE，ACT)和/或与读取电压(VG)相比符号相反的第二(无源)杠杆电压(VLE，PAS)可确保非选定存储器单元的存储器状态不改变(例如，既不被写入也不被擦除)。
例如，为了避免在对存储器单元(1)进行读取期间干扰存储器单元布置300的存储器单元(3)、(4)，可将不同于VG的电压施加至连接至非选定存储器单元(3)、(4)的铁电电容器FE无源字线。不同于VG的电压可施加到连接至存储器单元布置300的不与选定存储器单元(1)共享相同字线(WL(1))的非选定存储器单元的铁电电容器FE的所有无源字线。根据各个方面，施加至对应字线(WL(2))的电压(VFE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。
根据各个方面，读取电压(VG)的电压值和施加至连接至存储器单元布置300的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为禁止电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且禁止电压(VFE，PAS)可具有负电压值，反之亦然。
此外，为了避免在对存储器单元(1)进行读取期间干扰存储器单元布置300的存储器单元(3)、(4)，基极电压(例如，VSS)或接近基极电压的电压可施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线。可将等于基极电压或接近基极电压的电压施加到连接至存储器单元布置300的不与选定存储器单元(1)共享相同位线(BL(1))的非选定存储器单元的场效应晶体管的所有无源位线。在这种情况下，施加至对应位线(BL(2))的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
如上示例地描述的，可对存储器单元布置300的各个单元进行读取。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。
根据各个方面，存储器单元302(包括半导体材料)的晶体管的主体端子和源极端子可保持在VSS，但是有源位线电位可被充电到大于VSS的电位以检测由铁电电容器FE产生的电荷。
根据各个方面，本文描述的存储器单元包括或由一个晶体管和两个电容器组成，两个电容器中的一个是铁电电容器。通过增加不表现出铁电电荷的电容器(例如，杠杆电容器)的电容，可获得编程电压，其接近独立铁电电容器的编程电压。在读取期间，可改变电压分布(与写入相比)，从而可避免对铁电电容器中的铁电材料的干扰，并且可获得对晶体管(例如，MOS晶体管)的良好控制。在保持条件期间，可降低跨铁电材料的电压以避免铁电部分的去极化。
根据各个方面，本文描述了NOR架构以将1T2C存储器单元组织成阵列结构以构建存储器阵列。通过协调施加在两个电容器上的电压，可有效减少读写过程中的干扰。对于写入禁止，可避免结泄漏，这是因为所有半导体端子都可保持接地。该结构允许长沟道晶体管的位可变性。根据各个方面，如果需要，可使用另外的存储器元件代替铁电电容器。根据各个方面，如果需要，可使用另外的晶体管代替场效应晶体管。根据各个方面，杠杆电容器(或第二电容器结构)可被配置为使得其具有介于约0.01fF至约100fF、0.1fF至约10fF的范围内的电容。然而，杠杆电容器的电容可视需要适应于存储器单元的其他元件。
图4I示出包括具有NOR配置的六个存储器单元302的存储器单元布置310的示例配置。存储器单元布置310的存储器单元302可如参考图4C所描述的那样被写入。存储器单元布置310的存储器单元302可如参考图4D所描述的那样被读取。在示例中，为了读取选定存储器单元，可向对应于选定存储器单元的字线(WL)施加具有约0.6V电压值的读取电压，并可向对应于选定存储器单元的杠杆线(LL)施加具有约0.9V的电压值的第一(有源)杠杆电压。例如，可向对应于非选定存储器单元相对应的无源杠杆线施加具有约0.3V的电压值的第二(无源)杠杆电压。
根据各个方面，存储器单元布置(例如，本文参考图4A描述的存储器单元布置200)的1T2C存储器单元可被组织为基于NAND架构的阵列(例如，多个存储器单元中的存储器单元可处于NAND配置)，如图4E和图4F所示。
在NAND配置中，与共享对应字线(例如WL(1)，例如WL(2))的存储器单元相关联的场效应晶体管结构可串联连接。例如，场效应晶体管结构的第一区与第二区可串联连接。例如，两个相应相邻存储器单元是第一区连接至第二区的。例如，两个相应相邻存储器单元可具有共享的第一/第二区，其包括一个场效应晶体管结构的第一区和另外的场效应晶体管结构的第二区。说明性地，场效应晶体管结构的串联连接的第一区与第二区可形成位线。存储器单元布置可包括一个或多个第三控制节点。一个或多个第三控制节点中的每个可连接至串联连接的场效应晶体管结构的每个场效应晶体管结构的第一区。存储器单元布置可包括一个或多个第四控制节点。一个或多个第四控制节点中的每个可连接至串联连接的场效应晶体管结构的每个场效应晶体管结构的第二区。
图4E示例地示出根据各个方面的存储器单元布置400的存储器单元(1)的写入。存储器单元布置400可以与本文参考存储器单元布置200所描述的相同或类似的方式来配置，见图4A。存储器单元布置400的每个存储器单元402可包括杠杆电容器LE、铁电电容器FE和场效应晶体管FT。相应存储器单元402的杠杆电容器LE可连接至对应杠杆线LL(1)、LL(2)和相应存储器单元402的场效应晶体管FT的浮动栅极。相应存储器单元402的铁电电容器FE可连接至对应字线WL(1)、WL(2)和相应存储器单元402的场效应晶体管FT的浮动栅极。与共享对应字线WL(1)、WL(2))的存储器单元相关联的场效应晶体管结构可串联连接。说明性地，存储器单元的串联连接可形成对应控制线。例如，施加至控制线的电压可施加至存储器单元的对应于控制线的公共漏极D连接。例如，施加至控制线的电压可施加至存储器单元的对应于控制线的公共源极S连接。根据各个方面，可将位线电压施加至存储器单元的对应于控制线的公共漏极D连接(例如，存储器单元布置400的第三端子BL(1)、BL(2))，并且可将源极线电压施加至存储器单元的对应于控制线的公共源极S连接(例如，存储器单元布置400的第四端子SL(1)、SL(2))。根据各个方面，每个第三端子可连接至对应的位线(例如，BL(1)、BL(2))。根据各个方面，每个第四端子可连接至对应的源极线(例如，SL(1)、SL(2))。
在此示例中，可假设仅存储器单元布置400的存储器单元(1)旨在被写入(选定以被写入，例如，被称为选定存储器单元)。为了对存储器单元(1)进行编程或擦除，可将写入电压VPP施加至连接至选定存储器单元(1)的铁电电容器FE的有源字线。在这种情况下，施加在对应字线(WL(1))处的电压(VFE，ACT)可以是写入电压VPP(也被称为编程电压VPP)。此外，为了对存储器单元(1)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。在这种情况下，施加至对应杠杆线(LL(1))的电压(VLE，ACT)可以是例如基极电压(例如，0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。然而，可将大于基极电压的电压(例如，在介于约VSS至约VPP/2的范围内的电压)施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。此外，为了对存储器单元(1)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至选定存储器单元(1)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可以是例如基极电压(例如，0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应位线(BL(1))的电压(VBL，ACT)可施加至第三端子。此外，为了对存储器单元(1)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至选定存储器单元(1)的场效应晶体管FT的有源源极线。在这种情况下，施加至对应源极线(SL(1))的电压可以是例如基极电压(例如，0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应源极线(SL(1))的电压可施加至第四端子。
根据各个方面，场效应晶体管结构在对选定存储器单元进行写入期间可处于非导电状态。说明性地，场效应晶体管结构可在对选定存储器单元进行写入期间闭合。这可例如增加对选定存储器单元进行写入的速度(例如，以少于15ns的写入时间，例如以少于10ns的写入时间)。
根据各个方面，写入电压VPP可介于例如约1V至约10V的范围内，例如约1.5V至约6V。
根据各个方面，写入电压VPP的电压值和施加至与对应杠杆线的电压(VLE，ACT)(在下文也被称为第一杠杆电压)的电压值可以是双极性的(例如，符号相反)。例如，写入电压(VPP)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且第一杠杆电压VLE，ACT可具有-1.0V的电压值。
根据各个方面，可在对选定存储器单元(1)进行写入期间防止存储器单元布置400的其他存储器单元402的干扰。
例如，为了避免在对存储器单元(1)进行写入期间干扰存储器单元布置400的存储器单元(2)，可将不同于VSS的电压施加至连接至非选定存储器单元(2)的杠杆电容器LE的无源杠杆线。不同于VSS的电压可施加到连接至存储器单元布置400的与选定存储器单元(1)共享相同字线(WL(1))的非选定存储器单元的杠杆电容器LE的所有无源杠杆线。根据各个方面，施加至对应杠杆线(LL(2))的电压(VLE，PAS)可例如介于约1/2*|VPP|至约|VPP|的范围内。
根据各个方面，第一杠杆电压(VLE，ACT)的电压值和施加至连接至存储器单元布置400的非选定存储器单元的杠杆电容器LE的所有无源杠杆线的电压(VLE，PAS)(在下文中也被称为第二杠杆电压)的电压值可以是双极性的。例如，第一(有源)杠杆电压(VLE，ACT)可具有负电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有正电压值，反之亦然。根据示例，第一杠杆电压VLE，ACT可具有-1.0V的电压值，并且第二杠杆电压VLE，PAS可具有+0.4V的电压值。根据各个方面，第二杠杆电压VLE，PAS可选择为，使得存储器单元布置400的非选定存储器单元的场效应晶体管结构处于反转状态。
根据各个方面，施加与第一杠杆电压(VLE，ACT)和/或与写入电压(VPP)相比符号相反的第二(无源)杠杆电压(VLE，PAS)可确保非选定存储器单元的存储器状态不改变(例如，既不被写入也不被擦除)。
根据各个方面，在多个存储器单元的NAND配置中，多个存储器单元的每个场效应晶体管结构可被配置为，使得(例如，经由相应场效应晶体管结构的沟道的注入)相应存储器单元的LVT状态对应于场效应晶体管结构的常开状态。
例如，为了避免在对存储器单元(1)进行写入期间干扰存储器单元布置400的存储器单元(3)、(4)，可将不同于VPP的电压施加至连接至非选定存储器单元(3)、(4)的铁电电容器FE无源字线。不同于VPP的电压可施加到连接至存储器单元布置400的不与选定存储器单元(1)共享相同字线(WL(1))的非选定存储器单元的铁电电容器FE的所有无源字线。根据各个方面，施加至对应字线(WL(2))的电压(VFE，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置400的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且禁止电压(VFE，PAS)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且禁止电压VFE，PAS可具有-0.2V的电压值。
此外，为了避免在对存储器单元(1)进行写入期间干扰存储器单元布置400的存储器单元(3)、(4)，基极电压(例如，VSS)或接近基极电压的电压可施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线。在这种情况下，施加至对应位线(BL(2))的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应位线(BL(2))的电压(VBL，ACT)可施加至对应于位线(BL(2))的第三端子。
此外，为了避免在对存储器单元(1)进行写入期间干扰存储器单元布置400的存储器单元(3)、(4)，基极电压(例如，VSS)或接近基极电压的电压可施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源源极线。在这种情况下，施加至对应源极线(SL(2))的电压可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应源极线(SL(2))的电压可施加至对应于源极线(SL(2))的第四端子。
如上示例地描述的，可擦除存储器单元布置400的各个单元。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。
如上面进一步示例地描述的，连接至位线(例如，连接至存储器单元402的场效应晶体管的源极/漏极区)的存储器单元402的端子可保持在VSS(或至少接近VSS)，从而消除禁止期间从主体到源极和漏极的反向结泄漏的功耗。
根据各个方面，可对存储器单元布置400的存储器单元进行读取。为了提高读取速度，可对存储器单元布置400的多于一个存储器单元进行基本同时读取。在以下示例中，描述了对存储器单元布置400的两个存储器单元(1)、(4)进行读取。注意，可以类似方式执行对存储器单元布置400的单个存储器单元的读取。
图4F示例地示出根据各个方面的存储器单元布置400的存储器单元(1)、(4)的读取。在此示例中，可假设NAND配置的存储器单元布置400的两个对应存储器单元(1)和(4)旨在被读取(选定以被读取，被称为选定存储器单元)。为了对存储器单元(1)、(4)进行读取，可将读取电压VG施加至连接至选定存储器单元(1)、(4)的铁电电容器FE的有源字线。在这种情况下，施加至对应字线(WL(1)、WL(2))的电压(VFE，ACT)可以是读取电压VG。
此外，为了对存储器单元(1)、(4)进行读取，可将电压(VLE，ACT)施加至连接至选定存储器单元(1)、(4)的杠杆电容器LE的有源杠杆线。在这种情况下，施加至对应杠杆线(LL(1))的电压(VLE，ACT)可基本等于读取电压VG。
此外，为了对存储器单元(1)、(4)进行读取，可向连接至选定存储器单元(1)、(4)的场效应晶体管FT的有源位线施加大于VSS的电位/电压。在这种情况下，施加至对应位线(BL(1)、BL(2))的电压(VBL，ACT)可例如大于0V。在示例中，施加至对应位线(BL(1)、BL(2))的电压(VBL，ACT)可以是1V。例如，施加至对应位线(BL(1)、BL(2))的电压(VBL，ACT)可被施加到对应于相应位线(BL(1)、BL(2))的第三端子。
此外，为了对存储器单元(1)、(4)进行读取，可将大于VSS的电位/电压施加至连接至选定存储器单元(1)、(4)的场效应晶体管FT的有源源极线)。在这种情况下，施加至对应源极线(SL(1)、SL(2))的电压可例如基本等于0V。在示例中，施加至对应源极线(SL(1)、SL(2))的电压可以是0V。例如，施加至对应源极线(SL(1)、SL(2))的电压可施加至对应于相应源极线(SL(1)、SL(2))的第四端子。对选定存储器单元(1)、(4)进行读取可包括向第三端子和第四端子提供电压，使得与包括选定存储器单元在内的存储器单元的相应第一子集中的其他存储器单元相关联的每个场效应晶体管结构处于导电状态。例如，可将电压施加至第三端子和第四端子，使得与选定存储器单元(1)、(4)串联连接的每个场效应晶体管结构处于导电状态。存储器单元的场效应晶体管的主体端子和源极端子可保持在等于或接近VSS的电压(例如，0V或在介于约-0.25V至约0.25V的范围内的电压)。
根据示例，读取电压VG可具有0.7V的电压值，并且施加至对应杠杆线的电压(VLE，ACT)可具有0.5V的电压值。
根据各个方面，读取电压VG的电压值和施加至对应杠杆线的电压(VLE，ACT)(在下文中也被称为第一杠杆电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。
根据各个方面，在对选定存储器单元(1)、(4)进行读取期间可防止存储器单元布置400的其他存储器单元402的干扰。
例如，为了避免在对存储器单元(1)、(4)进行读取期间干扰存储器单元布置400的存储器单元(2)，可将不同于VG的电压施加至连接至非选定存储器单元(2)的杠杆电容器LE的无源杠杆线。不同于VG的电压可施加至连接至存储器单元布置400的与选定存储器单元(1)、(4)共享相同字线(WL(1)、WL(2))的非选定存储器单元的杠杆电容器LE的所有无源杠杆线。根据各个方面，施加至对应杠杆线(LL(2))的电压(VLE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。根据示例，第一杠杆电压VLE，ACT可以是+0.5V，并且第二杠杆电压VLE，PAS可以是1.0V。
根据各个方面，第一杠杆电压(VLE，ACT)的电压值和施加至连接至存储器单元布置400的非选定存储器单元的杠杆电容器LE的所有无源杠杆线的电压(VLE，PAS)(在下文中也被称为第二杠杆电压)的电压值可以是双极性的。例如，第一(有源)杠杆电压(VLE，ACT)可具有正电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有负电压值，反之亦然。根据各个方面，施加与第一杠杆电压(VLE，ACT)和/或与读取电压(VG)相比符号相反的第二(无源)杠杆电压(VLE，PAS)可确保非选定存储器单元的存储器状态不改变(例如，既不被写入也不被擦除)。
作为示例，存储器单元布置400可包括附加存储器单元，并且为了避免在对存储器单元(1)、(4)进行读取期间干扰存储器单元布置400的一个或多个附加存储器单元，不同于VG的电压可施加至连接至非选定存储器单元的铁电电容器FE的无源字线。不同于VG的电压可施加到连接至存储器单元布置400的不与选定存储器单元(1)、(4)共享相同字线(WL(1)、WL(2))的非选定存储器单元的铁电电容器FE的所有无源字线。根据各个方面，施加至非选定存储器单元的对应字线的电压(VFE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。
根据各个方面，读取电压(VG)的电压值和施加至连接至存储器单元布置400的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为禁止电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且禁止电压(VFE，PAS)可具有负电压值，反之亦然。
此外，为了避免在对存储器单元(1)、(4)进行读取期间，存储器单元布置400的一个或多个附加存储器单元受到干扰，基极电压(例如，VSS)或接近基极电压的电压可应用于连接至非选定存储器单元的场效应晶体管FT的无源位线。等于基极电压或接近基极电压的电压可施加到连接至存储器单元布置400的不与选定存储器单元(1)、(4)共享相同字线(WL(1)、WL(2))的非选定存储器单元的场效应晶体管的所有无源位线和源极线。在这种情况下，施加至非选定存储器单元的对应位线和/或源极线的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于-0.25V至约0.25V的范围内的电压)。
如上示例地描述的，可对存储器单元布置400的各个NAND单元对进行读取。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。根据各个方面，存储器单元402(包括半导体材料)的晶体管的主体端子和源极端子可保持在VSS，但是有效位线电位可被充电到大于VSS的电位以检测由铁电电容器FE产生的电荷。根据各个方面，本文描述的存储器单元包括或由一个晶体管和两个电容器组成，两个电容器中的一个是铁电电容器。通过增加不表现出铁电电荷的电容器(例如，杠杆电容器)的电容，可获得接近独立铁电电容器的编程电压的编程电压。在读取期间，可改变电压分布(与写入相比)，从而可避免对铁电电容器中的铁电材料的干扰，并且可获得对晶体管(例如，MOS晶体管)的良好控制。在保持条件期间，可降低跨铁电材料的电压以避免铁电部分的去极化。
根据各个方面，本文描述了NAND架构以将1T2C存储器单元组织成阵列结构以构建存储器阵列。通过协调施加在两个电容器上的电压，可有效减少读写过程中的干扰。对于写入禁止，可避免结泄漏，这是因为所有半导体端子都可保持接地。该结构允许长沟道晶体管的位可变性。根据各个方面，如果需要，可使用另外的存储器元件代替铁电电容器。根据各个方面，如果需要，可使用另外的晶体管代替场效应晶体管。根据各个方面，杠杆电容器(或第二电容器结构)可被配置为使得其具有介于约0.01fF至约100fF、0.1fF至约10fF的范围内的电容。然而，杠杆电容器的电容可视需要适应于存储器单元的其他元件。
图4J示出包括具有NAND配置的六个存储器单元402的存储器单元布置410的示例配置。存储器单元布置410的存储器单元402可如参考图4E所描述的那样被写入。存储器单元布置410的存储器单元402可如参考图4F所描述的那样被读取。在示例中，为了对选定存储器单元进行读取，可向对应于选定存储器单元的字线(WL)施加具有约1.7V电压值的读取电压，并可向对应于选定存储器单元的杠杆线(LL)施加具有约1.3V的电压值的第一(有源)杠杆电压。例如，可向对应于非选定存储器单元相对应的无源杠杆线施加具有约2.0V的电压值的第二(无源)杠杆电压。
根据各个方面，1T2C存储器单元的两个电容器都可以是存储器电容器(在一些方面中也被称为存储器电容器结构)。两种存储器电容器结构都可包括自发极化材料作为介电材料。在下文中，存储器电容器结构被示例地描述为铁电电容器(例如，包括铁电材料作为自发极化的材料)。两个铁电电容器可被配置为存储表示存储器单元的实际信息(例如，表示逻辑“0”或逻辑“1”)的电荷。因此，每个存储器单元可被配置为存储两个位。在下文中，被配置为存储多于一位的存储器单元也可被称为多位存储器单元。
根据各个方面，多位存储器单元可被组织为基于NOR架构的阵列，如图4G所示，或被组织为基于NAND架构的阵列，如图4H所示。
图4G示意地示出根据各个方面的具有NOR架构并包括多位存储器单元502的存储器单元布置500。存储器单元布置500的每个存储器单元502可包括第一铁电电容器FE(A)、第二铁电电容器FE(B)和场效应晶体管FT。相应存储器单元502的第一铁电电容器FE(A)可连接至对应字线WL(1A)、WL(2A)和相应存储器单元502的场效应晶体管FT的浮动栅极。相应存储器单元502的第二铁电电容器FE(B)可连接至对应字线WL(1B)、WL(2B)和相应存储器单元502的场效应晶体管FT的浮动栅极。场效应晶体管FT可用其源极S连接至公共源极电位并且用其漏极D连接至对应位线BL(1)、BL(2)。
根据各个方面，铁电电容器(例如，第一铁电电容器FE(A)，例如第二铁电电容器FE(B))可被写入。在此示例中，可假设存储器单元布置500的一个存储器单元(1)的仅一个铁电电容器(例如，第一铁电电容器FE(A)或第二铁电电容器FE(B))旨在被写入(选定以被写入，例如，被称为选定存储器单元的选定铁电电容器，在一些方面中也被称为选定铁电电容器)。为了对存储器单元(1)的第一铁电电容器FE(A)进行编程或擦除，可将写入电压VPP施加至连接至选定存储器单元(1)的选定铁电电容器FE(A)的有源字线。在这种情况下，施加在对应字线(WL(1A))处的电压(VFE，ACT)可以是写电压VPP(也被称为编程电压VPP)。为了对选定铁电电容器FE(A)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至存储器单元(1)对应于选定铁电电容器FE(A)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可以是例如基极电压(例如，0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
根据各个方面，场效应晶体管结构在对选定存储器单元的选定铁电电容器FE(A)进行写入期间可处于非导电状态。说明性地，场效应晶体管结构可在对选定存储器单元的选定铁电电容器FE(A)进行写入期间闭合。这可例如增加对选定存储器单元的选定铁电电容器FE(A)进行写入的速度(例如，以少于15ns的写入时间，例如以少于10ns的写入时间)。根据各个方面，写入电压VPP可介于例如约1V至约10V的范围内，例如约1.5V至约6V。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间防止对选定存储器单元(1)的其他铁电电容器FE(B)的干扰。例如，为了避免在对选定存储器单元(1)的选定第一铁电电容器FE(A)进行写入期间对第二铁电电容器FE(B)的干扰，可将不同于VPP的电压施加至连接至选定存储器单元(1)的无源字线。根据各个方面，施加至对应字线(WL(1B))的电压(VFE(B)，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置500的选定存储器单元(1)的非选定铁电电容器FE的所有无源字线的电压(VFE(B)，PAS)(在下文中也被称为第一禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第一禁止电压(VFE(B)，PAS)可具有负电压值，反之亦然。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间防止对存储器单元布置500的其他存储器单元502的干扰。
例如，为了避免在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间干扰存储器单元布置500的存储器单元(3)、(4)(以下也被称为选择铁电电容器FE(A，1))，可将不同于VPP的电压施加至连接至非选定存储器单元(3)、(4)的铁电电容器FE的无源字线。不同于VPP的电压可被施加到连接至存储器单元布置500的不与选定存储器单元(1)共享相同字线(WL(1A)、WL(1B))的非选定存储器单元的铁电电容器FE的所有无源字线。根据各个方面，施加至对应字线(WL(2A)、WL(2B))的电压(VFE，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置500的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为第二禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第二禁止电压(VFE，PAS)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且第二禁止电压VFE，PAS可具有-0.2V的电压值。
此外，为了避免在对选定铁电电容器FE(A，1)进行写入期间干扰存储器单元布置500的存储器单元(3)、(4)，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线。在这种情况下，施加至对应位线(BL(2))的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
如上示例地所描述的，可对存储器单元布置500的各个单元进行擦除。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。
如上面进一步示例地描述的，连接至位线(例如，连接至存储器单元502的场效应晶体管的源极/漏极区)的存储器单元502的端子可保持在VSS(或至少接近VSS)，从而消除禁止期间从主体到源极和漏极的反向结泄漏的功耗。
根据各个方面，可对铁电电容器(例如，第一铁电电容器FE(A)，例如第二铁电电容器FE(B))进行读出。在此示例中，可假设存储器单元布置500的选定存储器单元(1)的仅一个铁电电容器(例如，第一铁电电容器FE(A)或第二铁电电容器FE(B))旨在被读取(选定以被读取，被称为选定存储器单元的选定铁电电容器，在一些方面中也被称为选定铁电电容器)。为了对存储器单元(1)的选定铁电电容器FE(A)进行读取，可将读取电压VG施加至连接至选定存储器单元(1)的选定铁电电容器FE(A)(在下文中也被称为选定铁电电容器FE(A，1))的有源字线。在这种情况下，施加至对应字线(WL(1A))的电压(VFE，ACT)可以是读取电压VG。
此外，为了对选定铁电电容器FE(A，1)进行读取，可将大于VSS的电位/电压施加至连接至选定存储器单元(1)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可例如大于0V。在示例中，施加至对应位线(BL(1))的电压(VBL，ACT)可以是1V。
存储器单元的场效应晶体管的主体端子和源极端子可保持在等于或接近VSS的电压(例如，0V或在介于约-0.25V至约0.25V的范围内的电压)。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行读取期间防止对选定存储器单元(1)的其他铁电电容器FE(B)的干扰。例如，为了避免在对选定存储器单元(1)的选定第一铁电电容器FE(A)进行读取期间干扰第二铁电电容器FE(B)，可将不同于VG的电压施加至连接至选定存储器单元(1)的无源字线。根据各个方面，施加至对应字线(WL(1B))的电压(VFE(B)，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，读取电压(VG)的电压值和施加至连接至存储器单元布置500的选定存储器单元(1)的非选定铁电电容器FE的所有无源字线的电压(VFE(B)，PAS)(在下文中也被称为第一禁止电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第一禁止电压(VFE(B)，PAS)可具有负电压值，反之亦然。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行读取期间防止对存储器单元布置500的其他存储器单元502的干扰。
例如，为了避免在对选定铁电电容器FE(A，1)进行读取期间干扰存储器单元布置500的存储器单元(3)、(4)，可将不同于VG的电压施加至连接至非选定存储器单元(3)、(4)的铁电电容器FE的无源字线。不同于VG的电压可被施加到连接至存储器单元布置500的不与选定存储器单元(1)共享相同字线(WL(1A)、WL(1B))的非选定存储器单元的铁电电容器FE的所有无源字线。根据各个方面，施加至对应字线(WL(2A)、WL(2B))的电压(VFE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。
根据各个方面，读取电压(VG)的电压值和施加至连接至存储器单元布置500的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为第二禁止电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第二禁止电压(VFE，PAS)可具有负电压值，反之亦然。
此外，为了避免在对选定铁电电容器FE(A，1)进行读取期间干扰存储器单元布置500的存储器单元(3)、(4)，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线。可将等于基极电压或接近基极电压的电压施加到连接至存储器单元布置500的不与选定存储器单元(1)共享相同位线(BL(1))的非选定存储器单元的场效应晶体管的所有无源位线。在这种情况下，施加至对应位线(BL(2))的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
如上所述，可对存储器单元布置500的各个单元进行读取。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。
根据各个方面，存储器单元502(包括半导体材料)的晶体管的主体端子和源极端子可保持在VSS，但是有效位线电位可被充电到大于VSS的电位以检测由铁电电容器FE产生的电荷。
根据各个方面，本文描述了NOR架构以将1T2C存储器单元组织成阵列结构以构建存储器阵列。通过协调施加在两个电容器上的电压，可有效减少读写过程中的干扰。对于写入禁止，可避免结泄漏，这是因为所有半导体端子都可保持接地。该结构允许长沟道晶体管的位可变性。根据各个方面，如果需要，可使用另外的存储器元件代替铁电电容器。根据各个方面，如果需要，可使用另外的晶体管代替场效应晶体管。
图4H示意地示出根据各个方面的具有NAND架构并包括多位存储器单元602的存储器单元布置600。存储器单元布置600的每个存储器单元602可包括第一铁电电容器FE(A)、第二铁电电容器FE(B)和场效应晶体管FT。相应存储器单元602的第一铁电电容器FE(A)可连接至对应字线WL(1A)、WL(2A)和相应存储器单元602的场效应晶体管FT的浮动栅极。相应存储器单元602的第二铁电电容器FE(B)可连接至对应字线WL(1B)、WL(2B)和相应存储器单元602的场效应晶体管FT的浮动栅极。
根据各个方面，可对铁电电容器(例如，第一铁电电容器FE(A)，例如第二铁电电容器FE(B))进行写入。在此示例中，可假设存储器单元布置600的一个存储器单元(1)的仅一个铁电电容器(例如，第一铁电电容器FE(A)或第二铁电电容器FE(B))旨在被写入(选定以被写入，例如，被称为选定存储器单元的选定铁电电容器，在一些方面中也被称为选定铁电电容器)。为了对存储器单元(1)的第一铁电电容器FE(A)进行编程或擦除，可将写入电压VPP施加至连接至选定存储器单元(1)的选定铁电电容器FE(A)的有源字线。在这种情况下，施加在对应字线(WL(1A))处的电压(VFE，ACT)可以是写入电压VPP(也被称为编程电压VPP)。为了对选定铁电电容器FE(A)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至存储器单元(1)对应于选定铁电电容器FE(A)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可以是例如基极电压(例如0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应位线(BL(1))的电压(VBL，ACT)可施加至对应于位线(BL(1))的第三端子。为了对选定铁电电容器FE(A)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至存储器单元(1)的对应于选定铁电电容器FE(A)的场效应晶体管FT的有源源极线。在这种情况下，施加至对应源极线(SL(1))的电压可以是例如基极电压(例如0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应源极线(SL(1))的电压可施加至对应于源极线(SL(1))的第四端子。
根据各个方面，场效应晶体管结构在对选定存储器单元进行写入期间可处于非导电状态。说明性地，场效应晶体管结构可在对选定存储器单元进行写入期间闭合。这可例如增加对选定存储器单元进行写入的速度(例如，以少于15ns的写入时间，例如以少于10ns的写入时间)。
根据各个方面，写入电压VPP可介于例如约1V至约10V的范围内，例如约1.5V至约6V。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间防止对选定存储器单元(1)的其他铁电电容器FE(B)的干扰。例如，为了避免在对选定存储器单元(1)的选定第一铁电电容器FE(A)进行写入期间干扰第二铁电电容器FE(B)，可将不同于VPP的电压施加至连接至选定存储器单元(1)的无源字线。根据各个方面，施加至对应字线(WL(1B))的电压(VFE(B)，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置600的选定存储器单元(1)的非选定铁电电容器FE的所有无源字线的电压(VFE(B)，PAS)(在下文中也被称为第一禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第一禁止电压(VFE(B)，PAS)可具有负电压值，反之亦然。
根据各个方面，可在对选定存储器单元(1)进行写入期间防止存储器单元布置600的其他存储器单元602的干扰。
例如，为了避免在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间干扰存储器单元布置600的存储器单元(3)、(4)(以下也被称为选定铁电电容器FE(A，1))，可将不同于VPP的电压施加至连接至非选定存储器单元(3)、(4)的铁电电容器FE的无源字线。不同于VPP的电压可被施加到连接至存储器单元布置600的不与选定存储器单元(1)共享相同字线(WL(1A)、WL(1B))的非选定存储器单元的铁电电容器FE的所有无源字线。根据各个方面，施加至对应字线(WL(2A)、WL(2B))的电压(VFE，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置600的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为第二禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第二禁止电压(VFE，PAS)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且禁止电压VFE，PAS可具有-0.2V的电压值。
此外，为了避免在对选定铁电电容器FE(A，1)进行写入期间干扰存储器单元布置600的存储器单元(3)、(4)，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线。在这种情况下，施加至对应位线(BL(2))的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应位线(BL(1))的电压(VBL，ACT)可施加至对应于位线(BL(1))的第三端子。此外，为了避免在对选定铁电电容器FE(A，1)进行写入期间干扰存储器单元布置600的存储器单元(3)、(4)，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源源极线。在这种情况下，施加至对应源极线(SL(2))的电压可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应源极线(SL(1))的电压可施加至对应于源极线(SL(1))的第四端子。
如上示例地所描述的，可对存储器单元布置600的各个单元进行擦除。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。
如上面进一步示例地描述的，连接至位线(例如，连接至存储器单元602的场效应晶体管的源极/漏极区)的存储器单元602的端子可保持在VSS(或至少接近VSS)，从而消除禁止期间从主体到源极和漏极的反向结泄漏的功耗。
根据各个方面，可对存储器单元布置600的选定存储器单元(1)的选定铁电电容器FE(A)进行读出。
为了提高读取速度，可对存储器单元布置600的多于一个存储器单元进行基本同时读取。在以下示例中，描述了对存储器单元布置600的两个存储器单元(1)、(4)进行读取。应当注意，可以类似方式执行对存储器单元布置600的单个存储器单元的读取。
在此示例中，可假设NAND配置的存储器单元布置600的对应存储器单元(1)和(4)的两个选定铁电电容器FE(A)旨在被读取(选定以被读取，被称为作为选定存储器单元的选定铁电电容器)。为了对存储器单元(1)、(4)进行读取，可将读取电压VG施加至连接至选定存储器单元(1)、(4)的选定铁电电容器FE(A)的有源字线。在这种情况下，施加至对应字线(WL(1A)，WL(2A))的电压(VFE，ACT)可以是读取电压VG。
此外，为了对存储器单元(1)、(4)进行读取，可向连接至选定存储器单元(1)、(4)的场效应晶体管FT的有源位线施加大于VSS的电位/电压。在这种情况下，施加至对应位线(BL(1)、BL(2))的电压(VBL，ACT)可例如大于0V。在示例中，施加至对应位线(BL(1)、BL(2))的电压(VBL，ACT))可以是1V。另外，为了对存储器单元(1)、(4)进行读取，可向连接至选定存储器单元(1)、(4)的场效应晶体管FT的有源源极线施加电位/电压。在这种情况下，施加至对应源极线(SL(1)、SL(2))的电压可例如等于0V。对选定存储器单元(1)、(4)进行读取可包括向第三端子和第四端子提供电压，使得与包括选定存储器单元在内的存储器单元的相应第一子集中的其他存储器单元相关联的每个场效应晶体管结构处于导电状态。例如，可将电压施加至第三端子和第四端子，使得与选定存储器单元(1)、(4)串联连接的每个场效应晶体管结构处于导电状态。存储器单元的场效应晶体管的主体端子和源极端子可保持在等于或接近VSS的电压(例如，0V或在介于约-0.25V至约0.25V的范围内的电压)。
根据各个方面，在对选定存储器单元(1)、(4)的选定铁电电容器FE(A)进行写入期间，可防止对选定存储器单元(1)、(4)的其他铁电电容器FE(B)的干扰。例如，为了避免在对选定存储器单元(1)、(4)的选定第一铁电电容器FE(A)进行写入期间干扰选定存储器单元(1)、(4)的第二铁电电容器FE(B)，可将不同于VPP的电压施加至连接至选定存储器单元(1)、(4)的无源字线。根据各个方面，施加至对应字线(WL(1B)、WL(2B))的电压(VFE(B)、PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置600的选定存储器单元(1)、(4)的非选定铁电电容器FE的所有无源字线的电压(VFE(B)，PAS)(在下文中也被称为第一禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第一禁止电压(VFE(B)，PAS)可具有负电压值，反之亦然。
根据各个方面，在对选定存储器单元(1)、(4)进行读取期间可防止对存储器单元布置600的其他存储器单元602的干扰。
作为示例，存储器单元布置600可包括附加存储器单元，并且为了避免在对选定存储器单元(1)、(4)的选定铁电电容器FE(A)(以下也被称为选定铁电电容器FE(A-1、A-4))进行读取期间干扰存储器单元布置600的一个或多个附加存储器单元，可以将不同于VG的电压施加至连接至非选定存储器单元的铁电电容器FE的无源字线。不同于VG的电压可施加到连接至存储器单元布置600的不与选定存储器单元(1)、(4)共享相同字线(WL(1)、WL(2))的非选定存储器单元的铁电电容器FE的所有无源字线。根据各个方面，施加至非选定存储器单元的对应字线的电压(VFE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。
根据各个方面，读取电压(VG)的电压值和施加至连接至存储器单元布置600的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为第二禁止电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第二禁止电压(VFE，PAS)可具有负电压值，反之亦然。
此外，为了避免在对选定铁电电容器FE(A-1、A-4)进行读取期间干扰存储器单元布置600的一个或多个附加存储器单元，可将基极电压(例如，VSS)或接近基极电压的电压施加于连接至非选定存储器单元的场效应晶体管FT的无源位线。等于基极电压或接近基极电压的电压可施加到连接至存储器单元布置600的不与选定存储器单元(1)、(4)共享相同字线(WL(1)、WL(2))的非选定存储器单元的场效应晶体管的所有无源位线和/或所有无源源极线。在这种情况下，施加至非选定存储器单元的对应位线和/或源极线的电压可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
如上所述，可对存储器单元布置600的各个NAND单元对进行读取。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。
根据各个方面，存储器单元602(包括半导体材料)的晶体管的主体端子和源极端子可保持在VSS，但是有效位线电位可被充电到大于VSS的电位以检测由铁电电容器FE产生的电荷。
根据各个方面，本文描述了NAND架构以将lT2C存储器单元组织成阵列结构以构建存储器阵列。通过协调施加在两个电容器上的电压，可有效减少读写过程中的干扰。对于写入禁止，可避免结泄漏，这是因为所有半导体端子都可保持接地。该结构允许长沟道晶体管的位可变性。根据各个方面，如果需要，可使用另外的存储器元件代替铁电电容器。根据各个方面，如果需要，可使用另外的晶体管代替场效应晶体管。
根据各个方面，多个1T2C存储器单元可组织成AND架构。图4K示出包括具有AND配置的六个存储器单元702的存储器单元布置700的示例配置。存储器单元布置700的存储器单元702可以类似于参考NOR配置所描述的方式被写入或读取，其中，可在相应源极线SL处施加另外的电压。在示例中，为了对选定存储器单元进行读取，可向对应于选定存储器单元的字线(WL)施加具有约0.6V电压值的读取电压，并可向对应于选定存储器单元的杠杆线(LL)施加具有约0.9V的电压值的第一(有源)杠杆电压。例如，可向对应于非选定存储器单元的无源杠杆线施加具有约0.3V的电压值的第二(无源)杠杆电压。
根据各个方面，多个多位存储器单元可组织成AND架构。图4L示出包括具有AND配置的六个多位存储器单元704的存储器单元布置710的示例性配置。在此示例中，每个多位存储器单元704可具有三个存储器电容器结构。存储器单元布置710的存储器单元704可以类似于参考NOR配置所描述的方式被写入或读取，其中，可在相应源极线SL处施加另外的电压。
图5A示意地示出根据各个方面的示例存储器单元布置10，该存储器单元布置包括第一存储器单元1(1)、第二存储器单元1(2)、第三存储器单元1(3)和第四存储器单元1(4)。根据各个方面，第一存储器单元1(1)、第二存储器单元1(2)、第三存储器单元1(3)和第四存储器单元1(4)中的每个可被配置为与存储器单元1基本相同。第一存储器单元1(1)可包括电极柱12(1)、存储器材料部22(1)、介电材料部42(1)和场效应晶体管结构30(1)。第二存储器单元1(2)可包括电极柱12(2)、存储器材料部22(2)、介电材料部42(2)和场效应晶体管结构30(2)。第三存储器单元1(3)可包括电极柱12(3)、存储器材料部22(3)、介电材料部42(3)和场效应晶体管结构30(3)。第四存储器单元1(4)可包括电极柱12(4)、存储器材料部22(4)、介电材料部42(4)和场效应晶体管结构30(4)。
存储器单元布置10可包括第一电极层24(1)。第一电极层24(1)可包围(例如，周界地包围，例如完全周界地包围)与第一存储器单元1(1)相关联的存储器材料部22(1)以及电极柱12(1)的第一侧面部。第一存储器单元1(1)的第一电极层24(1)、存储器材料部22(1)和电极柱12(1)可形成电容存储器结构。第一电极层24(1)可包围(例如，周界地包围，例如完全周界地包围)与第二存储器单元1(2)相关联的存储器材料部22(2)以及电极柱12(2)的第一侧面部。第一电极层24(1)、存储器材料部22(2)和第二存储器单元1(2)的电极柱12(2)可形成电容存储器结构。说明性地，第一电极层24(1)可提供第一存储器单元1(1)和第二存储器单元1(2)中的每个的第一电极层24。
存储器单元布置10可包括第二电极层24(2)。第二电极层24(2)可包围(例如，周界地包围，例如完全周界地包围)与第三存储器单元1(3)相关联的存储器材料部22(3)以及电极柱12(3)的第一侧面部。第三存储器单元1(3)的第二电极层24(2)、存储器材料部22(3)和电极柱12(3)可形成电容存储器结构。第二电极层24(2)可包围(例如，周界地包围，例如完全周界地包围)与第四存储器单元1(4)相关联的存储器材料部22(4)以及电极柱12(4)的第一侧面部。第二存储器单元1(4)的第二电极层24(2)、存储器材料部22(4)和电极柱12(4)可形成电容存储器结构。说明性地，第二电极层24(2)可提供第三存储器单元1(3)和第四存储器单元1(4)中的每个的第一电极层24。
存储器单元布置10可包括第三电极层44(1)。第三电极层44(1)可包围(例如，周界地包围，例如完全周界地包围)与第一存储器单元1(1)相关联的介电材料部42(1)以及电极柱12(1)的第二侧面部。第一存储器单元1(1)的第三电极层44(1)、介电材料部42(1)和电极柱12(1)可形成电容器结构。第三电极层44(1)可包围(例如，周界地包围，例如完全周界地包围)与第三存储器单元1(3)相关联的介电材料部42(3)以及电极柱12(3)的第二侧面部。第三存储器单元1(3)的第三电极层44(1)、介电材料部42(3)和电极柱12(3)可形成电容器结构。说明性地，第三电极层44(1)可提供第一存储器单元1(1)和第三存储器单元1(3)中的每个的第二电极层44。
存储器单元布置10可包括第四电极层44(2)。第四电极层44(2)可包围(例如，周界地包围，例如完全周界地包围)与第二存储器单元1(2)相关联的介电材料部42(2)以及电极柱12(2)。第二存储器单元1(2)的第四电极层44(2)、介电材料部42(2)和电极柱12(2)可形成电容器结构。第四电极层44(2)可包围(例如，周界地包围，例如完全周界地包围)与第四存储器单元1(4)相关联的介电材料部42(4)以及电极柱12(4)的第二侧面部。第四存储器单元1(4)的第四电极层44(2)、介电材料部42(4)和电极柱12(4)可形成电容器结构。说明性地，第四电极层44(2)可提供第二存储器单元1(2)和第四存储器单元1(4)中的每个的第二电极层44。
因此，每个存储器单元可包括至少两个电容器结构，例如电容存储器结构(由对应电极柱12、对应存储器材料部22和对应电极层24形成)和电容器结构(由对应电极柱12、对应介电材料部42和对应电极层44形成)。根据各个方面，每个存储器单元可包括多个电容器结构。说明性地，每个存储器单元1可被配置为1TnC单元(即，包括一个晶体管1T和“n”个电容器nC的存储器单元)。例如，每个存储器单元1可被配置为1T2C单元(即，包括一个晶体管1T和两个电容器2C的存储器单元)。
第一电极层24(1)和第二电极层24(2)可设置在存储器单元器件的同一层中。第一电极层24(1)和第二电极层24(2)可各自沿第一方向在第一平面中延伸。第三电极层44(1)和第四电极层44(2)可设置在存储器单元器件的同一层中，该层不同于第一电极层24(1)和第二电极层24(2)可设置在其中的层。第三电极层44(1)和第四电极层44(2)可各自沿不同于第一方向的第二方向在不同于第一平面的第二平面中延伸。第三电极层44(1)和第四电极层44(2)各自可沿第一方向在第二平面中延伸。
图5B示出根据各个方面的包括第一存储器单元1(1)、第二存储器单元1(2)、第三存储器单元1(3)和第四存储器单元1(4)的示例存储器单元布置1 0的俯视图。在此示例中，第三电极层44(1)和第四电极层44(2)各自可沿第二方向在第二平面中延伸。根据各个方面，存储器单元布置10可包括至少一个控制电路800。控制电路800可被配置为将一个或多个电压施加至相应电极层，诸如第一电极层24(1)、第二电极层24(2)、第三电极层44(1)和/或第四电极层44(2)。
根据各个方面，相应存储器单元1(1)、1(2)、1(3)、1(4)的每个介电材料部42(1)、42(2)、42(3)、42(4)可包括或可由非自发极化材料组成，使得由相应介电材料部42(1)、42(2)、42(3)、42(4)、相应电极层44(1)、44(2)以及相应电极柱12(1)、12(2)、12(3)、12(4)形成的每个电容器结构是电容杠杆结构，如图5C和图5D所示。根据各个方面，相应存储器单元1(1)、1(2)、1(3)、1(4)的每个介电材料部42(1)、42(2)、42(3)、42(4)可包括或可由自发极化材料(例如，剩余极化材料，例如铁电材料，例如反铁电材料)组成，使得由相应介电材料部42(1)、42(2)、42(3)、42(4)、相应电极层44(1)、44(2)以及相应电极柱12(1)、12(2)、12(3)、12(4)形成的每个电容器结构是电容存储器结构，如图5E所示。在这种情况下，每个存储器单元1(1)、1(2)、1(3)、1(4)可以是包括至少两个电容存储器结构的多位存储器单元。
图5C示出根据各个方面的包括第一存储器单元1(1)、第二存储器单元1(2)、第三存储器单元1(3)和第四存储器单元1(4)的存储器单元布置10的示例配置。图5D示出根据各个方面的由一个或多个控制电路10驱动的存储器单元布置的立体图。根据各个方面，存储器单元布置10可包括多个控制线。存储器单元布置10可包括第一字线WL(1)。第一电极层24(1)可导电连接至第一字线WL(1)。第一电极层24(1)可形成第一字线WL(1)的至少一部分。存储器单元布置10可包括第二字线WL(2)。第二电极层24(2)可导电连接至第二字线WL(2)。第二电极层24(2)可形成第二字线WL(2)的至少一部分。存储器单元布置10可包括第一杠杆线LL(1)。第三电极层44(1)可导电连接至第一杠杆线LL(1)。第三电极层44(1)可形成第一杠杆线LL(1)的至少一部分。存储器单元布置10可包括第二杠杆线LL(2)。第四电极层44(2)可导电连接至第二杠杆线LL(2)。第四电极层44(2)可形成第二杠杆线LL(2)的至少一部分。根据各个方面，控制电路800可被配置为向第一字线WL(1)施加第一字线电压VWL(1)、向第二字线WL(2)施加第二字线电压VWL(2)、向第一杠杆线LL(1)施加第一杠杆线电压VLL(1)，和/或向第二杠杆线LL(2)施加第二杠杆线电压VLL(2)。
根据各个方面，对于每个存储器单元1(1)、1(2)、1(3)、1(4)，相关联的第一电极层24(1)或第二电极层24(2)，与存储器单元相关联的存储器材料部以及与存储器单元相关联的电极柱12可形成电容存储器结构(在一些方面中也被称为铁电电容器)FE。根据各个方面，对于每个存储器单元1(1)、1(2)、1(3)、1(4)，相关联的第三电极层44(1)或第四电极层44(2)，与存储器单元相关联的介电材料部以及与存储器单元相关联的电极柱12可形成电容杠杆结构(在一些方面中也被称为杠杆电容器)LE。
根据各个方面，存储器单元布置10可如参考图4C和图4D所描述的那样组织成NOR配置。在这种情况下，存储器单元布置10的存储器单元可如参考图4C所描述的那样被写入并且可如参考图4D所描述的那样被读取。至少一个控制电路800可被配置为施加参考图4C和/或图4D所描述的电压。
根据各个方面，存储器单元布置10可如参考图4E和图4F所描述的那样组织成NAND配置。在这种情况下，存储器单元布置10的存储器单元可如参考图4E所描述的那样被写入并且可如参考图4F所描述的那样被读取。至少一个控制电路800可被配置为施加参考图4E和/或图4F所描述的电压。
图5E示出根据各个方面的包括第一存储器单元1(1)、第二存储器单元1(2)、第三存储器单元1(3)和第四存储器单元1(4)的存储器单元布置10的示例配置。第一存储器单元1(1)、第二存储器单元1(2)、第三存储器单元1(3)和第四存储器单元1(4)中的每个可被配置为多位存储器单元。在此示例中，相应存储器单元1(1)、1(2)、1(3)、1(4)的每个介电材料部42(1)、42(2)、42(3)、42(4))可包括或可由自发极化材料组成，使得每个存储器单元1(1)、1(2)、1(3)、1(4)可以是包括至少两个电容存储器结构2A、2B的多位存储器单元。存储器单元布置10可包括第一电极层24(1)(在下文中也被称为第一电极层24A(1))、第二电极层24(2)(在下文中也被称为第二电极层24A(2))、第三电极层44(1)(以下也被称为第三电极层24B(1))和第四电极层44(2)(以下也被称为第四电极层24B(2))。
存储器单元布置10可包括连接至第一存储器单元1(1)和第二存储器单元1(2)的第一组字线WL(1A)、WL(1B)。第一组存储器单元可包括第一字线WL(1A)和第三字线WL(1B)。第一电极层24A(1)可导电连接至第一字线WL(1)。第一电极层24A(1)可形成第一字线WL(1A)的至少一部分。第三电极层24B(1)可导电连接至第三字线WL(1B)。第三电极层24B(1)可形成第三字线WL(1B)的至少一部分。
存储器单元布置10可包括连接至第三存储器单元1(3)和第四存储器单元1(4)的第二组字线WL(2A)、WL(2B)。第二组存储器单元可包括第二字线WL(2A)与第四字线WL(2B)。第二电极层24A(2)可导电连接至第二字线WL(2A)。第二电极层24A(2)可形成第二字线WL(2A)的至少一部分。第四电极层24B(2)可导电连接至第四字线WL(2B)。第四电极层24B(2)可形成第四字线WL(2B)的至少一部分。
根据各个方面，控制电路800可被配置为向第一字线WL(1A)施加第一字线电压VWL(1A)、向第二字线WL(2A)施加第二字线电压VWL(2A)、向第三字线WL(1B)施加字线电压VWL(1B)和/或向第四字线WL(2B)施加第四字线电压VWL(2B)。
根据各个方面，存储器单元布置10可如参考图4C和图4D所描述的那样组织成NOR配置。在这种情况下，可如参考图4G所描述的那样对存储器单元布置10的存储器单元进行写入或读取。至少一个控制电路800可被配置为施加参考图4G所描述的电压。
根据各个方面，存储器单元布置10可如参考图4H所描述的那样组织成NAND配置。在这种情况下，可如参考图4H所描述的那样对存储器单元布置10的存储器单元进行写入或读取。至少一个控制电路800可被配置为施加参考图4H所描述的电压。
图5F示意地示出根据各个方面的具有NAND架构的存储器单元布置的截面。在此示例中，第一电极层24的高度h(24)可大于第二电极层44的高度h(44)。根据各个方面，由第一电极层24、相应电极柱12和相应存储器材料部22形成的每个电容存储器结构可具有第一有效面积，并且由相应第二电极层44、相应电极柱12和相应存储器材料部42形成的每个电容性结构可具有不同于第一有效面积的第二有效面积。根据各个方面，第一电极层24可沿第一方向(例如y方向)在第一平面(例如，平行于x-y平面，例如，由一个或多个第一z值描述)中延伸，并且第二电极层44可沿不同于第一平面的第二方向(例如，x方向)在第二平面(例如，平行于x-y平面，例如，不同于第一平面，例如，由不同于第一z值的一个或多个第二z值描述)中延伸。
根据各个方面，每个存储器单元可包括至少三个电容器结构。说明性地，存储器单元布置的每个存储器单元可被配置为1TnC单元(即，包括一个晶体管1T和“n”个电容器nC的存储器单元，其中，“n”可等于或大于三)。根据各个方面，存储器单元布置的每个存储器单元可包括一个场效应晶体管FT(1T)、一个杠杆电容器LE(1C)和多个铁电电容器FE((n-1)C)。根据各个方面，包括多个铁电电容器FE((n-1)C)的存储器单元可以是如本文所述的多位存储器单元。
根据各个方面，存储器单元布置的1TnC存储器单元可被组织为基于NOR架构的阵列，如图6A(示例地针对1T3C存储器单元)和图6B(示例地针对1T4C存储器单元)所示。根据各个方面，存储器单元布置的1TnC存储器单元可被组织为基于NAND架构的阵列，如图6C(示例地针对1T3C存储器单元)和图6D(示例地针对1T4C存储器单元)所示。根据各个方面，存储器单元布置的1TnC存储器单元可被组织为基于AND架构的阵列，如图6E所示(示例地针对1T4C存储器单元)。
图6A示意地示出根据各个方面的具有NOR架构并包括多位存储器单元902的存储器单元布置900。每个存储器单元902可被配置为1T3C存储器单元。存储器单元布置900的每个存储器单元902可包括杠杆电容器LE、第一铁电电容器FE(A)、第二铁电电容器FE(B)和场效应晶体管FT。相应存储器单元902的杠杆电容器LE可连接至对应杠杆线LL(1)、LL(2)和相应存储器单元902的场效应晶体管FT的浮动栅极。相应存储器单元902的第一铁电电容器FE(A)可连接至对应字线WL(1A)、WL(2A)和相应存储器单元902的场效应晶体管FT的浮动栅极。相应存储器单元902的第二铁电电容器FE(B)可连接至对应字线WL(1B)、WL(2B)和相应存储器单元902的场效应晶体管FT的浮动栅极。场效应晶体管FT可用其源极S连接至公共源极电位并且用其漏极D连接至对应位线BL(1)、BL(2)。
根据各个方面，可以与参考图4C和图4D所描述的类似的方式来执行对存储器单元布置900的存储器单元902的寻址(例如写入，例如读取)，并且可以与参考图4G所描述的类似的方式来执行对待寻址的存储器单元902的铁电电容器(例如，FE(A)，例如，FE(B))的寻址(例如写入，例如读取)。
根据各个方面，可对铁电电容器(例如，第一铁电电容器FE(A)，例如第二铁电电容器FE(B))进行写入。在此示例中，可假设存储器单元布置900的一个存储器单元(1)的仅一个铁电电容器(例如，第一铁电电容器FE(A)或第二铁电电容器FE(B))旨在被写入(选定以被写入，例如，被称为选定存储器单元的选定铁电电容器，在一些方面中也被称为选定铁电电容器)。为了对存储器单元(1)的第一铁电电容器FE(A)进行编程或擦除，可将写入电压VPP施加至连接至选定存储器单元(1)的选定铁电电容器FE(A)的有源字线。在这种情况下，施加在对应字线(WL(1A))处的电压(VFE，ACT)可以是写入电压VPP(也被称为编程电压VPP)。为了对选定铁电电容器FE(A)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至存储器单元(1)的对应于选定铁电电容器FE(A)的场效应晶体管FT的有源位线。此外，为了对存储器单元(1)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。在这种情况下，施加至对应杠杆线(LL(1))的电压(VLE，ACT)可以是例如基极电压(例如0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。然而，可将大于基极电压的电压(例如，在介于约VSS至约VPP/2的范围内的电压)施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。此外，为了对存储器单元(1)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至选定存储器单元(1)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可以是例如基极电压(例如0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
根据各个方面，场效应晶体管结构在对选定存储器单元的选定铁电电容器FE(A)进行写入期间可处于非导电状态。说明性地，场效应晶体管结构可在对选定存储器单元的选定铁电电容器FE(A)进行写入期间闭合。这可例如增加对选定存储器单元的选定铁电电容器FE(A)进行写入的速度(例如，以少于15ns的写入时间，例如以少于10ns的写入时间)。根据各个方面，写入电压VPP可介于例如约1V至约10V范围内，例如约1.5V至约6V。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间防止对选定存储器单元(1)的其他铁电电容器FE(B)的干扰。例如，为了避免在对选定存储器单元(1)的选定第一铁电电容器FE(A)进行写入期间干扰第二铁电电容器FE(B)，可将不同于VPP的电压施加至连接至选定存储器单元(1)的无源字线。根据各个方面，施加至对应字线(WL(1B))的电压(VFE(B)，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置900的选定存储器单元(1)的非选定铁电电容器FE的所有无源字线的电压(VFE(B)，PAS)(在下文中也被称为第一禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第一禁止电压(VFE(B)，PAS)可具有负电压值，反之亦然。
根据各个方面，写入电压VPP的电压值和施加至与对应杠杆线的电压(VLE，ACT)(在下文也被称为第一杠杆电压)的电压值可以是双极性的(例如，符号相反)。例如，写入电压(VPP)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且第一杠杆电压VLE，ACT可具有-1.0V的电压值。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间防止对存储器单元布置900的其他存储器单元902的干扰。
例如，为了避免在对存储器单元(1)进行写入期间干扰存储器单元布置900的存储器单元(2)，可将不同于VSS的电压施加至连接至非选定存储器单元(2)的杠杆电容器LE的无源杠杆线。不同于VSS的电压可施加到连接至存储器单元布置900的与选定存储器单元(1)的选定铁电电容器FE(A)共享相同字线(WL(1A))的非选定存储器单元的杠杆电容器LE的所有无源杠杆线。根据各个方面，施加至对应杠杆线(LL(2))的电压(VLE，PAS)可例如介于约1/2*|VPP|至约|VPP|的范围内。
根据各个方面，第一杠杆电压(VLE，ACT)的电压值和施加至连接至存储器单元布置900的非选定存储器单元的杠杆电容器LE的所有无源杠杆线的电压(VLE，PAS)(在下文中也被称为第二杠杆电压)的电压值可以是双极性的。例如，第一(有源)杠杆电压(VLE，ACT)可具有负电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有正电压值，反之亦然。根据示例，第一杠杆电压VLE，ACT可具有-1.0V的电压值，并且第二杠杆电压VLE，PAS可具有+0.4V的电压值。
根据各个方面，施加与第一杠杆电压(VLE，ACT)和/或与写入电压(VPP)相比符号相反的第二(无源)杠杆电压(VLE，PAS)可确保非选定存储器单元的存储器状态不改变(例如，既不被写入也不被擦除)。
例如，为了避免在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间干扰存储器单元布置900的存储器单元(3)、(4)(以下也被称为选择铁电电容器FE(A，1))，可将不同于VPP的电压施加至连接至非选定存储器单元(3)、(4)的铁电电容器FE的无源字线。不同于VPP的电压可施加到连接至存储器单元布置900的不与选定存储器单元(1)共享相同字线(WL(1A)、WL(1B))的非选定存储器单元的铁电电容器FE的所有无源字线。根据各个方面，施加至对应字线(WL(2A)、WL(2B))的电压(VFE，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置900的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为第二禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第二禁止电压(VFE，PAS)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且第二禁止电压VFE，PAS可具有-0.2V的电压值。
此外，为了避免在对选定铁电电容器FE(A，1)进行写入期间干扰存储器单元布置900的存储器单元(3)、(4)，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线。在这种情况下，施加至对应位线(BL(2))的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
如上示例地所描述的，可对存储器单元布置900的各个单元进行擦除。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。
如上面进一步示例地描述的，连接至位线(例如，连接至存储器单元902的场效应晶体管的源极/漏极区)的存储器单元902的端子可保持在VSS(或至少接近VSS)，从而消除禁止期间从主体到源极和漏极的反向结泄漏的功耗。
根据各个方面，可对铁电电容器(例如，第一铁电电容器FE(A)，例如第二铁电电容器FE(B))进行读出。在此示例中，可假设存储器单元布置900的选定存储器单元(1)的仅一个铁电电容器(例如，第一铁电电容器FE(A)或第二铁电电容器FE(B))旨在被读取(选定以被读取，被称为选定存储器单元的选定铁电电容器，在一些方面中也被称为选定铁电电容器)。为了对存储器单元(1)的选定铁电电容器FE(A)进行读取，可将读取电压VG施加至连接至选定存储器单元(1)的选定铁电电容器FE(A)(在下文中也被称为选定铁电电容器FE(A，1))的有源字线。在这种情况下，施加至对应字线(WL(1A))的电压(VFE，ACT)可以是读取电压VG。
此外，为了对选定铁电电容器FE(A，1)进行读取，可将电压(VLE，ACT)施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。在这种情况下，施加至对应杠杆线(LL(1))的电压(VLE，ACT)可基本等于读取电压VG。
此外，为了读取选定铁电电容器FE(A，1)，可将大于VSS的电位/电压施加至连接至选定存储器单元(1)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可例如大于0V。在示例中，施加至对应位线(BL(1))的电压(VBL，ACT)可以是1V。
存储器单元的场效应晶体管的主体端子和源极端子可保持在等于或接近VSS的电压(例如，0V或在介于约-0.25V至约0.25V的范围内的电压)。
根据各个方面，读取电压VG的电压值和施加至对应杠杆线的电压(VLE，ACT)(在下文中也被称为第一杠杆电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行读取期间防止对选定存储器单元(1)的其他铁电电容器FE(B)的干扰。例如，为了避免在对选定存储器单元(1)的选定第一铁电电容器FE(A)进行读取期间干扰第二铁电电容器FE(B)，可将不同于VG的电压施加至连接至选定存储器单元(1)的无源字线。根据各个方面，施加至对应字线(WL(1B))的电压(VFE(B)，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，读取电压(VG)的电压值和施加至连接至存储器单元布置900的选定存储器单元(1)的非选定铁电电容器FE的所有无源字线的电压(VFE(B)，PAS)(在下文中也被称为第一禁止电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第一禁止电压(VFE(B)，PAS)可具有负电压值，反之亦然。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行读取期间防止对存储器单元布置900的其他存储器单元902的干扰。
例如，为了避免在对选定存储器单元(1)的选定铁电电容器FE(A)进行读取期间干扰存储器单元布置900的存储器单元(2)，可将不同于VG的电压施加至连接至非选定存储器单元(2)的杠杆电容器LE的无源杠杆线。可将不同于VG的电压施加到连接至与选定铁电电容器FE(A，1)共享相同字线(WL(1A))的存储器单元布置900的非选定存储器单元的杠杆电容器LE的所有无源杠杆线。根据各个方面，施加至对应杠杆线(LL(2))的电压(VLE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。
根据各个方面，第一杠杆电压(VLE，ACT)的电压值和施加至连接至存储器单元布置900的非选定存储器单元的杠杆电容器LE的所有无源杠杆线的电压(VLE，PAS)(在下文中也被称为第二杠杆电压)的电压值可以是双极性的。例如，第一(有源)杠杆电压(VLE，ACT)可具有正电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有负电压值，反之亦然。根据示例，第一杠杆电压VLE，ACT可具有+0.6V的电压值，并且第二杠杆电压VLE，PAS可具有-0.1V的电压值。
根据各个方面，施加与第一杠杆电压(VLE，ACT)和/或与读取电压(VG)相比符号相反的第二(无源)杠杆电压(VLE，PAS)可确保非选定存储器单元的存储器状态不改变(例如，既不被写入也不被擦除)。
例如，为了避免在对选定铁电电容器FE(A，1)进行读取期间干扰存储器单元布置900的存储器单元(3)、(4)，可将不同于VG的电压施加至连接至非选定存储器单元(3)、(4)的铁电电容器FE的无源字线。不同于VG的电压可施加到连接至存储器单元布置900的不与选定存储器单元(1)共享相同字线(WL(1A)、WL(1B))的非选定存储器单元的铁电电容器FE的无源字线。根据各个方面，施加至对应字线(WL(2A)、WL(2B))的电压(VFE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。
根据各个方面，读取电压(VG)的电压值和施加至连接至存储器单元布置900的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为第二禁止电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第二禁止电压(VFE，PAS)可具有负电压值，反之亦然。
此外，为了避免在对选定铁电电容器FE(A，1)进行读取期间干扰存储器单元布置900的存储器单元(3)、(4)，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线。可将等于基极电压或接近基极电压的电压施加到连接至存储器单元布置900的不与选定存储器单元(1)共享相同位线(BL(1))的非选定存储器单元的场效应晶体管的所有无源位线。在这种情况下，施加至对应位线(BL(2))的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
如上示例地所描述的，可对存储器单元布置900的各个单元进行读取。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。根据各个方面，存储器单元902(包括半导体材料)的晶体管的主体端子和源极端子可保持在VSS，但是有效位线电位可被充电到大于VSS的电位以检测由铁电电容器FE产生的电荷。
图6B示出包括具有NOR配置的六个1T4C存储器单元912的存储器单元布置910的示例配置。存储器单元布置9l0的存储器单元912可如参考图6A所描述的那样被写入和/或读取。
图6C示意地示出根据各个方面的具有NAND架构并包括多位存储器单元1002的存储器单元布置1000。每个存储器单元1002可被配置为1T3C存储器单元。存储器单元布置1000的每个存储器单元1002可包括杠杆电容器LE、第一铁电电容器FE(A)、第二铁电电容器FE(B)和场效应晶体管FT。相应存储器单元1002的杠杆电容器LE可连接至对应杠杆线LL(1)、LL(2)和相应存储器单元1002的场效应晶体管FT的浮动栅极。相应存储器单元1002的第一铁电电容器FE(A)可连接至对应字线WL(1A)、WL(2A)和相应存储器单元1002的场效应晶体管FT的浮动栅极。相应存储器单元1002的第二铁电电容器FE(B)可连接至对应字线WL(1B)、WL(2B)和相应存储器单元1002的场效应晶体管FT的浮动栅极。
根据各个方面，可以与参考图4E和图4F所描述的类似的方式来执行对存储器单元布置1000的存储器单元1002的寻址(例如写入，例如读取)，并且可以与参考图4H所描述的类似的方式来执行对待寻址的存储器单元1002的铁电电容器(例如，FE(A)，例如，FE(B))的寻址(例如写入，例如读取)。
根据各个方面，可对铁电电容器(例如，第一铁电电容器FE(A)，例如第二铁电电容器FE(B))进行写入。在此示例中，可假设存储器单元布置1000的一个存储器单元(1)的仅一个铁电电容器(例如，第一铁电电容器FE(A)或第二铁电电容器FE(B))旨在被写入(选定以被写入，例如，被称为选定存储器单元的选定铁电电容器，在一些方面中也被称为选定铁电电容器)。为了对存储器单元(1)的第一铁电电容器FE(A)进行编程或擦除，可将写入电压VPP施加至连接至选定存储器单元(1)的选定铁电电容器FE(A)的有源字线)。在这种情况下，施加在对应字线(WL(1A))处的电压(VFE，ACT)可以是写入电压VPP(也被称为编程电压VPP)。此外，为了对存储器单元(1)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。在这种情况下，施加至对应杠杆线(LL(1))的电压(VLE，ACT)可以是例如基极电压(例如0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。然而，可将大于基极电压的电压(例如，在介于约VSS至约VPP/2的范围内的电压)施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。另外，为了对选定铁电电容器FE(A)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至存储器单元(1)的对应于选定铁电电容器FE(A)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可以是例如基极电压(例如0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应位线(BL(1))的电压(VBL，ACT)可施加至对应于位线(BL(1))的第三端子。为了对选定铁电电容器FE(A)进行编程或擦除，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至存储器单元(1)的对应于选定铁电电容器FE(A)的场效应晶体管FT的有源源极线。在这种情况下，施加至对应源极线(SL(1))的电压可以是例如基极电压(例如0V)或接近基极电压的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应源极线(SL(1))的电压可施加至对应于源极线(SL(1))的第四端子。
根据各个方面，场效应晶体管结构在对选定存储器单元进行写入期间可处于非导电状态。说明性地，场效应晶体管结构可在对选定存储器单元进行写入期间闭合。这可例如增加对选定存储器单元进行写入的速度(例如，以少于15ns的写入时间，例如以少于10ns的写入时间)。
根据各个方面，写入电压VPP可介于例如约1V至约10V的范围内，例如约1.5V至约6V。
根据各个方面，写入电压VPP的电压值和施加至与对应杠杆线的电压(VLE，ACT)(在下文也被称为第一杠杆电压)的电压值可以是双极性的(例如，符号相反)。例如，写入电压(VPP)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且第一杠杆电压VLE，ACT可具有-1.0V的电压值。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间防止对选定存储器单元(1)的其他铁电电容器FE(B)的干扰。
例如，为了避免在对选定存储器单元(1)的选定第一铁电电容器FE(A)进行写入期间干扰第二铁电电容器FE(B)，可将不同于VPP的电压施加至连接至选定存储器单元(1)的无源字线。根据各个方面，施加至对应字线(WL(1B))的电压(VFE(B)，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置1000的选定存储器单元(1)的非选定铁电电容器FE的所有无源字线的电压(VFE(B)，PAS)(在下文中也被称为第一禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第一禁止电压(VFE(B)，PAS)可具有负电压值，反之亦然。
根据各个方面，可在对选定存储器单元(1)进行写入期间防止对存储器单元布置1000的其他存储器单元1002的干扰。
例如，为了避免在对选定第一存储器单元(1)的选定第一铁电电容器FE(A)进行写入期间干扰存储器单元布置1000的存储器单元(2)，可将不同于VSS的电压施加至连接至非选定存储器单元(2)的杠杆电容器LE的无源杠杆线。不同于VSS的电压可施加到连接至存储器单元布置100的与选定存储器单元(1)的选定第一铁电电容器FE(A)共享相同字线(WL(1A))的非选定存储器单元的杠杆电容器LE的所有无源杠杆线。根据各个方面，施加至对应杠杆线(LL(2))的电压(VLE，PAS)可例如介于约1/2*|VPP|至约|VPP|的范围内。
根据各个方面，第一杠杆电压(VLE，ACT)的电压值和施加至连接至存储器单元布置1000的非选定存储器单元的杠杆电容器LE的所有无源杠杆线的电压(VLE，PAS)(在下文中也被称为第二杠杆电压)的电压值可以是双极性的。例如，第一(有源)杠杆电压(VLE，ACT)可具有负电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有正电压值，反之亦然。根据示例，第一杠杆电压VLE，ACT可具有-1.0V的电压值，并且第二杠杆电压VLE，PAS可具有+0.4V的电压值。
根据各个方面，可选择第二杠杆电压VLE，PAS，使得存储器单元布置1000的非选定存储器单元的场效应晶体管结构处于反转状态。
根据各个方面，施加与第一杠杆电压(VLE，ACT)和/或与写入电压(VPP)相比符号相反的第二(无源)杠杆电压(VLE，PAS)可确保非选定存储器单元的存储器状态不改变(例如，既不被写入也不被擦除)。
根据各个方面，在多个存储器单元的NAND配置中，多个存储器单元的每个场效应晶体管结构可被配置成，使得(例如，经由相应场效应晶体管结构的沟道的注入)相应存储器单元的LVT状态对应于场效应晶体管结构的常开状态。
例如，为了避免在对选定存储器单元(1)的选定铁电电容器FE(A)(以下也被称为选择铁电电容器FE(A，1))进行写入期间干扰存储器单元布置1000的存储器单元(3)、(4)，可将不同于VPP的电压施加至连接至非选定存储器单元(3)、(4)的铁电电容器FE的无源字线。不同于VPP的电压可施加到连接至存储器单元布置1000的不与选定存储器单元(1)共享相同字线(WL(1A)、WL(1B))的非选定存储器单元的铁电电容器FE的无源字线。根据各个方面，施加至对应字线(WL(2A)、WL(2B))的电压(VFE，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置1000的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为第二禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第二禁止电压(VFE，PAS)可具有负电压值，反之亦然。根据示例，写入电压VPP可具有+1.0V的电压值，并且禁止电压VFE，PAS可具有-0.2V的电压值。
此外，为了避免在对选定铁电电容器FE(A，1)进行写入期间干扰存储器单元布置1000的存储器单元(3)、(4)，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线。在这种情况下，施加至对应位线(BL(2))的电压(VBL，PAS)可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应位线(BL(1))的电压(VBL，ACT)可施加至对应于位线(BL(1))的第三端子。此外，为了避免在对选定铁电电容器FE(A，1)进行写入期间干扰存储器单元布置1000的存储器单元(3)、(4)，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源源极线。在这种情况下，施加至对应源极线(SL(2))的电压可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。例如，施加至对应源极线(SL(1))的电压可施加至对应于源极线(SL(1))的第四端子。
如上示例地所描述的，可对存储器单元布置1000的各个单元进行擦除。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。
如上面进一步示例地所描述的，连接至位线(例如，连接至存储器单元1002的场效应晶体管的源极/漏极区)的存储器单元1002的端子可保持在VSS(或至少接近VSS)，从而消除禁止期间从主体到源极和漏极的反向结泄漏的功耗。
根据各个方面，可对存储器单元布置1000的选定存储器单元(1)的选定铁电电容器FE(A)进行读出。
为了提高读取速度，可对存储器单元布置1000的多于一个存储器单元的铁电电容器进行基本同时读取。
在此示例中，可假设NAND配置的存储器单元布置1000的存储器单元(1)的仅一个选定的铁电电容器FE(A)旨在被读取(选定以被读取，被称为选定存储器单元的选定铁电电容器)。为了对选定存储器单元(1)的选定铁电电容器FE(A)进行读取，可将读取电压VG施加至连接至选定存储器单元(1)的选定铁电电容器FE(A)的有源字线。在这种情况下，施加至对应字线(WL(1A))的电压(VFE，ACT)可以是读取电压VG。
此外，为了选定存储器单元(1)的选定铁电电容器FE(A)进行读取，可将电压(VLE，ACT)施加至连接至选定存储器单元(1)的杠杆电容器LE的有源杠杆线。在这种情况下，施加至对应杠杆线(LL(1))的电压(VLE，ACT)可基本等于读取电压VG。
此外，为了对选定存储器单元(1)的选定铁电电容器FE(A)进行读取，可将大于VSS的电位/电压施加至连接至选定存储器单元(1)的场效应晶体管FT的有源位线。在这种情况下，施加至对应位线(BL(1))的电压(VBL，ACT)可例如大于0V。在示例中，施加至对应位线(BL(1))的电压(VBL，ACT)可以是1V。此外，为了对选定存储器单元(1)的选定铁电电容器FE(A)进行读取，可向连接至选定存储器单元(1)的场效应晶体管FT的有源源极线施加电位/电压。在这种情况下，施加至对应源极线(SL(1))的电压可例如等于0V。对选定存储器单元(1)的选定铁电电容器FE(A)进行读取可包括：向第三端子和第四端子提供电压，使得与包括选定存储器单元在内的存储器单元的相应第一子集中的其他存储器单元相关联的每个场效应晶体管结构处于导电状态。例如，可将电压施加至第三端子和第四端子，使得与选定存储器单元(1)串联连接的每个场效应晶体管结构处于导电状态。
存储器单元的场效应晶体管的主体端子和源极端子可保持在等于或接近VSS的电压(例如，0V或在介于约-0.25V至约0.25V的范围内的电压)。
根据示例，读取电压VG可具有0.7V的电压值，并且施加至对应杠杆线的电压(VLE，ACT)可具有0.5V的电压值。
根据各个方面，读取电压VG的电压值和施加至对应杠杆线的电压(VLE，ACT)(在下文中也被称为第一杠杆电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行写入期间防止对选定存储器单元(1)的其他铁电电容器FE(B)的干扰。例如，为了避免在对选定存储器单元(1)的选定第一铁电电容器FE(A)进行写入期间干扰选定存储器单元(1)的第二铁电电容器FE(B)，可向连接至选定存储器单元(1)的无源字线施加不同于VPP的电压。根据各个方面，施加至对应字线(WL(1B))的电压(VFE(B)，PAS)可例如介于约0V(或VSS)至约1/2*|VPP|的范围内。
根据各个方面，写入电压(VPP)的电压值和施加至连接至存储器单元布置1000的选定存储器单元(1)的非选定铁电电容器FE的所有无源字线的电压(VFE(B)，PAS)(在下文中也被称为第一禁止电压)的电压值可以是双极性的。例如，写入电压(VPP)可具有正电压值，并且第一禁止电压(VFE(B)，PAS)可具有负电压值，反之亦然。
根据各个方面，可在对选定存储器单元(1)的选定铁电电容器FE(A)进行读取期间防止对存储器单元布置1000的其他存储器单元1002的干扰。
例如，为了避免在对存储器单元(1)进行读取期间干扰存储器单元布置1000的存储器单元(2)，可将不同于VG的电压施加至连接至非选定存储器单元(2)的杠杆电容器LE的无源杠杆线。不同于VG的电压可施加到连接至存储器单元布置1000的与选定存储器单元(1)共享相同字线(WL(1A)、WL(1B))的非选定存储器单元的杠杆电容器LE的所有无源杠杆线。根据各个方面，施加至对应杠杆线(LL(2))的电压(VLE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。根据示例，第一杠杆电压VLE，ACT可以是+0.5V，并且第二杠杆电压VLE，PAS可以是1.0V。
根据各个方面，第一杠杆电压(VLE，ACT)的电压值和施加至连接至存储器单元布置1000的非选定存储器单元的杠杆电容器LE的所有无源杠杆线的电压(VLE，PAS)(在下文中也被称为第二杠杆电压)的电压值可以是双极性的。例如，第一(有源)杠杆电压(VLE，ACT)可具有正电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有负电压值，反之亦然。
根据各个方面，施加与第一杠杆电压(VLE，ACT)和/或与读取电压(VG)相比符号相反的第二(无源)杠杆电压(VLE，PAS)可确保非选定存储器单元的存储器状态不改变(例如，既不被写入也不被擦除)。
作为示例，存储器单元布置1000可包括：为了避免在对选定存储器单元(1)的选定铁电电容器FE(A)进行读取期间干扰存储器单元布置1000的非选定存储器单元的非选择铁电电容器，可将不同于VG的电压施加至连接至非选定存储器单元的铁电电容器FE的无源字线。不同于VG的电压(VFE，PAS)可施加到连接至存储器单元布置1000的不与选定存储器单元(1)共享相同字线(WL(1A)、WL(1B))的非选定存储器单元的铁电电容器FE的所有无源字线。例如，电压(VFE，PAS)可施加至非选定存储器单元(3)、(4)的无源字线(WL(2A)、WL(2B))。根据各个方面，施加至非选定存储器单元(3)、(4)的对应字线(WL(2A)、WL(2B))的电压(VFE，PAS)可例如介于约VSS(例如，0V)至约1/2*|VG|的范围内。
根据各个方面，读取电压(VG)的电压值和施加至连接至存储器单元布置1000的非选定存储器单元的铁电电容器FE的所有无源字线的电压(VFE，PAS)(在下文中也被称为第二禁止电压)的电压值可以是双极性的。例如，读取电压(VG)可具有正电压值，并且第二禁止电压(VFE，PAS)可具有负电压值，反之亦然。
此外，为了避免在对选定存储器单元(1)的选定铁电电容器FE(A)进行读取期间干扰存储器单元布置1000的其他存储器单元(3)、(4)，可将基极电压(例如，VSS)或接近基极电压的电压施加至连接至非选定存储器单元(3)、(4)的场效应晶体管FT的无源位线(BL(2)。等于基极电压或接近基极电压的电压可施加到连接至存储器单元布置1000的不与选定存储器单元(1)共享相同字线(WL(1A)、WL(1B))的非选定存储器单元的场效应晶体管的所有无源位线和/或所有无源源极线。在这种情况下，施加至非选定存储器单元的对应位线和/或源极线的电压可以是例如0V或接近0V的电压(例如，介于约-0.25V至约0.25V的范围内的电压)。
如上所述，可对存储器单元布置1000的各个NAND单元对进行读取。应当注意，所描述的电压中的一些或全部仅仅是示例，并且与所描述的电压的偏差是可能的。根据各个方面，存储器单元1002(包括半导体材料)的晶体管的主体端子和源极端子可保持在VSS，但是有效位线电位可被充电到大于VSS的电位以检测由铁电电容器FE产生的电荷。
图6D示出包括具有NAND配置的六个1T4C存储器单元1012的存储器单元布置1010的示例配置。存储器单元布置1010的存储器单元1012可如参考图6C所描述的那样被写入和/或读取。
根据各个方面，多个1TnC存储器单元可组织成AND架构。图6E示出包括具有AND配置的六个1T4C存储器单元722的存储器单元布置720的示例配置。存储器单元布置720的存储器单元722可以类似于参考NOR配置所描述的方式被写入或读取，其中，可在相应源极线SL处施加另外的电压。在示例中，为了对选定存储器单元进行读取，可向对应于选定存储器单元的字线(WL)施加具有约0.6V电压值的读取电压，并可向对应于选定存储器单元的杠杆线(LL)施加具有约0.9V的电压值的第一(有源)杠杆电压。例如，可向对应于非选定存储器单元相对应的无源杠杆线施加具有约0.3V的电压值的第二(无源)杠杆电压。
图7A和图7B各自示意地示出根据各个方面的包括至少一个1T3C存储器单元1的存储器单元布置10。存储器单元1可包括场效应晶体管结构30、电极柱12、第二电极层44和介电材料部42。存储器单元1可还包括第一电极层24(以下也被称为第一电极层24(A))和存储器材料部22(以下也被称为第一存储器材料部22(A))。根据各个方面，存储器单元1可还包括至少一个附加电极层。存储器单元1可包括第一附加电极层24B。第一附加电极层24B可与参考第一电极层24A所描述的那样基本类似地来配置。存储器单元1可还包括第二存储器材料部22B。第二存储器材料部22B可与参考第一存储器材料部22A所描述的那样基本类似地来配置。例如，存储器单元1可包括由电极柱12、第一存储器材料部22A和第一电极层24A形成的第一电容存储器结构和由电极柱12、第二存储器材料部22B和第一附加电极层24B形成的第二电容存储器结构。
根据各个方面，第一电容存储器结构2和第二电容存储器结构2可被一起寻址(例如写入，例如读取)。说明性地，第一电容存储器结构2和第二电容存储器结构2可提供存储相同位值的冗余方案(参见例如图7A)。
根据各个方面，第一电容存储器结构2A和第二电容存储器结构2B可被独立地寻址(例如写入，例如读取)。在这种情况下，存储器单元1可以是存储两个位值的多位存储器单元(参见例如图7B)。
图7C示出根据各个方面的包括存储器单元1的存储器单元布置10。在此示例中，存储器单元1可还包括存储器材料层52。存储器材料层52可基本连续地包围(例如，周界地包围，例如，完全周界地包围)电极柱12的侧面18的至少一部分。存储器材料层52可提供第一存储器材料部22A和第二存储器材料部22B。
根据各个方面，介电材料部42可包括或可由存储器材料(例如，自发极化材料)组成。根据各个方面，存储器材料层52可提供第一存储器材料部22A、第二存储器材料部22B和介电材料部42A。在这种情况下，第二电极层44的高度h(44)可大于第一电极层24A的高度h(22A)和/或第一附加电极层24B的高度h(24B)。
图7D示出根据各个方面的包括存储器单元1的存储器单元布置10。在此示例中，存储器单元1还可以包括第二附加电极层44A。第二附加电极层44B可与参考第二电极层44(在下文中也被称为第二电极层44A)所描述的那样基本类似地来配置。存储器单元1可还包括第二介电材料部42B。第二介电材料部42B可与参考介电材料部42(在下文中也被称为第一介电材料部42A)所描述的那样基本类似地来配置。
根据各个方面，存储器单元1可包括介电材料层50。介电材料层50可提供第一介电材料部42A和第二介电材料部42B(也见例如图3D并且参考图3D的描述)。
根据各个方面，第一介电材料部42A和第二介电材料部42B各自可包括或可由存储器材料组成。例如，存储器材料层52可提供第一存储器材料部22A、第二存储器材料部22B、第一介电材料部42A和第二介电材料部42A。说明性地，存储器材料层52也可形成介电材料层50。在此情况下，至少第二电极层44A的高度h(44A)与第二附加电极层44B的高度h(44B)之和可大于第一电极层24A的高度h(24A)并且可大于第一附加电极层24B的高度h(24B)。例如，第二电极层44A的高度h(44A)可大于第一电极层24A的高度h(24A)并且可大于第一附加电极层24B的高度h(24B)。例如，第二附加电极层44B的高度h(44B)可大于第一电极层24A的高度h(24A)并且可大于第一附加电极层24B的高度h(24B)。
图7E示出根据各个方面的存储器单元布置10的示例配置。存储器单元布置10可包括第一存储器单元1(1)、第二存储器单元1(2)、第三存储器单元1(3)和第四存储器单元1(4)。第一存储器单元1(1)、第二存储器单元1(2)、第三存储器单元1(3)和第四存储器单元1(4)中的每个可以是1T3C存储器单元。第一存储器单元1(1)、第二存储器单元1(2)、第三存储器单元1(3)和第四存储器单元1(4)中的每个可如参考图7B至图7D所描述的那样来配置。在此示例中，每个存储器单元1(1)、1(2)、1(3)、1(4)可包括第一电容存储器结构2A、第二电容存储器结构2B和电容杠杆结构LE。
存储器单元布置10可包括第一公共电极层24A(1)，其提供第一存储器单元1(1)和第二存储器单元1(2)中的每个的第一电极层24A。存储器单元布置10可包括第二公共电极层24A(2)，其提供第三存储器单元1(3)和第四存储器单元1(4)中的每个的第一电极层24A。存储器单元布置10可包括第三公共电极层24B(1)，其提供第一存储器单元1(1)和第二存储器单元1(2)中的每个的第一附加电极层24B。存储器单元布置10可包括第四公共电极层24B(2)，其提供第三存储器单元1(3)和第四存储器单元1(4)中的每个的第一附加电极层24B。存储器单元布置10可包括第五公共电极层44(1)，其提供第一存储器单元1(1)和第三存储器单元1(3)中的每个的第二电极层44。存储器单元布置10可包括第六公共电极层44(2)，其提供第二存储器单元1(2)和第四存储器单元1(4)中的每个的第二电极层44。
存储器单元布置10可包括连接至第一存储器单元1(1)和第二存储器单元1(2)的第一组字线WL(1A)、WL(1B)。第一组存储器单元可包括第一字线WL(1A)和第三字线WL(1B)。第一公共电极层24A(1)可导电连接至第一字线WL(1)。第一公共电极层24A(1)可形成第一字线WL(1A)的至少一部分。第三公共电极层24B(1)可导电连接至第三字线WL(1B)。第三公共电极层24B(1)可形成第三字线WL(1B)的至少一部分。
存储器单元布置10可包括连接至第三存储器单元1(3)和第四存储器单元1(4)的第二组字线WL(2A)、WL(2B)。第二组存储器单元可包括第二字线WL(2A)与第四字线WL(2B)。第二公共电极层24A(2)可导电连接至第二字线WL(2A)。第二公共电极层24A(2)可形成第二字线WL(2A)的至少一部分。第四公共电极层24B(2)可导电连接至第四字线WL(2B)。第四公共电极层24B(2)可形成第四字线WL(2B)的至少一部分。
存储器单元布置10可包括第一杠杆线LL(1)。第五公共电极层44(1)可导电连接至第一杠杆线LL(1)。第五公共电极层44(1)可形成第一杠杆线LL(1)的至少一部分。存储器单元布置10可包括第二杠杆线LL(2)。第六公共电极层44(2)可导电连接至第二杠杆线LL(2)。第六公共电极层44(2)可形成第二杠杆线LL(2)的至少一部分。
根据各个方面，控制电路800可被配置为向第一字线WL(1A)施加第一字线电压VWL(1A)，向第二字线WL(2A)施加第二字线电压VWL(2A)，向第三字线WL(1B)施加字线电压VWL(1B)，向第四字线WL(2B)施加第四字线电压VWL(2B)，向第一杠杆线电压VLL(1)施加第一杠杆线LL(1)和/或向第二杠杆线LL(2)施加第二杠杆线电压VLL(2)。
根据各个方面，存储器单元布置10可组织成NOR配置。在这种情况下，存储器单元布置10的选定存储器单元1(1)、1(2)、1(3)或1(4)的选定场效应晶体管结构2A或2B可如参考图6A所描述的那样被写入或读取。至少一个控制电路800可被配置为施加参考图6A所描述的电压。
根据各个方面，存储器单元布置10可组织成NAND配置。在这种情况下，存储器单元布置10的选定存储器单元1(1)、1(2)、1(3)或1(4)的选定场效应晶体管结构2A或2B可如参考图6C所描述的那样被写入或读取。至少一个控制电路800可被配置为施加参考图6C所描述的电压。
在此，各个方面涉及存储器单元和存储器单元布置。存储器单元布置可包括一个或多个1TnC存储器单元，每个1TnC存储器单元包括一个晶体管(例如场效应晶体管结构30，例如场效应晶体管FT)和数量n个电容器结构(在一些方面中被称为电容存储器结构)。数量n可以是大于零的整数。电容器结构的数量n可以是杠杆电容器(在一些方面中被称为电容性结构，在一些方面中被称为电容性杠杆结构)的数量n1与存储器电容器(在一些方面中被称为电容存储器结构，在一些方面中示例性地被称为铁电电容器)的数量n2之和。杠杆电容器的数量n1可以是等于或大于零的整数。存储器电容器的数量n2可以是大于零的整数。在存储器电容器的数量n2等于或大于二的情况下，存储器单元可以是多位存储器单元并且可被配置为存储多于一个位。根据各个方面，杠杆电容器和/或存储器电容器可如参考图1A至图3D、图5A至图5F和图7A至图7E针对存储器单元布置10所描述的那样配置。根据各个方面，存储器单元布置可包括多个1TnC存储器单元。例如，多个1TnC存储器单元可组织成如参考图4C、图4D、图4G、图4I、图6A和图6B所描述的NOR配置。例如，多个1TnC存储器单元可组织成如参考图4E、图4F、图4H、图4J、图6C和图6D所描述的NAND配置。例如，多个1TnC存储器单元可组织成如参考图4K、图4K和图6E所描述的AND配置。根据各种示例，为n1＝0和n2＝2(即，不存在杠杆电容器并且存在两个存储器电容器)提供存储器单元布置，如参考图4G、图4H和图5E所描述的那样。根据示例，为n1＝0和n2＝3(即，不存在杠杆电容器并且存在三个存储器电容器)提供存储器单元布置，如参考图4L所描述的那样。根据各种示例，为n1＝1和n2＝1(即，存在一个杠杆电容器和一个存储器电容器)提供存储器单元布置，如参考图4C至图4F、图4I至图4K、图5C和图5D所描述的那样。根据各种示例，为n1＝1和n2＝2(即，存在一个杠杆电容器和两个存储器电容器)提供存储器单元布置，如参考图6A、图6C和图7E所描述的那样。根据各种示例，为n1＝1和n2＝3(即，存在一个杠杆电容器和三个存储器电容器)提供存储器单元布置，如参考图6B、图6D和图6E所描述的那样。
注意，这些存储器单元布置是作为示例提供的，并且存储器单元布置可包括具有大于1的数量n的任何种类的1TnC存储器单元。
图8示出根据各个方面的用于制造存储器单元布置的方法1100的示意流程图。
方法1100可包括：形成一个或多个场效应晶体管结构(在1102中)。
方法1100可包括在一个或多个场效应晶体管结构上方形成电极层堆叠件(在1104中)。电极层堆叠件可至少包括第一电极层、第二电极层和设置在第一电极层与第二电极层之间的电隔离中间层。
方法1100可包括：在电极层堆叠件中形成一个或多个凹槽(例如，孔)，一个或多个凹槽中的每个对应于一个或多个场效应晶体管结构中的一个(在1006中)。例如，一个或多个凹槽中的每个凹槽可基本形成在对应的场效应晶体管结构上方。根据各个方面，一个或多个凹槽中的每个凹槽可基本形成在对应场效应晶体管结构的栅极结构上方。
方法1100可包括：用存储器材料(例如，如本文所述的自发极化材料)部分地填充一个或多个凹槽，其中，存储器材料可至少覆盖一个或多个凹槽中的每个的侧壁(在1108中)。根据各个方面，用存储器材料部分地填充一个或多个凹槽可包括：用存储器材料部分地填充(例如，共形地，例如，使得存储器材料具有线性形状)一个或多个凹槽，使得覆盖一个或多个凹槽中的每个的侧壁和底部，并随后至少部分地去除(例如，完全地去除，例如蚀刻)一个或多个凹槽中的每个的底部处的存储器材料。根据各个方面，用存储器材料部分地填充一个或多个凹槽可包括用存储器材料完全填充一个或多个凹槽并随后部分地蚀刻存储器材料。
方法1100可包括：用电极材料至少部分地填充一个或多个凹槽中的每个中的剩余空间(在1110中)。根据各个方面，存储器材料的一部分可设置在电极材料的一部分与第一电极层和/或第二电极层中的至少一个之间的一个或多个凹槽中的每个凹槽中。一个或多个凹槽中的每个中的电极材料可导电连接至一个或多个场效应晶体管结构中的对应于该凹槽的场效应晶体管结构的栅极。
图9示出根据各个方面的用于操作存储器单元布置的方法1200的示意流程图。
方法1200可包括向选自存储器单元的多个第一控制节点中的第一控制节点施加控制电压，该多个第一控制节点中的每个连接至多个第一电容器结构(例如，多个存储器电容器结构)中的对应第一电容器结构(在1202中)。控制电压可以是写入电压(VPP)，并且方法1200可以是用于对存储器单元布置的存储器单元进行写入的方法。控制电压可以是读取电压(VG)并且方法1200可以是用于对存储器单元布置的存储器单元进行读取的方法。
方法1200可包括：向存储器单元的第二控制节点施加杠杆电压，该第二控制节点连接至存储器单元的第二电容器(例如，第二电容器结构，例如杠杆电容器，例如杠杆电容器结构)(在1204中)。
方法1200可包括：向存储器单元的第三控制节点施加位线电压，该第三控制节点连接至存储器单元的晶体管(例如，场效应晶体管结构)的至少一个源极/漏极区(在1206中)。
根据各个方面，方法1200可选地还可以包括：向存储器单元的第四控制节点施加源极线电压，第三控制节点连接至晶体管的第一源极/漏极区并且第四控制节点连接至晶体管的第二源极/漏极区。
在下文中，提供了各种示例，其可包括上文参考存储器单元布置10、存储器单元布置100、方法1100和方法1200所描述的一个或多个方面。可预期，关于存储器布置10或存储器单元布置100所描述的方面也可应用于方法1100或方法1200，反之亦然。
示例1是一种存储器单元布置，包括：一个或多个存储器单元，一个或多个存储器单元中的每个包括：电极柱，具有底面和顶面；存储器材料部，包围电极柱的侧面部；电极层，包围存储器材料部和电极柱的侧面部，其中，电极柱、存储器材料部和电极层形成电容存储器结构；以及场效应晶体管结构，包括栅极结构，其中，电极柱的底面面向栅极结构并导电连接至栅极结构，并且其中，电极柱的顶面背向栅极结构。
在示例2中，示例1的存储器单元布置可选地还可以包括：电极柱的高度大于电极柱的宽度。
在示例3中，示例1或2的存储器单元布置可选地还可以包括：电极柱的高度被限定为垂直于底面由底面与顶面之间的距离来限定，和/或电极柱的宽度被限定为电极柱的垂直于高度方向的延伸(例如，由底面和/或顶面的几何形状来限定)。
在示例4中，示例1至3中任一项的存储器单元布置可选地还可以包括：存储器材料部周界地包围电极柱的侧面部。
在示例5中，示例3的存储器单元布置可选地还可以包括：存储器材料部完全周界地包围电极柱的侧面部。
在示例6中，示例1至5中任一项的存储器单元布置可选地还可以包括：电极层周界地包围存储器材料部。
在示例7中，示例6的存储器单元布置可选地还可以包括：电极层完全周界地包围存储器材料部。
在示例8中，示例1至7中任一项的存储器单元布置可选地还可以包括：存储器材料部直接接触电极柱的侧面部。
在示例9中，示例1至8中任一项的存储器单元布置可选地还可以包括：电极层直接接触存储器材料部。
在示例10中，示例1至9中任一项的存储器单元布置可选地还可以包括：存储器材料部的侧面面向电极柱的侧面部并可基本平行于电极柱的侧面部。
在示例11中，示例1至10中任一项的存储器单元布置可选地还可以包括：电极层的侧面面向电极柱的侧面部并可基本平行于电极柱的侧面部。存储器材料部可设置在电极层的侧面与电极柱的侧面部之间。
在示例12中，示例1至11中任一项的存储器单元布置可选地还可以包括：存储器材料部的侧面面向电极柱的侧面部并基本同轴于电极柱的侧面部。
在示例13中，示例1至12中任一项的存储器单元布置可选地还可以包括：电极层的侧面面向电极柱的侧面部并基本同轴于电极柱的侧面部，其中，存储器材料部设置在电极层的侧面与电极柱的侧面部之间。
在示例14中，示例1至13中任一项的存储器单元布置可选地还可以包括：电极层在横向平面内延伸。例如，电极层可具有或可包括平面形状。根据各个方面，栅极结构的最高点可位于另外的横向平面中，并且电极层在其中延伸的横向平面与另外的横向平面之间的竖直距离可以是基本一致的。例如，栅极结构可包括面向电极层的平坦顶面，并且电极层可包括面向栅极结构的平坦底面，其中，栅极结构的平坦顶面与电极层的平坦底面可以是平行的。根据各个方面，电极层可直接形成在平坦化层上。
在示例15中，示例1至14中任一项的存储器单元布置可选地还可以包括：电极层具有第一表面和与第一表面相对的第二表面，其中，第一表面和/或第二表面基本平行于栅极结构的表面。
在示例16中，示例1至15中任一项的存储器单元布置可选地还可以包括：电极层与栅极结构之间的竖直距离(例如，垂直于底面和/顶面的距离)是基本一致的。
在示例17中，示例1至16中任一项的存储器单元布置可选地还可以包括：电极柱底面与栅极结构之间的距离小于电极柱的顶面与栅极结构之间的距离。
在示例18中，示例1至17中任一项的存储器单元布置可选地还可以包括：电极层是基本平坦的。
在示例19中，示例1至18中任一项的存储器单元布置可选地还可以包括：具有横向尺寸的衬底，其中，电极层基本平行于衬底的横向尺寸延伸。
在示例20中，示例19的存储器单元布置可选地还可以包括：电极柱基本垂直于衬底的横向尺寸延伸。
在示例21中，示例1至20中任一项的存储器单元布置可选地还可以包括：具有横向方向和竖直方向的衬底，并且电极层在衬底的横向方向上延伸和/或电极柱在衬底的竖直方向上延伸。
在示例22中，示例1至21中任一项的存储器单元布置可选地还可以包括：具有芯片表面的芯片，其中，电极层基本平行于芯片表面设置在芯片表面上或上方。
在示例23中，示例1至22中任一项的存储器单元布置可选地还可以包括：电极柱基本垂直于芯片表面延伸。
在示例24中，示例1至23中任一项的存储器单元布置可选地还可以包括：基本平行于电极层延伸的一个或多个金属化层。
在示例25中，示例1至24中任一项的存储器单元布置可选地还可以包括：公共电极层，公共电极层提供一个或多个存储器单元中的每个的相应电极层。
在示例26中，示例1至25中任一项的存储器单元布置可选地还可以包括：电极柱的底面和/或顶面具有或包括以下几何形状中的一种：圆形、三角形、正方形、平行四边形、梯形、椭圆形、多边形等。
在示例27中，示例1至26中任一项的存储器单元布置可选地还可以包括：电极柱具有圆柱形形状(例如圆柱体，例如截头圆柱体，例如棱柱)或截头体(例如，棱锥体的截头体，例如，圆锥体的截头体)。
在示例28中，示例1至27中任一项的存储器单元布置可选地还可以包括：电极层是第一电极层并且电极柱的侧面部是电极柱的第一侧面部。每个存储器单元还可以包括：介电材料部，包围电极柱的不同于第一侧面部的第二侧面部；以及第二电极层，包围介电材料部和电极柱的第二侧面部，其中，电极柱、介电材料部和第二电极层形成电容器结构(例如，电容杠杆结构，例如，电容存储器结构)。
在示例29中，示例28的存储器单元布置可选地还可以包括：第一电极层在第一方向上或沿第一方向延伸，并且其中，第二电极层在与第一方向不同的第二方向上或沿该第二方向延伸(例如，第一电极层与第二电极层相对于彼此以约45°或更大的角度延伸)。
在示例30中，示例28或29中任一项的存储器单元布置可选地还可以包括：第一电极层沿第一方向在第一平面中延伸并且第二电极层沿不同于第一方向的第二方向在第二平面中延伸，其中，第一平面平行于第二平面。
在示例31中，示例28至30中任一项的存储器单元布置可选地还可以包括：一个或多个存储器单元中的每个的第一电极层和第二电极层导电连接至多个控制线中的对应控制线，以允许(例如，选择性地)寻址对应于第一电极层的一个或多个存储器单元(例如，在读取操作和/或写入操作期间)。
在示例32中，示例28至30中任一项的存储器单元布置可选地还可以包括：第一电极层和第二电极层中的每个形成对应控制线的至少部分。
在示例33中，示例28至32中任一项的存储器单元布置可选地还可以包括：一个或多个存储器单元是多个存储器单元并且存储器单元布置还包括：一个或多个第一控制线(WL)，其中，一个或多个第一控制线中的每个第一控制线连接至多个存储器单元中的存储器单元第一子集的第一电极层；以及一个或多个第二控制线(LL)，其中，一个或多个第二控制线中的每个第二控制线连接至多个存储器单元的存储器单元第二子集的第二电极层。
在示例34中，示例28至33中任一项的存储器单元布置可选地还可以包括：存储器材料部直接接触电极柱的第一侧面部。
在示例35中，示例28至34中任一项的存储器单元布置可选地还可以包括：介电材料部直接接触电极柱的第二侧面部。
在示例36中，示例34和35的存储器单元布置可选地还可以包括：存储器材料部与第一侧面部的接触面积大于介电材料部与第二侧面部的接触面积。
在示例37中，示例28至36中任一项的存储器单元布置可选地还可以包括：电容存储器结构具有由第一电极层限定的第一有效电容器面积，并且其中，电容器结构具有由第二电极层限定的第二有效电容器面积，其中，第二有效电容面积不同于第一有效电容面积。
在示例38中，示例28至37中任一项的存储器单元布置可选地还可以包括：存储器材料部直接接触电极柱的第一侧面部。
在示例39中，示例28至38中任一项的存储器单元布置可选地还可以包括：介电材料部分直接接触电极柱的第二侧面部。
在示例40中，示例38和39的存储器单元布置可选地还可以包括：介电材料部与第二侧面部的接触面积大于存储器材料部与第一侧面部的接触面积。
在示例41中，示例28至40中任一项的存储器单元布置可选地还可以包括：第一电极层直接接触存储器材料部。
在示例42中，示例28至41中任一项的存储器单元布置可选地还可以包括：第二电极层直接接触介电材料部。
在示例43中，示例41和42的存储器单元布置可选地还可以包括：第一电极层与存储器材料部的接触面积大于第二电极层与介电材料部的接触面积。
在示例44中，示例28至43中任一项的存储器单元布置可选地还可以包括：第一电极层直接接触存储器材料部。
在示例45中，示例28至44中任一项的存储器单元布置可选地还可以包括：第二电极层直接接触介电材料部。
在示例46中，示例44和45的存储器单元布置可选地还可以包括：第二电极层与介电材料部的接触面积大于第一电极层与存储器材料部的接触面积。
在示例47中，示例28至示例46中任一项的存储器单元布置可选地还可以包括：存储器材料部是第一存储器材料部；并且介电材料部包括介电存储器材料(例如，是介电存储器材料)并被配置为第二存储器材料部。
在示例48中，示例47的存储器单元布置可选地还可以包括：包围电极柱的侧面的至少一部分的(例如，周界上)基本连续的存储器材料层，其中，存储器材料层提供第一存储器材料部和第二存储器材料部。
在示例49中，示例28至48中任一项的存储器单元布置可选地还可以包括：公共第二电极层，公共第二电极层提供一个或多个存储器单元中的每个的相应第二电极层。
在示例50中，示例28至30中任一项的存储器单元布置可选地还可以包括：一个或多个附加介电材料部，一个或多个附加介电材料部中的每个包围电极柱的彼此不同的相应侧面部；一个或多个附加电极层，一个或多个附加电极层中的每个包围一个或多个介电材料部中的对应介电材料部以及与对应介电材料部相关联的电极柱的相应侧面部；其中，一个或多个附加电极层、一个或多个介电材料部和电极柱形成电容器结构(例如，电容杠杆结构，例如，电容存储器结构)。
在示例51中，示例28至50中任一项的存储器单元布置可选地还可以包括：所有电极层彼此间隔开。
在示例52中，示例28至51中任一项的存储器单元布置可选地还可以包括：所有电极柱彼此间隔开。
在示例53中，示例28至52中任一项的存储器单元布置可选地还可以包括：设置在电极层(附加电极层、第一电极层、第二电极层)中的两个相邻电极层之间的至少一个中间层。
在示例54中，示例28至53中任一项的存储器单元布置可选地可包括：所有电极柱与所有电极层物理分离(和/或电隔离)。
在示例55中，示例28至54中任一项的存储器单元布置可选地可包括：所有电极层彼此物理分离(和/或电隔离)，和/或所有电极柱彼此物理分离(和/或电隔离)。
在示例56中，示例28至55中任一项的存储器单元布置可选地可包括：每个电极层包括金属或金属合金(例如，Cu、Au、Ag、W、Al、Ru、Ti、TiN、Ta、TaN、Co、CoN、Nb、NbN、Pd、Pt、Ir、IrO2、RuO2等)或由金属或金属合金组成。
在示例57中，示例28至56中任一项的存储器单元布置可选地可包括：每个电极柱包括金属或金属合金(例如，Cu、Au、Ag、W、Al、Ru、Ti、TiN、Ta、TaN、Co、CoN、Nb、NbN、Pd、Pt、Ir、IrO2、RuO2等)或由金属或金属合金组成。
示例58是一种存储器单元布置，包括：一个或多个存储器单元，一个或多个存储器单元中的每个包括：电极柱，从电极柱的底面延伸至电极柱的顶面；一个或多个存储器材料部，一个或多个存储器材料部中的每个包围电极柱的对应第一侧面部；一个或多个第一电极层，一个或多个第一电极层中的每个包围一个或多个存储器材料部中的对应存储器材料部以及电极柱的与对应存储器材料部相关联的第一侧面部；其中，第一电极层、对应存储器材料部和电极柱形成相应电容存储器结构；以及介电材料部，包围电极柱的不同于第一侧面部中的每个的第二侧面部；第二电极层，包围介电材料部和电极柱的第二侧面部，其中，电极柱、介电材料部和第二电极层形成电容杠杆结构；以及场效应晶体管结构，包括栅极结构，其中，栅极结构面向电极柱的底面并导电连接至电极柱。
根据各种示例，示例58的存储器单元布置可如之前所描述的那样(例如参考示例1至57)来配置。
示例59是一种存储器单元布置，包括：第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元，该第一存储器单元、该第二存储器单元、该第三存储器单元和该第四存储器单元中的每个存储器单元包括：电极柱，从电极柱的底面延伸至电极柱的顶面；存储器材料部，包围电极柱的相应第一侧面部；介电材料部，包围电极柱的不同于第一侧面部的相应第二侧面部；场效应晶体管结构，包括栅极结构，其中，栅极结构面向电极柱的底面并导电连接至电极柱。存储器单元布置可还包括：第一电极层，包围存储器材料部和电极柱的与第一存储器单元相关联的第一侧面部，并包围存储器材料部和电极柱的与第二存储器单元相关联的第一侧面部，其中，相应电极柱、相应存储器材料部和第一电极层形成相应电容存储器结构；第二电极层，包围存储器材料部和电极柱的与第三存储器单元相关联的第一侧面部，并包围存储器材料部和电极柱的与第四存储器单元相关联的第一侧面部，其中，相应电极柱、相应存储器材料部和第二电极层形成相应电容存储器结构；第三电极层，包围介电材料部和电极柱的与第一存储器单元相关联的第二侧面部，并包围介电材料部和电极柱的与第三存储器单元相关联的第二侧面部，其中，相应电极柱、相应介电材料部和第三电极层形成相应电容器结构(例如，相应电容存储器结构)；以及第四电极层，包围介电材料部和电极柱的与第二存储器单元相关联的第二侧面部，并包围介电材料部和电极柱的与第四存储器单元相关联的第二侧面部，其中，相应电极柱、相应介电材料部和第四电极层形成相应电容器结构。
在示例60中，示例59的存储器单元布置可选地可包括：导电连接至第一电极层的第一字线、导电连接至第二电极层的第二字线、导电连接至第三电极层的第一杠杆线以及导电连接至第四电极层的第二杠杆线。
在示例61中，示例59的存储器单元布置可选地可包括：导电连接至第一电极层的第一字线、导电连接至第二电极层的第二字线、导电连接至第三电极层的第三字线以及导电连接至第四电极层的第四字线。
在示例62中，示例1至61中任一项的主题可任选地包括：存储器材料部包括或由自发极化材料组成。
在示例63中，示例62的主题可选地可包括：自发极化材料是剩余极化材料(例如，铁电材料)。剩余极化材料可包括具有第一残余极化的第一极化状态和具有第二残余极化的第二极化状态。
在示例64中，示例63的主题可选地可包括：剩余极化材料包括(例如，铁电)氧化铪、(例如，铁电)氧化锆或氧化铪与氧化锆的混合物或由以上材料组成。
在示例65中，示例62的主题可选地可包括：自发极化材料是反铁电材料。
在示例66中，示例1至65中任一项的存储器单元可选地还可以包括：存储器材料部包括具有第一相对介电常数的材料或由该材料组成，并且介电材料部包括具有不同于第一相对介电常数的第二相对介电常数的材料或由该材料组成。
示例67是一种方法，例如一种制造存储器单元布置的方法，该方法包括：形成一个或多个场效应晶体管结构；在一个或多个场效应晶体管结构上方形成电极层堆叠件，其中，电极层堆叠件至少包括第一电极层、第二电极层以及设置在第一电极层与第二电极层之间的电隔离中间层；在电极层堆叠件中形成一个或多个凹槽，一个或多个凹槽中的每个对应于一个或多个场效应晶体管结构中的一个，其中，一个或多个凹槽至少延伸穿过第一电极层、电隔离中间层和第二电极层；用存储器材料部分地填充一个或多个凹槽，存储器材料至少覆盖一个或多个凹槽中的每个的侧壁；以及随后；并且至少部分地用电极材料填充一个或多个凹槽中的每个中的剩余空间，其中，在一个或多个凹槽中的每个中，存储器材料的一部分设置在电极材料的一部分与第一电极层和/或第二电极层中的至少一个之间，其中，一个或多个凹槽中的每个中的电极材料导电连接至一个或多个场效应晶体管结构的对应于该凹槽的场效应晶体管结构的栅极。
在示例68中，示例67的方法可选地还可以包括：存储器材料是自发极化材料(例如，剩余极化材料)。
示例69是一种存储器单元，包括：场效应晶体管结构；第一控制节点和第二控制节点；第一电容器结构，包括连接至第一控制节点的第一电极、连接至场效应晶体管结构的栅极区的第二电极和设置在第一电容器结构的第一电极与第二电极之间的自发极化区(例如，剩余极化区)；以及第二电容器结构(例如，杠杆电容器结构)，包括连接至第二控制节点的第一电极、连接至场效应晶体管结构的栅极区的第二电极。第一电容器结构可具有第一电容并且第二电容器结构可具有不同于第一电容的第二电容。电隔离区可设置在第二电容器结构的第一电极与第二电极之间。
在示例70中，示例69的存储器单元可选地还可以包括：耦合至场效应晶体管结构的第一区(例如，第一源极/漏极区)的第三控制节点(例如，第一源极/漏极节点)和耦合至场效应晶体管结构的第二区(例如，第二源极/漏极区)的第四控制节点(例如，第二源极/漏极节点)。
在示例71中，示例69或70的存储器单元可选地还可以包括：第二电容大于第一电容。第二电容可比第一电容大两倍。第二电容可比第一电容大五倍或十倍。第二电容可比第一电容小五十倍或小三十倍。
在示例72中，示例69至71中任一项的存储器单元可选地还包括：第一电容器结构具有第一有效电容器面积并且第二电容器结构具有不同于第一有效电容器面积的第二有效电容器面积。
在示例73中，示例69至72中任一项的存储器单元可选地还可以包括：第一电容器结构的两个电极彼此具有第一距离，并且其中，第二电容器结构的两个电极彼此具有不同于第一距离的第二距离。
在示例74中，示例69至73中任一项的存储器单元可选地还可以包括：第一电容器结构的自发极化区(例如，剩余极化区)包括第一材料或由第一材料组成，并且其中，第二电容器结构的电隔离区包括不同于第一材料的第二材料或由该第二材料组成。
在示例75中，示例69至74中任一项的存储器单元可选地还可以包括：第一电容器结构的自发极化区(例如，剩余极化区)包括具有第一相对介电常数的材料或由该材料组成，并且其中，第二电容器结构的电隔离区包括具有不同于第一相对介电常数的第二相对介电常数的材料或由该材料组成。
在示例76中，示例69至75中任一项的存储器单元可选地还可以包括：自发极化区(例如，剩余极化区)与第一电容器结构的第一电极和第一电容器结构的第二电极两者直接物理接触。
在示例77中，示例69至76中任一项的存储器单元可选地还可以包括：电隔离区包括介电材料或由介电材料组成。
在示例78中，示例69至77中任一项的存储器单元可选地还可以包括：电隔离区域不含自发极化材料(例如，剩余极化材料)。
在示例79中，示例69至78中任一项的存储器单元可选地还可以包括：电隔离区与第二电容器结构的第一电极和第二电容器结构的第二电极两者直接物理接触。
在示例80中，示例69至79中任一项的存储器单元可选地还可以包括：第二电容器结构是三维电容器结构。三维电容器结构可包括至少一个弯曲和/或成角度的部分。
在示例81中，示例69至80中任一项的存储器单元可选地还可以包括：第二电容器结构包括彼此并联耦合的多个电容器。
在示例82中，示例69至81中任一项的存储器单元可选地还可以包括：场效应晶体管结构具有与其相关联的第三电容，并且第二电容大于第三电容。第二电容可比第三电容大两倍。第二电容可比第三电容大五倍。第二电容可比第三电容大十倍。第二电容可比第三电容小五十倍或小三十倍。
在示例83中，示例69至82中任一项的存储器单元可选地还可以包括：场效应晶体管结构具有第三电容，并且第二电容与第三电容之和大于第一电容。第二电容与第三电容之和可比第一电容大两倍。第二电容与第三电容之和可比第一电容大五倍。第二电容与第三电容之和可比第一电容大十倍。第二电容与第三电容之和可比第一电容小五十倍或三十倍。
在示例84中，示例69至83中任一项的存储器单元可选地还可以包括：第二电容器结构被配置为线性电容器。线性电容器可具有在电流电压特性方面的线性相关性，即，线性I-V曲线。
示例85是一种存储器单元布置，包括：多个存储器单元，多个存储器单元中的每个存储器单元被配置为如示例69至84中任一项的存储器单元；存储器单元布置可还包括一个或多个第一控制线(例如，字线)以及一个或多个第二控制线(例如，杠杆线)，第一控制线连接至多个存储器单元中的一个或多个存储器单元第一子集中的每个存储器单元的第一控制节点，第二控制线连接至多个存储器单元的一个或多个存储器单元第二子集中的每个存储器单元的第二控制节点。
示例86是一种存储器单元布置，包括：多个存储器单元，多个存储器单元中的每个存储器单元包括：场效应晶体管结构；第一控制节点；第一电容器结构，连接至第一控制节点和场效应晶体管的栅极区；第二控制节点；以及第二电容器结构，连接至第二控制节点和场效应晶体管的栅极区；一个或多个第一控制线(例如，字线)连接至多个存储器单元中的一个或多个存储器单元第一子集中的每个存储器单元的第一控制节点；以及一个或多个第二控制线(例如杠杆线，例如其他字线)，连接至多个存储器单元的一个或多个存储器单元第二子集中的每个存储器单元的第二控制节点。一个或多个存储器单元第一子集中的每个第一子集可与一个或多个存储器单元第二子集中的每个子集不同(不相等，即，不包括相同存储器单元)。
在示例87中，示例85或86的存储器单元布置可选地还可以包括：多个存储器单元中的存储器单元处于NOR配置。
在示例88中，示例87的存储器单元布置可选地还可以包括：多个存储器单元中的每个存储器单元还包括：耦合至场效应晶体管结构的第一区(例如，第一源极/漏极区)的第三控制节点(例如，第一源极/漏极节点)和耦合至场效应晶体管结构的第二区(例如，第二源极/漏极区)的第四控制节点(例如，第二源极/漏极节点)。
在示例89中，示例87或88的存储器单元布置可选地还可以包括：一个或多个第三控制线(例如，位线)，连接至一个或多个存储器单元第一子集中的每个存储器单元的第三控制节点。一个或多个第三控制线中的每个第三控制线可连接存储器单元相应第一子集中的每个存储器单元的第一区。
在示例90中，示例87至89中任一项的存储器单元布置可选地还可以包括：多个存储器单元中的每个存储器单元的第四控制节点连接至公共控制节点(例如，公共源极节点)。
在示例91中，示例87至90中任一项的存储器单元布置可选地还可以包括：控制电路，控制电路被配置为对多个存储器单元中的选定存储器单元进行写入。对选定存储器单元进行写入可包括向连接至选定存储器单元的第一控制节点的第一控制线(例如，字线)提供写入电压(例如，VFE，ACT＝VPP)。对选定存储器单元进行写入可包括向连接至选定存储器单元的第二控制节点的第二控制线(例如，杠杆线)提供第一(有源)杠杆电压(例如，VLE，ACT＝VSS)。写入电压(例如，VFE，ACT＝VPP)的电压值可不同于第一(有源)杠杆电压(第一VLE，ACT＝VSS)的电压值。
在示例92中，示例91的存储器单元布置可选地可包括：写入电压(例如，VFE，ACT＝VPP)的电压值和第一(有源)杠杆电压(|VLE，ACT|)的电压值)可以是双极性的(例如，符号相反)。写入电压(例如，VFE，ACT＝VPP)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。
在示例93中，示例87和示例91或92的存储器单元布置可选地还可以包括：对选定存储器单元进行写入还包括：将第一控制电压(VBL，ACT＝VSS)提供给连接至选定存储器单元的第三控制节点的第三控制线(例如，位线)。
在示例94中，示例93中任一项的存储器单元布置可选地还可以包括：写入电压的绝对电压值(例如，|VFE，ACT|＝|VPP|)大于第一控制电压(例如，|VBL，ACT|＝|VSS|)的绝对电压值。
在示例95中，示例93或94的存储器单元布置可选地还可以包括：第一控制电压的电压值(例如，|VBL，ACT|＝|VSS|)基本等于基极电压(例如，VSS＝0V)。
在示例96中，示例91和示例92至95中任一项的存储器单元布置可选地还可以包括：对选定存储器单元进行写入还包括：向公共控制节点(例如，公共源极节点)提供第二控制电压(VSL，ACT＝VSS)。
在示例97中，示例96的存储器单元布置可选地还可以包括：写入电压的绝对电压值(例如，|VFE，ACT|＝|VPP|)大于第二控制电压的绝对电压值(例如，|VSL，ACT|＝|VSS|)。
在示例98中，示例96或97的存储器单元布置可选地还可以包括：第二控制电压的电压值(例如，|VSL，ACT|＝|VSS|)基本等于基极电压(例如，VSS＝0V)。
在示例99中，示例91至98中任一项的存储器单元布置可选地还可以包括：写入电压的绝对电压值(例如，|VFE，ACT|＝|VPP|)大于第一(有源)杠杆电压的绝对电压值(例如，|VLE，ACT|＝|VSS|)。
在示例100中，示例91至99中任一项的存储器单元布置可选地还可以包括：将第二(无源)杠杆电压(例如，|VLE，PAS|)施加至存储器单元布置的与选定存储器单元共享相同第一控制线的非选定存储器单元的连接至(杠杆)电容器的第二控制线。第二(无源)杠杆电压(例如，|VLE，PAS|)的绝对电压值可等于或大于基极电压(例如，|VFE，ACT|≥VSS)。
在示例101中，示例91至100中任一项的存储器单元布置可选地还可以包括：第一(有源)杠杆电压(例如，VLE，ACT＝VSS)的电压值等于或基本等于基极电压(例如，VSS＝0V)。第一(有源)杠杆电压的绝对电压值(例如，|VLE，ACT|)可等于或小于写入电压的绝对电压值的一半(例如，|VFE，ACT|＝1/2*|VPP|)。
在示例102中，示例91至101中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元进行写入期间防止对多个存储器单元中的一个或多个非选定存储器单元进行写入。在写入电压(例如，VFE，ACT＝VPP)被提供给连接至非选定存储器的第一控制节点的第一控制线(例如，字线)的情况下，防止对一个或多个非选定存储器单元进行写入可包括向连接至非选定存储器单元的第二控制节点的第二控制线(例如，杠杆线)提供第二(无源)杠杆电压(VLE，PAS)。第二(无源)杠杆电压(VLE，PAS)的电压值可不同于第一(有源)杠杆电压的电压值(例如，VLE，ACT＝VSS)。
在示例103中，示例102的存储器单元布置可选地可包括：第一(有源)杠杆电压(|VLE，ACT|)的电压值和第二(无源)杠杆电压(VLE，PAS)可以是双极性的(例如，符号相反)。第一(有源)杠杆电压(VLE，ACT)可具有正电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有负电压值，反之亦然。
在示例104中，示例102或103的存储器单元布置可选地还可以包括：第二(无源)杠杆电压的绝对电压值(|VLE，PAS|)等于或小于写入电压的绝对电压值(例如，|VFE，ACT|＝|VPP|)；和/或第二(无源)杠杆电压的绝对电压值(|VLE，PAS|)等于或大于写入电压的绝对电压值的一半(例如，|VFE，ACT|/2＝|VPP|/2)。
在示例105中，示例91至104中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元进行写入期间防止对多个存储器单元中的一个或多个非选定存储器单元进行写入。防止对一个或多个非选定存储器单元进行写入可包括向连接至非选定存储器单元的第一控制节点的第一控制线(例如，字线)提供禁止电压(VFE，PAS)。禁止电压(VFE，PAS)的电压值可不同于写入电压的电压值(例如，VFE，ACT＝VPP)。
在示例106中，示例105的存储器单元布置可选地可包括：禁止电压(VFE，PAS)的电压值和写入电压(例如，VFE，ACT)的电压值可以是双极性的(例如，符号相反)。禁止电压(VFE，PAS)可具有正电压值，并且写入电压(例如，VFE，ACT)可具有负电压值，反之亦然。
在示例107中，示例105或106的存储器单元布置可选地还可以包括：禁止电压值的绝对电压值(|VFE，PAS|)等于或小于写入电压的绝对电压值的一半-(例如，|VFE，ACT|/2＝|VPP|/2)；和/或禁止电压值的绝对电压值(|VFE，PAS|)等于或大于基极电压(例如，VSS＝0V)。
在示例108中，示例87至107中任一项的存储器单元布置可选地还可以包括：控制电路，控制电路被配置为对多个存储器单元中的选定存储器单元进行读取。对选定存储器单元进行读取可包括向连接至选定存储器单元的第一控制节点的第一控制线(例如，字线)提供读取电压(例如，VFE，ACT＝VG)。对选定存储器单元进行读取可包括向连接至选定存储器单元的第二控制节点的第二控制线(例如，杠杆线)提供第一(有源)杠杆电压(例如，VLE，ACT＝VG)。
在示例109中，示例108的存储器单元布置可选地可包括：读取电压(例如，VFE，ACT＝VG)的电压值和第一(有源)杠杆电压(|VLE，ACT)|的电压值)可以是双极性的(例如，符号相反)。读取电压(例如，VFE，ACT＝VG)可具有正电压值，并且第一(有源)杠杆电压(|VLE，ACT|)可具有负电压值，反之亦然。
在示例110中，示例108或109的存储器单元布置可选地还可以包括：读取电压(例如，VFE，ACT＝VG)的电压值和第一(有源)杠杆电压的电压值基本相同(例如，VLE，ACT＝VG)。第一(有源)杠杆电压的绝对电压值(|VLE，ACT|)可等于或大于第一(有源)杠杆电压的绝对电压值的一半(例如，|VLE，ACT|＝＞1/2*|VG|)。
在示例111中，示例87和110或示例87和126的存储器单元布置可选地还可以包括：对选定存储器单元进行读取还包括：将第一控制电压(例如，VBL，ACT＞VSS)提供给连接至选定存储器单元的第三控制节点的第三控制线(例如，位线)。
在示例112中，示例111的存储器单元布置可选地还可以包括：第一控制电压的绝对电压值(|VBL，ACT|)大于基极电压(例如，VSS＝0V)。
在示例113中，示例87和示例109至112中任一项的存储器单元布置可选地还可以包括：对选定存储器单元进行读取还包括：向公共控制节点(例如，公共源极节点)提供第二控制电压(VSL，ACT＝VSS)。第二控制电压(例如，VSL，ACT＝VSS)可等于或基本等于基极电压(例如，VSS＝0V)。
在示例114中，示例113的存储器单元布置可选地还可以包括：第二控制电压(|VSL，ACT||)等于或大于基极电压(例如，|VSL，ACT|＝＞VSS)。
在示例115中，示例109至114中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元进行读取期间防止由多个存储器单元中的一个或多个非选定存储器单元引起的干扰。在读取电压(例如，VFE，ACT＝VG)被提供给连接至非选定存储器的第一控制节点的第一控制线(例如，字线)的情况下，防止干扰可包括向连接至非选定存储器单元的第二控制节点的第二控制线(例如，杠杆线)提供第二(无源)杠杆电压(VLE，PAS)。第二(无源)杠杆电压(VLE，PAS)的电压值可不同于第一(有源)杠杆电压的电压值(例如，VLE，ACT＝VSS)。
在示例116中，示例115的存储器单元布置可选地可包括：第一(有源)杠杆电压(|VLE，ACT|)的电压值和第二(无源)杠杆电压(VLE，PAS)可以是双极性的(例如，符号相反)。第一(有源)杠杆电压(VLE，ACT)可具有正电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有负电压值，反之亦然。
在示例117中，示例115或116的存储器单元布置可选地还可以包括：第二(无源)杠杆电压的绝对电压值(|VLE，PAS|)等于或小于读取电压的绝对电压值的一半(例如，|VFE，ACT|/2＝|VG|/2)；和/或第二(无源)杠杆电压的绝对电压值(|VLE，PAS|)等于或大于基极电压(例如，VSS＝0V)。
在示例118中，示例109至117中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元进行读取期间防止由多个存储器单元中的一个或多个非选定存储器单元引起的干扰。防止干扰可包括向连接至非选定存储器单元的第一控制节点的第一控制线(例如，字线)提供禁止电压(VFE，PAS)。禁止电压(VFE，PAS)的电压值可不同于读取电压的电压值(例如，VFE，ACT＝VG)。
在示例119中，示例118的存储器单元布置可选地还可以包括：禁止电压值的绝对电压值(|VFE，PAS|)等于或小于读取电压的绝对电压值的一半(例如，|VFE，ACT|/2＝|VG|/2)；和/或禁止电压值的绝对电压值(|VFE，PAS|)等于或大于基极电压(例如，VSS＝0V)。
在示例120中，示例87和119或示例87和134的存储器单元布置可选地还可以包括：防止干扰还包括：将第一控制电压(例如，VBL，PAS＝VSS)提供给连接至选定存储器单元的第三控制节点的第三控制线(例如，位线)。
在示例121中，示例120的存储器单元布置可选地还可以包括：第一控制电压(VBL，PAS)的电压值基本等于基极电压(例如，VSS＝0V)的电压值。
在示例122中，示例118至121中任一项的存储器单元布置可选地还可以包括：对选定存储器单元进行读取还包括：向公共控制节点(例如，公共源极节点)提供第二控制电压(VSL，PAS＝VSS)。
在示例123中，示例122的存储器单元布置可选地还可以包括：第二控制电压(例如，VSL，PAS＝VSS)的电压值基本等于基极电压(例如，VSS＝0V)的电压值。
在示例124中，示例119至124中任一项的存储器单元布置可选地可包括：禁止电压(VFE，PAS)的电压值和读取电压(例如，VFE，ACT)的电压值可以是双极性的(例如，符号相反)。禁止电压(VFE，PAS)可具有正电压值，并且读取电压(例如，VFE，ACT)可具有负电压值，反之亦然。
示例125是根据各个方面的方法，例如一种用于操作(例如，对其进行写入)存储器单元的方法。方法可包括：向存储器单元的第一控制节点施加写入电压(VPP)，第一控制节点连接至第一电容器(例如，连接至铁电电容器FE)或存储器单元的第一存储器元件；将杠杆电压(例如，低于写入电压的电压，例如，等于或接近VSS的电压)施加至存储器单元的第二控制节点，第二控制节点连接至存储器单元的第二电容器(例如，杠杆电容器LE，例如，铁电或介电电容器)；以及向存储器单元的第三控制节点施加位线电压(例如，低于写入电压的电压，例如，等于或接近VSS的电压)，第三控制节点连接至存储器单元的晶体管(例如，场效应晶体管FT)的源极/漏极区。
示例126是根据各个方面的方法，例如一种用于操作(例如，对其进行读取)存储器单元的方法。方法可包括：向存储器单元的第一控制节点施加读取电压(VG)，第一控制节点连接至第一电容器(例如，连接至铁电电容器FE)或存储器单元的第一存储器元件；将杠杆电压(例如，大于VSS的电压，例如，等于或接近读取电压VG的电压)施加至存储器单元的第二控制节点，第二控制节点连接至存储器单元的第二电容器(例如，杠杆电容器LE，例如，铁电或介电电容器)；以及向存储器单元的第三控制节点施加位线电压(例如，低于读取电压的电压)，第三控制节点连接至存储器单元的晶体管(例如，场效应晶体管FT)的源极/漏极区。
示例127是根据各个方面的方法，例如一种用于操作(例如，读取和写入)存储器单元的方法。方法可包括：对存储器单元进行读取和对存储器单元进行写入，其中，对存储器单元进行读取包括：向存储器单元的第一控制节点施加读取电压(VG)，第一控制节点连接至第一电容器(例如，连接至铁电电容器FE)或存储器单元的第一存储器元件；将第一杠杆电压(例如，大于VSS的电压，例如，等于或接近读取电压VG的电压)施加至存储器单元的第二控制节点，第二控制节点连接至存储器单元的第二电容器(例如，杠杆电容器LE，例如，铁电或介电电容器)；并且其中，对存储器单元进行写入包括向存储器单元的第一控制节点施加写入电压(VPP)以及向存储器单元的第二控制节点施加与第一杠杆电压不同的第二杠杆电压(例如，低于写入电压的电压，例如，等于或接近VSS的电压)。
在示例128中，示例127的方法可选地还可以包括：向存储器单元的第三控制节点施加位线电压(例如，低于读取电压的电压)，第三控制节点连接至存储器单元的晶体管(例如，场效应晶体管FT)的源极/漏极区。
在示例129中，示例128的方法可选地还可以包括：向存储器单元的第三控制节点施加位线电压(例如，低于写入电压的电压，例如，等于或接近VSS的电压)。
在示例130中，示例85或86的存储器单元布置可选地还可以包括：多个存储器单元中的存储器单元处于NAND配置。
在示例131中，示例130的存储器单元布置可选地还可以包括：每个场效应晶体管结构包括第一区(例如，至第一源极/漏极区)与第二区(例如，至第二源极/漏极区)，并且存储器单元布置还包括：一个或多个第三控制线(例如，位线，例如源极/漏极线)，包括一个或多个存储器单元第一子集中的对应存储器单元第一子集中的存储器单元的相应第一与第二区的串联连接。
在示例132中，示例130或131的存储器单元布置可选地还可以包括：一个或多个存储器单元第一子集中的每个存储器单元第一子集中的两个相应相邻存储器单元以第一区连接至第二区。
在示例133中，示例130至132的存储器单元布置可选地还可以包括：一个或多个存储器单元第一子集中的每个存储器单元第一子集中的两个相应相邻存储器单元包括共享的第一/第二区，包括一个场效应晶体管结构的第一区和另外的场效应晶体管结构的第二区。
在示例134中，示例130至133的存储器单元布置可选地还可以包括：第三控制节点和第四控制节点，连接至一个或多个第三控制线中的对应第三控制线。每个第三控制节点可连接至存储器单元第一子集的所述第三控制节点相关联的每个场效应晶体管结构的第一区。每个第四控制节点可连接至存储器单元第一子集的与第四控制节点相关联的每个场效应晶体管结构的第二区。
在示例135中，示例130至134中任一项的存储器单元布置可选地还可以包括：控制电路，控制电路被配置为对多个存储器单元中的选定存储器单元进行写入。对选定存储器单元进行写入可包括向连接至选定存储器单元的第一控制节点的第一控制线(例如，字线)提供写入电压(例如，VFE，ACT＝VPP)。对选定存储器单元进行写入可包括向连接至选定存储器单元的第二控制节点的第二控制线(例如，杠杆线)提供第一(有源)杠杆电压(例如，VLE，ACT＝VSS)。写入电压(例如，VFE，ACT＝VPP)的电压值可不同于第一(有源)杠杆电压(第一VLE，ACT＝VSS)的电压值。
在示例136中，示例135的存储器单元布置可选地可包括：写入电压(例如，VFE，ACT＝VPP)的电压值和第一(有源)杠杆电压(VLE，ACT)的电压值可以是双极性的(例如，符号相反)。写入电压(例如，VFE，ACT＝VPP)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。
在示例137中，示例130和示例135或示例136的存储器单元布置可选地还可以包括：对选定存储器单元进行写入还包括：在每个第一控制线处提供禁止电压，使得另外的存储器单元第一子集中的存储器单元的存储器状态不被改变(例如，既不被写入也不被擦除)。
在示例138中，示例130和137的存储器单元布置可选地还可以包括：对选定存储器单元进行写入还包括：向对应第三控制线(例如，位线)的第三控制节点提供控制电压，并向选定存储器单元的对应第三控制线的第四控制节点施加控制电压。
在示例139中，示例138的存储器单元布置可选地还可以包括：控制电压的电压值基本等于基极电压(例如，VSS＝0V)。
在示例140中，示例130至139中任一项的存储器单元布置可选地还可以包括：写入电压的绝对电压值(例如，|VFE，ACT|＝|VPP|)大于第一(有源)杠杆电压的绝对电压值(例如，|VLE，ACT|＝|VSS|)。
在示例141中，示例130至140中任一项的存储器单元布置可选地还可以包括：将第二(无源)杠杆电压(例如，|VLE，PAS|)施加至存储器单元布置的与选定存储器单元共享相同第一控制线的非选定存储器单元的连接至(杠杆)电容器的第二控制线。第二(无源)杠杆电压(例如，|VLE，PAS|)的绝对电压值可等于或大于基极电压(例如，|VFE，ACT|≥VSS)。
在示例142中，示例130至141中任一项的存储器单元布置可选地还可以包括：第一(有源)杠杆电压(例如，VLE，ACT＝VSS)的电压值等于或基本等于基极电压(例如，VSS＝0V)。第一(有源)杠杆电压的绝对电压值(例如，|VLE，ACT|)可等于或小于写入电压的绝对电压值的一半(例如，|VFE，ACT|＝1/2*|VPP|)。
在示例143中，示例130至142中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元进行写入期间防止对多个存储器单元中的一个或多个非选定存储器单元进行写入。在写入电压(例如，VFE，ACT＝VPP)被提供给连接至非选定存储器的第一控制节点的第一控制线(例如，字线)的情况下，防止对一个或多个非选定存储器单元进行写入可包括向连接至非选定存储器单元的第二控制节点的第二控制线(例如，杠杆线)提供第二(无源)杠杆电压(VLE，PAS)。第二(无源)杠杆电压(VLE，PAS)的电压值可不同于第一(有源)杠杆电压的电压值(例如，VLE，ACT＝VSS)。
在示例144中，示例143的存储器单元布置可选地可包括：第一(有源)杠杆电压(VLE，ACT)的电压值和第二(无源)杠杆电压(VLE，PAS)的电压值可以是双极性的(例如，符号相反)。第一(有源)杠杆电压(VLE，ACT)可具有正电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有负电压值，反之亦然。
在示例145中，示例143或144的存储器单元布置可选地还可以包括：第二(无源)杠杆电压(|VLE，PAS|)的绝对电压值等于或小于写入电压的绝对电压值(例如，|VFE，ACT|＝|VPP|)；和/或第二(无源)杠杆电压(|VLE，PAS|)的绝对电压值等于或大于写入电压的绝对电压值的一半(例如，|VFE，ACT|/2＝|VPP|/2)。
在示例146中，示例130至145中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元进行写入期间防止对多个存储器单元中的一个或多个非选定存储器单元进行写入。防止对一个或多个非选定存储器单元进行写入可包括向连接至非选定存储器单元的第一控制节点的第一控制线(例如，字线)提供禁止电压(VFE，PAS)。禁止电压(VFE，PAS)的电压值可不同于写入电压的电压值(例如，VFE，ACT＝VPP)。
在示例147中，示例146的存储器单元布置可选地可包括：禁止电压(VFE，PAS)的电压值和写入电压(例如，VFE，ACT)的电压值可以是双极性的(例如，符号相反)。禁止电压(VFE，PAS)可具有正电压值，并且写入电压(例如，VFE，ACT)可具有负电压值，反之亦然。
在示例148中，示例146或147的存储器单元布置可选地还可以包括：禁止电压值(|VFE，PAS|)的绝对电压值等于或小于写入电压的绝对电压值的一半(例如，|VFE，ACT|/2＝|VPP|/2)；和/或禁止电压值(|VFE，PAS|)的绝对电压值等于或大于基极电压(例如，VSS＝0V)。
在示例149中，示例130至148中任一项的存储器单元布置可选地还可以包括：控制电路，控制电路被配置为对多个存储器单元中的选定存储器单元进行读取。对选定存储器单元进行读取可包括：向连接至选定存储器单元的第一控制节点的第一控制线(例如，字线)提供读取电压(例如，VFE，ACT＝VG)。对选定存储器单元进行读取可包括向连接至选定存储器单元的第二控制节点的第二控制线(例如，杠杆线)提供第一(有源)杠杆电压(例如，VLE，ACT＝VG)。对选定存储器单元进行读取可包括：向与选定存储器单元相关联的位线提供一个或多个电压，使得与选定存储器单元的场效应晶体管结构串联连接的每个场效应晶体管结构处于导电状态。
在示例150中，示例149的存储器单元布置可选地可包括：读取电压(例如，VFE，ACT＝VG)的电压值和第一(有源)杠杆电压(VLE，ACT)的电压值)可以是双极性的(例如，符号相反)。读取电压(例如，VFE，ACT＝VG)可具有正电压值，并且第一(有源)杠杆电压(VLE，ACT)可具有负电压值，反之亦然。
在示例151中，示例149或150的存储器单元布置可选地还可以包括：读取电压(例如，VFE，ACT＝VG)的电压值和第一(有源)杠杆电压的电压值基本相同(例如，VLE，ACT＝VG)。第一(有源)杠杆电压的绝对电压值(|VLE，ACT|)可等于或大于第一(有源)杠杆电压的绝对电压值的一半(例如，|VLE，ACT|＝＞1/2*|VG|)。
在示例152中，示例130和151或示例130和165的存储器单元布置可选地还可以包括：对选定存储器单元进行读取还包括：向选定存储器单元的对应第三控制线的第三控制节点提供第一控制电压(例如，位线)并且向对应第三控制线的第四控制节点提供第二控制电压。
在示例153中，示例152的存储器单元布置可选地还可以包括：第一控制电压的绝对电压值大于基极电压(例如，VSS＝0V)。
在示例154中，示例149至153中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元进行读取期间防止由多个存储器单元中的一个或多个非选定存储器单元引起的干扰。在读取电压(例如，VFE，ACT＝VG)被提供给连接至非选定存储器的第一控制节点的第一控制线(例如，字线)的情况下，防止干扰可包括向连接至非选定存储器单元的第二控制节点的第二控制线(例如，杠杆线)提供第二(无源)杠杆电压(VLE，PAS)。第二(无源)杠杆电压(VLE，PAS)的电压值可不同于第一(有源)杠杆电压的电压值(例如，VLE，ACT＝VSS)。
在示例155中，示例154的存储器单元布置可选地可包括：第一(有源)杠杆电压(VLE，ACT)的电压值和第二(无源)杠杆电压(VLE，PAS)的电压值可以是双极性的(例如，符号相反)。第一(有源)杠杆电压(VLE，ACT)可具有正电压值，并且第二(无源)杠杆电压(VLE，PAS)可具有负电压值，反之亦然。
在示例156中，示例154或155的存储器单元布置可选地还可以包括：第二(无源)杠杆电压的绝对电压值(|VLE，PAS|)等于或小于读取电压的绝对电压值的一半(例如，|VFE，ACT|/2＝|VG|/2)；和/或第二(无源)杠杆电压的绝对电压值(|VLE，PAS|)等于或大于基极电压(例如，VSS＝0V)。
在示例157中，示例149至156中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元进行读取期间防止由多个存储器单元中的一个或多个非选定存储器单元引起的干扰。防止干扰可包括向连接至非选定存储器单元的第一控制节点的第一控制线(例如，字线)提供禁止电压(VFE，PAS)。禁止电压(VFE，PAS)的电压值可不同于读取电压的电压值(例如，VFE，ACT＝VG)。
在示例158中，示例157的存储器单元布置可选地还可以包括：禁止电压值的绝对电压值(|VFE，PAS|)等于或小于读取电压的绝对电压值的一半(例如，|VFE，ACT|/2＝|VG|/2)；和/或禁止电压值的绝对电压值(|VFE，PAS|)等于或大于基极电压(例如，VSS＝0V)。
在示例159中，示例157或158的存储器单元布置可选地可包括：禁止电压(VFE，PAS)的电压值和读取电压(例如，VFE，ACT)的电压值可以是双极性的(例如，符号相反)。禁止电压(VFE，PAS)可具有正电压值，并且读取电压(例如，VFE，ACT)可具有负电压值，反之亦然。
示例160是根据各个方面的方法，例如一种用于操作(例如，写入)存储器单元的方法。方法可包括：向存储器单元的第一控制节点施加写入电压(VPP)，第一控制节点连接至第一电容器(例如，连接至铁电电容器FE)或存储器单元的第一存储器元件；将杠杆电压(例如，低于写入电压的电压，例如，等于或接近VSS的电压)施加至存储器单元的第二控制节点，第二控制节点连接至存储器单元的第二电容器(例如，杠杆电容器LE，例如，铁电或介电电容器)；以及向存储器单元的第三控制节点施加位线电压(例如，低于写入电压的电压，例如，等于或接近VSS的电压)，第三控制节点连接至存储器单元的晶体管(例如，场效应晶体管FT)的源极/漏极区。
示例161是根据各个方面的方法，例如一种用于操作(例如，读取)存储器单元的方法。方法可包括：向存储器单元的第一控制节点施加读取电压(VG)，第一控制节点连接至第一电容器(例如，连接至铁电电容器FE)或相应存储器单元的第一存储器元件；将杠杆电压(例如，大于VSS的电压，例如，等于或接近读取电压VG的电压)施加至存储器单元的第二控制节点，第二控制节点连接至每个存储器单元的第二电容器(例如，杠杆电容器LE，例如，铁电或介电电容器)；以及施加位线电压(例如，低于读取电压的电压)，使得与存储器单元串联连接的每个晶体管(例如，场效应晶体管FT)处于导电状态。
示例162是根据各个方面的方法，例如一种用于操作(例如，读取和写入)存储器单元的方法。方法可包括：对存储器单元进行读取和对存储器单元进行写入，其中，对存储器单元进行读取包括：向存储器单元的第一控制节点施加读取电压(VG)，第一控制节点连接至第一电容器(例如，连接至铁电电容器FE)或相应存储器单元的第一存储器元件；将杠杆电压(例如，大于VSS的电压，例如，等于或接近读取电压VG的电压)施加至存储器单元的第二控制节点，第二控制节点连接至存储器单元的第二电容器(例如，杠杆电容器LE，例如，铁电或介电电容器)；以及施加位线电压(例如，低于读取电压的电压)，使得与选定存储器单元串联连接的每个晶体管(例如，场效应晶体管FT)处于导电状态；并且其中，对存储器单元进行写入包括向存储器单元的第一控制节点施加写入电压(VPP)以及向存储器单元的第二控制节点施加与第一杠杆电压不同的第二杠杆电压(例如，低于写入电压的电压，例如，等于或接近VSS的电压)。
示例163是根据示例28至66中任一项的存储器单元布置结合示例87至124中任一项的存储器单元布置的存储器单元布置，被配置为使得第一电极层是、形成或包括第一电容器结构的第一电极，第一电容器结构是电容存储器结构，第二电极层是、形成或包括第二电容器结构的第一电极，第二电容器结构是电容结构；并且电极柱是、形成或包括第一电容器结构和第二电容器结构中的每个的第二电极。
示例164是根据示例28至66中任一项的存储器单元布置结合示例130至159中任一项的存储器单元布置的存储器单元布置，被配置为使得第一电极层是、形成或包括第一电容器结构的第一电极，第一电容器结构是电容存储器结构，第二电极层是、形成或包括第二电容器结构的第一电极，第二电容器结构是电容结构；并且电极柱是、形成或包括第一电容器结构和第二电容器结构中的每个的第二电极。
示例165是一种存储器单元，包括：处于NOR或NAND配置的多个存储器单元，多个存储器单元中的每个包括：电极柱，具有底面和顶面；存储器材料部，包围电极柱的第一侧面部；第一电极层，包围存储器材料部和电极柱的第一侧面部，其中，电极柱、存储器材料部和第一电极层形成电容存储器结构；介电材料部，包围电极柱的不同于第一侧面部的第二侧面部；第二电极层，包围介电材料部和电极柱的第二侧面部，其中，电极柱、介电材料部和第二电极层形成电容性结构；以及场效应晶体管结构，包括栅极结构，其中，电极柱的底面面向栅极结构并导电连接至栅极结构，并且其中，电极柱的顶面背向栅极结构。存储器单元布置还可以包括一个或多个第一控制线(例如，字线)以及一个或多个第二控制线(例如，杠杆线)，第一控制线连接至多个存储器单元中的一个或多个存储器单元第一子集中的每个存储器单元的第一电极层，第二控制线连接至多个存储器单元的一个或多个存储器单元第二子集中的每个存储器单元的第二电极层。
在示例166中，示例165的存储器单元布置可选地可包括：电容存储器结构具有第一电容并且电容性结构具有不同于第一电容的第二电容。
示例167是一种存储器单元，包括：场效应晶体管结构；多个控制节点；多个电容器结构，多个电容器结构中的每个包括连接至多个控制节点中的对应控制节点的第一电极、连接至场效应晶体管结构的栅极区的第二电极、以及设置在电容器结构的第一电极与第二电极之间的自发极化区(例如，剩余极化区)。
在示例168中，示例167的存储器单元可选地还可以包括：多个电容器结构中的每个被配置为处于至少两种存储器状态中的一种。
在示例169中，示例167或168的存储器单元可选地还可以包括：多个控制节点中的每个导电连接至多个控制线中的对应控制线(例如，对应字线)。
在示例170中，示例169的存储器单元可选地还可以包括：多个电容器结构中的每个可经由多个控制线中的对应控制线寻址。
在示例171中，示例167和169的存储器单元可选地还可以包括：多个电容器结构中的每个可以被写入存储器状态，和/或可通过使用多个控制线中的对应控制线被读出(例如，以确定电容器结构的存储器状态)。
示例172是一种存储器单元布置，包括：多个存储器单元，多个存储器单元中的每个存储器单元配置为示例167至171中任一项的存储器单元；存储器单元布置还可以包括连接至多个存储器单元的存储器单元第一子集的对应控制节点的一个或多个第一控制线(例如，第一字线)以及连接至多个存储器单元的存储器单元第二子集的对应控制节点的一个或多个第二控制线(例如，第二字线)。
在示例173中，示例172的存储器单元布置可选地还可以包括：多个存储器单元中的存储器单元处于NOR配置。处于NOR配置的多个存储器单元可如之前所描述的那样(例如参考示例87至124)来配置。
在示例174中，示例172的存储器单元布置可选地还可以包括：多个存储器单元中的存储器单元处于NAND配置。处于NAND配置的多个存储器单元可如之前所描述的那样(例如参考示例130至159)来配置。
示例175是根据示例172至174中任一项的存储器单元布置结合示例28至66中任一项的存储器单元布置的存储器单元布置，被配置为使得电极柱是、形成或包括多个电容器结构的每个第二电极；其中，多个电容器结构中的每个电容器结构对应于相应电容存储器结构，使得多个电容器结构中的每个的第一电极由对应电极层形成并且存储器材料部是或对应于自发极化区(例如，剩余极化区)。
示例176是一种存储器单元布置，包括：处于NOR或NAND配置的多个存储器单元，多个存储器单元中的每个包括：电极柱，具有底面和顶面；第一存储器材料部，包围电极柱的第一侧面部；第一电极层，包围第一存储器材料部和电极柱的第一侧面部，其中，电极柱、第一存储器材料部和第一电极层形成第一电容存储器结构；第二存储器材料部，包围电极柱的不同于第一侧面部的第二侧面部；第二电极层，包围存储器材料部和电极柱的第二侧面部，其中，电极柱、存储器材料部和第二电极层形成第二电容存储器结构；以及场效应晶体管结构，包括栅极结构，其中，电极柱的底面面向栅极结构并导电连接至栅极结构，并且其中，电极柱的顶面背向栅极结构。存储器单元布置还可以包括一个或多个第一控制线(例如，第一字线)，其连接至多个存储器单元的一个或多个存储器单元第一子集中的对应存储器单元第一子集中的每个存储器单元；以及一个或多个第二控制线(例如，第二字线)，其连接至对应存储器单元第一子集中的每个存储器单元的第二电极层。
在示例177中，示例176的存储器单元布置可选地还可以包括：第一电容存储器结构可具有第一电容并且第二电容性结构可具有基本等于第一电容的第二电容。
在示例178中，示例167至171中任一项的存储器单元可选地还可以包括：多个控制节点是多个第一控制节点，多个电容器结构是多个第一电容器结构，并且存储器单元还包括第二控制节点和第二电容器结构(例如，杠杆电容器结构，例如，电容杠杆结构)。第二电容器结构可包括连接至第二控制节点的第一电极和连接至场效应晶体管结构的栅极区的第二电极。每个第一电容器结构可具有第一电容(例如，相同第一电容，例如相应第一电容)并且第二电容器结构可具有不同于第一电容的第二电容。电隔离区可设置在第二电容器结构的第一电极与第二电极之间。
示例179是一种存储器单元布置，包括：多个存储器单元，多个存储器单元中的每个存储器单元配置为示例178的存储器单元；存储器单元布置还可以包括连接至多个存储器单元的存储器单元第一子集的对应控制节点的一个或多个第一控制线(例如，第一字线)以及连接至多个存储器单元的存储器单元第二子集的对应控制节点的一个或多个第二控制线(例如，第二字线)。多个存储器单元中的每个存储器单元还可以包括：耦合至场效应晶体管结构的第一区(例如，第一源极/漏极区)的第三控制节点(例如，第一源极/漏极节点)和耦合至场效应晶体管结构的第二区(例如，第二源极/漏极区)的第四控制节点(例如，第二源极/漏极节点)。
示例180是一种存储器单元布置，包括：一个或多个存储器单元，一个或多个存储器单元中的每个存储器单元包括：场效应晶体管结构；多个第一控制节点；多个第一电容器结构，多个第一电容器结构中的每个包括连接至多个第一控制节点中的对应第一控制节点的第一电极、连接至场效应晶体管结构的栅极区的第二电极、以及设置在第一电容器结构的第一电极与第二电极之间的自发极化区；第二控制节点；以及第二电容器结构，包括连接至第二控制节点的第一电极和连接至场效应晶体管的栅极区的第二电极。
在示例181中，示例180的存储器单元布置可选地还可以包括：多个第一电容器结构中的每个被配置为处于至少两种存储器状态中的一种。
在示例182中，示例180或181的存储器单元布置可选地还可以包括：多个第一电容器结构中的每个第一电容器结构具有相应第一电容，并且第二电容器结构具有与第一电容中的一个或多个不同的第二电容。
在示例183中，示例172至182中任一项的存储器单元布置可选地还可以包括：一个或多个存储器单元中的每个存储器单元还包括第三控制节点，第三控制节点耦合至场效应晶体管结构的第一区和/或第二区。
在示例184中，示例180至183中任一项的存储器单元布置可选地还可以包括：一个或多个存储器单元是多个存储器单元。
在示例185中，示例172至179或示例184中任一项的存储器单元布置可选地还可以包括：存储器单元布置还包括：多个第一控制线，包括一个或多个第一控制线第一子集，一个或多个第一控制线第一子集中的第一控制线第一子集中的每个第一控制线连接至多个存储器单元中的存储器单元第一子集的对应第一控制节点；以及一个或多个第二控制线，连接至多个存储器单元的存储器单元第二子集中的每个存储器单元的第二控制节点。
在示例186中，示例183至185中任一项的存储器单元布置可选地还可以包括：一个或多个第三控制线，第三控制线连接至一个或多个存储器单元第一子集中的对应存储器单元第一子集中的每个存储器单元的第三控制节点。
在示例187中，示例185或186的存储器单元布置可选地还可以包括：控制电路，被配置为对多个存储器单元中的选定存储器单元的选定第一电容器结构进行写入；其中，对选定第一电容器结构进行写入包括：向连接至选定存储器单元的选定第一电容器结构的第一控制节点的第一控制线提供写入电压(VFE，ACT)；以及向连接至选定存储器单元的第二控制节点的第二控制线提供第一杠杆电压(VLE，ACT)。
在示例188中，示例183和187的存储器单元布置可选地还可以包括：对选定存储器单元的选定第一电容器结构进行写入还包括：向连接至选定存储器单元的第三控制节点的第三控制线提供第一控制电压(VBL，ACT)。
在示例189中，示例187或188的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元的选定第一电容器结构进行写入期间防止对选定存储器单元的非选定第一电容器结构进行写入，其中，防止对非选定第一电容器结构进行写入包括：将第一禁止电压提供给连接至选定存储器单元的非选定第一电容器结构的第一控制节点的第一控制线中的每个。
在示例190中，示例187至189中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元的选定第一电容器结构进行写入期间防止对多个存储器单元中的一个或多个非选定存储器单元的第一电容器结构进行写入，其中防止对一个或多个非选定存储器单元进行写入包括：在写入电压(例如，VFE，ACT)被提供给连接至非选定存储器单元的第一控制节点的第一控制线的情况下，向连接至非选定存储器单元的第二控制节点的第二控制线提供第二杠杆电压(VLE，PAS)，其中，第二杠杆电压(VLE，PAS)的电压值可不同于第一杠杆电压的电压值(例如，VLE，ACT)。
在示例191中，示例187至190中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元的选定第一电容器结构进行写入期间防止对多个存储器单元中的一个或多个非选定存储器单元的第一电容器结构进行写入，其中防止对一个或多个非选定存储器单元进行写入包括：将第二禁止电压(VFE，PAS)提供给连接至非选定存储器单元的第一控制节点的一个或多个第一控制线，其中，禁止电压(VFE，PAS)的电压值不同于写入电压(VFE，ACT)的电压值。
在示例192中，示例185至191中任一项的存储器单元布置可选地还可以包括：控制电路，被配置为对多个存储器单元中的选定存储器单元的选定第一电容器结构进行读取；其中，对选定第一电容器结构进行读取包括：向连接至选定存储器单元的选定第一电容器结构的第一控制节点的第一控制线提供读取电压(VFE，ACT)；以及向连接至选定存储器单元的第二控制节点的第二控制线提供第一杠杆电压(VLE，ACT)。
在示例193中，示例184和192的存储器单元布置可选地还可以包括：读取选定存储器单元的选定第一电容器结构还包括：向连接至选定存储器单元的第三控制节点的第三控制线提供第一控制电压(VBL，ACT)。
在示例194中，示例192或193的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元的选定第一电容器结构进行读取期间防止由选定存储器单元的非选定第一电容器结构引起的干扰，其中，防止干扰包括：将第一禁止电压提供给连接至选定存储器单元的非选定第一电容器结构的第一控制节点的第一控制线中的每个。
在示例195中，示例192至194中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元的选定第一电容器结构进行读取期间防止由多个存储器单元中的一个或多个非选定存储器单元的第一电容器结构引起的干扰，其中防止干扰包括：在写入电压(例如，VFE，ACT)被提供给连接至非选定存储器单元的第一控制节点的第一控制线的情况下，向连接至非选定存储器单元的第二控制节点的第二控制线提供第二杠杆电压(VLE，PAS)，其中，第二杠杆电压(VLE，PAS)的电压值可不同于第一杠杆电压的电压值(例如，VLE，ACT)。
在示例196中，示例192至195中任一项的存储器单元布置可选地还可以包括：控制电路进一步被配置为在对选定存储器单元的选定第一电容器结构进行读取期间防止由多个存储器单元中的一个或多个非选定存储器单元的第一电容器结构引起的干扰，其中防止干扰包括：将第二禁止电压(VFE，PAS)提供给连接至非选定存储器单元的第一控制节点的一个或多个第一控制线，其中，禁止电压(VFE，PAS)的电压值不同于写入电压(VFE，ACT)的电压值。
在示例197中，示例172至196中任一项的存储器单元布置可选地还可以包括：多个存储器单元中的存储器单元处于NOR配置。处于NOR配置的多个存储器单元可如之前所描述的那样(例如参考示例87至124)来配置。
在示例198中，示例172至196中任一项的存储器单元布置可选地还可以包括：多个存储器单元中的存储器单元处于NAND配置。处于NAND配置的多个存储器单元可如之前所描述的那样(例如参考示例130至159)配置。
示例199是根据示例172至198中任一项的存储器单元布置结合示例58的存储器单元布置的存储器单元布置，被配置为使得电极柱是、形成或包括多个电容器结构的每个第二电极；其中，多个电容器结构中的每个电容器结构对应于相应电容存储器结构，使得多个电容器结构中的每个的第一电极由一个或多个电极层中的对应第一电极层形成，并且存储器材料部是或对应于自发极化区(例如，剩余极化区)。电容杠杆结构可对应于第二电容器结构。
示例200是一种存储器单元布置，包括：一个或多个存储器单元，一个或多个存储器单元中的每个存储器单元包括：场效应晶体管结构；多个控制节点；以及多个电容器结构，多个电容器结构中的每个包括连接至多个控制节点中的对应控制节点的第一电极、连接至场效应晶体管结构的栅极区的第二电极以及设置在电容器结构的第一电极与第二电极之间的自发极化区。
在示例201中，示例200的存储器单元布置可选地还可以包括：一个或多个存储器单元是处于NOR或NAND配置的多个存储器单元。
在示例202中，示例201的存储器单元布置可选地可包括：多个存储器单元中的存储器单元处于NOR配置，并且处于NOR配置的多个存储器单元可如之前所描述的那样(例如参考示例87至124)来配置。
在示例203中，示例201的存储器单元布置可选地可包括：多个存储器单元中的存储器单元处于NAND配置，并且处于NAND配置的多个存储器单元可如之前所描述的那样(例如参考示例130至159)配置。
示例204是根据示例200至203中任一项的存储器单元布置结合示例28至66中任一项的存储器单元布置的存储器单元布置，配置为使得电极柱形成所有第二电极，即多个电极层中的每一第一电极层形成对应的第一电极，且自发极化区对应于存储器材料部。
示例205是一种方法，例如一种用于操作存储器单元的方法，方法包括：向选自存储器单元的多个第一控制节点的第一控制节点施加控制电压，多个第一控制节点中的每个连接至存储器单元的多个第一电容器结构中的对应第一电容器结构；向存储器单元的第二控制节点施加杠杆电压，第二控制节点连接至存储器单元的第二电容器；以及向存储器单元的第三控制节点施加位线电压，第三控制节点连接至存储器单元的晶体管的至少一个源极/漏极区。
在示例206中，示例205的方法可选地可包括：控制电压是写入电压(VPP)或读取电压(VG)。
应当注意，本文参考存储器单元、存储器单元布置等描述的一个或多个功能因此可以是方法的一部分，例如用于操作存储器单元布置的方法的一部分。反之亦然，本文参考方法(例如参考用于操作存储器单元布置的方法)描述的一个或多个功能可相应地在器件中或器件的一部分中实现，例如在存储器单元、存储器单元布置等中实现。
虽然已经参考本发明的具体方面特定地示出并描述了本发明，但是本领域的技术人员将理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以在形式和细节上对其进行各种改变。因此，本发明的范围由所附权利要求指示，并且因此旨在包括落入权利要求的等效含义和范围内的所有变化。

Claims (20)

1.一种存储器单元布置，包括：
一个或多个存储器单元，所述一个或多个存储器单元中的每个存储器单元包括：
电极柱，所述电极柱具有底面和顶面；
存储器材料部，所述存储器材料部包围所述电极柱的侧面部；
电极层，所述电极层包围所述存储器材料部和所述电极柱的所述侧面部，其中所述电极柱、所述存储器材料部和所述电极层形成电容存储器结构；以及
场效应晶体管结构，所述场效应晶体管结构包括栅极结构，其中所述电极柱的所述底面面向所述栅极结构并导电连接至所述栅极结构，并且其中所述电极柱的所述顶面背向所述栅极结构。
2.根据权利要求1所述的存储器单元布置，
其中所述电极柱的高度大于所述电极柱的宽度。
3.根据权利要求1所述的存储器单元布置，
其中所述存储器材料部周界地包围所述电极柱的所述侧面部；和/或
其中所述电极层周界地包围所述存储器材料部。
4.根据权利要求1所述的存储器单元布置，
其中所述存储器材料部直接接触所述电极柱的所述侧面部；和/或
其中所述电极层直接接触所述存储器材料部。
5.根据权利要求1所述的存储器单元布置，
其中所述电极层的侧面面向所述电极柱的所述侧面部并基本平行于所述电极柱的所述侧面部，其中所述存储器材料部设置在所述电极层的所述侧面与所述电极柱的所述侧面部之间。
6.根据权利要求1所述的存储器单元布置，
其中所述电极层在横向平面内延伸。
7.根据权利要求1所述的存储器单元布置，
其中所述电极柱的所述底面与所述栅极结构之间的距离小于所述电极柱的所述顶面与所述栅极结构之间的距离。
8.根据权利要求1所述的存储器单元布置，还包括：
公共电极层，所述公共电极层提供所述一个或多个存储器单元中的每个存储器单元的相应电极层。
9.根据权利要求1所述的存储器单元布置，
其中所述电极柱的所述底面和/或所述顶面具有或包括以下几何形状中的一种：圆形、三角形、正方形、平行四边形、梯形、椭圆形、多边形等。
10.根据权利要求1所述的存储器单元布置，
其中所述电极层是第一电极层并且其中所述电极柱的所述侧面部是所述电极柱的第一侧面部，每个存储器单元还包括：
介电材料部，所述介电材料部包围所述电极柱的不同于所述第一侧面部的第二侧面部；
第二电极层，所述第二电极层包围所述介电材料部和所述电极柱的所述第二侧面部，其中所述电极柱、所述介电材料部和所述第二电极层形成电容性结构。
11.根据权利要求10所述的存储器单元布置，
其中所述第一电极层沿第一方向在第一平面中延伸，并且其中所述第二电极层沿与所述第一方向不同的第二方向在第二平面中延伸，其中所述第一平面平行于所述第二平面。
12.根据权利要求10所述的存储器单元布置，
其中所述一个或多个存储器单元中的每个存储器单元的所述第一电极层和所述第二电极层导电连接至多个控制线中的对应控制线，以允许寻址对应于所述第一电极层的一个或多个存储器单元；或者
其中所述第一电极层和所述第二电极层中的每个电极层形成对应控制线的至少一部分。
13.根据权利要求10所述的存储器单元布置，
其中所述存储器材料部是第一存储器材料部；并且
其中所述介电材料部包括介电存储器材料并配置为第二存储器材料部；
所述存储器单元布置还包括：
存储器材料层，基本连续地包围所述电极柱的侧面的至少一部分，其中所述存储器材料层提供所述第一存储器材料部和所述第二存储器材料部。
14.根据权利要求10所述的存储器单元布置，
其中所述电容存储器结构具有由所述第一电极层限定的第一有效电容器面积，并且其中所述电容性结构具有由所述第二电极层限定的第二有效电容器面积，其中所述第二有效电容器面积不同于所述第一有效电容器面积。
15.根据权利要求1所述的存储器单元布置，
其中所述存储器材料部包括或由剩余极化材料组成。
16.根据权利要求1所述的存储器单元布置，
其中所述电极柱具有圆柱形或截头体形状。
17.一种存储器单元布置，包括：
一个或多个存储器单元，所述一个或多个存储器单元中的每个存储器单元包括：
电极柱，所述电极柱从所述电极柱的底面延伸至所述电极柱的顶面；
一个或多个存储器材料部，所述一个或多个存储器材料部中的每个存储器材料部包围所述电极柱的相应第一侧面部；
一个或多个第一电极层，所述一个或多个第一电极层中的每个电极层包围所述一个或多个存储器材料部中的对应存储器材料部以及所述电极柱的与所述对应存储器材料部相关联的第一侧面部；其中所述第一电极层、所述对应存储器材料部和所述电极柱形成相应电容存储器结构；
介电材料部，所述介电材料部包围所述电极柱的与所述第一侧面部中的每个第一侧面部不同的第二侧面部；
第二电极层，所述第二电极层包围所述介电材料部和所述电极柱的所述第二侧面部，其中所述电极柱、所述介电材料部和所述第二电极层形成电容杠杆结构；以及
场效应晶体管结构，所述场效应晶体管结构包括栅极结构，其中所述栅极结构面向所述电极柱的所述底面并导电连接至所述电极柱。
18.根据权利要求17所述的存储器单元布置，
其中所述一个或多个存储器单元是处于NOR、AND或NAND配置的多个存储器单元。
19.一种用于制造存储器单元布置的方法，所述方法包括：
形成一个或多个场效应晶体管结构；
在所述一个或多个场效应晶体管结构上方形成电极层堆叠件，其中所述电极层堆叠件至少包括第一电极层、第二电极层以及设置在所述第一电极层与所述第二电极层之间的电隔离中间层；
在所述电极层堆叠件中形成一个或多个凹槽，所述一个或多个凹槽中的每个凹槽对应于所述一个或多个场效应晶体管结构中的一个场效应晶体管结构，其中所述一个或多个凹槽至少延伸穿过所述第一电极层、所述电隔离中间层和所述第二电极层；
用存储器材料部分地填充所述一个或多个凹槽，所述存储器材料至少覆盖所述一个或多个凹槽中的每个凹槽的侧壁；以及随后；
用电极材料至少部分地填充所述一个或多个凹槽中的每个凹槽中的剩余空间，其中，在所述一个或多个凹槽中的每个凹槽中，所述存储器材料的一部分设置在所述电极材料的一部分与所述第一电极层和/或所述第二电极层中的至少一个之间，其中所述一个或多个凹槽中的每个凹槽中的所述电极材料导电连接至所述一个或多个场效应晶体管结构的对应于所述凹槽的场效应晶体管结构的栅极。
20.根据权利要求19所述的方法，
其中所述存储器材料是自发极化材料。
CN202111244059.1A 2020-10-30 2021-10-25 存储器单元布置及其方法 Pending CN114446968A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/085,111 US11380695B2 (en) 2020-10-30 2020-10-30 Memory cell arrangement and method thereof
US17/085,111 2020-10-30

Publications (1)

Publication Number Publication Date
CN114446968A true CN114446968A (zh) 2022-05-06

Family

ID=81362650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111244059.1A Pending CN114446968A (zh) 2020-10-30 2021-10-25 存储器单元布置及其方法

Country Status (2)

Country Link
US (1) US11380695B2 (zh)
CN (1) CN114446968A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023241295A1 (zh) * 2022-06-15 2023-12-21 华为技术有限公司 一种铁电存储器和铁电存储器的制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527551B2 (en) 2020-10-30 2022-12-13 Ferroelectric Memory Gmbh Memory cell arrangements and methods thereof
US11335391B1 (en) 2020-10-30 2022-05-17 Ferroelectric Memory Gmbh Memory cell arrangement and method thereof
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312588A (zh) * 2000-02-15 2001-09-12 松下电子工业株式会社 半导体存储器件、其驱动方法及其制造方法
JP2005259224A (ja) * 2004-03-10 2005-09-22 Sanyo Electric Co Ltd メモリ
CN110828461A (zh) * 2018-08-13 2020-02-21 无锡拍字节科技有限公司 三维铁电存储器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3377762B2 (ja) 1999-05-19 2003-02-17 株式会社半導体理工学研究センター 強誘電体不揮発性メモリ
DE60021041T2 (de) 1999-10-13 2006-05-04 Rohm Co. Ltd. Nichtflüchtiger Speicher und Steuerungsverfahren dafür
JP2002170935A (ja) 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 強誘電体メモリ
KR100379553B1 (ko) 2001-01-11 2003-04-10 주식회사 하이닉스반도체 플래쉬 메모리 셀의 어레이 및 이를 이용한 데이터프로그램방법 및 소거방법
JP2003229541A (ja) 2002-01-31 2003-08-15 Sony Corp 半導体記憶装置及びその製造方法
US6510073B1 (en) * 2002-01-31 2003-01-21 Sharp Laboratories Of America, Inc. Two transistor ferroelectric non-volatile memory
JP4373647B2 (ja) * 2002-06-19 2009-11-25 独立行政法人産業技術総合研究所 強誘電体不揮発性記憶装置及びその駆動方法
US6804142B2 (en) * 2002-11-12 2004-10-12 Micron Technology, Inc. 6F2 3-transistor DRAM gain cell
US7241655B2 (en) * 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
JP2008251763A (ja) * 2007-03-30 2008-10-16 Elpida Memory Inc 半導体装置及びその製造方法
KR101057746B1 (ko) * 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
WO2011135999A1 (en) * 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8848428B2 (en) * 2012-07-13 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory architectures having dense layouts
US9257522B2 (en) * 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory architectures having dense layouts
US9384815B2 (en) * 2013-10-08 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for preventing leakage currents in memory cells
US11107880B2 (en) * 2019-05-10 2021-08-31 Globalfoundries U.S. Inc. Capacitor structure for integrated circuit, and related methods
US11289145B2 (en) 2020-01-10 2022-03-29 Ferroelectric Memory Gmbh Memory cell, memory cell arrangement, and methods thereof
US11335391B1 (en) 2020-10-30 2022-05-17 Ferroelectric Memory Gmbh Memory cell arrangement and method thereof
US11527551B2 (en) 2020-10-30 2022-12-13 Ferroelectric Memory Gmbh Memory cell arrangements and methods thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312588A (zh) * 2000-02-15 2001-09-12 松下电子工业株式会社 半导体存储器件、其驱动方法及其制造方法
JP2005259224A (ja) * 2004-03-10 2005-09-22 Sanyo Electric Co Ltd メモリ
CN110828461A (zh) * 2018-08-13 2020-02-21 无锡拍字节科技有限公司 三维铁电存储器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023241295A1 (zh) * 2022-06-15 2023-12-21 华为技术有限公司 一种铁电存储器和铁电存储器的制作方法

Also Published As

Publication number Publication date
US20220139936A1 (en) 2022-05-05
US11380695B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
US11309034B2 (en) Memory cell arrangement and methods thereof
US11289145B2 (en) Memory cell, memory cell arrangement, and methods thereof
US11335391B1 (en) Memory cell arrangement and method thereof
US9336858B2 (en) Semiconductor memory device and driving method thereof
US11527551B2 (en) Memory cell arrangements and methods thereof
US11380695B2 (en) Memory cell arrangement and method thereof
US11101291B2 (en) Memory cell arrangement and methods thereof
US11158361B2 (en) Memory cell arrangement and methods thereof
US11189331B1 (en) Memory cell arrangement and methods thereof
US11049541B2 (en) Memory cell arrangement and methods thereof
US20200357455A1 (en) Memory cell driver, memory cell arrangement, and methods thereof
US11393832B2 (en) Memory cell arrangement
US11443792B1 (en) Memory cell, memory cell arrangement, and methods thereof
US10978129B1 (en) Memory cell, memory cell arrangement and methods thereof
US11081159B1 (en) Memory cell arrangement and methods thereof
US11475935B1 (en) Memory cell arrangement and methods thereof
US20240032306A1 (en) Memory cells and arrangements thereof
US11393518B1 (en) Memory cell arrangement and methods thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination