CN1312588A - 半导体存储器件、其驱动方法及其制造方法 - Google Patents

半导体存储器件、其驱动方法及其制造方法 Download PDF

Info

Publication number
CN1312588A
CN1312588A CN01103798A CN01103798A CN1312588A CN 1312588 A CN1312588 A CN 1312588A CN 01103798 A CN01103798 A CN 01103798A CN 01103798 A CN01103798 A CN 01103798A CN 1312588 A CN1312588 A CN 1312588A
Authority
CN
China
Prior art keywords
grid
strong dielectric
dielectric film
polarization
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01103798A
Other languages
English (en)
Other versions
CN1189942C (zh
Inventor
嶋田恭博
有田浩二
内山洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of CN1312588A publication Critical patent/CN1312588A/zh
Application granted granted Critical
Publication of CN1189942C publication Critical patent/CN1189942C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种半导体存储器件,当从能产生向上的极化或向下的残留极化的强电介质薄膜中读出对应极化状态的数据时,要在控制栅极上施加偏压,同时把有向下的残留极化的状态设为数据“1”,把从有向上的残留极化的状态到残留极化几乎不存在的状态设为数据“0”。通过把残留极化几乎不存在的状态设为数据“0”,使数据为“0”时的读出电流值近似为一固定值,所以能提高读出精度。并通过预先让一侧数据感应出轨迹来进一步提高读出精度。

Description

半导体存储器件、其驱动方法及其制造方法
本发明涉及一种具有利用强电介质薄膜的滞回特性来改变场效应型晶体管沟道区域电位的构造的半导体存储器件。
以往，众所周知的半导体存储器件具有在栅极中包含由强电介质薄膜构成的不挥发性存储部的场效应型晶体管，例如被称为MFISFET、MFSFET、MFMISFET等的场效应型晶体管(以下，在本说明书中称为强电介质FET)。
图8是以往的MFISFET型强电介质FET的剖视图。如同图所示，以往的强电介质FET包括：设在硅基片101上的硅氧化膜102；由设在硅氧化膜102上的锆钛酸铅(PZT)或钽酸铋锶(SBT)等金属氧化物构成的强电介质薄膜103；由pt等导体材料构成的栅极104；分别设置在位于硅基片101内的栅极104两侧的源极区域105以及漏极区域106。而且，在硅基片101中，置位于硅氧化膜102下方的区域成为沟道区域。
在图8所示构造中，强电介质薄膜103具有：按照外加在栅极-硅基片之间的电压的极性来产生向上(产生上方为正极的偶极子力矩的状态)或向下(产生下方为正极的偶极子力矩的状态)的极化，并当外加电压停止后极化仍然残存这一滞回特性。并且，在不给栅极104施加电压时，对应这两种不同的残留极化状态，强电介质FET的沟道区域107是在位势差深度不同的两种状态上。另一方面，强电介质FET的源极-漏极之间的阻抗值按照沟道区域107的位势深度来变化。因此，按照强电介质薄膜103的2种残留极化状态，源极-漏极之间的阻抗值定在较高值和较低值的某一值上，只要强电介质薄膜103的残留极化状态还存在，就保存(储存)表示该源极-漏极之间阻抗不同的2种值中任一种值的状态。因此，使用强电介质FET能够构成不挥发性存储器。
在此，在使用了以往的强电介质FET的不挥发性存储器中，如分别使强电介质薄膜103中产生向下的残留极化的状态对应数据“1”，使强电介质薄膜103中产生向上的残留极化的状态对应数据“0”。为了使强电介质薄膜103中产生向下的残留极化，例如把硅基片101的背面部作为接地电位，在栅极104上施加正电压后，使栅极104的电压返回接地电位。而且，为了使强电介质薄膜103中产生向上的残留极化，例如把硅基片101的背面部作为接地电位，在栅极104上施加负电压后，使栅极104的电压返回接地电位。
图9(a)、(b)、(c)分别为依次表示通过强电介质薄膜103中的残留极化向下、向上以及0时的栅极104、强电介质薄膜103、硅氧化膜102以及沟道区域107剖面的能带状态的能带图。在图9(a)～(c)，以硅基片101为P型基片，把源极区域105以及漏极区域106作为N型半导体区域。图9(a)、(b)中的箭头表示强电介质的极化方向。
为了获得图9(a)所示的状态，对硅基片101，在栅极104上施加正电压。在该栅极104和硅基片101之间的强电介质薄膜103以及硅氧化膜102上按照某种比例分配外加在栅极104和硅基片101之间的电压。此时，如把电压施加到栅极104上，从而使分配到强电介质薄膜103上的电压大于强电介质薄膜103的极化颠倒电压，则强电介质薄膜103的极化方向向下。而且，如除去外加电压使栅极104返回接地电压，则如图9(a)所示，产生向下的残留极化。当残留极化向下时(数据“1”的状态)，利用在强电介质薄膜103的下端部感应出的正极和在强电介质薄膜103的上端部感应出的负极之间产生的电场，如图9(a)所示，强电介质薄膜103、硅氧化膜102以及沟道区域107的能带发生弯曲。此时，与沟道区域107的硅氧化膜102的界面附近的区域负离子化，耗尽层扩展到极板深处，与沟道区域107的硅氧化膜102的界面附近区域的电位变得比接地电位还低。即形成所谓的反型层。
另一方面，为了获得图9(b)所示的状态，对硅基片101，在栅极104上施加负电压，使分配给强电介质薄膜103的电压大于强电介质的极化颠倒电压。此时，如停止外加电压并使栅极104返回接地电位，则如图9(b)所示，在强电介质薄膜103上产生向上的残留极化。当残留极化方向向上(数据“0”的状态)时，利用在强电介质薄膜103的下端部感应出的负极和在强电介质薄膜103的上端部感应出的正极之间产生的电场，强电介质薄膜103、硅氧化膜102以及沟道区域107的能带发生弯曲，但在与沟道区域107的硅氧化膜102的界面附近的区域上存有作为多数载流子的正的空穴，所以不形成耗尽层，沟道区域107的电位近似等于接地电位。
如此，因残留极化的方向不同，使沟道区域107界面附近区域的电位不同，所以如果在作为N型半导体区域的源极区域105和漏极区域106之间施加电压，则由于残留极化的方向不同，使流动电流的值不同。即，在沟道区域107的电位比接地电位还低的数据“1”的状态下，在沟道区域107形成反型层，所以源极-漏极之间处于低阻抗状态(ON状态)，有较大电流流动。另一方面，在沟道区域107的电位是接地电位的数据“0”的状态下，在沟道区域107不形成反型层，所以源极-漏极之间处于高阻抗状态(OFF状态)，几乎没有电流流动。如此一来，如果测定源极-漏极之间的电流值，根据该电流值的大小就能知道强电介质FET是处在数据“1”的状态还是数据“0”的状态。
如此，就读出一个强电介质FET的数据状态来说，基本上只需在源极-漏极之间施加电压，而无需在栅极104上外加偏压。即，强电介质FET的ON状态相当于MOS晶体管的低压状态。
但是，在所述以往的强电介质FET中存在如下问题。
图10是根据本发明的发明者们的调查而得出的，表示给强电介质FET的栅极104施加的外加电压Vg和源极-漏极之间的电流Ids之间关系的特性图。如同一图所示，使给栅极104施加的外加电压为0，读出数据时，数据“1”的状态和数据“0”的状态的电流差ΔI1较小。如图9(a)所示，这可以认为是在不给栅极104施加外加电压时，只在沟道区域107上形成较弱的反型层的缘故。其结果，当经常变化强电介质薄膜103的极化状态时，切实地区别并读出数据“1”的状态和数据“0”的状态是比较困难的。
而且，作为与所述不同的其他问题，还有如下现象出现：即，即使要保存数据“1”或数据“0”的状态，如果长期保存这些状态，则滞回特性在对应被保存数据的极化方向上有偏向一方的轨迹。这是因为：一方面在长期处于一种极化状态的强电介质薄膜103中，用于使对应被保存数据的极化颠倒的抗电压减少，从而易产生该极化状态；另一方面，用于使与该极化极性相反的极化颠倒的抗电压增大，从而不易产生极性相反的极化。这种轨迹现象的结果是，长期保存某数据的强电介质FET的强电介质薄膜103的残留极化值与初期的残留极化值不同，所以长期保存某数据后读出的数据信号水平(读出的电流值)可能会与初期的信号水平(读出的电流值)不同。
本发明的目的是提供一种具有利用强电介质薄膜的滞回特性来改变场效应型晶体管沟道区域电位的构造，并能够保持较高的读出精度的半导体存储器件和该器件的驱动方法以及制造方法。
本发明的半导体存储器件包括：半导体基片；设在所述半导体基片上的强电介质薄膜以及栅极；具有设在所述半导体基片内栅极两侧的源极区域以及漏极区域的场效应型晶体管；所述强电介质薄膜能够产生：根据所述栅极对所述半导体基片的正电压，在所述强电介质薄膜上能产生的第1极化；根据所述栅极对所述半导体基片的负电压，在所述强电介质薄膜上产生的第2极化；当所述强电介质薄膜上没有被施加电压时，把所述第1极化以及第2极化中的任意一方残留的状态设为第1逻辑值，把从所述第1极化以及第2极化中的另一方残留的状态到已几乎没有极化残留状态设为第2逻辑值，把所述第1逻辑值以及第2逻辑值中的任意一方的逻辑值数据存储到所述强电介质薄膜上。
据此，即使在存入强电介质薄膜的第2逻辑值较弱时和几乎没有极化残留时也能够区别出第1逻辑值和第2逻辑值并读出数据。
当从所述强电介质薄膜中读出数据时，通过在所述栅极上施加偏压，就能够增大把第1逻辑值的数据存储到强电介质薄膜上时的读出电流值和把第2逻辑值的数据存储到强电介质薄膜上时的读出电流值之间的差距，从而能够提高数据读出的精确度。
由于伴随所述偏压施加来重复读出动作，在所述强电介质薄膜上，即使在引起所述另一方的极化向0方向减弱这一扰乱现象出现的情况下，把在读出数据时，与所述另一方的极化被存入时的电流值几乎相等的电流流动在所述源极区域-漏极区域之间的状态作为第1逻辑值，而把从另一方的极化被存入时的所述源极区域-漏极区域之间的电流值到所述另一方的极化几乎为0时的电流值的电流流动的状态作为第2逻辑值，据此，就能够避免由干扰所造成的读出精确度恶化这一问题。
本发明的半导体存储器件包括：半导体基片；设在所述半导体基片上的强电介质薄膜以及栅极；具有设在所述半导体基片内栅极两侧的源极区域以及漏极区域的场效应型晶体管；所述强电介质薄膜的构成要使之能够产生：根据所述栅极对所述半导体基片的正电压，而在所述强电介质薄膜上产生的第1极化；根据所述栅极对所述半导体基片的负电压，在所述强电介质薄膜上产生的第2极化；当所述强电介质薄膜上没有被施加电压时，把所述第1极化以及第2极化中的任意一方残留的状态设为第1逻辑值，把在所述强电介质薄膜上已几乎没有极化残留的状态设为第2逻辑值，把所述第1逻辑值以及第2逻辑值中的任意一方的逻辑值数据存储到所述强电介质薄膜上。
据此，第2逻辑值的数据从开始就对应由于扰乱所造成的几乎没有极化残留的状态，所以在读出数据时，对应第2逻辑值数据的读出电流值几乎恒定。因此，与第1逻辑值的区别被进一步明确化，从而能显著提高数据的读出精度。
在所述强电介质薄膜上，最好是通过在所述栅极上施加绝对值不同的电压来存入所述第1逻辑值的数据和所述第2逻辑值的数据。
所述半导体存储器件还包括设在所述半导体基片上的栅极绝缘膜和设在所述栅极绝缘膜上的中间栅极；其构成是：所述强电介质薄膜被设置在所述中间栅极上，所述栅极被设置在所述强电介质薄膜上，当存入数据时，通过施加在所述栅极和所述中间栅极之间的电压，就能使所述第1或第2极化残留在所述强电介质薄膜上；当读出数据时，把所述中间栅极浮置化并在所述栅电压上施加偏压；据此，就能把具有MFMIS构造的场效应晶体管作为存储单元来使用，所述半导体存储器件就能够发挥所述的功能。
所述半导体存储器件还包括设在所述半导体基片上的栅极绝缘膜；设在所述栅极绝缘膜上的第1中间栅极；与所述第1中间栅极区别设置并与所述第1中间栅极电接续的第2中间栅极；其构成是：所述强电介质薄膜被设置在所述第2中间栅极上，所述栅极被设置在所述强电介质薄膜上，当存入数据时，通过施加在所述栅极和所述第2中间栅极之间的电压，就能在所述强电介质薄膜上产生残留极化；另一方面，当读出数据时，把所述第1以及第2中间栅极浮置化并在所述栅电压上施加偏压；据此，就能把实质上具有MFIS构造的场效应晶体管作为存储单元使用，所述半导体存储器件就能够发挥所述的功能。
本发明的半导体存储器件的驱动部件具有设在所述半导体基片上的强电介质薄膜以及栅极，和设在所述半导体基片内栅极两侧的源极区域以及漏极区域；本发明的半导体存储器件的驱动方法还包括具有以下构成的场效应型晶体管：即所述强电介质薄膜的构成要使之能够产生：根据所述栅极对所述半导体基片的正电压，在所述强电介质薄膜上产生的第1极化；根据所述栅极对所述半导体基片的负电压，在所述强电介质薄膜上产生的第2极化；当所述强电介质薄膜上没有被施加电压时，把所述第1极化以及第2极化中的任意一方残留的状态设为第1逻辑值，把从所述第1极化以及第2极化中的另一方残留的状态到已几乎没有极化残留状态设为第2逻辑值，并在所述强电介质薄膜上进行数据读出。
根据此方法，即使在存入强电介质薄膜的第2逻辑值较弱时和几乎没有极化残留时也能够区别出第1逻辑值和第2逻辑值并读出数据。
当从所述强电介质薄膜中读出数据时，通过在所述栅极上施加偏压，就能够增大把第1逻辑值的数据存储到强电介质薄膜上时的读出电流值和把第2逻辑值的数据存储到强电介质薄膜上时的读出电流值之间的差距，从而能够提高数据读出的精确度。
由于伴随所述偏压施加来重复读出动作，在所述强电介质薄膜上，即使在引起所述另一方的极化向0方向减弱这一扰乱现象出现的情况下，把在读出数据时，与所述另一方的极化被存入时的电流值几乎相等的电流流动在所述源极区域-漏极区域之间的状态作为第1逻辑值，而把从另一方的极化被存入时的所述源极区域-漏极区域之间的电流值到所述另一方的极化几乎为0时的电流值的电流流动的状态作为第2逻辑值，据此，就能够避免由干扰所造成的读出精确度恶化这一问题。
施加在所述栅极上的偏压最好是当所述强电介质薄膜中的数据为所述第1逻辑值以及所述第2逻辑值时，使分别流动在所述源极区域-漏极区域之间的电流的差几乎为最大值。
本发明的半导体存储器件的驱动方法具有设在所述半导体基片上的强电介质薄膜以及栅极，和设在所述半导体基片内栅极两侧的源极区域以及漏极区域；驱动部件还包括具有以下构成的场效应型晶体管：即所述强电介质薄膜的构成要使之能够产生：根据所述栅极对所述半导体基片的正电压，在所述强电介质薄膜上产生的第1极化；根据所述栅极对所述半导体基片的负电压，在所述强电介质薄膜上产生的第2极化；当所述强电介质薄膜上没有被施加电压时，把所述第1极化以及第2极化中的任意一方残留的状态设为第1逻辑值，把从所述第1极化以及第2极化中的另一方残留的状态到已几乎没有极化残留状态设为第2逻辑值，在把数据存储到所述强电介质薄膜上的同时，在读出所述强电介质薄膜中的数据时，在所述栅极上施加偏压。
根据该方法，第2逻辑值的数据从开始就对应由于扰乱所造成的几乎没有极化残留的状态，所以在读出数据时，对应第2逻辑值数据的读出电流值几乎恒定。因此，与第1逻辑值的区别被进一步明确化，从而能显著提高数据的读出精度。
此时，在向所述强电介质薄膜存入数据时，在存入第1逻辑值时和存入第2逻辑值时，通过在所述栅极上施加绝对值不同的电压，使第2逻辑值的数据从开始就对应由于干扰所造成的几乎没有极化残留的状态就变得比较容易了。
所述半导体存储器件还包括设在所述半导体基片上的栅极绝缘膜和设在所述栅极绝缘膜上的中间栅极；其构成是：所述强电介质薄膜被设置在所述中间栅极上，所述栅极被设置在所述强电介质薄膜上，当存入数据时，在所述栅极和所述中间栅极之间施加电压；当读出数据时，把所述中间栅极浮置化并在所述栅电压上施加偏压；据此，就能把具有MFMIS构造的场效应晶体管作为存储单元来使用，所述半导体存储器件就能够发挥所述的功能。
所述半导体存储器件还包括设在所述半导体基片上的栅极绝缘膜；设在所述栅极绝缘膜上的第1中间栅极；与所述第1中间栅极区别设置并与所述第1中间栅极电连接的第2中间栅极；当所述强电介质薄膜被设置在所述第2中间栅极上，而所述栅极被设置在所述强电介质薄膜上时，当存入数据时，在所述栅极和所述第2中间栅极之间施加电压；另一方面，当读出数据时，把所述第1以及第2中间栅极浮置化并在所述栅极上施加偏压；据此，就能把实质上具有MFMIS构造的场效应晶体管作为存储单元使用，所述半导体存储器件就能够发挥所述的功能。
在向所述强电介质薄膜存入第2逻辑值的数据时，通过在所述栅极上施加偏置电压使加在所述强电介质薄膜上的电压近似等于强电介质薄膜的抗电压，就能把在强电介质薄膜上已几乎没有极化残留的状态设为第2逻辑值来进行数据存入。
在把数据存入所述强电介质薄膜之后或把数据从所述强电介质薄膜上读出之前，将所述中间栅极一旦接地后使之浮置化，据此来除去中间栅极上不要的电荷等，从而能够提高读出精度。
当读出写在所述强电介质薄膜上的数据时，最好在所述栅极上施加电压，使加在所述强电介质薄膜上的电压小于强电介质薄膜的抗电压。
本发明的半导体存储器件的制造方法包括：形成设有如下构成的场效应型晶体管的存储单元的工序(a)；施加了与为读出数据而在所述强电介质薄膜上施加的电压极性相同的电压后，解除该电压并使第1极化残留在所述强电介质薄膜中的工序(b)；通过在一定时间内加热所述强电介质薄膜，使所述强电介质薄膜的滞回特性向着把所述第1极化翻转为所述第2极化时所需的抗电压增大的方向偏位，从而把所述强电介质薄膜的滞回特性设定为非对称的工序(c)。所述场效应型晶体管的构成是：具有设在所述半导体基片上的强电介质薄膜以及栅极，和设在所述半导体基片内栅极两侧的源极区域以及漏极区域；并且所述强电介质薄膜的构成要使之能够做到：根据所述栅极对所述半导体基片的正电压，可以在所述强电介质薄膜上产生第1极化；根据所述栅极对所述半导体基片的负电压，可以在所述强电介质薄膜上产生第2极化。
根据该方法，强电介质薄膜中的极化状态预先按照第1逻辑值被特征化了，所以在数据读出时很容易区别第1逻辑值的数据和第2逻辑值的数据。
在所述工序(b)之后，还可以包含消除残留在所述强电介质薄膜上的第1极化的工序。
下面简单说明附图：
图1是本发明实施例1的MFIS构造的强电介质FET的剖视图。
图2是用于说明实施例1的读出时的栅偏压设定方法的图。
图3(a)、(b)、(c)分别依次表示实施例1的强电介质FET的强电介质薄膜中的残留极化向下、向上以及0时的读出时的能带图。
图4是本发明实施例2的半导体存储器件存储单元的剖视图。
图5是用电压-极化坐标来说明本发明实施例2的数据存入动作的的滞回特性图。
图6是表示本发明实施例3的半导体存储器件强电介质FET的制造工序一个例子的流程图。
图7是表示在实施例3的热处理工序中的强电介质薄膜22的滞回特性变化的滞回特性图。
图8是以往的MFISFET型的强电介质FET的剖视图。
图9(a)、(b)、(c)分别依次是表示以往的强电介质FET的强电介质薄膜中的残留极化向下、向上以及0时的能带图。
图10是表示施加在强电介质FET栅极上的电压和源极-漏极间电流之间关系的特性图。
图11是用于说明该扰乱现象的滞回特性图。
图12是表示把实施例2适用于具有MFMIS构造的强电介质FET的例子的剖视图。
下面进行符号说明。11-硅基片；      12-硅氧化膜；   13-强电介质薄膜；14-栅极；        15-源极区域；   16-漏极区域；17-沟道区域；    18-第1中间栅极；21-第2中间栅极；22-强电介质薄膜；23-控制栅极；   25-第1配线；26-第2配线；
下面参照附图说明本发明的实施例。
实施例1
图1是本发明实施例1的MFIS构造的强电介质FET的剖视图。如同图所示，强电介质FET包括：设在硅基片11上的硅氧化膜12；由设在硅氧化膜12上的锆钛酸铅(PZT)或钽酸铋锶(SBT)等金属氧化物构成的强电介质薄膜13；由设在强电介质薄膜13上的pt等导体材料构成的栅极14；分别设置在位于硅基片11内的栅极14两侧的源极区域15以及漏极区域16。而且，在硅基片11中，置位于硅氧化膜12下方的区域成为沟道区域17。
在图1所示构造中，强电介质薄膜13具有：按照外加在栅极-硅基片之间的电压的极性来产生向上(产生上方为正极的偶极子力矩的状态)或向下(产生下方为正极的偶极子力矩的状态)的极化，并当外加电压停止后极化仍然残存这一滞回特性。并且，在不给栅极14施加电压时，对应这两种不同的残留极化状态，强电介质FET的沟道区域17是在该位势差深度不同的两种状态上。另一方面，强电介质FET的源极-漏极之间的阻抗值按照沟道区域17的位势深度来变化。因此，按照强电介质薄膜13的2种残留极化状态，源极-漏极之间的阻抗值定在较高值和较低值的任意一值上，只要强电介质薄膜13的残留极化状态还存在，就保存(储存)表示该源极-漏极之间阻抗不同的2种值中任一种值的状态。因此，使用强电介质FET能够构成不挥发性存储器。例如，把强电介质薄膜13中产生向下的残留极化的状态设为数据“1”(第1逻辑值)，把强电介质薄膜13中产生向上的残留极化的状态设为数据“0”(第2逻辑值)。就能够把强电介质FET作为存储单元来使用。
但是，如同已就已有技术所作的说明那样，按照不给栅极14施加偏压而读出数据的方法，在数据“1”的状态和数据“0”的状态下，读出电流的差ΔI1较小(参照图10)。因此，在本实施例中是以读出时给栅极14施加偏压为前提的。
图2是用于说明本实施例在读出时的栅偏压(外加在栅极13上的电压)ΔVg的设定方法的图。在已经说明的如图10所示的强电介质FET的源极-漏极之间的电流Ids的栅偏压依存特性中，把使数据“1”的状态和数据“0”的状态下的读出电流的差成为近似最大值ΔI2的栅极偏压Vg的值设为ΔVg。在此，在本实施例中，把读出时的栅极电压Vg设定到从0偏离ΔVg的位置上。换言之，是为了提高读出信号的S/N比，而把偏置电压ΔVg施加到了栅极14上。
但是，如根据这种方法，在读出数据时，就一定要在强电介质FET的栅极14上施加偏置电压ΔVg。例如，如在栅极上施加正偏置电压ΔVg，则当残留极化向下(数据“1”的状态)时，残留极化的方向与依靠栅极偏压的电场而感应出来的极化方向一致，所以该极化状态不受栅极偏压的影响。但是当残留极化向上(数据“0”的状态)时，残留极化的方向与依靠栅极偏压的电场而感应出来的极化方向相反，所以由于在栅极上施加偏置电压ΔVg，使强电介质膜中的残留极化变弱了一点。而且，如重复读出动作，则每当在栅极上施加偏置电压ΔVg，就使强电介质膜中的残留极化变弱一点，最终如图9(c)所示，强电介质膜中的残留极化变为近乎等于0。如此，把通过在栅极上反复施加提供减弱残留极化方向的电场的电压，来使数据消失的现象称为干扰现象。
图11是用于说明该干扰现象的滞回特性图。在图11中，纵轴表示把向下的极化作为正方向来表示的极化强度，横轴表示在栅极上施加的电压(栅偏压)。如同图所示，在初始状态下，向下(数据“1”的状态)的极化状态位于滞回特性的A点，向上(数据“0”的状态)的极化状态位于滞回特性的B点。如果在极化状态位于A点或B点的强电介质膜的栅极114上施加正的栅偏压，则表示如下的举动。当极化状态位于A点时，即使栅偏压小于抗电压，极化状态也会沿着滞回特性从A点移动到A’点，而后，如读出结束，栅偏压返回0，则位于A’点的极化状态再次返回A点。另一方面，当极化状态位于B点时，即使栅偏压小于抗电压，极化状态也会沿着滞回特性从B点移动到B’点，而后，即使读出结束，栅偏压返回到0，位于B’点的极化状态已经不返回B点。而向B”点移动。即，通过在栅极上施加偏置电压ΔVg(栅偏压)，使向上的极化变弱了一点。因此，如果不断重复读出动作，则如图11的虚线所示，向上的极化会逐渐变小，直至最终近乎消失。
而且，如图9(c)所示，如因干扰现象极化逐渐消失，则在以往的强电介质FET中就会出现保持数据“0”的强电介质FET的沟道区域的位势向接近数据“1”的位势方向变化，从而使对应数据“0”的状态的源极·漏极间的电流Ids从其初始值开始逐渐发生变化这一读出电路设计上不希望出现的现象。
另一方面，在本实施例中，当读出强电介质FET时，因为把给强电介质膜13以向下方向极化的方向的偏置电压ΔVg施加给栅极14，所以在读出数据时的沟道区域17表面附近的位势如以下所说明的那样，与以往的强电介质FET不同。
图3(a)、(b)、(c)分别为依次表示在通过强电介质薄膜13中的残留极化向下、向上以及0时的栅极14、强电介质薄膜13、硅氧化膜12以及沟道区域17的截面上产生的读出时的能带状态的能带图。在图3(a)、(b)、(c)中，把硅基片11作为P型基片，把源极区域15以及漏极区域16作为N型半导体区域。图3(a)、(b)中的箭头表示强电介质的残留极化的方向。
在本实施例中，在强电介质薄膜13上产生极化的工序与已有技术相同，所以在不给栅极14施加电压的情况下，通过栅极14、强电介质薄膜13、硅氧化膜12以及沟道区域17的截面上的能带状态，正如图9(a)～(c)所示。
另一方面，当读出数据时，在具有图1所示构造的强电介质FET上，在栅极14上施加相对于硅基片11的偏置电压ΔVg。此时，在栅极14和硅基片11之间的强电介质薄膜13以及硅氧化膜12上按照某种比例分配栅极14和硅基片11之间的电压ΔVg。
而且，如图3(a)所示，当残留极化向下(数据“1”的状态)时，可利用在栅极14上施加的偏置电压ΔVg，进一步增强极化，所以利用在强电介质薄膜13的下端部感应出的正极，强电介质薄膜13、硅氧化膜12以及沟道区域17的能带如图3(a)所示的那样被弯曲。而且，与硅氧化膜12交界的沟道区域17的界面附近的区域被强烈地负离子化，使耗尽层扩展到基片深处，使与硅氧化膜12交界的沟道区域17的界面附近的区域的电位变得比接地电位还低。即，形成较强的反型层，表示强电介质FET处于导通状态下的电流值。
另一方面，如图3(b)所示，当残留极化(数据“0”的状态)向上时，由于在栅极14上施加的偏置电压ΔVg，而使极化变弱，在强电介质薄膜13上感应出的负极的强度减弱。而且，强电介质薄膜13、硅氧化膜12以及沟道区域17的能带如图3(b)所示的那样被弯曲，与硅氧化膜12交界的沟道区域17的界面附近的区域的电位变低，所以在沟道区域17上形成较弱的反型层。
而且，如图3(c)所示，当残留极化由于干扰而消失时，由于在栅极14上施加的偏置电压ΔVg，强电介质薄膜13、硅氧化膜12以及沟道区域17的能带如图3(c)所示的那样被弯曲。此时，与硅氧化膜12表面交界的沟道区域17的界面附近区域的传导带端势位向下方弯曲，所以在沟道区域17上形成比图3(b)所示略强的反型层。
如此，因为残留极化的方向不同而使沟道区域17表面附近区域的电位不同，所以如果在N型半导体区域的源极区域15和漏极区域16之间施加电压，则因为残留极化的方向不同而使流动的电流值不同。
 即，如把图3(a)所示的状态设为数据“1”，则在这种状态下形成较强的反型层，由此，源极-漏极之间处于低阻抗状态，在图2的y点有大电流流动。另一方面，如把图3(b)所示的状态设为数据“0”，则在这种状态下，源极-漏极之间处于较高的阻抗状态，因此，在图2的w点有小电流流动。这样一来，如果测定源极-漏极之间的电流值，就能根据该电流值的大小知道强电介质FET是处于数据“1”的状态还是处于数据“0”的状态。
而且，在图3(c)所示的状态中，强电介质膜13中极化近似为零，形成比图3(b)所示略强的反型层，因此，在图2的v点有中等电流流动。由于该电流值比y点的电流值小得多，所以区别并检出在w点和v点的电流值是比较容易的。
因此，在使用本实施例的强电介质FET的不挥发性存储器中，在把偏置电压ΔVg施加到栅极14上进行读出的同时，在由于图11所示的滞回特性的干扰所造成的变化中，将从极化向上的状态(如图3(b)所示的状态)时的电流值(图2的w点电流值)到因干扰导致极化为零的的状态(如图3(c)所示的状态)时的电流值(图2的v点电流值)的范围判定为数据“0”。具体地说，可以把表示图2的v点电流值以下的电流值的状态判定为数据“0”。而把极化向下的状态(如图3(a)所示的状态)时的电流值(图2的y点电流值)设为“1”则与以往相同。
表1表示用源极-漏极之间的阻抗来比较以往的强电介质FET和本实施例的强电介质FET的逻辑状态和极化的对应情况。
在表1中(本实施例1)的强电介质FET与以往的强电介质FET的不同点在于：在因干扰而使极化消失的状态下进行读出时，以往的强电介质FET只在沟道区域107上形成较弱的反型层(参照图9(c))，而本发明的强电介质FET则由于在栅极14上施加偏置电压ΔVg而产生极化，所以在沟道区域17上形成较强的反型层(参照图3(c))。其结果，在因干扰而导致极化为零的状态下，在以往的强电介质FET中，必须区别并检出从图2的点z向点u变化时的电流值和图2的点x的电流值。但是，要区别并检出点u和点x的电流值实际上比较困难，读出的数据的逻辑状态不清楚。对此，在本实施例中，可以区别并检出图2的y点电流值和从w点到v点范围的电流值，所以读出的数据能够明确地对应两种逻辑状态中的某一种状态。即，根据本实施例，即使在因干扰而使向上的极化消失的状态下也能够明确地判定其逻辑状态。
而且，在本实施例中，在作为存储单元的强电介质FET中，是把在强电介质膜13上产生向下的残留极化的状态设为数据“1”，把在强电介质膜13上产生向上的残留极化的状态或残留极化几乎为0的状态设为数据“0”的，但也可以把产生向下的残留极化的状态或残留极化几乎为0的状态设为数据“0”，把产生向上的残留极化的状态设为数据“1”。
而且，因为把哪一种状态设为数据“0”或数据“1”是任意的，所以在本实施例中，在作为存储单元的强电介质FET中，可以毫无疑问地把在强电介质膜13上产生向下的残留极化的状态设为数据“0”，而把在强电介质膜13上产生向上的残留极化的状态或残留极化几乎为0的状态设为数据“1”。
并且，硅氧化膜12不一定非要不可。
而且，如表1(本实施例2)所示，通过适当调整固有电位也可以做到：在残留极化向上或消失的状态下，即使在栅极14上施加偏置电压，强电介质FET的源极-漏极之间的电流Ids也不流动(截止状态)，只有当残留极化向下时电流才流动(导通状态)。即使在这种情况下也与以往的方法有所不同，当读出数据，残留极化向下时(数据“1”的状态)，能够地确保电流Ids较大，所以与极化为0或向上的状态(数据“0”的状态)时的电流(0)的区别很明显。
实施例2
图4是本发明实施例2的半导体存储器件存储单元的剖视图。本实施例的半导体存储器件的存储单元被看作是具有所谓的MFMIS构造的强电介质FET。
强电介质FET包括：设在P型硅基片11上的硅氧化膜12(栅绝缘膜)；由设在硅氧化膜12上的多晶硅等导体材料构成的第1中间栅极18；分别设置在位于硅基片11内的第1中间栅极18两侧的N型源极区域15以及漏极区域16。而且，在硅基片11中，置位于硅氧化膜12下方的区域成为沟道区域17。而且还包括：由pt等构成的第2中间栅极21；由设在第2中间栅极21上的锆钛酸铅(PZT)或钽酸铋锶(SBT)等金属氧化物构成的厚度约为200nm的强电介质薄膜22；由挟着强电介质薄膜22并与第2中间栅极21相对设置的pt等导体材料构成的控制栅极23。而且，控制栅极23被连接到第1配线25上，第1中间栅极18以及第2中间栅极21被连接到共同的第2配线26上。
这种构造，如果把第1中间栅极18以及第2中间栅极21作为一整体来考虑，则在如图1所示的强电介质FET中，在强电介质13和硅氧化膜12之间，作为中间栅极而设有第1中间栅极18以及第2中间栅极21，即可以考虑MFMISFET。但是，也可以把第1中间栅极18和第2中间栅极21一体化，而且，如图4所示，也可以分别设置第1中间栅极18和第2中间栅极21。
在此，用SBT作为强电介质薄膜22，当膜厚为大约200nm时，强电介质薄膜22的抗电压大约为1V。
与实施例1的强电介质FET相比，本实施例的强电介质FET构造上的特征是：在本实施例中，利用连接控制栅极23的第1配线25和连接第2中间栅极21的第2配线26，能够直接施加改变强电介质薄膜22的极化状态所需的电压；以及在进行读出动作以前，利用第2配线26能够确定第1中间栅极18的电位。
而且，与作为实施例1的强电介质FET的强电介质FET相比，本实施例的强电介质FET动作上的特征是：在本实施例中，在存储数据方面，使强电介质薄膜22产生向下的残留极化(数据“1”的状态)而存入时，与使强电介质薄膜22产生向上的残留极化(数据“0”的状态)而存入时，在强电介质薄膜22上所施加的电压的绝对值是各不相同的。
在本实施例中，省略了强电介质FET能带构造的图示，但在如图4所示的构造中，如果使第1中间栅极18和第2中间栅极21一体化，则在图3(a)～(c)所示的能带图中，因为只不过是使导体构件介于强电介质薄膜13-硅氧化膜12之间，所以数据的读出动作可以与实施例1同样地进行考虑。但是，在使强电介质膜22产生极化时，要在控制栅极23-第2中间栅极21之间施加电压，这一点与实施例1不同。
图5是用电压-极化坐标来说明本实施例的数据存入动作的的滞回特性图。在图5中，横轴表示在控制栅极23-第2中间栅极21之间施加的电压，纵轴是以向下的方向为正来表示强电介质膜22产生极化。并且，在以下的说明中，设硅基片11的电位通常为接地电位。
如图5所示，因为在存入数据之前，强电介质膜22的极化近乎为0，所以极化状态在原点0的附近。在该强电介质膜22上存入数据“1”时，例如把连接第2中间栅极21的第2配线26作为接地电位，在连接控制栅极23的第1配线25上施加3V的电压，则极化状态沿实线从原点0移动到点a”。而后，如把连接控制栅极23的第1配线25设为接地电位，则极化状态从a”移动到点a。在强电介质膜22上电压为0的状态下，约有10μC/cm2的电荷(残留极化)被作为数据“1”保存。
接着，当把数据“1”改写为数据“0”时，并不是在连接控制栅极23的第1配线25上施加使极化状态翻转到饱和状态所需的电压-3V，而是施加大约-1V的电压。即，在本发明中，把极化产生的电荷从负饱和状态(约-10μC/cm2)到近乎为0(约0μC/cm2)的状态定义为数据“0”，所以，如果能从开始就把作为数据“0”的极化设定在大约0μC/cm2上就足够了。因此，如在连接控制栅极23的第1配线25上施加大约-1V的电压，如图5所示的轨迹，则极化状态从a点移动到b’点。该动作也可以通过把连接控制栅极23的第1配线25作为接地电位，并在连接第2中间栅极21的第2配线26上施加1V的电压来实现。而后，如把连接控制栅极23的第1配线25作为接地电位，则极化状态从b’点移动到b点，在电压为0的状态下，大约0μC/cm2的电荷被作为数据“0”保存到强电介质膜22上。
即，在本实施例中，如果设在产生正的残留极化的强电介质膜22上施加负电压后，在解除负电压时，在强电介质膜22上产生的极化(残留极化)近乎为0，则在所述负电压(抗电压)上施加近乎相等的电压，从而把数据从“1”改写为“0”。
但是，即使在第2中间栅极21-控制栅极23之间施加绝对值比抗电压大且尚未达到饱和状态的较弱的负电压，也同样能够在某种程度上达到后述的提高读出精确度的效果。
而且，即使在强电介质膜22上没有存入数据的状态下在强电介质膜22上存入数据“0”的情况，也最好是把图5所示的抗电压(约-1V)施加到强电介质膜22上。
存入数据之后，把连接第2中间栅极21的第2配线26作为接地电位，确定与此连接的第1中间栅极18的电位。接着，利用开关晶体管等，将连接第2中间栅极21的第2配线26从周围电路(无图示)中进行电隔断。
或者，在读出数据之前，首先，把接续第2中间栅极21的第2配线26作为接地电位，确定与此连接的第1中间栅极18的电位。这是为了除去在其读出之前实施的存入或读出的动作或者在静止状态下作为泄漏的电流等积蓄在第1中间栅极18上的不要的电荷。接着，利用开关晶体管等，将接续第2中间栅极21的第2配线26从周围电路(无图示)进行电隔断。而后，为了读出数据，在连接控制栅极23的第1配线25上施加相当于用实施例1说明的偏置电压ΔVg的读出电压VR。该读出电压VR被分割为施加在强电介质膜22上的电压和施加在硅氧化膜12上的电压。此时，当强电介质膜22的极化向下(数据“1”)时，因为由施加在强电介质膜22上的电压所产生的极化的方向与被保存的极化(电荷)方向一致，所以如同在实施例1中说明的那样，即使除去读出电压VR，极化的方向和大小也不会改变。
另一方面，当强电介质膜22的极化向上(数据“0”)时，根据实施例1的存储方法，因为由施加在强电介质膜22上的电压所产生的极化的方向与被保存的极化(电荷)方向相反，所以由于施加的读出电压VR，强电介质膜22受到干扰。其结果，由于干扰使极化消失，相对于数据“0”的源极-漏极之间的电流Ids也随之变化。
但是，在本实施例的存储方法中，从一开始，极化就以大约0μC/cm2的状态被作为数据“0”保存。而且，在本实施例中，在连接控制栅极23的第1配线25上施加的读出电压VR的设定，要使施加在强电介质膜22上的电压不超过抗电压，所以不会由于干扰而使极化消失，而且，数据“0”的状态也不会翻转为数据“1”的状态。因此，即使反复读出数据“0”，源极-漏极之间的电流Ids也不会变化。具体地说，施加在强电介质膜22上的电压和施加在硅氧化膜12上的电压的比，是由利用第2中间栅极21、强电介质膜22以及控制栅极23构成的电容器的容量与利用第1中间栅极18、硅氧化膜12以及硅基片11构成的电容器的容量的比来决定的。通过调整该容量比和读出电压VR，就能把数据读出时施加在强电介质膜22上的电压限定在强电介质膜22中的极化抗电压以下。
而且，在数据保存状态下，在事先进行的数据存入动作的最后阶段，通过把连接控制栅极23的第1配线25和连接第2中间栅极21的第2配线26共同接地，使施加在强电介质膜22上的偏压为零。据此，就可以消除在数据保存状态下，因受到偏压的影响极化发生变化的现象。
据此，因为本发明是通过使数据“1”对应残留极化向下的状态、使数据“0”对应残留极化未达到向上的饱和状态的范围，来进行数据的存入、改存、保存以及读出的，所以能够减小起因于数据为“0”时的干扰的读出电流的变化，从而提高读出精确度。
特别是，本实施例能够通过使数据“0”对应极化近乎为0的状态来达到大幅度提高读出精确度的效果。
而且，在本实施例中，是按照数据为“0”时，使极化近乎为0的方式进行数据的存入、改存的，但是本发明并不局限于所述的实施例，也可以设定使数据为“1”时极化近乎为0。
而且，虽然本实施例是把本发明适用到MFMIS构造的强电介质膜FET上的，但是如果把本发明适用到图1所示的MFIS构造的强电介质FET上，也可以达到同样的效果。
而且，虽然在本实施例中，由第1中间栅极18、硅氧化膜12以及硅基片11构成的常电介质电容器的容量值不变，但由控制栅极23、强电介质膜22以及第2中间栅极21构成的强电介质电容器的容量值在图5所示的a点和b点的位置上发生变化。即，因为电容器的容量值相当于滞回特性曲线上的斜率。而且，在控制栅极23-硅基片11之间施加的电压被分配给常电介质电容器和强电介质电容器。因此，强电介质电容器的容量值越大，则控制栅极23-硅基片11之间施加的电压分配给强电介质电容器的分配比例越小。如此，控制栅极23-硅基片11之间施加的电压的分配比例按照强电介质电容器容量值的变化而变化，所以，电流值变化，区别数据就变得更容易。
实施例3
下面说明有关用于防止轨迹的器件构成的实施例3。
根据所述实施例2，能够控制起因于干扰的读出时的偏压变化，但是如同已有技术所说明的那样，由于干扰，要防止经长期保存之后读出的源极-漏极之间的电流Ids的水平与初期时不同是困难的。
为此，在本实施例中，如强电介质膜22的极化状态是图5所示的点a(数据“1”)那样一旦存入，在该极化状态中，预先强制性地感应数据“1”的轨迹。因此，与以往的半导体存储器件相比，本实施例的半导体存储器件的特征是：在通常的半导体存储器件的制造工序中，在存入数据“1”之后附加感应轨迹的工序。
图6是表示本发明实施例的半导体存储器件强电介质FET(参照图4)的制造工序一个例子的程序框图。
首先，用步骤ST11来进行基片扩散工序。在该工序中进行下述工作：形成硅氧化膜12、第1中间栅极18；形成利用在硅基片11上注入不纯物离子的源极区域15以及漏极区域16；形成在第1中间栅极18上的第2中间栅极21、强电介质膜22以及控制栅极23；形成在层间绝缘膜(无图示)上的配线25,26。
然后，用步骤ST12检查强电介质FET的强电介质膜的电气特性。在该工序中，检查强电介质膜22的电压-极化特性等诸特性是否适当。
其次，用步骤ST13在全部的强电介质FET上存入数据“1”。即，使强电介质膜22产生向下的极化。然后，通过加热强电介质FET的强电介质膜22，在数据“1”的方向上感应出轨迹。此时，如用150℃实施加热约10小时，则强电介质膜22的滞回特性向当初数据“1”的方向，即向下的极化增大的方向偏位(即感应出轨迹)，但从在某个时刻开始该偏位近乎停止，即，从该时刻之后几乎不再感应出轨迹。
图7是表示在步骤ST13中的强电介质薄膜22的滞回特性变化的滞回特性图。在图7中，横轴表示在控制栅极23-第2中间栅极21之间栅极上施加的电压，纵轴是以向下的方向为正，来表示强电介质膜22产生极化。如同图所示，强电介质薄膜22的初期滞回特性是用图中的一点划线表示的曲线，但一感应出轨迹，强电介质薄膜22的滞回特性就移到用图中虚线所表示的曲线特性上。而且，当把数据“1”保存在强电介质薄膜22上时，感应出轨迹后的滞回特性曲线的变化要使抗电压(点b’的电压值)从初期滞回特性的抗电压向电压轴方向偏位约-0.2V。而且，在强电介质薄膜22上感应出轨迹后，从点a到点a”的曲线倾斜和从点b到点a”的曲线倾斜(即，存入数据“1”的强电介质薄膜22的电容器容量和存入数据“0”的强电介质薄膜22的电容器容量)之间有足够的差距，所以如把读出电压VR施加到连接第2中间栅极的第1配线25上，则在第1中间栅极18上感应的电压因数据“1”和数据“0”的不同而呈现明显的差异。即，能够很好地保持数据的读出精确度。
而后，在用步骤ST14对强电介质膜22进行了烧固后，利用步骤ST15消去所有的强电介质FET的数据“1”。在本例中，是在所有的强电介质FET上存入数据“0”。此时，为了利用感应的轨迹来把滞回特性偏位的强电介质薄膜22所保持的数据“1”改存为数据“0”，如图7所示，可以把绝对值比-1V大的负电压施加到强电介质薄膜22上，使极化状态从点a到点b’。该动作也可以通过把连接第2中间栅极的第1配线25作为接地电位，并在连接第2中间栅极21的第2配线26上施加1V以上的电压来实施。而且，通过把强电介质FET的强电介质薄膜22加热到该强电介质的相变温度以上，也能够获得同样的效果。
但是，在强电介质薄膜22上存在向下的极化的状态下，也能够把强电介质FET作为存储单元来使用。此时，可以把在强电介质薄膜22上残留向下的极化的状态作为数据“0”，而把在强电介质薄膜22上几乎不存在极化的状态作为数据“1”。
如以上所述，在保存数据“1”的状态下，如果预先感应出轨迹，则数据“1”的读出信号的水平不会因为轨迹而从初始状态上改变。而且，关于数据“0”，在本实施例中，使之对应极化几乎为0的状态，所以，也不会产生轨迹。因此，根据本实施例，无论是数据“1”还是数据“0”，都几乎不发生产生轨迹问题，所以读出信号的水平不会从初始状态上改变。而且，本实施例的强电介质FET所产生的效果在以下构成中也可以得到。即，把本实施例的强电介质FET配置成为矩阵变换电路形状，把强电介质FET的控制栅极23连接到作为字码线的第1配线25上，构成把强电介质FET的漏极区域16连接到二进制单位信息线上的存储单元矩阵。
其他实施例
图12是表示具有所谓MFMIS构造的强电介质FET的剖视图。如同图所示，强电介质FET包括：设在硅基片11上的硅氧化膜12；由设在强电介质薄膜12上的pt等导体材料构成的中间栅极31；由设在中间栅极31上的锆钛酸铅(PZT)或钽酸铋锶(SBT)等金属氧化物构成的强电介质薄膜32；由设在强电介质薄膜32上的pt等导体材料构成的控制栅极33；分别设置在位于硅基片11内的栅极31两侧的源极区域15以及漏极区域16。而且，在硅基片11中，置位于硅氧化膜12下方的区域成为沟道区域17。而且，控制栅极33连接第1配线35，中间栅极31连接第2配线36。
与所述的实施例2一样，把这样的强电介质FET作为半导体存储器件的存储单元，能进行数据的存入、改存、读出，并能够达到与实施例2一样的效果。而且，与所述的实施例3一样，把图12所述的强电介质FET作为半导体存储器件的存储单元，能够进行用于使强电介质薄膜32产生向下的极化轨迹的处理。
本发明是通过把在强电介质薄膜上不施加电压时，残留有一方极化的状态设为第1逻辑值，而把从另一方极化残留的状态到已几乎没有极化残留的状态设为第2逻辑值，并以此来储存数据的，因此，即使在几乎没有极化残留的状态下，利用本发明也能区别出第1逻辑值和第2逻辑值从而读出数据，所以本发明能够提高数据的读出精确度。
表1
极化 以往(FET)  本实施例①(FET)  ②(FET)
向下 “1”(ON) “1”(ON电流大) “1”(ON)
向上 “0”(OFF) “0”(ON电流小) “0”(OFF)
  零     不定 “0”(ON电流中) “0”(OFF)

Claims (20)

1．一种半导体存储器件，包括：半导体基片；设在所述半导体基片上的强电介质薄膜以及栅极；具有设在所述半导体基片内栅极两侧的源极区域以及漏极区域的场效应型晶体管；其特征在于：
所述强电介质薄膜能够产生：根据所述栅极对所述半导体基片的正电压，在所述强电介质薄膜上产生的第1极化；根据所述栅极对所述半导体基片的负电压，在所述强电介质薄膜上产生的第2极化；
当所述强电介质薄膜上没有被施加电压时，把所述第1极化以及第2极化中的任意一方残留的状态设为第1逻辑值，把从所述第1极化以及第2极化中的另一方残留的状态到已几乎没有极化残留状态设为第2逻辑值，把所述第1逻辑值以及第2逻辑值中的任意一方的逻辑值数据存储到所述强电介质薄膜上。
2．根据权利要求1所述的半导体存储器件，其特征在于：从所述强电介质薄膜中读出数据时，要在所述栅极上施加偏压。
3．根据权利要求2所述的半导体存储器件，其特征在于：由于伴随所述偏压的施加来重复读出动作，在所述强电介质薄膜上，所述另一方的极化向着0的方向减弱；读出数据时，近似等于所述一方的极化被存入时的电流值的电流在所述源极区域-漏极区域之间流动，把此时的状态作为第1逻辑值，而把从另一方的极化被存入时的所述源极区域-漏极区域之间的电流值到所述另一方的极化几乎为0时的电流值的电流流动状态作为第2逻辑值。
4．一种半导体存储器件，包括：半导体基片；设在所述半导体基片上的强电介质薄膜以及栅极；具有设在所述半导体基片内栅极两侧的源极区域以及漏极区域的场效应型晶体管；其特征在于：
所述强电介质薄膜的构成要使之能够产生：根据所述栅极对所述半导体基片的正电压，在所述强电介质薄膜上产生第1极化；根据所述栅极对所述半导体基片的负电压，在所述强电介质薄膜上产生的第2极化；
当所述强电介质薄膜上没有被施加电压时，把所述第1极化以及第2极化中的任意一方残留的状态作为第1逻辑值，而把在所述强电介质薄膜上已几乎没有极化残留的状态作为第2逻辑值；把所述第1逻辑值以及第2逻辑值中的任意一方的逻辑值数据存储到所述强电介质薄膜上。
5．根据权利要求4所述的半导体存储器件，其特征在于：通过在所述栅极上施加绝对值不同的电压来把所述第1逻辑值数据和所述第2逻辑值数据存入到所述强电介质薄膜上。
6．根据权利要求4或5所述的半导体存储器件，其特征在于：还包括：设在所述半导体基片上的栅极绝缘膜和设在所述栅极绝缘膜上的中间栅极；
其构成是：所述强电介质薄膜被设置在所述中间栅极上，所述栅极被设置在所述强电介质薄膜上；当存入数据时，通过在所述栅极和所述中间栅极之间的施加电压，就能使所述第1或第2极化残留在所述强电介质薄膜上；
当读出数据时，能把所述中间栅极浮置化并对所述栅电压施加偏压。
7．根据权利要求4或5所述的半导体存储器件，其特征在于：还包括：设在所述半导体基片上的栅极绝缘膜；设在所述栅极绝缘膜上的第1中间栅极；与所述第1中间栅极区别设置并且电接续的第2中间栅极；
其构成是：所述强电介质薄膜被设置在所述第2中间栅极上，所述栅极被设置在所述强电介质薄膜上，当存入数据时，通过在所述栅极和所述第2中间栅极之间施加电压，就能在所述强电介质薄膜上产生残留极化；另一方面，当读出数据时，把所述第1以及第2中间栅极浮置化并在所述栅电压上施加偏压。
8．一种半导体存储器件的驱动方法，其特征在于：包括具有以下构成的场效应型晶体管：即，具有设在所述半导体基片上的强电介质薄膜以及栅极，和设在所述半导体基片内栅极两侧的源极区域以及漏极区域；所述强电介质薄膜的构成要使之能够产生：根据所述栅极对所述半导体基片的正电压，在所述强电介质薄膜上产生第1极化；根据所述栅极对所述半导体基片的负电压，在所述强电介质薄膜上产生的第2极化；
当所述强电介质薄膜上没有被施加电压时，把所述第1极化以及第2极化中的任意一方残留的状态作为第1逻辑值，而把从所述第1极化以及第2极化中的另一方残留的状态到已几乎没有极化残留的状态作为第2逻辑值，在所述强电介质薄膜上进行数据读出。
9．根据权利要求8所述的半导体存储器件的驱动方法，其特征在于：当读出所述强电介质薄膜中的数据时，要在所述栅极上施加偏压。
10．根据权利要求9所述的半导体存储器件的驱动方法，其特征在于：由于伴随所述偏压的施加来重复读出动作，在所述强电介质薄膜上，所述另一方的极化向着0的方向减弱；
读出数据时，把近似等于所述一方的极化被存入时的电流值的电流在所述源极区域-漏极区域之间流动的状态作为第1逻辑值，而把从另一方的极化被存入时的所述源极区域-漏极区域之间的电流值到所述另一方的极化几乎为0时的电流值范围内的电流流动的状态作为第2逻辑值。
11．根据权利要求9或10所述的半导体存储器件的驱动方法，其特征在于：施加在所述栅极上的偏压值是当所述强电介质薄膜中的数据为所述第1逻辑值以及所述第2逻辑值时，使分别流动在所述源极区域-漏极区域之间的电流的差近乎成为最大值的值。
12．一种半导体存储器件的驱动方法，其特征在于：包括具有以下构成的场效应型晶体管：即，具有设在所述半导体基片上的强电介质薄膜以及栅极，和设在所述半导体基片内栅极两侧的源极区域以及漏极区域；所述强电介质薄膜的构成要使之能够产生：根据所述栅极对所述半导体基片的正电压，在所述强电介质薄膜上产生第1极化；根据所述栅极对所述半导体基片的负电压，在所述强电介质薄膜上产生的第2极化；
当所述强电介质薄膜上没有被施加电压时，把所述第1极化以及第2极化中的任意一方残留的状态作为第1逻辑值，而把从所述第1极化以及第2极化中的另一方残留的状态到已几乎没有极化残留的状态作为第2逻辑值，在所述强电介质薄膜上进行数据储存，同时，当读出所述强电介质薄膜中的数据时，要在所述栅极上施加偏压。
13．根据权利要求12所述的半导体存储器件的驱动方法，其特征在于：在所述强电介质薄膜上存入数据时，在存入所述第1逻辑值时和存入第2逻辑值时，要使施加在所述栅极上的电压的绝对值互不相同。
14．根据权利要求12所述的半导体存储器件的驱动方法，其特征在于：还包括设在所述半导体基片上的栅极绝缘膜和设在所述栅极绝缘膜上的中间栅极；所述强电介质薄膜被设置在所述中间栅极上，所述栅极被设置在所述强电介质薄膜上；
当存入数据时，在所述栅极和所述中间栅极之间施加电压；而当读出数据时，则把所述中间栅极浮置化并在所述栅极电压上施加偏压。
15．根据权利要求12所述的半导体存储器件的驱动方法，其特征在于：还包括：设在所述半导体基片上的栅极绝缘膜；设在所述栅极绝缘膜上的第1中间栅极；与所述第1中间栅极区别设置并与所述第1中间栅极电接续的第2中间栅极；所述强电介质薄膜被设置在所述第2中间栅极上，所述栅极被设置在所述强电介质薄膜上；当存入数据时，在所述栅极和所述第2中间栅极之间施加电压；而当读出数据时，则把所述第1以及第2中间栅极浮置化并在所述栅极电压上施加偏压。
16．根据权利要求12～15中的任意1项所述的半导体存储器件的驱动方法，其特征在于：在所述强电介质薄膜上存入第2逻辑值数据时，在所述栅极上施加的偏置电压要使施加在所述强电介质薄膜上的电压近似等于强电介质薄膜的抗电压。
17．根据权利要求12～15中的任意1项所述的半导体存储器件的驱动方法，其特征在于：在把数据存入所述强电介质薄膜之后或把数据从所述强电介质薄膜上读出之前，将所述中间栅极一旦接地后使之浮置化。
18．根据权利要求12～15中的任意1项所述的半导体存储器件的驱动方法，其特征在于：当读出存储在所述强电介质薄膜上的数据时，在所述栅极上施加偏压，使施加在所述强电介质薄膜上的电压小于强电介质薄膜的抗电压。
19．一种半导体存储器件的制造方法，其特征在于：包括：形成具有以下构成的场效应型晶体管的存储单元的工序(a)；施加了与为读出数据而在所述强电介质薄膜上施加的电压极性相同的电压后，解除该电压并使第1极化残留在所述强电介质薄膜中的工序(b)；通过在一定的时间内加热所述强电介质薄膜，使所述强电介质薄膜的滞回特性向着把所述第1极化翻转为所述第2极化时所需的抗电压增大的方向偏位，从而把所述强电介质薄膜的滞回特性设定为非对称的工序(c)。
所述场效应型晶体管的构成是：具有设在所述半导体基片上的强电介质薄膜以及栅极，和设在所述半导体基片内栅极两侧的源极区域以及漏极区域；并且所述强电介质薄膜的构成要使之能够做到：根据所述栅极对所述半导体基片的正电压，可以在所述强电介质薄膜上产生第1极化；根据所述栅极对所述半导体基片的负电压，可以在所述强电介质薄膜上产生第2极化。
20．根据权利要求19所述的半导体存储器件的的制造方法，其特征在于：还包含在所述工序(b)之后，消除残留在所述强电介质薄膜上的第1极化的工序。
CNB011037989A 2000-02-15 2001-02-15 半导体存储器件、其驱动方法及其制造方法 Expired - Fee Related CN1189942C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000036140 2000-02-15
JP036140/2000 2000-02-15

Publications (2)

Publication Number Publication Date
CN1312588A true CN1312588A (zh) 2001-09-12
CN1189942C CN1189942C (zh) 2005-02-16

Family

ID=18560224

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011037989A Expired - Fee Related CN1189942C (zh) 2000-02-15 2001-02-15 半导体存储器件、其驱动方法及其制造方法

Country Status (5)

Country Link
US (1) US6580632B2 (zh)
EP (1) EP1126525A3 (zh)
KR (1) KR100716391B1 (zh)
CN (1) CN1189942C (zh)
TW (1) TW493267B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037322A (zh) * 2013-03-07 2014-09-10 华邦电子股份有限公司 电阻式存储器及其存储单元
CN110071116A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN110071115A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种铁电存储器、制作方法及操作方法
CN110071117A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN114446968A (zh) * 2020-10-30 2022-05-06 铁电存储器股份有限公司 存储器单元布置及其方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618284B2 (en) 2001-03-30 2003-09-09 Matsushita Electric Industrial Co., Ltd. Semiconductor memory and method for driving the same
JP2007003885A (ja) * 2005-06-24 2007-01-11 Shimadzu Corp 周期的分極反転領域を持つ基板の製造方法
KR100958623B1 (ko) * 2007-12-26 2010-05-20 주식회사 동부하이텍 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법
US7821808B2 (en) * 2009-01-30 2010-10-26 Seagate Technology Llc Multilayer ferroelectric data storage system with regenerative read
US9368182B2 (en) * 2013-12-09 2016-06-14 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Memory cell
US9679893B2 (en) * 2015-05-15 2017-06-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor
CN105655342B (zh) * 2016-02-23 2019-07-23 复旦大学 非易失性铁电存储器及其制备方法和读/写操作方法
US10475514B2 (en) * 2017-05-11 2019-11-12 The Penn State Research Foundation Nonvolatile digital computing with ferroelectric FET
KR20190008051A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 동작 방법
US10615176B2 (en) 2017-11-22 2020-04-07 International Business Machine Corporation Ferro-electric complementary FET
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337279A (en) * 1992-03-31 1994-08-09 National Semiconductor Corporation Screening processes for ferroelectric memory devices
US5432731A (en) * 1993-03-08 1995-07-11 Motorola, Inc. Ferroelectric memory cell and method of sensing and writing the polarization state thereof
US5579257A (en) * 1995-08-31 1996-11-26 Motorola, Inc. Method for reading and restoring data in a data storage element
JP2982692B2 (ja) * 1996-06-06 1999-11-29 日本電気株式会社 不揮発性半導体メモリ装置およびその駆動方法
JP4080050B2 (ja) * 1997-03-07 2008-04-23 シャープ株式会社 強誘電体メモリセル、半導体構造およびそれらの製造方法
JPH11120797A (ja) * 1997-10-15 1999-04-30 Toshiba Microelectronics Corp 強誘電体メモリ及びそのスクリーニング方法
US6337805B1 (en) * 1999-08-30 2002-01-08 Micron Technology, Inc. Discrete devices including EAPROM transistor and NVRAM memory cell with edge defined ferroelectric capacitance, methods for operating same, and apparatuses including same
US6141238A (en) * 1999-08-30 2000-10-31 Micron Technology, Inc. Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037322A (zh) * 2013-03-07 2014-09-10 华邦电子股份有限公司 电阻式存储器及其存储单元
CN104037322B (zh) * 2013-03-07 2017-03-01 华邦电子股份有限公司 电阻式存储器及其存储单元
CN110071116A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN110071115A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种铁电存储器、制作方法及操作方法
CN110071117A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN110071117B (zh) * 2019-04-28 2021-05-11 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN110071116B (zh) * 2019-04-28 2021-07-27 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN114446968A (zh) * 2020-10-30 2022-05-06 铁电存储器股份有限公司 存储器单元布置及其方法

Also Published As

Publication number Publication date
EP1126525A3 (en) 2005-10-19
US6580632B2 (en) 2003-06-17
KR100716391B1 (ko) 2007-05-11
KR20010082665A (ko) 2001-08-30
US20010019497A1 (en) 2001-09-06
CN1189942C (zh) 2005-02-16
EP1126525A2 (en) 2001-08-22
TW493267B (en) 2002-07-01

Similar Documents

Publication Publication Date Title
CN1189942C (zh) 半导体存储器件、其驱动方法及其制造方法
CN1244157C (zh) 非易失性半导体存储器
CN1136610C (zh) 半导体集成电路装置的制造方法
CN1505158A (zh) 积体内存电路及形成积体内存电路的方法
JP2011066436A (ja) 電荷を非対称に捕獲する多値メモリセル
US11430510B2 (en) Multi-level ferroelectric field-effect transistor devices
CN1883046A (zh) 电荷捕获存储器件以及用于操作和制造该单元的方法
CN1728389A (zh) 高读取电流的电子数据存储器件
CN1751392A (zh) 鳍式场效应晶体管存储单元、鳍式场效应晶体管存储单元配置及制造鳍式场效应晶体管存储单元方法
CN1159764C (zh) N沟道金属氧化物半导体驱动电路及其制造方法
CN1170320C (zh) 半导体装置及其制造方法
CN101689547B (zh) 存储元件及其读取方法
CN1220266C (zh) 非易失性半导体存储器及其制造工艺
US6894929B2 (en) Method of programming semiconductor memory device having memory cells and method of erasing the same
CN1313603A (zh) 半导体存储装置的数据读出及数据写入方法和驱动方法
CN1258221C (zh) 半导体存储装置及其驱动方法
CN101061579A (zh) 半导体存储器件及其制造方法
CN1399343A (zh) 非易失性半导体存储装置
CN1347156A (zh) 半导体存储器
CN1702867A (zh) 半导体存储器件
CN103996699A (zh) 包含一层应力产生材料的电路组件及其形成方法
TWI376790B (en) Two-bit non-volatile flash memory cells and methods of operating memory cells
TW200503251A (en) Nonvolatile semiconductor memory device
CN1469489A (zh) 具有硅氧化膜的半导体装置
TW200403682A (en) Method for programming, reading, and erasing a non-volatile memory with multi-level output currents

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP.

Effective date: 20010817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20010817

Applicant after: Matsushita Electric Industrial Co., Ltd.

Applicant before: Matsushita Electronics Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee