TW493267B - Semiconductor memory device, method for driving the same and method for fabricating the same - Google Patents

Semiconductor memory device, method for driving the same and method for fabricating the same Download PDF

Info

Publication number
TW493267B
TW493267B TW090103411A TW90103411A TW493267B TW 493267 B TW493267 B TW 493267B TW 090103411 A TW090103411 A TW 090103411A TW 90103411 A TW90103411 A TW 90103411A TW 493267 B TW493267 B TW 493267B
Authority
TW
Taiwan
Prior art keywords
electrode
polarization
data
film
voltage
Prior art date
Application number
TW090103411A
Other languages
English (en)
Inventor
Yasuhiro Shimada
Koji Arita
Kiyoshi Uchiyama
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW493267B publication Critical patent/TW493267B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Static Random-Access Memory (AREA)

Description

493267 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明說明(1 ) 發明背景 本發明係關於一半導體記憶體元件,該元件之結構係可 藉一鐵電膜之磁滯特性改變一場效應電晶體(FET)通道區域 中之一電位電平。 一’’MFIS場效應電晶體”,’’MFS場效應電晶體’’或"MFMIS 場效應電晶體’’係一場效應電晶體包括具有電鐵薄膜在其閥 中之非易失性儲存段的半導體記憶體元件。具有該結構之 場效應電晶體,在本發明中係以”電鐵場效應電晶體’’稱之。 圖8係一作MFIS場效應電晶體用之已知電鐵場效應電晶體 的截面圖。如圖8所示,該場效應電晶體係包括矽基板101 ,二氧化矽(Si02)膜102,電鐵薄膜103,閥電極104及源極/ 漏極區域105及106。該二氧化矽(Si02)膜102,電鐵薄膜103 及閥電極104係依序疊置在該基板101之上。該鐵電膜103係 用如結鈦酸鉛(PZT)或鳃鋰酸鉍(SBT)之金屬氧化物製造。 該閥電極104係用如鉑(Pt)之導體製造。及該源極/漏極區域 105與106係界定於基板101之中並定位於該閥電極104左右 兩側。在該元件中,二氧化矽膜102下之部份基板101係作 通道區域107之用。 在圖8所示結構中,該鐵電膜103係具有下述二種電自發 極化之一特性。更特別係在該膜103中之電偶極子動量是隨 加施於該閥電極104及基板101間之一電壓極性而上下。本 發明所稱”上電偶極子動量”係指電偶極子之動量在其上端 顯示正極性而言,而”下電偶極子動量’•係指電偶極子之動 量在其下端顯示正極性而言。該鐵電膜103係也顯示介質磁 -4- (請先閱讀背面之注意事項再填寫本頁) ▼裝---- 1T---------.Φ. -J· I ^1 _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493267 A7 --*---___ 五、發明說明(2 ) 滯。就是説,即使加施電壓消失後,該任一型別之極化係 仍存在該膜103中。因此,於零電壓加施至該閥電極1〇4時 ,該膜103係具有該二不同型別剩餘極化之一的特性。結果 ,該鐵電場效應電晶體之通道區域1〇7係以對應該二不同型 別剩餘極化之不同的電位深度進入該二不同狀態之一。在 另一方面,該場效應電晶體之源極/漏極電阻係隨通道區域 107之私位深度而改變。因此,源極/漏極電阻係根據該鐵 電膜103所顯示之剩餘極化型別升高或降低。分別對應高及 低源極/漏極電阻値之該二不同狀態之一保持(或儲存)時間 之長久係隨該鐵電膜1〇3保持其剩餘極化之時間而定。此係 一非易失記憶體元件藉一鐵電場效應電晶體如此實現之理 由0 在一使用已知場效應電晶體之非易失記憶體元件中,鐵 電膜103係以低剩餘極化假設爲數據”丨,,之狀態。鐵電膜丨〇3 係以高剩餘極化假設爲數據"〇”之另一狀態。在鐵電膜1〇3 建立該低剩餘極化,一正電壓係以該基板1〇1側壁接地方式 加施於該閥電極104 ,而後該加施於電極1〇4之電壓係可重 設定至接地電平。該高剩餘極化係在該鐵電膜1〇3中以相似 之方式建立。例如,首卷一負電壓係可以該基板ι〇ι側壁接 地方式加施於琢閥電極1〇4,而後該加施於電極之電壓 係可重設定至接地電平。 圖9A,圖9B及圖9C係能帶®,以説明對應鐵電膜1〇3所 顯不低,高及幾乎爲零的剩餘極化之個別能帶狀態。每一 圖係以通過該閥電極104,鐵電膜1〇3,二氧化矽膜及通 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 ^267 A7
五、發明說明(3 ) 經濟部智慧財產局員工消費合作社印製 道區域107之檢截面方式説明。在圖9A,圖9B及圖%説明 <範例中,孩基板101係一 p_型矽基板,該源極/漏極區域 105及106係η-型半導體區域,及箭頭係指示該鐵電膜之 極化方向。 欲建立示於圖9Α中之狀態,一電壓係加施於該閥電極1〇4 ,這樣,該電極104係具有一相對該基板1〇1之正電勢電平 。就是説,一正電壓係加施於該電極丨〇4。在此情況下,產 生於電極104及基板1〇1間之一電勢差係以一定之比例分配 予位在該電極104及基板1 〇 1間之鐵電及二氧化矽膜丨〇3及 102。特別係如加施於該電極104之電壓係以分配予鐵電膜 103之電勢差大於該膜1〇3之極化反向電壓的方式調整,該 膜103即顯示低極化。因此,當加施於該電極1〇4之電壓消 失及重設定該電極104至接地電平時,該膜1 03係產生如圖 9 Α所示之低剩餘極化。當該剩餘極化下降(即降至數據” j,, 狀態),建立於該鐵電膜103分別具有正極性及負極性下端 與上端間之一電場係如圖9A所示彎曲該該鐵電膜1 〇3,二氧 化矽膜102及通道區域107之能帶。在此狀態下,接近通道 區域107與二氧化矽膜102界面之部份通道區域107係改變其 導電型態,自P-改變爲η:型。就是説,負離子係密集地集中 於該部份通道區域107。結果,一耗盡層係延展至該基板 10 1之深部及在接近矽-二氧化矽界面處之電勢電平係低於 接地電平。換言之,一 ”反轉層π係形成於該部份通道區域 107之中。 在另一方面,欲建立示於圖9 Β中之狀態,另一電壓^係加 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --I--丨丨!裝--------訂---I--I--^wi % (請先閱讀背面之注意事項再填寫本頁) A7 B7_____ 五、發明說明(4 ) (請先閱讀背面之注意事項再填寫本頁) 施於該閥電極104這樣,該電極1〇4係具有一相對該基板 10 1之負電勢電平。就是説,一負電壓係加施於該電極1 〇4 。在此情況下,加施於該電極1 〇4之電壓係以分配予鐵電膜 103之電勢差大於該膜1〇3之極化反向電壓的方式調整,因 此’當加施於該電極104之電塵消失及重設定該電極1 〇4至 接地電平時,該膜1〇3係產生如圖9B所示之高剩餘極化。當 該剩餘極化上升(即上升至數據,,〇,,狀態),建立於該鐵電膜 1 〇3分別具有正極性及負極性下端與上端間之一電場係如圖 9B彎曲該該鐵電膜103,二氧化矽膜1〇2及通道區域1〇7之能 帶。在此狀態下,孔或大多數載體係密集地集中於接近二 氧化石夕膜102界面之部份通道區域1〇7處。因此,無耗盡層 係形成於該通道區域中及在該通道區域1 〇7之電勢電平係大 致等於接地電平。 經濟部智慧財產局員工消費合作社印製 可瞭解,部份通道區域107在接近矽-二氧化矽界面處之電 勢電平係視該剩餘極化之方向而改變。因此,如一電勢差 係產生於該對η-型半導體區域源極/漏極區域1〇5及1〇6之間 時,流動於該區域105及106間之電流量係也隨剩餘極化方 向而改變。特別係在數據”1”狀態中,在該通道區域107之 氣势電平係低於接地電平,因此,該反轉層係形成在該通 道區域107中,該源極/漏極電阻係相當低(即在on狀態)。 結果,大量之電流係流動於該源極/漏極區域1〇5及1〇6間。 反之’在數據”0"狀態中,在該通道區域1〇7之電勢電平係 等於接地電平,因此,該無反轉層係形成在該通道區域1〇7 中,該源極/漏極電阻係相當高(即在〇FF狀態)。結果電流 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) A7 A7 五、 由 發明說明(5 ) 係難以流動於該源極/漏極區域1〇5及1〇6間。換言之,藉測 量流動於該源極/漏極區域105及1〇6間之電流,即可根據量 得之電流量而知該鐵電場效應電晶體係在數據”丨,,或在數據 狀態。 可瞭解,欲讀取一場效應電晶體之數據狀態,係僅於源 極/漏極區域105及1〇6之間建立一電勢差即可,原則上係毋 需加施偏壓至閥電極104。就是説,該鐵電場效應電晶體之 一 ON狀態係對應於一金屬氧化物電晶體之耗盡模式。 但该已知鐵電場效應電晶體係具有下述缺點。 圖10係説明根據吾人實驗結果所得加施於鐵電場效應電 晶體閥電極104電壓Vg與該源極/漏極電流Ids間之間係的曲 線圖。如圖10所示,藉移除己加施於閥電極i 〇4之電壓讀取 數據中,在數據”1”及,,〇,,狀態間流動之一差係很小。此 可能係當零電壓加施於閥電極104時,該形成於通道區域 107之反轉層係具有如圖9八所示之一低強度。因此,鐵電膜 10。之極化係隨時間而改變,即難以正確讀取數據或確定 數據”1”狀態顯示數據”〇”狀態。 該已知鐵電場效應電晶體係也具有其他問題。特別係如 數據或’’Γ儲存於該元件很長時間時,磁滯迴路係很容易 沿電壓軸線移至正或負方向在隨該數據儲存之方向中建 極化。此係稱之爲•’印記衰退"。當此缺點發生時,長時 保持於極化狀態之該鐵電膜丨03係會大量增加其矯頭電壓 本發明使用之該”矯頑電壓”係一轉移一極化狀態至另一 化狀態時必須加施之電壓。就是説,該矯頭電壓增加時 -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 立 間 極 .·裝—— ϋ ϋ ϋ ·ϋ I=-OJa 1 I ϋ I n ϋ ϋ 1 ϋ βϋ ϋ ϋ Ji ϋ lj-li — — — — — — — — — — — A7 B7 消 費 合 作 社 印 製 五、發明說明(6 極化係會很容易在對應長期儲存數據之方向中發生,但極 化很難在相對〈方向中發生。數據,,G,,或T在該鐵電場效應 電晶體鐵電膜103儲存很長時間後,一旦發生該,,印記衰退,, 時,該鐵電膜103係會有一不同於初始値之剩餘極化能力。 Q此如些數據係在長期儲存後讀取時,該數據係會有 不同太初:L佗號電平(或碩取電流値)之信號電平(或讀取 電流値)。 發明概述 本發明之一標的係提供一種半導體記憶體元件,該元件 係不但可藉一鐵電薄膜之磁滯改變在一場效應電晶體通道 區域炙電勢電平,而且仍能正確讀取即使儲存很久之數據。 本發明之另一標的係提供一供驅動該型半導體記憶體元 件之方法。 本發明之另一標的係提供一供製造該型半導體記憶體元 件之方法。 本务明之半導體記憶體元件係包括一場效應電晶體。該 電晶體係包括:一半導體基板;依序疊置在該基板上之一 鐵電膜及一閥電極;及界定於該基板之中並配置於該閥電 極左右兩側之源極/漏極·區域。該鐵電膜係具有一第一及第 二型之極化。即當一電壓加施於該閥電極,該電極相對該 基板具有一正電勢電平時,該第一型極化係建立。即當另 氣壓加施於該閥電極,該電極相對該基板具有一負電勢 電平時,該第二型極化係建立。在第一及第二邏輯狀態之 數據係儲存於該鐵電膜中。該第一邏輯狀態係界定爲一狀 -9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ___________^-------------------------- - (請先閱讀背面之注意事項再填寫本頁)_ 經濟部智慧財產局員工消費合作社印制衣 493267 A7 B7 五、發明說明(7 ) 態,在該狀態中,該第一及第二極化之一係保留於該加施 零電壓之鐵電膜中。該第二邏輯狀態係界定爲一狀態,在 該狀態中,該加施零電壓之鐵電膜中係具有該另一型之極 化或幾乎無剩餘極化。 在該半導體元件中,即使寫於該鐵電膜之第二邏輯狀態 之數據係不確定或幾乎無剩餘極化在該鐵電膜中.,數據係 仍可正確地以確切之第一及第二邏輯狀態讀取。 在本發明一實例中,於自該鐵電膜讀取數據時,一偏壓 最好係加施於該閥電極。此係可能增加以第一邏輯狀態儲 存於該鐵電膜中之數據處所流動的讀取電流與以第二邏輯 狀態儲存於該鐵電膜中之數據處所流動的讀取電流間之差 異。結果,讀取準確度係改善。 在此特別實例中,當數據以加施偏壓方式重複讀取時, 係可觀察到一干擾現象。就是説,留於該鐵電膜中之另一 型極化係逐漸迭減至零。即使如此,在讀取數據時,該第 一邏輯狀態係可界定爲一狀態,在該狀態中,一大致等於 一型極化寫入時電流流動之量的電流係流動於該源極/漏極 區域之間。及該第二邏輯狀態可界定爲一狀態,在該狀態 中,一預定範圍之電流係流動於該源極/漏極區域之間。該 範圍係爲當另一型極化寫入時所流動之電流及當該另一型 極化幾乎達零時所流動之電流所限制。在該實例中,通常 由該干擾現象所致使之讀取準確度衰減係可抑止。 本發明之另一半導體記憶體元件係包括一場效電晶體。 該電晶體係包括:一半導體基板;依序疊置在該基板上之 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·裝
一^J I I I I I l ϋ I ^^^^1 ϋ ϋ I ϋ I ϋ ϋ ϋ —1 ϋ Ί— 1ft ϋ Jet I I I ϋ ϋ ϋ ϋ ϋ ϋ ϋ I 經濟部智慧財產局員工消費合作社印製 493267 A7 B7_ 五、發明說明(8 ) 一鐵電膜及一閥電極;及界定於該基板之中並配置於該閥 電極左右兩側之源極/漏極區域。該鐵電膜係具有一第一及 第二型之極化。當一電壓加施於該閥電極,該電極相對該 基板具有一正電勢電平時,該第一型極化係建立。當另一 電壓加施於該閥電極,該電極相對該基板具有一負電勢電 平時,該第二型極化係建立。在第一及第二邏輯狀態之數 據係儲存於該鐵電膜中。該第一邏輯狀態係界定爲一狀態 ,在該狀態中,該第一及第二極化之一係保留於該加施零 電壓之鐵電膜中。該第二邏輯狀態係界定爲一狀態,在該 狀態中,該加施零電壓之鐵電膜中係幾乎無剩餘極化。 在該半導體元件中,爲該第二邏輯狀態之數據係代表一 狀態,在該狀態中,自始由於干擾現象係幾乎無剩餘極化 留存。因此,在讀取數據時,對應爲第二邏輯狀態之數據 的一讀取電流値係大致恆等。因此,此係可能自爲第一邏 輯狀態之數據確定地示出爲第二邏輯狀態之數據輯。結果 ,該數據讀取準確度係顯著地改善。 在本發明一實例中,爲第一邏輯狀態之數據及爲第二邏 輯狀態之數據最好係寫入於加施與該閥電極不同絕對値電 壓之該鐵電膜上。 . 在本發明另一實例中,該電晶體係更進一步包括:一閥 絕緣膜沉積於該基板上;及一形成在該閥絕緣膜上之中間 閥電極。該鐵電膜係沉積在該中間閥電極之上,及該閥電 極係可成形在該鐵電膜之上。在寫入數據時,該第一或第 二型極化係可藉調整加施於該閥電極及該中間閥電極之電 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------11 --------訂-----1--- 爾 (請先閱讀背面之注意事項再填寫本頁) 493267 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(9 壓留於該鐵電膜中。在讀取數據時,一偏壓電壓係可以使 該中間閥電接浮動方式加施於該閥電極。在該實例中,對 包括如一死憶體元件,一具有MFIS結構之場效電晶體的半 導體A憶體元件而言係可獲得相同之效果。 在另一實例中,該電晶體係可更進一步包括:一閥絕緣 膜沉積於孩基板上;一形成在該閥絕緣膜上之第一中間閥 電極膜;及一第二中間閥電極,該第二中間閥電極係與該 第一中間閥電極分開形成,但以電氣連接於該第一中間閥 電極°違鐵電膜係可沉積在該第二中間閥電極之上。該閥 電極係可形成在該鐵電膜之上。在寫入數據時,該第一或 第二型極化係可藉調整加施於該閥電極及該第二中間閥電 極之電壓留於該鐵電膜中。在讀取數據時,一偏壓電壓係 可以使孩第一及第二中間閥電極浮動方式加施於該閥電極 。在邊貝例中’對包括如一記憶體元件,一具有MFMIS結 構之場效電晶體的半導體記憶體元件而言係可獲得相同之 效果。 本發明4方法係可應用於一包括一場效電晶體之半導體 記憶體元件。該電晶體係包括:一半導體基板;依序疊置 在板上之鐵電膜及一閥電極;及界定於該基板中並 酉己置方;P亥閥%極左右兩側之源極/漏極區。該鐵電膜係具有 一弟一及第二型之極化。即當一電壓加施於該閥電極,該 私極相對琢基板具有一正電勢電平時,該第一型極化係建 互。當另一電壓加施於該閥電極,該電極相對該基板具有 -負電勢電平時,二型極化係建立。爲第一或第二邏 (請先閱讀背面之注意事項再填寫本頁) --------訂---------.^wi--------秦! -12- 493267 A7 B7 五、發明說明(1Q ) (請先閱讀背面之注意事項再填寫本頁) 輯狀態之數據係自該鐵電膜讀取。該第一邏輯狀態係界定 爲一狀態,在該狀態中,該第一及第二極化之一係保留於 該加施零電壓之鐵電膜中。該第二邏輯狀態係界定爲一狀 態,在該狀態中,該加施零電壓之鐵電膜中係具有另一型 極化或幾乎無剩餘極化。 根據本發明之方法,即使以該第二邏輯狀態寫入於該鐵 電膜之數據係不確定或幾乎無剩餘極化在該鐵電膜中,數 據係仍可正確地以確切之第一及第二邏輯狀態讀取。 在本發明一實例中,自該鐵電膜讀取數據時,一偏壓電 壓係加施於該閥電極。此係可能增加以第一邏輯狀態儲存 於該鐵電膜中之數據處所流動的讀取電流與以第二邏輯狀 態儲存於該鐵電膜中之數據處所流動的讀取電流間之差異 。結果,讀取準確度係改善。 經濟部智慧財產局員工消費合作社印製 在此特別實例中,當數據以加施偏壓方式重複讀取時, 一干擾現象係可能發生。就是説,留於該鐵電膜中之另一 型極化係逐漸迭減至零。即使如此,在讀取數據時,該第 一邏輯狀態係可界定爲一狀態,在該狀態中,一大致等於 一型極化寫入時電流流動之量的電流係流動於該源極/漏極 區域之間。及該第二邏輯狀態可界定爲一狀態,在該狀態 中,一預定範圍之電流係流動於該源極/漏極區域之間。該 範圍係爲當另一型極化寫入時所流動之電流及當該另一型 極化幾乎達零時所流動之電流所限制。在該實例中,通常 由該干擾現象所致使之讀取準確度衰減係可抑止。 在另一實例中,加施於該閥電極之偏壓電壓最好係具有 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 493267 A7 B7_ 五、發明說明(11 ) 一値,即當數據以該第一狀態儲存至該鐵電膜時所流動於 源極/漏極區域間之電流與當數據以該第一狀態儲存至該鐵 電膜時所流動於源極/漏極區域間之電流,其間係應具有最 大之差異。 本發明之另一驅動方法係也可應用於一包括一場效電晶 體之半導體記憶體元件。該電晶體係包括:一半導體基板 ;依序疊置在該基板上之一鐵電膜及一閥電極;及界定於 該基板中並配置於該閥電極左右兩側之源極/漏極區域。該 鐵電膜係具有一第一及第二型之極化。即當一電壓加施於 該閥電極,該電極相對該基板具有一正電勢電平時,該第 一型極化係建立。當另一電壓:加施於該閥電極,該電極相 對該基板具有一負電勢電平時,該第二型極化係建立。數 據係以第一或第二邏輯狀態儲存於該鐵電膜中。該第一邏 輯狀態係界定爲一狀態,該第一及第二極化之一係保留於 該加施零電壓之鐵電膜中。該第二邏輯狀態係界定爲一狀 態,在該狀態中,該加施零電壓之鐵電膜中係幾乎無剩餘 極化。於自該鐵電膜讀取數據時,一偏壓電壓係應加施於 該閥電極。 根據本發明驅動方法.,爲該第二邏輯狀態之數據係代表 一狀態,在該狀態中,自始由於干擾現象係幾乎無剩餘極 化留存。因此,在讀取數據時,對應爲第二邏輯狀態之數 據的一讀取電流値係大致恆等。因此,此係可能自爲第一 邏輯狀態之數據更確定地示出爲第二邏輯狀態之數據。結 果,該數據讀取準確度係顯著地改善。 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 493267 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明(12 ) 在此特別實例中,當數據以第一邏輯狀態窝入該鐵電膜 時所加施於該閥電極之電壓最好係具有一不同於當數據以 第二邏輯狀態寫入該鐵電膜時所加施於該閥電極之電壓的 絕對値。在該實例中,爲該第二邏輯狀態之數據係可很容 易地代表狀匕,在遠狀態中,自始由於干擾現象係幾乎 無極化存留。 在本發明另一實例中,該電晶體係更進一步包括:—閥 絕緣膜沉積於該基板上;及一形成在該閥絕緣膜上之中間 閥電極。該鐵電膜係沉積在該中間閥電極之上。該閥電極 係可成形在該鐵電膜之上。纟冑入數據時,_電壓係可加 施於該閥電極及該中間閥電極之間。及讀取數據時, 壓電壓係可以使該中間閥電極浮動方式加施於該閥電極。 在邊貫例中’對包括如一記憶體元件,一具有MFMU蛀構 之場效電晶ft的半導體記憶體元件而言係可獲得相^ 效果。 在另-實例中,該電晶體係可更進—步包括:—闕絕缘 膜沉積於該基板上;_形成在該闕絕緣膜上之第一中間闕 :極H一第二中間閥電極,該第二中間閥電極係與該 ::中間閥電極分開形但以電氣連接於該第一中間閥 “虫。孩鐵電膜係可沉積在該第二中間閥電極之上。嗜閥 電極係可形成在該鐵電膜之±。在寫人數據時,—電恩係 了加知*於遠闕電極該第一中 叫%让/、3罘一中間閥電極〈間。在讀取數據 時’一偏壓電壓係可以栋$篆 ^ ^ , 』以使3罘一及罘二中間閥電極浮動方 式加施於該閥電極。在該實例中,對包括如_記憶體元件 )--------------------^--------- * (請先閱讀背面之注意事項再填寫本頁) 15- 經濟部智慧財產局員工消費合作社印製 493267 A7 B7_ 五、發明說明(13) ,一具有MFMIS結構之場效電晶體的半導體記憶體元件而 言係可獲得相同之效果。 在另一實例中,以第二邏輯狀態寫入數據於該鐵電膜之 上時,該加施於閥電極之偏壓電壓係以使供應至該鐵電膜 之電壓大致等於該鐵電膜之一矯頑電壓方式調整。在該實 例中,當界定一狀態如第二邏輯狀態確無剩餘極化留存於 該鐵電膜中時,該數據係可寫入。 在另一實例中,數據寫入該鐵電膜之後或自該讀取之前 ,該中間閥電極係可暫時接地而後使之浮動。以此方式, 不必要之電荷係該中間閥電極去除,因此改善讀取準確度。 在另一實例中,在讀取已寫入該鐵電膜之數據時,加施 於該閥電極之電壓最好係以使供應至該鐵電膜之電壓低於 該鐵電膜之一矯頑電壓方式調整。 本發明供製造一半導體記憶體元件之方法係包括步驟:a) 形成一包括場效電晶體之記憶體元件。該電晶體係包括: 一半導體基板;依序疊置在該基板上之一鐵電膜及一閥電 極;及界定於該基板中並配置於該閥電極左右兩侧之源極/ 漏極區。該鐵電膜係具有一第一及第二型之極化。即當一 電壓加施於該閥電極’該電極相對該基板具有* 正電勢電 平時,該第一型極化係建立。當另一電壓加施於該閥電極 ,該電極相對該基板具有一負電勢電平時,該第二型極化 係建立。該方係更進一步包括步驟:b)加施一電壓,該電 壓具有供讀取數據所加施之電壓相同之極性,至該鐵電膜 ,而後移除該電壓,該第一型極化係留存於該鐵電膜中。 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂--------- * (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493267 A7 B7_ 五、發明說明(14 ) 及該方法係更進一步包括步驟:C)加溫該鐵電膜至一預定 之時間,因此轉移該鐵電膜之磁滯特性於一方向,在該方 向中,自第一型轉換至第二型極化所需之矯頑電壓係增加 及使該鐵電膜之磁滯特性不對稱。 根據本發明之方法,該鐵電膜之極化狀態係首先可轉移 至該第一邏輯狀態。因此,於讀取數據時,係很容易自爲 第二邏輯狀態之數據顯示爲第二邏輯狀態之數數據。 在本發明一實例中,該方法係更進一步包括消除於步驟b) 完成後留存於該鐵電膜中之該第一型極化的步驟。 圖式簡單説明 圖1係説明根據本發明第一實例之一具有MFIS結構鐵電場 效應電晶體的截面圖 圖2係説明根據該第一實例設定一閥偏壓於讀取操作之曲 線圖; 圖3A,圖3B及圖3C係説明於一讀取操作時,對應該第一 實例之鐵電場效應電晶體中一鐵電膜所示低,高及幾乎爲 零剩餘極化之能帶狀態的能帶圖; 圖4係説明根據本發明第二實例之一供半導體記憶體元件 用之記憶體元件截面圖;. 圖5係説明該電壓及該極化間之關係以及説明根據該第二 實例之數據寫入之一磁滯迥路; 圖6係説明根據本發明第三實例製造一供半導體記憶體元 件用之鐵電場效應電晶體的流程圖; 圖7係説明一鐵電膜之磁滯特性於根據第三實例熱處理後 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)~ -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) A7 A7 B7 五、發明說明(15 之改變; 圖8係説明作MFIS場效應雷日触m 晶體的截面圖;$ 體用之—已知鐵電場效應電 圖=、,圖9Β及吒係説明對應已知鐵電場效應電晶體中一 鐵電膜所示低,高及幾年武賣 成于Α零剩餘極化之能帶狀態的能帶 圖; 圖1 0係說明加施於一鱗兩搭—/r iT, r- 日 、^ % %政應電晶體電壓閥電極之電 壓及该源極-漏極電流之曲線圖; 圖11係説明干擾現象之磁滯迥路; 圖12係况明第二實例應用於-具有MFMIS結構之鐵電場 效應電晶體的截面圖。 最佳實例説明 實例1 鐵電場效應電晶體結構 圖1係説明根據本發明第一實例之一具有1^]?18結構鐵電場 效應電晶體的截面圖。如圖丨所示,該場效應電晶體係包括 矽基板11,二氧化矽膜12,鐵電膜13 ,閥電極14及源極/漏 極區域15及16。該二氧化矽膜12,鐵電膜13及閥電極14係 依序疊置於該基板11之上。該鐵電膜13係用一如锆鈦酸鉛 (ΡΖΤ)或總短酸鉍(Sbt)之金屬氧化物製造。該閥電極14係 用一如銷(Pt)之導體製造。該源極/漏極區域I5及16係界定 於該基板11中,且位於該閥電極14之左右兩側。在此元件 ’在该一氧化碎膜12下方之部份基板11係作一通道區域17 用0 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------^7 - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4yj267 五、發明說明(16 ) 在圖1所示結構中,該鐵電膜13係顯示下述二型之一 電自發極化。在該膜13中之電偶極子動量之上或下,更 別係視加施於該間電極14及基板u間之一電壓的極性 。本發明所稱,•上電偶極子動量”係指電偶極子之動量在其 上㈣示正極性而言,而”下電偶極子動量,,係指電偶極; 心動里在其下% _不正極性而言。該鐵電膜係也顯示介 質磁滯。就是説,即使加施電壓消失後,該任一型別之極 化係仍存在該膜13中。因此,於零電壓加施至該闕電極二 時,該膜13係具有該二不同型別剩餘極化之一的特性。結 果,該鐵電場效應電晶體之通道區域17係以對應該二不同 型別剩餘極化之不同的電位深度進入該二不同狀態之一。 在另一方面,該場效應電晶體之源極/漏極電阻係隨通道區 域17之電位深度而改變。因此,源極/漏極電阻係根據該鐵 電膜13所顯示之剩餘極化型別升高或降低。分別對應高及 低源極/漏極電阻値之該二不同狀態之一保持(或儲存)時間 之長久係隨該鐵電膜13保持其剩餘極化之時間而定。此係 一非易失記憶體元件藉一鐵電場效應電晶體如此實現之理 由。例如’该鐵電膜13以低剩餘極化假設之一狀態係可與 數據1 ·結合(即申請專利範圍中界定之該第一邏輯狀態)。 该鐵電膜13以高剩餘極化假設之另一狀態係可與數據”〇,,結 合(即申請專利範圍中界定之該第一邏輯狀態)。以推測,該 鐵違%政應電晶體係可作一記憶體元件之用。
但如前述根據以無偏壓加施於該閥電極14讀取數據之先 前技藝,數據”1"與數據,,〇,,狀態間流動之讀取電流量差AU -19 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) rtf先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 493267 A7 B7 五、發明說明(17 ) 係很小(見圖1 〇)。爲此理由,根據本實例,於讀取時一偏壓 係加施於該閥電極14。 如何設定閥偏壓 圖2係説明根據該第一實例讀取操作時,如何設定一閥偏 壓AVg (即一加施於該閥電極14之電壓)之曲線圖。如前述 ,該鐵電場效應電晶體之源極/漏極電流Ids係視圖10所示該 閥偏壓而定。在本實例中,該閥偏壓Vg係根據視該源極/漏 極電流Ids之該閥偏壓設定一値△ Vg,以最大化該流動於數 據”Γ及數據"〇’·狀態間之讀取電流量差。在圖2中,該最大 讀取電流量差係藉ΛΙ2識別。就是説,根據本實例,該閥電 壓Vg係於讀取時藉AVg設定至一大於零伏特之値。換言之 ,AVg之一補償電壓係加施該閥電極14,以增加一讀取信 號之信號噪聲比(SNR)。 干擾現象 在本方法中,該補償電壓AVg係於每次一讀取操作完成 後即加施於該鐵電場效應電晶體之閥電極14。例如,假設 一正補償電壓△ V g係加施於該閥電極。在此情況下,如該 剩餘極化低(即爲數據”1”狀態)時,該剩餘極化之方向係相 同於藉該閥偏壓建立之電場感應所產生之極化方向。因此 ,該剩餘極化係不受該閥偏壓之影響。但如該剩餘極化高 (即爲數據"〇π狀態)時,該剩餘極化之方向係相反於藉該閥 偏展建互之電場感應所產生之極化方向。在説情況下’每 次該補償電壓△ Vg加施於該閥電極時,在該鐵電膜中之剩 餘極化係逐漸迭減。如若該讀取操作係重複在該鐵電膜上 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------像· - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印5衣
裝--- (請先閱讀背面之注意事項再填寫本頁) --鍊· A7 ----——BZ__ 五、發明細(18) " -- :成夕:時,在孩鐵電膜中之剩餘極化係終於如圖9C所示 幾=達零。在該剩餘極化衰弱方向重複加施一如閥電壓之 電壓所建立之一電場致使相似於此之現象,或偶然,逐漸 的數據損失係稱之爲,,干擾現象,,。 圖11係一磁滯迥路,以説明該干擾現象。在圖丨丨中,該 縱厘標係代表該極化率,而該橫座標係代表該闕偏壓,或 孩加施於閥電極之電壓。同時在圖Μ,該低極化係視爲 正。如圖1 1所示,在零電壓加施於該閥電極14之初始 狀〜中,該低剩餘極化(爲數據’’ 1 ’’狀態)係以該磁滯週路中 之”、古Α代表。在另一方面,在初始狀態中,該高剩餘極化 (馬數據”0”狀態係以該磁滞迥路中之一點B代表。如一正閥 偏壓係以茲點A或點B代表之初始剩餘極化越過該鐵電膜13 方式加施於該閥電極14時,即觀察到下述之行爲。在初始 剩餘極化以點A代表之處,該加施之正閥偏壓係使極化沿磁 滯迥路自點A增加至點A·,即使該閥偏壓係低於該鐵電膜之 矯頑電壓時亦然。當該讀取操作係在其後完成時,該閥偏 壓即消除(或歸零)。而後,該以點A,代表之極化係減低至以 點A代表之初始極化。在另一方面,在初始剩餘極化以點b 代表之處,該加施之正閥偏壓使極化沿磁滯迥路自點B減低 至點B’,即使該閥偏壓係低於該鐵電膜之矯頑電壓時亦然 。孩讀取操作係在其後完成時,該閥偏壓即消除(或歸零)。 在此丨目況下,以點B1代表之極化係不會增加至以點b代表之 極化,但會改變至以另一點B”代表之極化。就是説,加施 於?X閥電極之補償電壓AVg (即該閥偏壓)係使高極化稍稍 -21 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) . A7 A7 五、 發明說明(19 減低。因此,讀取操作次數愈多,即愈使該剩餘極化衰弱 ,如圖11虛線所示。及在最後,高極化係幾乎會達至零。 當該剩餘極化因該干擾現象迭次降低時,數據,,0"已儲存 之該已知鐵電場效應電晶體通道電勢係會如圖9 C所示接近 數據1已儲存之場效應電晶體通道電勢。因此,該對應數 據〇狀毖之源極/漏極電流Ids係會自其初始値逐漸改變。 此係一不利之現象並應在設計一讀取電路時即予消除。 讀取操作 反之,根據本實例,致使在該鐵電膜13中低極化之一補 仏兒壓△ Vg係加施於該閥電極14,以自鐵電場效應電晶體 讀取數據。因此,於讀取操作時,接近本發明之鐵電場效 應電晶體通道區域17表面建立之電勢係不同於已知鐵電場 效應電晶體,此係會於下述説明。 圖3 A,圖3 B及圖3 C係説明於一讀取操作時,對應該鐵電 膜13所示低,向及幾乎爲零剩餘極化之能帶狀態的能帶圖 。每一圖係以通過該閥電極14,鐵電膜13,二氧化矽膜12 通道區域17之橫截面方式説明。在圖3A,圖儿及圖説明 之範例中,该基板11係一 p_型矽基板,該源極/漏極區域i 5 及16係n-型半導體區域,及箭頭係指示該鐵電膜i3之極化 方向。 在本實例中,該極化係也如先前技藝建立於該鐵電膜13 。因此,當零電壓加施於該閥電極14時,在通過該閥電極 14,鐵電膜13,二氧化矽膜12及通道區域17橫截面上之能 帶狀態係也説明如圖9Α至圖9C。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --裝--------訂---------線------------ •22- B7 五、發明說明(20) (請先閱讀背面之注意事項再填寫本頁) 在項取數據時’一補償電壓△ V g係加施於圖1所示該鐵電 場效應電晶體之閥電極14,這樣,該電極14即有相對該基 板11之一正或負電勢。在此情況下,產生於電極14及基板 11間之電勢差△ Vg係以一定之比例分布於位在電極丨4與基 板11間之該鐵電及二氧化石夕膜13及12。 假設該剩餘極化係低(即於數據"1”狀態)。在此情況下, 加施於該閥電極14之補償電壓AVg係增強該極化。因此, 该鐵電膜13之下端係呈正極性,因此彎曲該鐵電膜13,二 氧化矽膜12及通道區域π橫截面上之能帶,如圖3A所示。 在該狀況中,接近通道區域17與二氧化矽膜12間界面之部 份通道區域17係改變並電導性自p_型至n_型。就是説,負離 子係密集地集中於邵份通道區域17之處。結果,一耗盡層 係伸展於該基板11之深層,及接近矽-二氧化矽界面之部份 通道區域17處的電勢電平係低於接地電平。結果,一強反 轉層係形成於該通道區域17中及該鐵電場效應電晶體係具 有結合其ON狀態之電流値。 經濟部智慧財產局員工消費合作社印制衣 在另一方面,如該剩餘極化係高(即在數據”〇”狀態),加 施於該閥電極14之補償電壓AVg係使該極化衰弱。因此, 雖一電場係建立於該鐵電膜13中,但該電場在該膜13具有 負極性下端處係不強。因此,該鐵電膜13,二氧化矽膜12 及通道區域Π之能帶係彎曲如圖;3B之所示。在該狀況中, 接近矽-二氧化矽界面處之部份通道區域17係具有_較低之 電勢電平。結果,一弱轉換習係成形於該通道區域丨7中。 當由於干擾現象使剩餘極化幾乎爲零時,加施於該閥電 •23- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ‘0/ ‘0/ 五、 A7 B7 發明說明(21 ) 極14之補償電壓^vg係如圖3c所示彎曲該鐵電膜13,二氧 化矽膜12及通道區域17之能帶。在該狀況中,在該傳導帶 邊緣I電勢電平係向下彎曲於接近矽_二氧化矽界面處之部 份通道區域17中。結果,一稍強於圖3B所示之轉換層係成 形於該通道區域17中。 以此方式,接近界面處之部份通道區域17電勢電平係根 據该剩餘極化之方向改變。因此,當一電勢差建立於一對 η-型半導體區域源極/漏極15及16之間時,該合成之源極_漏 極電流的流動係隨該極化之方向改變。 假設圖3Α説明之狀態係界定爲數據”丨,,狀態。在該狀態中 ,一強轉換層係形成。因此,該源極-漏極電阻係低及大量 之電流係如圖2中點y所示流動。在另一方面,有關圖⑶所 示數據’’〇,,狀態時,該源極-漏極電阻在該狀態中係相當高及 少量之電流係如圖2中點w所示流動。因此,以此方式測量 該源極-漏極電流及藉所得電流値知該鐵電場效應電晶體係 爲數據”1”狀態或爲”〇”狀態。 同時,在圖3C所tf狀態中,存留於該鐵電膜13中之極化 係幾乎馬零,及一稍強於圖化所示之轉換層係形成。結果 中間里電流係如圖2·中點v所示流動。該點v所代表之電 流値係非常小於點y所代表之電流値。因此,係很容易地自 占v所代表之電流値清晰地顯示點w所代表之電流値。 如何界定數據之邏輯狀態 因此,一本實例包括鐵電場效應電晶體之非易失性記憶 體元件係藉一加施於該閥電極14之補償電壓(即閥偏壓) --------------裝--------訂---------線— {請先閱讀背面之注音?事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製
經濟部智慧財產局員工消費合作社印製 493267 A7 __B7_ 五、發明說明(22 ) △ V g完成一讀取操作。於該讀取操作時,該源極-漏極電 流係因如圖11所示干擾現象而改變其値。在本實例中,在 圖2中磁滯迥路所示一預定範圍中之電流値係代表數據”0” 。該範圍係界定於如圖3 B所示高極化狀態時之電流値與如 圖3C所示干擾現象所致零極化狀態時之電流値間。更特別 ,該範圍係界定於如圖2所示點w及v之間。就是説,任何等 於或小於如圖2中點v所示値係代表數據。應注意,隨圖 3 A所示低極化狀態之一電流値(即圖2所示點y之電流値)係 如先前技藝代表數據’’Γ狀態。 下述表1係隨源極-漏極電阻之邏輯狀態,先前技藝之極化 方向及3 、發明鐵電場效應電晶體間相互關係: 極化 普通FET 本發明FET (1) 本發明FET⑺ 低 ,T(ON) ’Τ’(大ON電流) M1M (ON) 高 ,Ό',(OFF) ’Ό”(小ON電流) ,,0丨,(OFF) 零 不確定 (中ON電流) ,,0,,(OFF) 本發明鐵電場效應電晶體(以表1中之(1)識別)係在下述各 方面不同於普通之鐵電場效應電晶體。特別係在該干擾現 象致使之零極化狀態中·,僅一弱轉換層成形於該普通鐵電 場效應電晶體通道區域107中(見圖9C)。另一方面,在本發 明鐵電場效應電晶體中,該加施於閥電極14之補償電壓 △ Vg係建立極化於該鐵電膜中,以形成相當強之轉換層在 通道區域17中(見圖3C)。因此,在干擾現象致使之零極化 狀態中,該普通鐵電場效應電晶體係必須彼此顯示如圖2所 -25- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------裝--------訂---------線 - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493267 A7 B7 五、發明說明(23 ) 示點U及X之電流値,以正確讀取數據。事實上,彼此顯示 點U及X所示之電流値係非常困難。爲此,根被已知技藝, 該讀取數據之邏輯狀態在該狀況下係不確定。反之,本發 明之鐵電場效應電晶體係僅以該在如圖2所示點W及v界定寬 廣範圍中之電流値顯示點y處之該電流値。因此,本發明之 場效應電晶體係可非常清楚地結合該二可能邏輯狀態之讀 取數據。就是説,根據本發明,即使因該干擾現象失掉該 高極化後,該邏輯狀態係仍可明確地決定。 在本實例中,該作一記憶體元件用之鐵電場效應電晶體 係以低剩餘極化界定該鐵電膜13之一狀態,即數據"Γ狀態 及以高或幾乎爲零之剩餘極化界定該鐵電膜13之另一狀態 ,即數據"〇"狀態。換言之,該鐵電膜13之狀態爲低或幾乎 爲零之剩餘極化係視爲數據狀態及爲高剩餘極化之該鐵 電膜13之另一狀態係視爲數據”1”狀態。 同時,該等結合於剩餘極化方向之數據狀態係可任意界 定及可互換。因此,該作記憶體元件用之鐵電場效應電晶 體係可視具有低剩餘極化之該鐵電膜13狀態爲數據”0”狀態 及具有高或幾乎爲零之剩餘極化的該鐵電膜13另一狀態爲 數據"Γ狀態。 · 該二氧化矽膜12係可任選。 同時,在以表1中(2)識別之本發明場效應電晶體,一内建 電勢係可調整,即僅在該低剩餘極化狀態以該源極-漏極電 流I d s之流動或該鐵電場效應電晶體之開啓(〇N)之方式調整 。就是説,該電勢係可適當調整,這樣,在高或幾乎爲零 -26- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)~ ----— II--I I! I ---— II--訂·------I I I (請先閱讀背面之注意事項再填寫本頁) 493267 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明(24 ) 之剩餘極化狀悲中,係典源極·漏極電流Ids流動於該鐵電場 效應電晶體中(即該場效應電晶體處於關斷(0FF)),即使該 偏壓電壓係加施於該閥電極14時亦然。即使在該另一實例 中’该低剩餘極化係於數據1買取時建立(即爲數據,,1,,狀態) ,如與先前技藝相較,該流動之電流Ids量係很大。因此係 可避免遠低極化狀悲難以與該咼或幾乎爲零之極化狀態即 數據狀態)分辨的不必要狀況。 實例2 圖4係説明根據本發明第二例之一供半導體記憶體元件用 之冗憶體元件截面圖。該第二實例之記憶體元件係一具有 MFMIS結構之鐵電場效應電晶體。 如圖4所示,該鐵電場效應電晶體係包括p —型矽基板^, 二氧化石夕膜(閥絕緣膜)12,第一中間閥電極1 8及n_型源極/ 漏極區域15及16。該二氧化矽膜12及該第一中間閥電極18 係依序璺置在該基板1 1上。該第一中間閥電極1 8係用如聚 矽之導體材料製造。該源極/漏極區域15及16係界定於該基 板Π中及位於該電極18之左右兩側。在該二氧化碎膜12下 方之邵份基板1 1係作一通道區域17用。該鐵電場效應電晶 體係更進一步包括第二中間閥電極2 1,鐵電膜22及控制閥 電極23 ’該鐵電膜22及控制閥電極23係依序疊置於該第一 中間閥電極18之上。該第二中間閥電極2 1係用如pt之材料 製造。該鐵電膜22係用一如锆鈦酸鉛(PZT)或鳃鈕酸级 (SBT)之金屬氧化物製造及具有約200 nm之厚度。該控制閥 電極23係用如鉑之導體材料製造及係以該鐵電膜22插於其 -27- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--------訂---------線 {請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 493267 A7 B7_ 25 五、發明說明() 與該第二中間閥電極21之間方式面對該第二中間閥電極21 。該控制閥電極23係連接至一第一導線25,而該第一及第 二中間閥電極18及21係共同連接至一第二導線26。 假設該第一及第二中間閥電極18及21係共同形成一單一 電極。而後,該結構係可視爲一 MFMIS場效應電晶體,在 其中該第一及第二中間閥電極18及21係作如圖1所示該鐵電 場效應電晶體之鐵電膜13及二氧化矽膜12的一中間閥電極 用。應注意,該第一及第二中間閥電極18及2 1係可如圖4所 示合在一起或彼此分開。 該鐵電膜22係用SBT製造及具有一約200 nm之厚度,該鐵 電膜22之矯頑電壓係約1 V。 該第二實例之鐵電場效應電晶體係具有下述不同於該第 一實例之結構。特別在該第二實例之鐵電場效應電晶體中 ,一電壓係可直接經該第一及第二導線25及26加施,該導 線係分別連接於該控制及第二中間閥電極23及2 1,以改變 該鐵電膜22之極化狀態。同時,在該第二實例之鐵電場效 應電晶體中,該第一中間閥電極18之電勢電平係可於讀取 操作開始前,用該第二導線26。 該第二實例之場效應f晶體操作係也不同於該第一實例 之場效應電晶體。特別在該第二實例中,該加施鐵電膜22 於之電壓係根據數據是否應寫入該鐵電膜22,以建立該低 或高剩餘極化(即數據” Γ或而改變其絕對値。 就該第二實例之鐵電場效應電晶體而言,係無能帶説明 圖。但假設該第一及第二閥電極18及21,其結構係如圖4所 -28- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 A7 '~-------- 五、發明說明(26 ) 示合併,該第二實例之結構係僅多一導體構件插於該鐵電 及二氧化矽膜13及12之間。因此,圖3A至圖3C所示相同之 能帶圖係應用於該第二實例。就是説,該第二實例之場效 應電晶體係大致以相同該第一實例之方式完成一讀取二^ 。但不同該第一實例處係根據該第二實例,一電壓必須加 施於該控制與第二中間閥電極23及21之間,以在該鐵電^ 22中建立極化。 圖5係一磁滯迥路,以説明電壓與極化間之關係及說明根 據該第二實例之寫入操作。在圖5中,該橫座標係代表該加 施於該控制及第二中間閥電極23及21之電壓,而縱座標係 代表在该鐵電膜22中建立之極化。在圖5中,該低極化係視 爲一正極化。在下述中,該矽基板丨丨係假設永遠於接地電 平。 如圖5所不’於數據寫入前,在該鐵電膜22中之極化係幾 乎爲零。因此,該極化係位於接近曲線原點〇之處。在寫入 數據”1’’於該鐵電膜22之上時,該接地電勢係可經導線26加 施於該第二中間閥電極2 1,而一 3 V電壓係可經導線25加施 於該控制閥電極23。而後,該極化係沿向上之實線箭頭自 原點0增至點a”。然後,一旦經導線25加施於該控制閥電極 23之電壓消失,該極化係自點a,,降至點&。結果,一約i 〇 pc/cm2之電荷(即剩餘極化)係以零電壓以數據”丨"存留於該 鐵電膜22中。 而後欲寫數據"1"至數據”〇"中,一約_丨V之電壓,而非一 轉換該極化爲負飽和極化所需之-3 V電麼,係經該第一導 -29- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--------訂---------線 (請先閱讀背面之注音?事項再填寫本頁) 493267
經濟部智慧財產局員工消費合作社印製 五、發明說明(27 ) 線25加施於該控制閥電極23。根據本發明,該數據”〇,,係代 表一範圍’該範圍係在該負飽和極化狀態(具有約_丨〇 之電荷)與該幾乎爲零極化狀態(具有約〇 pc/cm2之電荷)之間 。因此,代表該數據"0”之極化係不得降至_丨〇 ,但 僅可降至0 pc/cm2。就此理由,當該約v之電壓係經該第 一導線25加施於該控制閥電極23時,該極化係如圖5所示自 點a改變至點b’。該操作係也可分別藉經該第一導線25加施 一接地電勢至該控制閥電極23及經該第二導線26加施一 1 V 電壓至該第二中間閥電極21方式實現。而後,一旦經該第 一導線25加施於該控制閥電極23之電壓消失,該極化係自 點b增至點b。結果’一約〇 gC/cm2之電荷係以零電壓以數 據’’〇”存留於該鐵電膜22中。 在前述範例中,當一加施於該具有一正極化鐵電膜22之 負電壓消失時,建立於該鐵電膜22中之極化(即剩餘極化)係 幾乎爲零。因此,根據本實例,一大小大致等於該負電壓 (即該矯頑電壓)之電壓係可加施,以重寫該數據自”丨,,爲,,〇”。 另一種方式係一相當小之負電壓,即具有一大於該矯頑 電壓(在實例中爲-1 V)但未達飽和狀態之絕對値,係可加施 於該控制及第二中間閥笨極U與2 1之間。這樣,該讀取準 確度係改善至一定之程度,此將於下述説明。 於寫入數據"0”至該鐵電膜22之上,且無數據寫入時,該 矯頑電壓(即在圖5中之約]V)最她係也加施於該鐵電膜22。 於數據寫入後,一接地電勢係經該第二導線26加施於該 第二中間閥電極21,因而固定該電勢電平於連接於該第二 -30- — — — — — — -----I--^--------I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) " 493267 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明( 中間閥電極21之該第一中間閥電極18。而後利用連接於該 第二中間閥電極21之一切換電晶體,如第二導線%,使與 周邊電路切斷(未示出)。 另一種方式係恰於數據讀出時,一接地電勢係經該第一 導線26加施於該第二中間閥電極21,因而固定該電勢電平 於連接於該第二中間閥電極21之該第一中間閥電極18。此 一操作係可消除先前寫入或讀取操作或是於待命狀態泄漏 電流所累積在該第一中間閥電極18中不需要之電荷。而後 利用連接於該第二中間閥電極21之一切換電晶體,如第二 導線26 ’使與周邊電路切斷(未示出)。於欲讀取數據時,一 讀取電壓VR,對應如該第一實例所述該補償電壓△ vg,係 經該第一導線25加施於該控制閥電極23。該讀取電壓vr係 分成一供應至該鐵電膜22之電壓及一供應至該二氧化碎膜 12之電壓。在此情況下,如在該鐵電膜22中之極化低(即爲 數據ΜΓ狀態)時,藉供應至該鐵電膜22之電壓建立的極化方 向係相同於存留於該膜22中之極化(或電荷)之方向。因此, 如該第一實例所述,即使於該讀取電壓VR消失後,該極化 之方向與大小係不改變。 但如在鐵電膜22中之極化高(即爲數據”0”狀態)時則不然 。在此情況下,藉供應至該鐵電膜22之電壓建立的極化方 向係相反於存留於該膜22中之極化(或電荷)之方向。因此, 根據該第一實例之寫入方法,該鐵電膜22係於加施該讀取 電壓VR時爲干擾現象。結果,該極化係逐漸損耗及代表該 數據狀態之源極-漏極電流Ids係也隨之改變。 -31 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) t--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493267 A7 B7 五、發明說明(29 ) 反之,根據該第二實例之寫入方法,一約0 pc/cm2之極化 係自始即以數據”0”存留。而且,根據該第二實例,經該第 一導線25加施於該控制閥電極23之讀取電壓係設定,這樣 ,該加施於鐵電膜22之電壓即不超出該矯頑電壓。因此, 該極化係不會因該干擾現象或而損耗或該數據,'0"狀態係 不會突然切換至數據"1"狀態。因此,即使該數據係重複 讀取,該源極-漏極電流Ids也不會改變。供應至鐵電膜22之 電壓與供應至二氧化矽膜12之電壓的比特別係藉該第二中 間閥電極21,鐵電膜22及控制閥電極23所形成之電容與該 第一中間閥電極18,二氧化矽膜12及基板11所形成之電容 的電容比而決定。藉調整該電容比及讀取電壓VR,於讀取 時,供應至該鐵電膜22之電壓係可等於或小於該在鐵電膜 22中切換極化狀態之矯頑電壓。 欲儲存該寫入之數據,該分別連接至該控制及第二中間 閥電極23及21之第一及第二導線25及26,係於先前數據寫 入操作最後階段接地,以供應零偏壓至該鐵電膜22。而後 ,於該數據儲存後,該極化係不會爲該偏壓所改變。 因此,根據本發明,數據係分別藉低剩餘極化之數據”1” 狀態及高剩餘極化之數據"0”狀態,未飽和剩餘極化寫入, 重寫,儲存或讀取。結果,在數據”0”狀態時,該讀取電流 係不會因干擾現象而大改變,故該讀取準確度係改善。 特別係在本實例中,該數據"0”狀態係幾乎爲零之極化, 故該讀取準確度係顯著地改善。 在前述實例中,寫入及重寫操作係完成,這樣,在該數 -32- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)~ -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 493267 A7 B7 五、發明說明(3〇) 據π〇”狀態,該極化係大致爲零。但本發明係不僅限於該特 定之實例,故可予修改,這樣,在該數據”1’’狀態,該極化 係大致爲零。 本發明之第二實例係應用於一具有MFMIS結構之鐵電場 效應電晶體。另一種方式係即使本發明之第二實例係應用 於圖1所示之該具有MFIS結構之鐵電場效應電晶體也可得相 同效果。 同時在該第二實例中,該藉第一中間閥電極1 8,二氧化 矽膜12及基板11形成之介.質電容器係具有一恆等之電容。 但該藉控制閥電極23,鐵電膜22及第二中間閥電極21形成 之鐵電電容器係具有一可變之電容。如圖5之範例所示,點 a處之電容係不同於點b處之電容。此係因一電容器之電容 對應一磁滯迥路斜率之故。同時,該加施於控制閥電極23 及基板1 1間之電壓係分配予該介質及鐵電電容器。因此, 該鐵電電容器之電容愈小,該加施於控制閥電極23及矽基 板1 1間之電壓部份即愈小及而後分配至該鐵電電容器。以 此方式,當該鐵電電容器改善其電容時,加施於該控制閥 電極23之電壓一可變部份係予分配。結果,該電流値係也 對應改變,及其係易於決定該數據之邏輯狀態。 實例3 其次係本發明之第三實例,該實例係關於抵制該印記衰 退。 本發明第二實例係可抑制於讀取時因干擾現象致使之偏 壓電壓改變。但如前述之先前技藝,如數據係於長時間儲 -33- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裂--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493267 A7 B7 -------- 五、發明說明(31 ) 存後讀取時,該印記衰退係難以防止該源極·漏極Ids之電平 自初始之一改變。 因此,根據該第三實例,一旦數據寫入,這樣,該鐵電 膜22之極化係由圖5所示點a代表(即於數據,,1 ”狀態),該數 據”1”狀態之印記係在該極化狀態之感應。就是説,不同於 已知半導體記憶體元件之製造方法,該第三實例之元件製 造係不僅完成製造一半導體記憶體元件正常所需步驟,而 且刻思元成爲入數據’’ 1 ’’及感應該印記衰退之步驟。 圖6係一流程圖,以説明製造供一根據該第三實例半導體 記憶體元件用之鐵電場效應電晶體(見圖4)的方法。 首先,在步驟ST11中,係完成一晶圓準備過程。在該過 私中’该一氧化石夕膜12及秒一中間閥電極18係形成。該源 極/漏極區域15及16係藉植入摻拌離子於該基板丨丨中之方式 界定。該第二中間閥電極21,鐵電膜22及控制閥電極以係 形成於該第一中間閥電極1 8之上,及該導線25及26係形成 在一階層介質膜(未示出)之上。 其次,在步驟ST12中,係完成該鐵電場效應電晶體鐵電 膜22之電氣特性測試。在該步驟中,係特別測試該鐵電膜 22,以確定該膜22之各種特性,如電壓_極化特性,是否適 當。 後續在步驟ST13中,數據”1"係寫於所有鐵電場效應電晶 體之上。就是説’該低極化係建立於該鐵電膜2 2。而後, 每一鐵電場效應電晶體之鐵電膜22係加溫,因而感應該數 據”γ狀態之印記。例如,如該鐵電膜22係加溫至15〇C)C^々 -34- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) n I i^i ^^1 ^^1 n ϋ ϋ ϋ 1 I ϋ I * ϋ n ϋ n ϋ n V ϋ I ϋ· ^^1 —1·1 ^^1 n I (請先閱讀背面之注意事項再填寫本頁) 267 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明(32 10小時,該鐵電膜22之磁滯迥路初始係移向數據”1”狀態(即 $亥低極化增加)。就是説,該印記衰退係特意感應。但該移 動係會在一定之點停止,而後該印記即難以再前進。 圖7係説明一鐵電膜22之磁滞特性係如何在步驟ST13中改 變。在圖7中,橫座標係代表加施於該控制閥電極23及第二 中間閥電極21間之電壓,而縱座標係代表在該鐵電膜22中 建儿之極化。在圖7中,該低極化係視爲正一。如圖7所示 ,該鐵電膜22之初始磁滯迥路係以點-鏈線代表。但當該印 兄感應後’該鐵電膜22之磁滞迥路係改以短劃線代表。如 數據”1”已儲存於該鐵電膜22,該感應之印記係改變該磁滯 迥路,這樣,該矯頑電壓(即一以點b,代表之電壓)係沿該電 壓軸線自該初始磁滯迥路移動約_〇·2 v。同時,即使於該印 記感應至該鐵電膜22中後,自點a至點a ”之曲線斜率改變係 小於自點b至點a”之曲線斜率改變。就是説,該數據"丨,,寫入 I鐵電膜22電容係不同於該數據”〇,,寫入之鐵電膜U電容。 因此,如該讀取電壓VR係經該第一導線乃加施於控:閥電 極23,於數據”厂狀態,供應至該第一中間閥電極18之電壓 係完全不㈣數據"〇,,狀態,供應至該第—中間閥電極咐 黾壓。就是説,該數據係可正確地讀出。 而後在步驟ST14中,該鐵電膜22係予燒固。而後在步驟 S川中’該數據,,Γ,係自所有鐵電場效應電晶體中删冷。^ 細中,數據T係如此寫入於所有鐵電場效應電晶體。 ,重寫入精印!己移動磁滯迥路儲存於該鐵電膜22之1” 爲數據時,一具有大於_丨V絕I , 巴對値I負電壓係必須加施 本紙張尺度細巾關家鮮(CNS)A4規格(21G X 297^^7 · 裝--------訂---------線/ (請先閱讀背面之注意事項再填寫本頁) -35- 經濟部智慧財產局員工消費合作社印製 493267 A7 ------~·_E______ 五、發明說明(33 ) 於該鐵電膜22,這樣,極化即如圖7所示自點&改變至點b,。 該操作係也可分別藉經該第一導線25加施接地電勢於該控 制閥黾極23及經居第—導線%加施一 } v或更大之電壓於該 第二中間閥電極21之方式實現。而且,即加溫該鐵電場效 應電晶體鐵電膜22至其相位轉移溫度或更高時係也可獲得 相同之效果。 應注意,即使低極化存留於鐵電膜中,該鐵電場效應電 晶體係仍可作一記憶體元件之用。在此情況下,在該鐵電 膜22中具有剩餘極化之狀態係可視爲數據” 〇"狀態,而在該 鐵電膜22中幾乎無剩餘極化之狀態係可視爲數據"丨,,狀態。 可瞭解,如該印記係在該數據”丨,,寫入後先感應,即可能 避免由於印記衰退所致使之一應代表數據”丨”讀取信號電平 自其初始電平偏移的不需要狀況。就該數據”〇”狀態而言, 在説明之實例中,因該幾乎爲零之極化狀態係結合於數據 狀態,故該印記係不可能發生。因此根據本實例,該印記 係難以前進及不論數據爲”1”或爲,,〇",該讀取信號電平係絕 不會自其初始値偏移。藉在本實例以矩陣方式配置之鐵電 場效應電晶體中記憶體元件陣列係也可獲得相同之效果。 在此情況下,該鐵電場敦應電晶體之控制閥電極23係可連 接至該作字元線用之第一導線25及該鐵電場效應電晶體之 個別漏極區域16係可連接至位元線。 另一實例 圖12係説明一具有MFMIS結構之鐵電場效應電晶體的截 面圖。如圖12所示,該場效應電晶體係包括基板11,二氧 -36- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 493267 A7 B7 五、發明說明(34 ) 化矽膜12,中間閥電極31,鐵電膜32,控制閥電極33及源 極/漏極區域15及16。該二氧化矽膜12,中間閥電極31,鐵 電膜32及控制閥電極33係以此順序疊置於該基板n之上。 该中間及控制閥電極3 1及33係用如pt之導體材料製造。該 鐵電膜32係用如錯鈥酸鉛(ρζτ)或總叙酸级(SBT)之金屬氧 化物材料製造。該源極/漏極區域15及16係界定於該基板i i 之中及位於該中間閥電極3 1左右兩側。在該元件中,該二 乳化珍膜12下方之邵份基板1 1基板係作通道區域17之用。 該控制及中間閥電極33及3 1係分別連接至該第一及第二導 線35及36 。 數據係也可如在第二實例中藉使用一作半導體記憶體元 件用之鐵電場效應電晶體,如本記憶體元件,寫入,重寫 入或讀取。及該第二實例之效果係由該另一實例獲得。而 且’如該第三實例,該趨向低極化之印記係可藉如圖12所 示供作一半導體記憶體元件之記憶體元件用的鐵電場效應 電晶體刻意感應於該鐵電膜3 2之中。 --------------裝—— (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 -37- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 、申請專利範圍 •:種半導體記憶體裝置,其係包括—場效應電晶體,兮 场效應電晶體係包括: Μ 一半導體基板; m鐵電薄膜及-閥電極,該鐵電薄膜及閥電極係依 營置在該基板上;及 源極/漏極區域,其係界定於該基板之中並定位於 電極左右兩側; 其中該鐵電薄膜係顯示一第一或第二型極化,該第— 型極化係、於當-電壓加施於該閥電極,這樣,該電極即 具有一相對該基板之正電勢電平時建立,該第二型極化 係於當另-電壓加施於該閥電極,這樣,該電極即具有 一相對該基板之負電勢電平時建立;及 訂 線 其中在-第-或第二邏輯狀態中之數據係儲存於該鐵 電薄膜:’該第-邏輯狀態係、界定爲_狀態,在該狀態 中’ a -或第:邏輯狀態之_係存留於該鐵電薄膜中 ’且-零電壓係應加施於該鐵電薄膜,該第二邏輯狀態 係界定爲-狀態,在該狀態中,該另_極化狀態係存; 於該鐵電薄膜中或該鐵電薄膜中係幾乎無剩餘極化存在 ’且一零電壓係應加施於該鐵電薄膜。 2. 如申請專利範圍第1之裝置,其中,於自該鐵電薄膜讀 取數據時,一偏壓係加施於該閥電極。 3. 如申請專利範園第2項之裝置,其中’當以該加施之偏壓 重複讀取數據時,存留於該鐵電薄膜中之另一型極化係 逐漸減至零·,及 -38 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 493267 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 其中於讀取數據時,該第一邏輯狀態係界定爲一狀態 ,在該狀態中,一大致等於當一型極化寫入時所流動之 電流量的電流係流動於該源極/漏極區域之間;及 該第二邏輯狀態係界定爲一狀態,在該狀態中,一電 流係以一預定範圍流動於該源極/漏極區域之間,該範圍 係藉一電流予以限制,該電流係一當另一型極化寫入時 所流動之電流及係一當另一型極化幾達於零時所流動之 電流。 4. 一種半導體記憶體裝置,其係包括一場效應電晶體,該 場效應電晶體係包括: 一半導體基板; 一鐵電薄膜及一閥電極,該鐵電薄膜及閥電極係依序 疊置在該基板上;及 源極/漏極區域,其係界定於該基板之中並定位於該閥 電極左右兩側, 經濟部智慧財產局員工消費合作社印制衣 其中該鐵電薄膜係顯示一第一或第二型極化,該第一 型極化係於當一電壓加施於該閥電極,這樣,該電極即 具有一相對該基板之正電勢電平時建立,該第二型極化 係於當另一電壓加施於該閥電極,這樣,該電極即具有 一相對該基板之負電勢電平時建立;及 其中在一第一或第二邏輯狀態中之數據係儲存於該鐵 電薄膜中,該第一邏輯狀態係界定爲一狀態,在該狀態 中,該第一或第二邏輯狀態之一係存留於該鐵電薄膜中 ,且一零電壓係應加施於該鐵電薄膜,該第二邏輯狀態 -39- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) H-yjzo/
    申請專利範圍 5. 7. 係界定爲-狀態,在該狀態中,該鐵電薄膜中 剩餘極化存在,且—零電壓係應加施於該鐵電薄膜。‘·,、 如申請專利範園第4项之裝置,其中,於該第—邏 讀據及相第:邏輯«'之歸係以加施相互不同二 對値之電壓於該閥電極方式寫入於該鐵電薄膜之上 6.如申請專利範圍第4项之裝置,其中該電晶 包括: 步 一閥絕緣膜,該膜係沉積於該基板之上;及 中間閥%椏,該電極係成形於該閥絕緣膜上;及 其中琢鐵電薄膜係成形於該中間閥電極上;及 其中該閥電極係成形於該鐵電薄膜上;及 其中万;寫入數據時,該第一或第二型極化係藉調整〜 加施於該閥電極與該中間閥電極間之電壓使之存留二… 鐵電薄膜中;及 、A 其中於嬪取數據時,一偏壓係可藉使該中間閥電祛% 動之方式加施於該閥電極。 如申請專利範圍第4項之裝置,其中該電晶體係更進 包括: 步 一閥絕緣膜,該膜係沉積於該基板之上; 一第一中間閥電極,該電極係成形於該閥絕緣膜 及 ; 一第二中間閥電極,該電極係分開成形,且係以電々 方式連接至該第一中間閥電極;及 氣 其中該鐵電薄膜係成形於該第二中間閥電極上;及 -40- 本紙張尺度_巾關家標準(CNS)A4規格(ϋ7公^ 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁〕 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印制衣 493267 A8 B8 C8 D8 六、申請專利範圍 其中該閥電極係成形於該鐵電薄膜上;及 其中於寫入數據時,該第一或第二型極化係藉調整一 加施於該閥電極與該第二中間閥電極間之電壓使之存留 於該鐵電薄膜中;及 其中於讀取數據時,一偏壓係可藉使該第一及第二中 間閥電極浮動之方式加施於該閥電極。 8. —種供驅動一半導體記憶體裝置之方法,該裝置係包括 一場效電晶體,該電晶體係包括:一半導體基板,一鐵 電膜及一閥電極,該膜與該電極係依序疊置在該基板上 ,及源極/漏極區域,該區域係界定於該基板中並配置於 該閥電極左右兩側,該鐵電膜係顯示一第一及第二型之 極化,該第一型極化係於當一電壓加施於該閥電極,這 樣,該電極即具有一相對該基板之正電勢電平時建立, 該第二型極化係於當另一電壓加施於該閥電極,這樣, 該電極即具有一相對該基板之負電勢電平時建立; 其中在一第一或第二邏輯狀態中之數據係讀取於該鐵 電薄膜,該第一邏輯狀態係界定爲一狀態,在該狀態中 ,該第一或第二邏輯狀態之一係存留於該鐵電薄膜中, 且一零電壓係應加施於該鐵電薄膜,該第二邏輯狀態係 界定爲一狀態,在該狀態中,該另一極化狀態係存留於 該鐵電薄膜中或該鐵電薄膜中係幾乎無剩餘極化存在, 且一零電壓係應加施於該鐵電薄膜。 9. 如申請專利範圍第8項之方法,其中,於自該鐵電薄膜讀 取數據時,一偏壓係加施於該閥電極。 -41 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂------1 — 493267 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範ffi _ 10. 如申請專利範圍第9項之,其中,當以該加施之偏壓 菌爾 重複讀取數據時,存留鐵電薄膜中之另一型極化係 逐漸減至零;及 其中於讀取數據時,該第一邏輯狀態係界定爲一狀態 ,在該狀態中,一大致等於當一型極化寫入時所流動之 電流量的電流係流動於該源極/漏極區域之間;及 該第二邏輯狀態係界定爲一狀態,在該狀態中,一電 流係以一預定範圍流動於該源極/漏極區域之間,該範圍 係藉一電流予以限制,該電流係一當另一型極化寫入時 所流動之電流及係一當另一型極化幾達於零時所流動之 電流。 11. 如申請專利範圍第9項之方法,其中該加施於該閥電極之 偏恩係具有一値,該値係使一當該數據以該第一邏輯狀 態儲存於該鐵電薄膜中時流於該源極/漏極區域間之電流 及一當該數據以該第二邏輯狀態儲存於該鐵電薄膜中時 流於該源極/漏極區域間之電流,二電流之差最大化。 12. —種供驅動一半導體記憶體裝置之方法,該裝置係包括 一場效電晶體,該電晶體係包括:一半導體基板,一鐵 電膜及一閥電極,該膜與該電極係依序疊置在該基板上 ’及源極/漏極區域’該區域係界定於該基板中並配置於 該閥電極左右兩側,該鐵電膜係顯示一第一或第二型之 極化,該第一型極化係於當一電壓加施於該閥電極’這 樣,該電極即具有一相對該基板之正電勢電平時建立, 該第二型極化係於當另一電壓加施於該閥電極,這樣, -42- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^^1 --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 493267 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 、直” p具有一相對該基板之負電勢電平時建立; 電ΐ:在:狀態中之數據係儲存於該鐵 ⑤弟―迷輯狀悲係界定爲-I態,在該狀態中 ,4 —或第:邏輯狀態之_係存留料鐵電薄膜中, 且:Τ電壓係應加施於該鐵電薄膜,該第二邏輯狀態係^ 狀心,在邊狀悲中,該鐵電薄膜係幾乎無剩餘極化存在’且—零電壓係應加施於該鐵電薄膜;及 :、其中於自該鐵電薄膜讀取數據時,_偏壓係應加施於 6亥闕電極。 13·如=專利範圍第12項之方法,其中#數據以第一邏輯 狀心舄入忒鐵電薄膜時,該加施於閥電極之電壓係具有 絶對値,孩絕對値係不同於,當數據以第二邏輯狀態 寫入涊鐵電薄膜時,該加施於閥電極的電壓之絕對値。 Η.如申請專利範㈣12項之方法,其中該電晶體係更進一 步包括:一閥絕緣膜,該膜係沉積於該基板之上;及一 中間閥電極,該電極係成形於該閥絕緣膜上,該鐵電 膜係成形於該中間閥電極上,該閥電極係成形於該鐵 薄膜上;及 其中於爲入數據時,一電壓係加施於該閥電極與該 間閥電極之間;及 其中於1買取數據時,一偏壓係可藉使該中間閥電極 動之方式加施於該閥電極。 15.如申請專利範圍第12項之方法,其中該電晶體係更進一 步包括:一閥絕緣膜,該膜係沉積於該基板之上;一第 薄 電 中 浮 ----------裝------ (請先閱讀背面之注意事項再填寫本頁) 訂--------- -43· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 一中間閥電極,該電極係成形於該閥絕緣膜上,及一第 二中間閥電極,該電極係分開形成及係以電氣方式連接 至該第一中間閥電極,該鐵電薄膜係成形於該第二中間 閥電極上,該閥電極係成形於該鐵電薄膜上;及 其中於窝入數據時,一電壓係加施於該閥電極與該第 二中間閥電極之間;及 其中於讀取數據時,一偏壓係可藉使該第一及第二中 間閥電極浮動之方式加施於該閥電極。 i6.如專利範圍第12項之方法,其中當數據以第二邏輯 狀態寫入該鐵電薄膜時,該加施於閥電極之偏壓係予以 凋整,以使一供應至該鐵電薄膜之電壓大致等於該鐵電 薄膜之矯頭電壓。 η·如申請專利範圍第14項之方法,其中於數據寫入該鐵電 薄膜之後或於數據自該鐵電薄膜讀取之前,該中間閥電 極係一接地後即使之浮動。 18·如中請專利範圍第12項之方法,其中於讀取已寫入該鐵 電薄膜之數據時,該加施於閥電極之電壓係予以調整, 以使供應至该鐵電薄膜之電壓低於該鐵電薄膜之矯頑 電壓。 19. 一種製造一半導體記憶體裝置之方法,係包括步驟: a) Φ成记憶體元件,該元件係包括一場效電晶體, 該電晶體係包括:-半導體基板’―鐵電膜及—闕電極 ,該膜與該電極係'依序4置在該基板上,及源極/漏極區 域,該1域係界定於該基板中並配置於該間電極左右兩 -·------------«裝---- (請先閱讀背面之注意事項再填寫本頁} 訂---- #· -44- 493267 A8 B8 C8 D8 六、 申請專利範圍 你J β鐵私膜係顯示一第_或第二型之極化,該第一型 極化係於當-電壓加施於該閥電極,這樣,該電極即具 有^對該基板之正電勢電平時建立,該第二型極化係 炙:第一型極化係於當一電壓加施於該閥電極,這樣, 該電極即具有-相對該基板之正電勢電平時建立,該第 一聖極化係於當另_電壓加施於該閥電極,這樣,該電 極即具有一相對該基板之負電勢電平時建立; ,b)供應一電壓,該電壓係以具有與該供讀取數據所加犯之包壓相同的極性,供應至該鐵電薄膜及而後消除先 ^之私壓,故樣,該第一型極化係存留於該鐵電薄膜 ;及 c)加溫該鐵電薄膜一預定之時間,因而移動該鐵電 膜之磁滞特性於-方向,該方向係使反轉該極化自該 型爲该第二型所需之一矯頑電壓增加與使之該鐵電 中 薄 第 膜之磁滯特性不對稱 薄 20.如申請專利範圍第19項之方法,係更進一步包括於步 b)完成後之消除存留於該鐵電薄膜中該第一型極化的 驟0 步 -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印制衣 -45- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090103411A 2000-02-15 2001-02-15 Semiconductor memory device, method for driving the same and method for fabricating the same TW493267B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000036140 2000-02-15

Publications (1)

Publication Number Publication Date
TW493267B true TW493267B (en) 2002-07-01

Family

ID=18560224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090103411A TW493267B (en) 2000-02-15 2001-02-15 Semiconductor memory device, method for driving the same and method for fabricating the same

Country Status (5)

Country Link
US (1) US6580632B2 (zh)
EP (1) EP1126525A3 (zh)
KR (1) KR100716391B1 (zh)
CN (1) CN1189942C (zh)
TW (1) TW493267B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655342B (zh) * 2016-02-23 2019-07-23 复旦大学 非易失性铁电存储器及其制备方法和读/写操作方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW541533B (en) 2001-03-30 2003-07-11 Matsushita Electric Ind Co Ltd Semiconductor memory and method for driving the same
JP2007003885A (ja) * 2005-06-24 2007-01-11 Shimadzu Corp 周期的分極反転領域を持つ基板の製造方法
KR100958623B1 (ko) * 2007-12-26 2010-05-20 주식회사 동부하이텍 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법
US7821808B2 (en) * 2009-01-30 2010-10-26 Seagate Technology Llc Multilayer ferroelectric data storage system with regenerative read
CN104037322B (zh) * 2013-03-07 2017-03-01 华邦电子股份有限公司 电阻式存储器及其存储单元
US9368182B2 (en) * 2013-12-09 2016-06-14 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Memory cell
US9679893B2 (en) * 2015-05-15 2017-06-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor
US10475514B2 (en) * 2017-05-11 2019-11-12 The Penn State Research Foundation Nonvolatile digital computing with ferroelectric FET
KR20190008051A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 동작 방법
US10615176B2 (en) 2017-11-22 2020-04-07 International Business Machine Corporation Ferro-electric complementary FET
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same
CN110071116B (zh) * 2019-04-28 2021-07-27 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
CN110071115A (zh) * 2019-04-28 2019-07-30 中国科学院微电子研究所 一种铁电存储器、制作方法及操作方法
CN110071117B (zh) * 2019-04-28 2021-05-11 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
US11380695B2 (en) * 2020-10-30 2022-07-05 Ferroelectric Memory Gmbh Memory cell arrangement and method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337279A (en) * 1992-03-31 1994-08-09 National Semiconductor Corporation Screening processes for ferroelectric memory devices
US5432731A (en) * 1993-03-08 1995-07-11 Motorola, Inc. Ferroelectric memory cell and method of sensing and writing the polarization state thereof
US5579257A (en) * 1995-08-31 1996-11-26 Motorola, Inc. Method for reading and restoring data in a data storage element
JP2982692B2 (ja) * 1996-06-06 1999-11-29 日本電気株式会社 不揮発性半導体メモリ装置およびその駆動方法
JP4080050B2 (ja) * 1997-03-07 2008-04-23 シャープ株式会社 強誘電体メモリセル、半導体構造およびそれらの製造方法
JPH11120797A (ja) * 1997-10-15 1999-04-30 Toshiba Microelectronics Corp 強誘電体メモリ及びそのスクリーニング方法
US6337805B1 (en) * 1999-08-30 2002-01-08 Micron Technology, Inc. Discrete devices including EAPROM transistor and NVRAM memory cell with edge defined ferroelectric capacitance, methods for operating same, and apparatuses including same
US6141238A (en) * 1999-08-30 2000-10-31 Micron Technology, Inc. Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655342B (zh) * 2016-02-23 2019-07-23 复旦大学 非易失性铁电存储器及其制备方法和读/写操作方法

Also Published As

Publication number Publication date
EP1126525A3 (en) 2005-10-19
US6580632B2 (en) 2003-06-17
CN1312588A (zh) 2001-09-12
KR20010082665A (ko) 2001-08-30
EP1126525A2 (en) 2001-08-22
KR100716391B1 (ko) 2007-05-11
US20010019497A1 (en) 2001-09-06
CN1189942C (zh) 2005-02-16

Similar Documents

Publication Publication Date Title
TW493267B (en) Semiconductor memory device, method for driving the same and method for fabricating the same
US6898105B2 (en) Ferroelectric non-volatile memory device having integral capacitor and gate electrode, and driving method of a ferroelectric non-volatile memory device
TW454338B (en) Ferroelectric non-volatile memory device
CN102257610B (zh) 石墨烯存储单元及其制造方法
KR100276850B1 (ko) 전계 효과 트랜지스터
TW396622B (en) A scalable flash EEPROM memory cell and array
US5877977A (en) Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
TW480490B (en) Non-volatile memory
TW416152B (en) C-axis oriented thin film ferroelectric transistor memory cell and method of making the same
US5962884A (en) Single transistor ferroelectric memory cell with asymmetrical ferroelectric polarization and method of making the same
JPH09508240A (ja) 強誘電体メモリ
CN107393961A (zh) 半导体装置及方法
TWI243411B (en) Semiconductor memory device, display device, and portable electronic apparatus
CN108417574A (zh) 基于soi的铁电存储器的制造方法
US5053842A (en) Semiconductor nonvolatile memory
TW440834B (en) Memory-cells arrangement
JPH1064255A (ja) 単一トランジスタ型強誘電体メモリへのデータ書込み方法
TW439128B (en) Ferro-electric transistor, a memory-cells arrangement with such ferro-electric transistors and method for its production
US6888736B2 (en) Ferroelectric transistor for storing two data bits
US8228708B2 (en) Semiconductor memory device and a method of operating thereof
TW461077B (en) Semiconductor element with at least a condensor and the method to its manufacturing
TW483168B (en) Ferroelectric transistor
JPH07202138A (ja) 強誘電体記憶素子
TW511275B (en) Nonvolatile semiconductor memory
TW492180B (en) Semiconductor memory and method for driving the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees