CN1313603A - 半导体存储装置的数据读出及数据写入方法和驱动方法 - Google Patents
半导体存储装置的数据读出及数据写入方法和驱动方法 Download PDFInfo
- Publication number
- CN1313603A CN1313603A CN01109426A CN01109426A CN1313603A CN 1313603 A CN1313603 A CN 1313603A CN 01109426 A CN01109426 A CN 01109426A CN 01109426 A CN01109426 A CN 01109426A CN 1313603 A CN1313603 A CN 1313603A
- Authority
- CN
- China
- Prior art keywords
- voltage
- field effect
- effect transistor
- electrode
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims description 50
- 230000005669 field effect Effects 0.000 claims abstract description 64
- 230000010287 polarization Effects 0.000 claims abstract description 59
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 238000003860 storage Methods 0.000 claims description 39
- 241001269238 Data Species 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 5
- 230000014759 maintenance of location Effects 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 abstract 1
- 230000009471 action Effects 0.000 description 55
- 239000002305 electric material Substances 0.000 description 20
- 230000014509 gene expression Effects 0.000 description 20
- 230000000694 effects Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 238000012423 maintenance Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000005055 memory storage Effects 0.000 description 5
- 101100365516 Mus musculus Psat1 gene Proteins 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
在将强电介质电容器与场效应晶体管(FET)的栅极连接的半导体存储装置中,设FET的阈值电压(Vti)时的栅极电荷为Qti。在从强电介质电容器的极化值为0(C/cm2)的状态开始增加电压时的极化-电压特性中,设可以得到与Qti相当的极化值的电压值为Vtf。读出动作中FET的栅极电荷-栅极电压特性与强电介质电容器的极化-电压特性的交点就是记忆后的最坏情况0(C/cm2)的状态下的工作点。
Description
本发明涉及将强电介质电容器与场效应晶体管(FET)的栅极串联连接的非易失性存储元件。
强电介质FET(FeFET)是将强电介质与FET组合而成的非易失性存储元件。对于该器件结构,大致分类,有MFS型FeFET、MFIS型FeFET和MFMIS型FeFET。所谓MFS型,就是指Metal(金属)/Ferroelectric(强电介质)/Semiconductor(半导体)。所谓MFIS型,就是指Metal(金属)/Ferroelectric(强电介质)/Insulator(电介质)/Semiconductor(半导体)。另外,所谓MFMIS型,就是指Metal(金属)/Ferroelectric(强电介质)/Metal(金属)/Insulator(电介质)/Semiconductor(半导体)。
图9是表示本发明的MFMIS型FeFET的结构的剖面结构图。如图9所示,MFMIS型FeFET通过在具有成为漏极的高浓度N型注入区域32和成为源极的高浓度N型注入区域33的P型硅(以下,标记为Si)衬底31上形成电介质34、浮置栅极35、强电介质36和控制电极37而构成。在FET的浮置栅极35上形成强电介质电容器,强电介质电容器的电极和FET的栅极是共同的电极。另外,将强电介质电容器的电极和FET的栅极用导线连接的结构也是MFMIS型FeFET的一种。
下面,说明MFMIS型FeFET的非易失性存储元件的动作。
使控制电极电压(Vg)值向正负方向变化时,相应地强电介质的极化方向也发生反转。这里,对于Vg,定义将加正电压时写入数据“1”、将加负电压时写入数据“0”。
即使将控制电极悬浮时,极化值也将保持(剩余极化)。在进行数据读出时,使控制电极悬浮着(由于电阻成分引起的漏电流和与布线的电容耦合,可以认为处于接近于地电位的电位),将电压加到源极-漏极间。这时,由于强电介质电容器的剩余极化,FET的浮置电极电位处于正或负的电位。如果浮置电极电位为正电位并且超过FET的阈值电压值,FET就成为导通状态,所以,电流就流过漏极-源极间。另一方面,如果浮置电极电位是负电位,FET就成为截止状态,从而在漏极-源极间就没有电流流过。将漏极-源极间电流值(Ids)与预先设定的参照电流值(Iref)进行比较,如果将Ids>Iref定义为数据“1”、将Ids<Iref定义为数据“0”,就可以正确地读出写入的数据。
作为一例,下面模拟强电介质使用SrBi2Ta2O9、电介质使用SiO2的MFMIS型FeFET的工作状态。
图10是表示FeFET的等效电路的图。下面,使用图10说明MFMIS型FeFET的动作。在图10中,41表示强电介质电容器、42表示FET、43表示控制电极、44表示源极、45表示漏极。
各参量分别取为:SrBi2Ta2O9的厚度为200nm、相对介电常数为300,矫顽电压为0.8V,SiO2的厚度为3.5nm、相对介电常数为3.9。另外,设作为MFMIS结构的MFM部的强电介质电容器的极化为Pf、电极间电压为Vf、控制电极的电压为Vg、在作为MFMIS结构的MIS部的FET的栅极上积累的电荷为Qi、漏极的电压为Vd、浮置栅极的电压为Vi、源极的电压为Vs=0V、衬底电位为0V、将强电介质电容器切除而使MIS结构的FET单独动作时的阈值电压值为Vti=0.5V。
在这样存储单元中,以下的2式成立。
Pf(Vf)=Qi(Vi) (1)
Vg=Vf+Vi (2)
将上述2式合并,则得
Pf(Vf)=Qi(Vg-Vf) (3)
图11A是强电介质电容器的Pf-Vf特性(称为极化滞后回线),增加电压而得到的Pf值用下侧的曲线1表示,降低电压而得到的P f值用上侧的曲线2表示。Pf-Vf特性的Pf=0(C/cm2)的电压称为矫顽电压(Vc)。
图11B是用曲线51表示FET的Qi-Vi特性的图。该特性可以用众所周知的MOS电容器的计算方法简单地求出。
如果将该Qi-Vi特性相对于Qi轴进行对称操作,并且使Vg仅在电压轴方向移动,便可得到Qi-(Vg-Vf)特性。将Pf-Vf特性和Qi-(Vg-Vf)特性重叠地描绘在1个图上,求它们的交点。由式(3)可知,该交点表示FeFET的工作点。设交点的电压为Vx,则Vf=Vx、Vi=Vg-Vx。
下面,使用曲线图的工作点分析方法模拟FeFET的工作状态。
首先,进行数据“1”的写入动作,即进行将正电压(Vg>0V)加到控制电极上时的工作点分析。图12A是用曲线52表示Pf-Vf特性1、2和加上Vg=15V的电压时的Qi-(Vg-Vf)特性的图。如果根据图12A读取交点53的电压值,则可得到Vx=3V,所以,Vf=3V,根据式(2),则得Vi=12V。
其次,进行数据“0”的写入动作,即进行将负电压(Vg<0V)加到控制电极上时的工作点分析。图12B是Pf-Vf特性1、2和加上Vg=-15V的电压时的Qi-(Vg-Vf)特性54。如果根据图12B读取交点55的电压值,则可得到Vx=-3.5V,所以,Vf=-3.5V,根据式(2),则得Vi=-11.5V。
在该状态保存数据时,控制电极是悬浮状态,但是,由于强电介质和FET的漏电流引起的电压降和各电极间的电容耦合,可以认为控制电极电压Vg基本上为0V。因此,在控制电极处在悬浮状态中,假定Vg=0V(Vi=Vg-Vx≈-Vx)。
表示数据保持状态中的工作状态的Pf-Vf特性1、2和Qi-(Vg-Vf)特性56示于图13。在写入上述2值数据后,根据强电介质的滞后特性决定工作点。即,在保持动作中,Vf从数据“1”写入动作中强电介质上的外加电压Vf=3V开始减小,所以,滞后回线的电压减小特性2与特性56的交点就成为数据“1”保持工作点3。另一方面,在保持动作中,Vf从数据“0”写入动作中强电介质上的外加电压Vf=-3.5V开始增加,所以,滞后回线的电压增加特性1与特性56的交点就成为数据“0”保持工作点4。
根据图13,数据“1”保持期间中的工作点为Vx=-0.8V,所以,Vf=-0.8V,根据Vg=0V,则有Vi=0.8V;在数据“0”保持期间中的工作点为Vx=0.7V,所以,Vf=0.7V,根据Vg=0V,则有Vi=-0.7V。由于在数据“1”保持状态下Vi>Vti,所以,FET导通,在数据“0”保持状态下Vi<Vti,所以,FET截止。
最后,在控制电极处在悬浮状态时,将Vd=0.5V的电压加到漏极上,并读出数据。如果浮置电极的电压大于FET的阈值电压(Vi>Vti),FET就成为导通状态,从而流过漏极电流。另一方面,如果浮置电极的电压小于FET的阈值电压(Vi<Vti),FET就成为截止状态,从而不流过漏极电流。
在本现有例中,由于利用数据“1”保持状态的工作点分析求出的Vi=0.8V大于Vti=0.5V,所以,FeFET就读出数据“1”。另外,由于利用数据“0”保持状态的工作点分析求出的Vi=-0.7V小于Vti=0.5V,所以,FeFET就读出数据“0”。
在T.Nakamura et a1.,“Electrical Characteristics of MFMIS FET UsingSTN Films”,Technical Report of IEICE(ED98-255,SDM98-208,pp.63-69,Feb.1999)中,给出了在读出动作中取Vg=0V的例子。以上所述的动作模拟,假定Vg≈0V,所以,这时,也可以得到同样的效果。
但是,在使使用强电介质的非易失性存储元件进行长时间的数据保持时,强电介质的极化将降低,前面求出的工作点将发生变化,从而将不能正确地读出数据(记忆)。即,在数据“1”保持动作中,求出Vi=0.8V,但是,满足导通的条件Vi>Vti的限量即可以正确地进行数据“1”的写入、读出动作的浮置栅极电压(Vi)的变化允许值只能是0.3V。因此,通过极化降低而Vi降低0.3V以上时,就不满足FET导通的条件了。结果,就不能正确地读出数据。在数据“0”保持动作中,求出Vi=-0.7V,但是,满足截止的条件Vi<Vti的限量则大到1.2V。
另外,在保持状态中,在数据“1”时FET成为导通状态,所以,在是多个FeFET的漏极与位线连接的存储单元阵列时,如特开平5-205487号或特开平5-206411号的各日本公报(都是1993年8月13日发行)所示的那样,必须将选择晶体管附加到漏极上。因此,在多个FeFET配置为矩阵状的半导体存储装置中,为了通过检测FeFET的漏极电流的大小而进行读出动作,必须用选择晶体管切断处于保持状态的其他的FeFET的漏极电流,所以,不能实现集成化。
本发明就是为了解决上述问题而提案的,目的旨在提供半导体存储装置的记忆特性优异的数据读出的最佳电压设定方法。
本发明的半导体存储装置的数据读出方法是由一对电极与强电介质组成的电容器和场效应晶体管构成的、所述电容器的一边的电极与所述场效应晶体管的栅极连接或所述电容器的一边的电极兼作所述场效应晶体管的栅极而将所述电容器的另一边的电极作为控制电极并将电压加到所述控制电极上从而通过改变所述强电介质的极化来改变所述场效应晶体管的沟道电阻并利用所述沟道电阻的高低来表示2值数据的半导体存储装置的数据读出方法,其特征在于:在所述场效应晶体管的阈值电压为正时,就将正电压加到所述控制电极上,在所述场效应晶体管的阈值电压为负时,就将负电压加到所述控制电极上。按照该数据读出方法,在读出动作中,通过将特定的电压(Vread)加到控制电极上,可以消除在现有的数据读出方法中截止限量大(1.2V)而导通限量小(0.3V)从而在导通与截止限量之间存在差别的现象。即,可以扩大满足导通的条件Vi>Vti的限量,从而可以改善记忆特性。
在本发明的上述数据读出方法中,在所述场效应晶体管的阈值电压为正时,加到控制电极上的电压是以将在所述电容器的剩余极化值为0(C/cm2)的状态将电极间电压从0V开始增加而改变极化值时发生与阈值电压加到所述场效应晶体管的栅极上时在沟道上感应的电荷相当的极化值的电极间电压与所述场效应晶体管的阈值电压求和而得到的电压值为中心±20%以内的电压值;在所述场效应晶体管的阈值电压为负时,就是以将在所述电容器的剩余极化值为0(C/Cm2)的状态将电极间电压从0V开始减小而改变极化值时发生与阈值电压加到所述场效应晶体管的栅极上时在沟道上感应的电荷相当的极化值的电极间电压值与所述场效应晶体管的阈值电压求和而得到的电压值为中心±20%以内的电压值。
这样,在MFMIS型FeFET的强电介质电容器的极化为0(C/cm2)的状态,就使用将电极间电压(Vf)从0V开始增加时的Pf-Vf特性和FET的Qi-Vi特性进行读出电压的工作点设定。即,假定由于记忆而极化值降低时的最坏情况的Pf=0(C/cm2)的状态,来设定读出电压。这样,在数据“1”保持动作中即使极化值降低,在达到Pf=0(C/cm2)之前也可以使FET一定导通,从而可以正确地读出数据。考虑到阈值电压和极化的误差,将加到控制电极上的读出电压的电压范围取为±20%。这是除了FET的阈值电压由于工序中的膜厚误差、掩膜偏离、腐蚀误差、离子注入量误差和损伤等的影响所取的±15%的误差外,根据强电介质的极化值为±5%的误差来决定的。
另外,本发明的半导体存储装置的数据写入方法是由一对电极与强电介质组成的电容器和场效应晶体管构成的、所述电容器的一边的电极与所述场效应晶体管的栅极连接或所述电容器的一边的电极兼作所述场效应晶体管的栅极而将所述电容器的另一边的电极作为控制电极并将电压加到所述控制电极上从而通过改变所述强电介质的极化来改变所述场效应晶体管的沟道电阻并利用所述沟道电阻的高低来表示2值数据的半导体存储装置的数据写入方法,其特征在于:加到所述控制电极上的电压值在施加电压后的无电压施加状态处于所述场效应晶体管成为非导通状态的范围内。按照该数据写入方法,在数据“1”和“0”的各保持状态,FET成为截止状态,从而没有漏极电流流过。
本发明的半导体存储装置的驱动方法的特征在于:在利用本发明的所述数据写入方法进行数据写入之后,将复位电压加到所述控制电极上。按照该驱动方法,在写入动作之后,迅速地转移到保持工作点。
在利用本发明的上述数据写入方法进行数据写入的半导体存储装置进行数据读出时,在所述场效应晶体管的阈值电压为正时,就将正电压并且小于所述场效应晶体管的阈值电压的电压加到所述控制电极上;在所述场效应晶体管的阈值电压为负时,就将负电压并且大于所述场效应晶体管的阈值电压的电压加到所述控制电极上。按照该数据读出方法,在数据“1”和“0”的各保持状态,在成为截止状态的FeFET中,如果在读出时是数据“1”,就成为导通动作,如果是数据“0”,就成为截止动作,从而也可以正确地读出数据。
该数据读出方法也可以应用于由上述一对电极与强电介质组成的电容器和所述场效应晶体管构成的多个半导体存储装置排列成矩阵状的、所述场效应晶体管的漏极与位线连接、源极与源线连接、第2场效应晶体管的源极与控制电极连接、所述第2场效应晶体管的栅极与第1字线连接、漏极与第2字线连接的存储器阵列。这样,在漏极-位线间(或源极-源线间)省略选择晶体管也可以正确地读出数据,从而可以提高集成度。
如上所述,按照本发明,不仅可以扩大FeFET的读出动作这的电压限量,而且即使强电介质电容器的极化值发生变化,在成为最坏情况的极化0(C/cm2)之前也可以正确地进行读出动作。另外,可以省略漏极-位线间的选择晶体管。
图1是表示数据“1”和数据“0”的Ids比(导通/截止比)与Vg的关系的图。
图2是本发明实施例1的半导体存储装置的动作状态图。
图3A~C是本发明实施例2的半导体存储装置的动作状态图。
图4A和图4B是本发明实施例2的半导体存储装置的动作状态图。
图5A和图5B是本发明实施例3的半导体存储装置的动作状态图。
图6是本发明实施例3的半导体存储装置的动作状态图。
图7是本发明实施例3的半导体存储装置的排列图。
图8是表示本发明实施例3的半导体存储装置的驱动电压的图。
图9是表示本发明实施例和现有的半导体存储装置的结构的剖面结构图。
图10是本发明的实施例和现有的半导体存储装置的等效电路图。
图11A和图11B是现有的半导体存储装置的动作状态图。
图12A和图12B是现有的半导体存储装置的动作状态图。
图13是现有的半导体存储装置的动作状态图。
实施例:
下面,参照附图说明本发明的实施例。
(实施例1)
本发明实施例1的半导体存储装置的结构与在现有技术的说明中所用的图9的结构基本上相同,其等效电路图也和图10相同。另外,写入动作、保持动作也和现有技术一样。
本发明实施例1的FeFET与现有的FeFET的不同点是读出动作中的驱动电压Vread的设定方法。即,是通过在场效应晶体管的阈值电压Vti为正时就将正电压加到控制电极上而在阈值电压Vti为负时就将负电压加到控制电极上来设定驱动电压Vread的。
这里,在场效应晶体管的阈值电压Vti为正时,是将Vg=0.5V的电压加到控制电极上而进行读出动作的。这时,数据“1”读出动作中的Ids增加。
在和现有例相同的FeFET的结构中,对于按强电介质电容器的电极面积为2.8μm×2.8μm、FET的栅极长度为0.8μm、栅极宽度为4μm的尺寸制作的FeFET,进行了以Ids为指标的性能评价。
数据“1”和数据“0”的Ids比(导通/截止比)与Vg的关系示于图1。在现有的驱动方法(Vg=0V)时,如图1的交点a所示,Ids比为104。与此相反,按照本实施例1(Vg=0.5V),如图1的交点b所示,Ids比为5×105。即,通过将0.5V的电压加到控制电极上,初始的Ids比则成为原来的50倍。
将该试料在室温下长时间放置,检查了Ids变化。结果,在放置106秒后,数据“1”的Ids约减小为1/10。但是,由于初始的Ids比是现有的Ids比的50倍,所以,在成为动作异常之前的寿命也大于现有的驱动方法。
其次,利用和现有例相同的方法模拟本实施例的读出动作,检验了其妥当性。
由于写入动作、保持动作和现有技术一样,所以,进行和由图11A及图11B、图12A及图12B和图13所示的相同的动作。即,保持动作状态的工作点在数据“1”时为图13所示的交点3,在数据“0”时为图13所示的交点4。
在本实施例中,对于从保持状态开始的读出动作,使用图2进行说明。在图2中,1是增加强电介质电容器的电压而得到的Pf-Vf特性、2是减小强电介质电容器的电压而得到的Pf-Vf特性、3是保持数据“1”的工作点、4是保持数据“0”的工作点、5是加Vg=0.5V的电压时FET的Qi-(Vg-Vf)特性、6是从工作点3开始增加电压时的Pd-Vf特性、7是读出数据“1”的工作点、8是读出数据“0”的工作点。
本实施例1的读出动作中驱动电压Vread的设定方法,是在FET的阈值电压Vti为正时通过将正电压加到控制电极上而进行读出动作的。
例如,如图2所示的那样,在加上Vg=0.5V的电压时,读出数据“0”时电压就从保持状态的Vg≈0V开始增加。数据“0”保持工作点4位于增加强电介质电容器的电压而得到的Pf-Vf特性1上,所以,Pf-Vf特性1与FET的Qi-(Vg-Vf)特性5的交点就成为数据“0”读出工作点8。根据图2,在工作点8,可得Vx=0.8V,所以,有Vf=-Vx=-0.8V、Vi=Vg-Vx=-0.3V。
其次,是数据“1”读出动作的情况,数据“1”保持工作点3位于减小强电介质电容器的电压而得到的Pf-Vf特性2上,所以,必须求出从工作点3开始增加电压时的强电介质电容器的Pf-Vf特性。
从这样的滞后回线的饱和极化值(Ps)以下的状态开始改变电压时的强电介质的行为,在S.L.Miller et a1.,“Modeling ferroelectric capacitorswitching with asymmetric nonperiodic input signals and arbitrary initialconditions”(Journal of Applied Physics,70(5),pp.2849-2660,Sep.1991)中作了说明。设饱和滞后回线的极化值为Psat(所谓Psat,和表示到目前为止的说明所使用的极化值的Pf相同)、位于饱和滞后回线的内侧的极化值为Pd(极化值位于滞后回线的内侧时,为了与Psat区别,称为Pd)时,Miller et al.的方法可以用对加到强电介质上的电场E的偏微分通过常数Г而联系的(4)式来表示。
Pd/E=Г·Psat/E …(4)
其中,Г可以由(5)式求出。但是,在电压增加时ξ=+1,在电压减小时ξ=-1。Г=1-tanh({(Pd-Psat)/(ξ·Ps-Pd)}1/2)
…(5)
使用该Miller et al.的方法求的从工作点3开始增加电压时的Pd-Vf特性是图2的特性6。该Pd-Vf特性与FET的Qi-(Vg-Vf)特性5的交点就成为数据“1”读出工作点7。根据图2,在工作点7,可得Vx=-0.4V,所以,有Vf=-Vx=0.4V、Vi=Vg-Vx=0.9V。
根据FET导通的条件Vi>Vti,数据“1”读出的限量成为Vi-Vti=0.9V-0.5V=0.3V。即,与现有的读出方法中数据“1”读出限量0.4V相比,可以扩大0.1V的限量。另外,满足FET截止的条件的数据“0”读出的限量成为Vti-Vi=0.5V-(-0.3V)=0.8V。
这样,在现有的方法中,相对于截止限量(1.2V),导通限量(0.3V)非常小,但是,通过加上Vg=0.5V的电压而进行读出,便可扩大导通限量,从而可以提供记忆特性优异的FeFET。
在本发明的实施例1中,是使用Vti=0.5V的N沟道型FET,将Vg=0.5V的电压加到控制电极上进行读出的。例如,在是Vti<0V的耗尽型的N沟道型FET时,按照到此为止的说明,截止限量小于导通限量是可以很容易理解的。对于这种情况,通过将负电压(Vg<0V)加到控制电极上,便可扩大截止限量。另外,对于P沟道型FET的情况也一样。
(实施例2)
本发明实施例2的半导体存储装置的结构和等效电路图与现有例和实施例1相同。另外,写入动作、保持动作也与现有例和实施例1相同。
本发明的实施例2与实施例1不同的地方是,实施例1的读出动作中驱动电压Vread的设定方法在FET的阈值电压Vti为正时通过将正电压加到控制电极上而进行读出动作,但是,在实施例2中,其特征进而在于在读出动作中加到控制电极上的电压值Vread的最佳设定方法。即,在场效应晶体管的阈值电压为正时,加到控制电极上的电压值Vread是以将发生与在所述电容器的剩余极化值为0(C/cm2)的状态从0V开始增加电极间电压而改变极化值时的阈值电压Vti加到场效应晶体管的栅极上时在沟道上感应的电荷相当的极化值的电极间电压值与所述场效应晶体管的阈值电压求和而得到的电压值为中心±20%以内的电压值。另外,在场效应晶体管的阈值电压Vti为负时,加到控制电极上的电压值Vread是以将发生与在所述电容器的剩余极化值为0(C/cm2)的状态从0V开始减小电极间电压而改变极化值时的阈值电压加到场效应晶体管的栅极上时在沟道上感应的电荷相当的极化值的电极间电压值与所述场效应晶体管的阈值电压求和而得到的电压值为中心±20%以内的电压值。
下面,使用图3A~图3C说明本实施例2的读出动作的电压设定方法。
图3A的21是从强电介质电容器的极化值为0(C/cm2)的状态开始增加电压时的Pd-Vf特性。FeFET的强电介质电容部的极化值在保持动作中降低时,最坏的情况就是极化到达0(C/cm2)的情况。从0(C/cm2)的状态开始增加电压时的Pd-Vf特性是图3A的21,这样,便可求出强电介质电容部的Pd-Vf特性值。
图3B的22是FET的Qi-Vi特性。在该特性22中,设阈值电压(Vti=0.5V)的电荷为Qti(=0.2μC/cm2)。对于强电介质电容器中,根据图3A的21求可以得到与该Qti相当的极化值的电压值,设该电压为Vtf(=0.05V)。
在本实施例2中,将由Vread=Vtf+Vti=0.05V+0.5V=0.55V得到的电压值加到控制电极上进行读出动作。考虑到阈值电压和极化的误差,根据Vtf值的误差为±5%、Vti值的误差为±15%,则Vrwad的误差为±20%。于是,便有0.0475V<Vtf<0.0525V、0.425V<Vti<0.575V。
将该读出电压作为Vg=Vread加到控制电极上时的FET的Qi-(Vg-Vf)特性示于图3C的曲线23。即,图3C表示从最坏情况的极化0(C/cm2)的状态进行读出动作时的动作状态。按照该方法,在从极化0(C/cm2)的状态增加电压时的Pd-Vf特性21与FET的Qi-(Vg-Vf)特性23的交点,加到FET的浮置栅极上的电压Vi就成为阈值电压Vti(Vi=Vti)。这里,设该最坏情况的工作点为Vx=Vx0(=Vtf)。
如果极化比最坏的情况大(Pd>0(C/cm2)),则进行读出动作时的Pd-Vf特性就位于图3C的21的上侧,所以,与FET的Qi-(Vg-Vf)特性23的交点位于图3C的左侧。设该交点的电压为Vx1,则Vx1<Vx0成立。因此,有Vi=Vread-Vx1=Vtf+Vti-Vx1=Vx0+Vti-Vx1>Vti,从而满足F E T导通的条件Vi>Vti。
如果极化比最坏的情况小(Pd<0(C/cm2)),则进行读出动作时的Pd-Vf特性就位于图3C的21的下侧,所以,与FET的Qi-(Vg-Vf)特性23的交点位于图3C的右侧。设该交点的电压为Vx2,则Vx2>Vx0成立。因此,有Vi=Vread-Vx2=Vtf+Vti-Vx2=Vx0+Vti-Vx2<Vti,从而满足FET截止的条件Vi<Vti。
这样,如果使用本实施例2的方法设定读出动作中控制电极电压Vread,即使极化值变化,如果比最坏的情况大(Pd>0(C/cm2)),就一定满足FET导通的条件Vi>Vti,从而可以正确地读出数据“1”。同样,即使极化值发生变化,如果比最坏的情况小(Pd<0(C/cm2)),就一定满足FET截止的条件Vi<Vti,从而可以正确地读出数据“0”。
在本实施例2中,是使用Vti=0.5V的N沟道型FET进行说明的。但是在例如是Vti<0V的P沟道型FET的情况时,使用从图4A所示的极化0(C/cm2)的状态开始减小电压时的Pd-Vf特性24和图4B所示的FET的Qi-Vi特性25,也可以和上述方法一样求出最佳的Vread。耗尽型的N沟道型FET的情况也一样。
(实施例3)
以往,是通过将Vg=±15V左右的大的电压加到写入动作中的控制电极上而使在无电压施加状态强电介质也成为强电介质产生极化的状态,从而电流流过源极-漏极间。
本实施例3的写入动作中的控制电压处于加到该控制电极上的电压值V g在施加电压后的无电压施加状态成为所述场效应晶体管非导通状态的电压值的范围内。按照该结构,通过对场效应晶体管的栅极电位Vi加上成为非导通状态的电压值的范围内的小的写入电压,在数据“1”和“0”的各保持状态,FET成为截止状态,没有漏极电流流过,另外,在读出时,通过加上小的读出电压,便可正确地读出数据。
本发明实施例3的半导体存储装置的结构和在现有技术的说明中使用的图9的结构基本上相同,其等效电路图也和图10相同。另外,写入动作、保持动作也和现有技术相同。另外,如在实施例1中说明的那样,在场效应晶体管的阈值电压Vti为正时,就将0.5V的电压(Vti)加到控制电极上进行读出动作。
在现有的FeFET和实施例1、2的FeFET中,在写入动作中是将Vg=±15V的电压加到控制电极上,但是,在本实施例3中,将写入电压取为Vg=±3V。
在本实施例3中,加Vg=3V的数据“1”写入的动作状态示于图5A、加Vg=-3V的数据“0”写入的动作状态示于图5B、加Vg=0.5V的数据读出的动作状态示于图6。
在图5A、图5 B和图6中,61、63、69、71、73、74、75、76是表示增加控制电极电压时的强电介质的Pd-Vf特性的曲线,62、64、68、70是表示减小控制电极电压时的强电介质的Pd-Vf特性的曲线,它们的初始极化值不同。另外,图5A、图5B中的65表示数据“1”写入动作的曲线、66表示数据“0”写入动作的曲线、67表示保持动作的曲线,图6中的72表示读出动作中FET的Qi-(Vg-Vf)特性的曲线,77~84表示工作点。
下面,使用图5A说明从2个初始状态开始写入数据“1”的动作。所谓初始状态,就是在强电介质中是完全未写入数据的极化值0(C/cm2)和相反数据状态。与写入和保持的数据相同的数据的动作相比,从这些初始状态开始的数据写入在相同的外加电压下得到的极化值小,可以说是苛刻的动作条件。
首先,在将正电压加到初始状态为极化值0(C/cm2)的强电介质上时,Pd-Vf特性就是曲线61。加上Vg=3V时的FET的Qi-(Vg-Vf)特性就是曲线65,Pd-Vf特性61与Qi-(Vg-Vf)特性65的交点A就是数据“1”写入工作点。这里,如果使控制电极悬浮,如前所述,FET的Qi-(Vg-Vf)特性67就接近Vg≈0V,加入保持动作。该数据“1”保持工作点就是从写入工作点开始减小电压时的Pd-Vf特性62与在Vg≈0V时的Qi-(Vg-Vf)特性67的交点B。保持工作点的动作电压是Vx=-0.42V。在将Vg=3V加到控制电极上后,作为复位电压,可以加上Vg=0V,从而使Qi-(Vg-Vf)特性迅速地成为67的状态。
强电介质作为初始值写入数据“0”时,Pd-Vf特性63与在Vg=3V时Qi-(Vg-Vf)特性65的交点C就是数据“1”写入工作点。从该状态开始减小控制电极电压时的强电介质特性64与Qi-(Vg-Vf)特性67的交点D就成为保持工作点。保持工作点的动作电压是Vx=-0.39V。
这样,在从2个初始状态开始写入的数据“1”保持中的FET的浮置栅极电压是Vi=Vg-Vx=0.42V和0.39V,Vi<Vti。即,FET是截止状态,没有漏极电流流过。
下面,使用图5B说明从2个初始状态写入数据“0”的动作。
将负电压加到初始状态为极化值0(C/cm2)的强电介质上时,Pd-Vf特性就是曲线68。加上Vg=-3V时的FET的Qi-(Vg-Vf)特性是66,Pd-Vf特性68与Qi-(Vg-Vf)特性66的交点E就是数据“0”写入工作点。这里,使控制电极悬浮或加上Vg=0V的电压,加入保持动作。该数据“0”保持工作点是从写入工作点开始增加电压时的Pd-Vf特性69与在Vg≈0V时的Qi-(Vg-Vf)特性67的交点F。保持工作点的动作电压是Vx=0.4V。
强电介质作为初始值写入数据“1”时,Pd-Vf特性70与在Vg=-3V时的Qi-(Vg-Vf)特性66的交点G是数据“0”写入工作点。从该状态开始增加控制电极电压时的强电介质特性71与Qi-(Vg-Vf)特性67的交点H就成为保持工作点。保持工作点的动作电压是Vx=0.38V。
这样,从2个初始状态写入的数据“0”保持中的FET的浮置栅极电压是Vi=Vg-Vx=-0.40V和-0.38V,Vi<Vti。即,FET是截止状态,没有漏极电流流过。
下面,使用图6说明从2个初始状态读出写入的数据“1”的动作。在本动作中,将Vg=0.3V的电压加到控制电极上。
从极化值0(C/cm2)和数据“0”这样的2个初始状态写入的数据“1”保持工作点是77、78,从这些保持工作点开始增加电压时的强电介质的Pd-Vf特性73、74与加Vg=0.3V时的FET的Qi-(Vg-Vf)特性72的交点81、82就是读出工作点。该读出动作电压是Vx=-0.3V和-0.28V。由于Vi=Vg-Vx=0.60V和0.58V,大于阈值电压(Vi>Vti),所以,FeFET成为导通状态。因此,可以正确地读出数据“1”。
下面,使用图6说明从2个初始状态读出写入的数据“0”的动作。
从极化值0(C/cm2)和数据“1”这样的2个初始状态写入的数据“0”保持工作点是79、80,从这些保持工作点开始增加电压时的强电介质的Pd-Vf特性75、76与加Vg=0.3V时的FET的Qi-(Vg-Vf)特性72的交点83、84就是读出工作点。该读出动作电压是Vx=0.46V和0.44V。由于Vi=Vg-Vx=-0.16V和-0.14V,小于阈值电压(Vi<Vti),所以,FeFET成为截止状态。因此,可以正确地读出数据“0”。
这样,在本发明的实施例3中,在数据“1”和“0”的保持动作中,FeFET都是截止状态,并且通过加上Vg=0.3V而可以正确地进行读出动作。利用该作用,即使不在漏极与位线之间插入所需要的选择晶体管,也可以构成存储单元阵列。其具体例,示于图7。
在图7中,89是强电介质电容器、90是FET、构成FeFET。91是栅极选择晶体管、92是位线(BL)、86是第1字线(WL1)、85是第2字线(WL2)、87是源线(SL)、88是存储单元的基本单位。
图7是2行2列的存储单元阵列,对各结构元素附加的数字表示行号码或列号码。例如,86-1、85-1、87-1分表示第1行的WL1、WL2、SL,92-1表示第1列的BL、88-11表示第1行第1列的存储单元。
在这种结构的存储单元阵列中,对于位于任意大致的存储单元,通过应用上述驱动方法,就前非易失性存储器的功能。将该驱动方法归纳列表示于图8。
例如,在读出写入到图7的存储单元阵列的第1行第1列(图7的88-11)的数据时,将5V加到WL1(图7的86-1)上,使栅极选择晶体管导通,从而将0.3V加到WL2(图7的85-1)上。这时,该单元的FeFET的控制电极成为Vg=0.3V,如果将0.3V加到BL(图7的92-1)上、将0V加到SL(图7的87-1)上,漏极电流将从BL流向SL。如果将读出放大器与BL的终端连接、检测漏极电流引起的电压降,漏极电流值就根据保持数据而变化,所以,可以正确地进行读出动作。这时,与相同的BL连接的第2行第1列的存储单元(图7的88-21)就处于保持动作状态,但是,如前所述,由于没有漏极电流流过,所以,对第1行第1列的存储单元读出动作没有影响。因此,可以构成省略漏极-BL间的选择晶体管的存储单元。
在本发明的实施例3中,通过写入电压的调整来使保持动作中的FeFET成为截止状态,但是,除了该方法以外,通过利用例如FET的沟道掺杂来控制阈值电压,也可以使保持动作中的FeFET成为截止状态。另外,通过调整构成FeFET的强电介质的膜厚、相对介电常数、矫顽电压等材料特性,或调整FET的栅极绝缘膜的膜厚、相对介电常数、栅极材料等,也可以使保持动作中的FeFET成为截止状态。在应用这些阈值电压控制的方法时,只要写入电压的设定电压值处于在施加电压后的无电压施加状态上述场效应晶体管非导通状态的电压值的范围内,就可以具有同样的效果。
在本说明书中,说明了MFMIS型FeFET,但是,对于MFIS型FeFET的情况,按照同样的考虑,也可以设定动作电压(写入电压和读出电压),该结构的动作电压设定方法也包含在权利要求中。即,本发明中的浮置栅极电压认为是强电介质与绝缘膜的界面上的电位,通过计算该界面电位与在沟道上感应的电荷(本说明书中的Qi)、沟道成为导通状态的电压(本说明书中的Vti)等的关系并设定电压,便可得到和本发明同样的效果。
Claims (6)
1.一种半导体存储装置的数据读出方法,是由一对电极与强电介质组成的电容器和场效应晶体管构成的、所述电容器的一边的电极与所述场效应晶体管的栅极连接或所述电容器的一边的电极兼作所述场效应晶体管的栅极,而将所述电容器的另一边的电极作为控制电极并将电压加到所述控制电极上从而通过改变所述强电介质的极化来改变所述场效应晶体管的沟道电阻并利用所述沟道电阻的高低来表示2值数据的半导体存储装置的数据读出方法,其特征在于:
在所述场效应晶体管的阈值电压为正时,就将正电压加到所述控制电极上,在所述场效应晶体管的阈值电压为负时,就将负电压加到所述控制电极上。
2.根据权利要求1所述的半导体存储装置的数据读出方法,其特征在于:在所述场效应晶体管的阈值电压为正时,加到所述控制电极上的电压值是以将在所述电容器的剩余极化值为0(C/cm2)的状态将电极间电压从0V开始增加而改变极化值时发生与阈值电压加到所述场效应晶体管的栅极上时在沟道上感应的电荷相当的极化值的电极间电压与所述场效应晶体管的阈值电压求和而得到的电压值为中心±20%以内的电压值;
在所述场效应晶体管的阈值电压为负时,就是以将在所述电容器的剩余极化值为0(C/cm2)的状态将电极间电压从0V开始减小而改变极化值时发生与阈值电压加到所述场效应晶体管的栅极上时在沟道上感应的电荷相当的极化值的电极间电压值与所述场效应晶体管的阈值电压求和而得到的电压值为中心±20%以内的电压值。
3.一种半导体存储装置的数据写入方法,是由一对电极与强电介质组成的电容器和场效应晶体管构成的、所述电容器的一边的电极与所述场效应晶体管的栅极连接或所述电容器的一边的电极兼作所述场效应晶体管的栅极,而将所述电容器的另一边的电极作为控制电极并将电压加到所述控制电极上从而通过改变所述强电介质的极化来改变所述场效应晶体管的沟道电阻并利用所述沟道电阻的高低来表示2值数据的半导体存储装置的数据写入方法,其特征在于:
加到所述控制电极上的电压值在施加电压后的无电压施加状态处于所述场效应晶体管成为非导通状态的范围内。
4.一种半导体存储装置的驱动方法,其特征在于:
在利用权利要求3所述的半导体存储装置的数据写入方法进行数据写入之后,将复位电压加到所述控制电极上。
5.一种半导体存储装置的数据读出方法,是根据权利要求3所述的半导体存储装置的数据写入方法进行数据写入的半导体存储装置的数据读出方法,其特征在于:
在所述场效应晶体管的阈值电压为正时,就将正电压并且小于所述场效应晶体管的阈值电压的电压加到所述控制电极上;在所述场效应晶体管的阈值电压为负时,就将负电压并且大于所述场效应晶体管的阈值电压的电压加到所述控制电极上。
6.根据权利要求5所述的半导体存储装置的数据读出方法,其特征在于:由所述一对电极与强电介质组成的电容器和所述场效应晶体管构成的多个半导体存储装置排列成矩阵状,所述场效应晶体管的漏极与位线连接、源极与源极线连接、第2场效应晶体管的源极与控制电极连接,所述第2场效应晶体管的栅极与第1字线连接、漏极与第2字线连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000064925A JP2001256774A (ja) | 2000-03-09 | 2000-03-09 | 半導体記憶装置のデータ読み出し方法、データ書き込み方法および駆動方法 |
JP064925/2000 | 2000-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1313603A true CN1313603A (zh) | 2001-09-19 |
CN1245721C CN1245721C (zh) | 2006-03-15 |
Family
ID=18584545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011094265A Expired - Fee Related CN1245721C (zh) | 2000-03-09 | 2001-03-09 | 半导体存储装置的数据读出及数据写入方法和驱动方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6438021B2 (zh) |
EP (1) | EP1132921A1 (zh) |
JP (1) | JP2001256774A (zh) |
KR (1) | KR20010100811A (zh) |
CN (1) | CN1245721C (zh) |
TW (1) | TW490859B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100345075C (zh) * | 2001-12-20 | 2007-10-24 | 松下电器产业株式会社 | 电位发生电路、电位发生装置和用它的半导体装置和其驱动方法 |
CN102005248A (zh) * | 2009-08-31 | 2011-04-06 | 三星电子株式会社 | 非易失性存储器件及其驱动方法和具有其的存储器系统 |
CN1527321B (zh) * | 2003-03-07 | 2011-05-11 | 帕特尼拉资本有限责任公司 | 存储器 |
CN108630707A (zh) * | 2017-03-20 | 2018-10-09 | 格芯公司 | 可编程逻辑元件及其操作方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3749851B2 (ja) * | 2001-10-25 | 2006-03-01 | 株式会社東芝 | 強誘電体半導体メモリ |
JP3520871B2 (ja) | 2002-01-31 | 2004-04-19 | ソニー株式会社 | 着磁方法及び着磁装置 |
CN1303692C (zh) * | 2002-09-04 | 2007-03-07 | 松下电器产业株式会社 | 半导体存储装置及其制造方法和驱动方法 |
JP2004139655A (ja) * | 2002-10-17 | 2004-05-13 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びそれが搭載された電子装置 |
JP4452631B2 (ja) | 2005-01-21 | 2010-04-21 | パトレネラ キャピタル リミテッド, エルエルシー | メモリ |
KR100695139B1 (ko) * | 2005-02-07 | 2007-03-14 | 삼성전자주식회사 | 강유전체 기록 매체 및 그의 기록 방법 |
DE102006010979B3 (de) * | 2006-03-09 | 2007-04-12 | Infineon Technologies Flash Gmbh & Co. Kg | Verfahren zum Einstellen einer Lesespannung und Halbleiterschaltungsanordnung |
US20160005749A1 (en) * | 2014-07-01 | 2016-01-07 | Qualcomm Incorporated | Series ferroelectric negative capacitor for multiple time programmable (mtp) devices |
US11502103B2 (en) * | 2018-08-28 | 2022-11-15 | Intel Corporation | Memory cell with a ferroelectric capacitor integrated with a transtor gate |
US11980037B2 (en) | 2020-06-19 | 2024-05-07 | Intel Corporation | Memory cells with ferroelectric capacitors separate from transistor gate stacks |
US11764255B2 (en) * | 2021-04-28 | 2023-09-19 | National Central University | Memory circuit, memory device and operation method thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3153606B2 (ja) | 1992-01-27 | 2001-04-09 | ローム株式会社 | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶装置の駆動方法 |
JP3176114B2 (ja) * | 1992-01-27 | 2001-06-11 | ローム株式会社 | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶装置の駆動方法 |
JP2921812B2 (ja) * | 1992-12-24 | 1999-07-19 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US5432731A (en) * | 1993-03-08 | 1995-07-11 | Motorola, Inc. | Ferroelectric memory cell and method of sensing and writing the polarization state thereof |
JPH0745794A (ja) * | 1993-07-26 | 1995-02-14 | Olympus Optical Co Ltd | 強誘電体メモリの駆動方法 |
US5753946A (en) * | 1995-02-22 | 1998-05-19 | Sony Corporation | Ferroelectric memory |
KR100218275B1 (ko) * | 1997-05-09 | 1999-09-01 | 윤종용 | 벌크형 1트랜지스터 구조의 강유전체 메모리소자 |
JPH1117123A (ja) * | 1997-06-23 | 1999-01-22 | Rohm Co Ltd | 不揮発性記憶素子 |
US6067244A (en) * | 1997-10-14 | 2000-05-23 | Yale University | Ferroelectric dynamic random access memory |
US6191441B1 (en) * | 1997-10-28 | 2001-02-20 | Fujitsu Limited | Ferroelectric memory device and its drive method |
JP3780713B2 (ja) * | 1998-08-25 | 2006-05-31 | 富士通株式会社 | 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法 |
DE19840824C1 (de) * | 1998-09-07 | 1999-10-21 | Siemens Ag | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung |
US6233169B1 (en) * | 1998-11-06 | 2001-05-15 | Rohm Co., Ltd. | Signal storing circuit semiconductor device, gate array and IC-card |
-
2000
- 2000-03-09 JP JP2000064925A patent/JP2001256774A/ja active Pending
-
2001
- 2001-03-07 EP EP01105342A patent/EP1132921A1/en not_active Withdrawn
- 2001-03-07 TW TW090105477A patent/TW490859B/zh not_active IP Right Cessation
- 2001-03-08 US US09/800,478 patent/US6438021B2/en not_active Expired - Fee Related
- 2001-03-09 CN CNB011094265A patent/CN1245721C/zh not_active Expired - Fee Related
- 2001-03-09 KR KR1020010012128A patent/KR20010100811A/ko active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100345075C (zh) * | 2001-12-20 | 2007-10-24 | 松下电器产业株式会社 | 电位发生电路、电位发生装置和用它的半导体装置和其驱动方法 |
CN1527321B (zh) * | 2003-03-07 | 2011-05-11 | 帕特尼拉资本有限责任公司 | 存储器 |
CN102005248A (zh) * | 2009-08-31 | 2011-04-06 | 三星电子株式会社 | 非易失性存储器件及其驱动方法和具有其的存储器系统 |
CN102005248B (zh) * | 2009-08-31 | 2015-06-17 | 三星电子株式会社 | 非易失性存储器件及其驱动方法和具有其的存储器系统 |
CN108630707A (zh) * | 2017-03-20 | 2018-10-09 | 格芯公司 | 可编程逻辑元件及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010100811A (ko) | 2001-11-14 |
US20010050367A1 (en) | 2001-12-13 |
CN1245721C (zh) | 2006-03-15 |
JP2001256774A (ja) | 2001-09-21 |
US6438021B2 (en) | 2002-08-20 |
EP1132921A1 (en) | 2001-09-12 |
TW490859B (en) | 2002-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1245721C (zh) | 半导体存储装置的数据读出及数据写入方法和驱动方法 | |
US10510397B2 (en) | Integrated circuit devices configured to control discharge of a control gate voltage | |
US8767436B2 (en) | Memory support provided with memory elements of ferroelectric material and non-destructive reading method thereof | |
JPH09162314A (ja) | 不揮発性半導体記憶装置および記憶方法 | |
JP2010134983A (ja) | デプレッションタイプnandフラッシュメモリ | |
JPH0745794A (ja) | 強誘電体メモリの駆動方法 | |
CN101067970A (zh) | P沟道能隙工程硅氧氮氧硅nand闪存的编程与擦除方法 | |
CN1726562A (zh) | Cmis型半导体非易失存储电路 | |
JP2014175020A (ja) | 半導体記憶装置 | |
US11769541B2 (en) | Memory device based on ferroelectric capacitor | |
US11430510B2 (en) | Multi-level ferroelectric field-effect transistor devices | |
JP2008192254A (ja) | 不揮発性半導体記憶装置 | |
JP2010079941A (ja) | 半導体不揮発記憶装置 | |
CN1509477A (zh) | 擦除后自动编程扰乱(apde)期间提高效率的快闪存储装置 | |
CN1258221C (zh) | 半导体存储装置及其驱动方法 | |
US6751125B2 (en) | Gate voltage reduction in a memory read | |
CN112614526A (zh) | 用于半导体器件的擦除验证方法及半导体器件 | |
JP4724564B2 (ja) | 不揮発性半導体記憶装置 | |
CN1156852C (zh) | 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵 | |
US6894925B1 (en) | Flash memory cell programming method and system | |
JP5462461B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
JP2002270789A (ja) | 強誘電体メモリ | |
CN1571067A (zh) | 铁电体存储器 | |
JP2001127265A (ja) | 半導体記憶装置およびその駆動方法 | |
JP2008060466A (ja) | 不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
ASS | Succession or assignment of patent right |
Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD. Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP. Effective date: 20010824 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20010824 Applicant after: Matsushita Electric Industrial Co., Ltd. Applicant before: Matsushita Electronics Corp. |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060315 Termination date: 20160309 |