JP2008060466A - 不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法 - Google Patents
不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法 Download PDFInfo
- Publication number
- JP2008060466A JP2008060466A JP2006237763A JP2006237763A JP2008060466A JP 2008060466 A JP2008060466 A JP 2008060466A JP 2006237763 A JP2006237763 A JP 2006237763A JP 2006237763 A JP2006237763 A JP 2006237763A JP 2008060466 A JP2008060466 A JP 2008060466A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- source
- gate electrode
- memory device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】消去後の閾値電圧のばらつきを小さくできる不揮発性半導体記憶装置、そのデータ消去方法を提供すること。
【解決手段】スタックトゲート構造を有する不揮発性半導体記憶装置100のデータ消去方法であって、制御ゲート電極180に、基板電位と同電位又は基板電位に対して負の電圧を印加し、ドレイン120及びソース130の一方に、基板電位に対して、半導体基板110との間でアバランシェブレークダウンを生じる正の電圧を印加し、ドレイン120及びソース130の他方に、ホットホールの注入に伴う浮遊ゲート電極160の電位上昇によってドレイン120とソース130との間に電流が流れるように、アバランシェブレークダウンを生じる側に印加される電圧に対して負の電圧を印加する。
【選択図】図2
【解決手段】スタックトゲート構造を有する不揮発性半導体記憶装置100のデータ消去方法であって、制御ゲート電極180に、基板電位と同電位又は基板電位に対して負の電圧を印加し、ドレイン120及びソース130の一方に、基板電位に対して、半導体基板110との間でアバランシェブレークダウンを生じる正の電圧を印加し、ドレイン120及びソース130の他方に、ホットホールの注入に伴う浮遊ゲート電極160の電位上昇によってドレイン120とソース130との間に電流が流れるように、アバランシェブレークダウンを生じる側に印加される電圧に対して負の電圧を印加する。
【選択図】図2
Description
本発明は、ホットホール方式によってデータを消去する不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法に関するものである。
従来、例えば特許文献1に、ホットホール方式によってデータを消去する不揮発性半導体記憶装置のデータ消去方法が開示されている。
特許文献1に示されるデータ消去方法によれば、ドレインを開放状態(浮遊電位)とし、基板を接地し、制御ゲートに正の電圧(例えば2V)を印加しておき、ソースにソース−基板間のアバランシェブレークダウン電圧以上の電圧(例えば9V)を印加して、ソース−基板間にアバランシェブレークダウンを生ぜしめ、これに伴うホットキャリアを浮遊ゲートに注入することによりデータを消去するようにしている。
特許第2848223号
ところで、特許文献1に示されるデータ消去方法によれば、トランジスタの初期の閾値電圧に依存せず(すなわち書込み状態か未書込み状態かによらず)、消去後の閾値電圧が所望の一定値に自己収束するとしている。そして、これにより、過剰消去を防止することができるとしている。
しかしながら、本発明者が確認したところ、製造プロセスや温度のばらつきによって、同一条件で消去を行っても、消去後の閾値電圧は複数のビット間(セルごと)でばらつくことが明らかとなった。一因としては、アバランシェブレークダウンが生じるソースと当該ソースをくるむP型領域の不純物濃度分布がビットごとでばらつくことにより、アバランシェ耐圧がばらつき、注入されるホットホール量もばらつくことが考えられる。
本発明は上記問題点に鑑み、消去後の閾値電圧のばらつきを小さくできる不揮発性半導体記憶装置、そのデータ消去方法を提供することを目的とする。また、データ消去方法をもとに、データ消去がされたか否かを判定する消去判定方法も提供することを目的とする。
上記目的を達成する為に請求項1に記載の発明は、第1導電型の半導体基板の主表面に、第1導電型とは逆の第2導電型不純物拡散領域であるドレイン及びソースが互いに離間して形成され、ドレインとソースとの間を覆うように形成された第1ゲート絶縁膜上に、浮遊ゲート電極、制御ゲート電極、及び浮遊ゲート電極と制御ゲート電極とを電気的に絶縁する第2ゲート絶縁膜が積層配置された不揮発性半導体記憶装置において、ドレイン及びソースの一方と半導体基板との間にアバランシェブレークダウンを生じさせて、これに伴うホットホールを浮遊ゲート電極に注入することにより、データの消去を行う不揮発性半導体記憶装置のデータ消去方法であって、制御ゲート電極に、基板電位と同電位又は基板電位に対して負の電圧を印加し、ドレイン及びソースの一方に、基板電位に対して、半導体基板との間でアバランシェブレークダウンを生じる正の電圧を印加し、ドレイン及びソースの他方に、ホットホールの注入に伴う浮遊ゲート電極の電位上昇によってドレインとソースとの間に電流が流れるように、ドレイン及びソースの一方に印加される電圧に対して負の電圧を印加することを特徴とする。
これによれば、アバランシェブレークダウンが生じる側とは反対の第2導電型不純物拡散領域を、従来のように浮遊電位とするのではなく、所定電位(接地又は一定の電圧を印加)とする。したがって、ドレイン及びソースの一方と半導体基板との間にアバランシェブレークダウンを生じさせて、これに伴うホットホールを浮遊ゲート電極に注入することにより消去が進む(浮遊ゲート電極の電位が上昇する)と、ドレインとソースとの間に電流(パンチスルー電流及び/又はチャネル電流)が流れるようになる。そして、ドレイン−ソース間に流れる電流に応じてアバランシェ電流が低減又は流れなくなり、消去速度が遅くなる又は消去が止まるので、消去の早いビットと遅いビットとの閾値電圧の差(すなわち消去後の閾値電圧のばらつき)を低減することができる。すなわち、過剰消去や消し残りを防ぐことができる。
なお、ドレイン及びソースの他方(アバランシェブレークダウンが生じる側とは反対の第2導電型不純物拡散領域)には、アバランシェブレークダウンが生じる側の第2導電型不純物拡散領域に印加される電圧よりも負の電圧(接地又は所定の電圧)が印加されれば良い。例えば、請求項2に記載のように、基板電位と同電位としても良いし、請求項3に記載のように、半導体基板との間に構成される寄生ダイオードがオンしない範囲で基板電位と異なる電圧を印加しても良い。基板電位と異なる電圧を印加すると、印加した電圧に応じて、基板バイアス効果により消去後の閾値電圧を何Vにするのか調整することができる。なお、制御ゲート電極に印加する電圧を調整することによっても、消去後の閾値電圧を何Vにするのか調整することができる。
請求項4に記載のように、基板電位を、ドレイン及びソースの一方(アバランシェブレークダウンが生じる側)に印加する電圧とドレイン及びソースの他方(アバランシェブレークダウンが生じる側とは反対)に印加する電圧との間の電位としても良い。このように、ドレイン−半導体基板−ソース間で構成される寄生バイポーラを動作させることによっても、ドレイン−ソース間に電流を流してアバランシェ電流を低減させることができる。
次に、請求項5に記載の発明は、第1導電型の半導体基板の主表面に、第1導電型とは逆の第2導電型不純物拡散領域であるドレイン及びソースが互いに離間して形成され、ドレインとソースとの間を覆うように形成された第1ゲート絶縁膜上に、浮遊ゲート電極、制御ゲート電極、及び浮遊ゲート電極と制御ゲート電極とを電気的に絶縁する第2ゲート絶縁膜が積層配置され、請求項1〜4いずれか1項に記載のデータ消去方法が適用される不揮発性半導体記憶装置に関するものであり、ドレイン及びソースのうち、少なくともアバランシェブレークダウンが生じる側の第2導電型不純物拡散領域の周りに、第1導電型で、且つ、半導体基板のドレインとソースとの間よりも不純物濃度の高い第1導電型不純物拡散領域が形成されたことを特徴とする。
これによれば、ドレイン(又はソース)と半導体基板との間でアバランシェブレークダウンが生じやすくなり、消去時において、低電圧でホットホールを浮遊ゲート電極に注入することができる。すなわち、低電圧駆動の不揮発性半導体記憶装置とすることができる。
なお、アバランシェブレークダウンが生じる側とは反対の第2導電型不純物拡散領域の周りにも、同様に第1導電型不純物拡散領域が形成されても良いが、第1導電型不純物拡散領域が形成されない構成とすると、第1導電型不純物拡散領域がある場合と比べてドレイン−ソース間に流れるチャネル電流(読み出し電流)が大きくなるので、読み出し効率を向上することができる。
請求項6に記載のように、第1導電型不純物拡散領域において、半導体基板の主表面近傍の濃度が、主表面近傍よりも深い部位(例えば底面部位)の濃度よりも薄い構成とすると良い。
これによれば、第1導電型不純物拡散領域の主表面近傍が、浮遊ゲート電極の電位の影響を受けやすくなる。したがって、チャネルを形成しやすく、チャネル電流を生じやすくすることができる。また、深い部位は主表面近傍よりも濃いので、ドレイン(又はソース)と半導体基板との間でアバランシェブレークダウンを生じやすくすることができる。
請求項7に記載のように、ドレイン及びソースのうち、アバランシェブレークダウンが生じる側とは反対の第2導電型不純物拡散領域に、抵抗が電気的に接続された構成としても良い。これによれば、消去時にドレインとソースとの間に流れる電流を低減することができる。
次に、請求項8に記載の発明は、第1導電型の半導体基板の主表面に、第1導電型とは逆の第2導電型不純物拡散領域であるドレイン及びソースが互いに離間して形成され、ドレインとソースとの間を覆うように形成された第1ゲート絶縁膜上に、浮遊ゲート電極、制御ゲート電極、及び浮遊ゲート電極と制御ゲート電極とを電気的に絶縁する第2ゲート絶縁膜が積層配置された不揮発性半導体記憶装置において、請求項1〜4いずれか1項に記載のデータ消去方法を適用時に、データが消去されたか否かを判定する不揮発性半導体記憶装置の消去判定方法であって、ドレインとソースとの間に流れる電流に基づいて、データが消去されたと判定することを特徴とする。
このように、請求項1〜4いずれか1項に記載のデータ消去方法による消去時には、消去が進む(浮遊ゲート電極の電位が上昇する)と、ドレインとソースとの間に電流が流れるので、当該電流に基づいてデータが消去されたか否かを判定することができる。
以下、本発明の実施形態を図に基づいて説明する。なお、本発明に係る不揮発性半導体記憶装置としては、EEPROMやフラッシュメモリといったホットホール方式によってデータを消去するものであれば採用することができる。以下の実施形態においては、一例として、スタックトゲート構造のフラッシュメモリを示す。
(第1実施形態)
図1は、本実施形態における不揮発性半導体記憶装置の主要部の概略構成を示す断面図である。
(第1実施形態)
図1は、本実施形態における不揮発性半導体記憶装置の主要部の概略構成を示す断面図である。
図1に示すように、不揮発性半導体記憶装置100は、P導電型(P)の半導体基板110の主表面に、例えば濃度が1×1020cm−3程度のN導電型(N+)の不純物拡散領域であるドレイン120とソース130が、互いに離間して形成されている。従って、半導体基板110の表層部におけるドレイン120とソース130に挟まれた領域125は、不揮発性半導体記憶装置100のチャネル形成領域125として機能する。なお、ドレイン120及びソース130としての、N導電型(N+)の不純物拡散領域が、特許請求の範囲に記載の第2導電型不純物拡散領域に相当する。また、半導体基板110の主表面に、半導体基板110よりも高濃度のP導電型(P)のウェル領域(図示略)が形成され、当該ウェル領域内において、ドレイン120とソース130が形成された構成としても良い。
ドレイン120とソース130の周り(少なくともドレイン120とソース130の相対する側部)には、半導体基板110のチャネル形成領域125より高濃度(例えば濃度が1×1018cm−3程度)のP導電型(P+)の拡散領域140がそれぞれ形成されている。この拡散領域140は、特許請求の範囲に記載の第1導電型不純物拡散領域に相当する。このように、拡散領域140を有すると、後述するドレイン120と半導体基板110との間でアバランシェブレークダウンが生じやすくなり、消去時において低電圧で高エネルギー状態にあるホール(ホットホール)を浮遊ゲート電極160に注入することができる。すなわち、低電圧駆動の不揮発性半導体記憶装置100とすることができる。なお、本実施形態においては、ドレイン120とソース130が同一構造(対称構造)とされており、それぞれに対応する拡散領域140も対称構造とされている。
ドレイン120とソース130との間のチャネル形成領域125上には、厚さ10nm程度の第1ゲート絶縁膜150(トンネル膜)が形成されており、当該第1ゲート絶縁膜150上には、浮遊ゲート電極160、例えば酸化膜−窒化膜−酸化膜の三層膜(ONO膜)からなり、浮遊ゲート電極160と制御ゲート電極180とを電気的に絶縁する第2ゲート絶縁膜170、及び制御ゲート電極180が、この順に積層配置されている。このように本実施形態に係る不揮発性半導体記憶装置100は、浮遊ゲート電極160と制御ゲート電極180の2つのゲート電極を有している。なお、浮遊ゲート電極160上に制御ゲート電極180が配置される構成以外にも、制御ゲート電極180上に浮遊ゲート電極160が配置される構成としても良い。
次に、本実施形態に係る不揮発性半導体記憶装置100のデータ書き込み、及びデータ消去について説明する。図2は、不揮発性半導体記憶装置100のデータ消去方法を説明するための図であり、(a)初期状態は、(b)は(a)よりも消去が進んだ状態、(c)は消去が完了した状態である。
データの書き込みは、周知の方法であるチャネルホットエレクトロン(CHE)方式で行う。具体的には、ドレイン120及びソース130の一方(例えばソース130)を基板電位と同電位とし、基板電位に対してドレイン120及びソース130の他方(例えばドレイン120)に正の電圧を印加した状態で、制御ゲート電極180に正の電圧を印加する。これにより、チャネル形成領域125を高速で走り、ドレイン120(又はソース130)近傍で高エネルギー状態となった電子(ホットエレクトロン)を浮遊ゲート電極160に注入することにより行う。
データの消去においては、制御ゲート電極180に、基板電位と同電位又は基板電位に対して負の電圧を印加し、ドレイン120及びソース130のうち、半導体基板110との間でアバランシェブレークダウンを生じる側(本実施形態においてはドレイン120)に、基板電位に対して、アバランシェブレークダウンを生じる正の電圧(例えば5〜12V程度)を印加し、ドレイン120及びソース130のうち、半導体基板110との間でアバランシェブレークダウンを生じない側(本実施形態においてはソース130)に、ホットホールの注入に伴う浮遊ゲート電極160の電位上昇によってドレイン120とソース130との間に電流が流れるように、アバランシェブレークダウンを生じる側(ドレイン120)に印加される電圧に対して負の電圧を印加する。本実施形態においては、制御ゲート電極180とソース130を0V(接地)とし、制御ゲート電極180に0V以下の負の電圧を印加し、ドレイン120に書込み過程より高く、9V以下の正の電圧を印加する。
なお、本実施形態に係る不揮発性半導体記憶装置100は、初期状態で、ドレイン120とソース130がパンチスルーによって短絡せず(ドレイン120とソース130との間に電流が流れず)、浮遊ゲート電極160(チャネル形成領域125)の電位上昇に伴って、ドレイン120とソース130との間に電流が流れるように、ドレイン120及びその近傍の濃度プロファイル、及び/又は、ドレイン120−ソース130間の距離が設計(耐圧設計)されている。
浮遊ゲート電極160の電位が低い初期状態においては、図2(a)に示すように、ドレイン120と半導体基板110との間でアバランシェブレークダウンが生じてアバランシェ電流(破線矢印)が流れ、これに伴ってドレイン120近傍で発生する高エネルギー状態にあるホール(ホットホール)が、浮遊ゲート電極160に注入(実線矢印)される。これにより、データの書き込みにおいて、浮遊ゲート電極160に注入された電子が中和され、データが消去されていく。この時点では、浮遊ゲート電極160の電位が低く、ドレイン120とソース130との間(チャネル形成領域125)には電流が流れない。
本実施形態においては上述したようにソース130を浮遊電位ではなく、所定電位に固定している。したがって、ホットホールが注入されることにより、消去が進む(すなわち浮遊ゲート電極160の電子が減少し、電位が上昇する)と浮遊ゲート電極160に電荷が蓄積されるにつれて、チャネル形成領域125の電位も上昇する。これに伴って、図2(b)に示すように、ドレイン120とソース130との間に電流(実線矢印)が流れるようになる。この電流は、浮遊ゲート電極160の電位変化に伴って、ドレイン120とソース130との間のチャネル形成領域125の導電型が反転し、チャネルが徐々に開く(オン状態に近づく)ことにより生じるチャネル電流か、ソース130側(又はドレイン120側)の空乏層が延びて、ドレイン120側(又はソース130側)の空乏層に接触することにより生じるパンチスルー電流、又はその両者の組み合わせのいずれかである。いずれであるかについては、上述した耐圧設計によって決定される。なお、本実施形態においては、チャネル電流の例を示す。
ドレイン120−ソース130間に電流が流れると、図2(b)に示すように、アバランシェ電流が低減するか又は図2(c)に示すようにアバランシェ電流が流れなくなる。すなわち、浮遊ゲート電極160に注入されるホットホールが減少するか又はホットホールが浮遊ゲート電極160に注入されなくなり、データの消去速度が遅くなる又はデータ消去が止まることとなる。例えば消去の早いビット(セル)の消去速度が遅くなる又は消去が停止しても、消去の遅いビット(セル)の消去速度はそれよりも早いままであるので、消去の早いビットと遅いビットとの閾値電圧の差(すなわち消去後の閾値電圧のばらつき)を低減することができる。
なお、本実施形態においては、一例として、図2(b)においては、データ消去が進んで浮遊ゲート電極160(チャネル形成領域125)の電位が上昇し、チャネルがオンの状態に近づいてドレイン120−ソース130間にチャネル電流が流れ出し、それによってアバランシェ電流(浮遊ゲート電極160に注入されるホットホール)が減少した状態を示している。また、図2(c)においては、さらにデータの消去が進んで浮遊ゲート電極160(チャネル形成領域125)の電位が上昇し、チャネルが完全に開いてアバランシェ電流が流れなくなった(浮遊ゲート電極160にホットホールが注入されなくなった)状態を示している。しかしながら、ドレイン120−ソース130間に電流が流れ始めた時点で、アバランシェ電流が流れなくなる(データ消去が止まる)ように設計しても良い。
このように、本実施形態に係る不揮発性半導体記憶装置100のデータ消去方法によれば、ドレイン120及びソース130のうち、半導体基板110との間でアバランシェブレークダウンを生じない側(本実施形態においてはソース130)を所定電位(接地又は所定電圧を印加)とすることで、浮遊ゲート電極160の電位(換言すればチャネル形成領域125の電位)に基づき、電流消去速度を調整することができる。したがって、消去後の閾値電圧のばらつきを低減することができる。すなわち、過剰消去や消し残りを防ぐことができる。
また、ドレイン120−ソース130間に電流を流して電流消去速度を調整する。したがって、ドレイン120−ソース130間に流れる電流に基づいてデータが消去されたか否かを判定することができる。例えばドレイン120−ソース130間に電流が流れ始めた時点で、消去速度が遅くなる又は消去が停止するので、電流を検出した時点で消去がなされたと判定しても良い。また、電流を検出した時点から所定時間経過後に消去がなされたと判定しても良い。さらには、電流に基づく検出値を閾値と比較し、例えば閾値以上の場合に消去がなされたと判定しても良い。このように、ドレイン120−ソース130間に流れる電流に基づいてデータが消去されたか否かを判定することができるので、ビット(セル)ごとに確実にデータを消去することができる。
なお、図3に示すように、ドレイン120及びソース130のうち、アバランシェブレークダウンが生じる側とは反対(図3においてはソース130)に、抵抗Rが電気的に直列接続された構成としても良い。このように構成すると、消去時にドレイン120とソース130との間に流れる電流を低減することができる。なお、図3は、変形例を示す模式図である。
また、本実施形態においては、ドレイン120とソース130の周りに、半導体基板110のチャネル形成領域125より高濃度(例えば濃度が1×1018cm−3程度)のP導電型(P+)の拡散領域140がそれぞれ形成される例を示した。しかしながら、拡散領域140は、少なくともアバランシェブレークダウンが生じる側の周りに形成されれば良い。例えば図4に示すように、ドレイン120及びソース130のうち、アバランシェブレークダウンが生じる側(本実施形態においてはドレイン120)の周りに拡散領域140が形成され、アバランシェブレークダウンが生じる側とは反対(本実施形態においてはソース130)の周りには、拡散領域140が形成されない構成としても良い。不揮発性半導体記憶装置100をこのような構成すると、拡散領域140がある場合と比べて、ドレイン120−ソース130間に流れるチャネル電流(読み出し電流)を大きくすることができる。すなわち、読み出し効率を向上することができる。なお、図4は、変形例を示す断面図である。
(第2実施形態)
次に、本発明の第2実施形態を、図5に基づいて説明する。図5は、本実施形態に係る不揮発性半導体記憶装置100の主要部の概略構成を示す断面図である。
次に、本発明の第2実施形態を、図5に基づいて説明する。図5は、本実施形態に係る不揮発性半導体記憶装置100の主要部の概略構成を示す断面図である。
第2実施形態における不揮発性半導体記憶装置100は、第1実施形態に示した不揮発性半導体記憶装置100と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第1実施形態においては、拡散領域140の濃度分布について特に限定しなかった。これに対し、本実施形態においては、図5に示すように、拡散領域140の濃度分布を、半導体基板110の主表面近傍140aの濃度が、主表面近傍140aよりも深い底面部位140bの濃度よりも薄くなるように構成した点を特徴とする。具体的には、主表面近傍140aの濃度を例えば1×1017cm−3程度とし、底面部位140bの濃度を第1実施形態同様の例えば1×1018cm−3程度とした。
このように、チャネル形成領域125よりも濃い範囲で主表面近傍140aの濃度を薄くすると、第1実施形態に示したデータ消去方法を適用するにおいて、浮遊ゲート電極160直下の拡散領域140の主表面近傍140aが、浮遊ゲート電極160の電位の影響を受けやすくなる。したがって、ドレイン120とソース130との間のチャネル形成領域125に、チャネルを形成しやすくすることができる。また、ドレイン120とソース130との間でパンチスルーを生じやすくすることができる。また、底面部位140bの濃度は主表面近傍140aよりも濃いので、ドレイン120(又はソース130)と半導体基板110との間でアバランシェブレークダウンを生じやすくすることができる。すなわち、アバランシェブレークダウンによってデータ消去をするとともに、ドレイン120−ソース130間に流れる電流によって、アバランシェ電流を低減又は止めることができる。
なお、本実施形態に係る構成は、第1実施形態に記載の構成のみならず、第2実施形態に記載の構成と組み合わせることも可能である。
(第3実施形態)
次に、本発明の第3実施形態を、図6に基づいて説明する。図6は、本実施形態に係る不揮発性半導体記憶装置100のデータ消去方法を説明するための図ある。
次に、本発明の第3実施形態を、図6に基づいて説明する。図6は、本実施形態に係る不揮発性半導体記憶装置100のデータ消去方法を説明するための図ある。
第3実施形態における不揮発性半導体記憶装置100の消去方法は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第1実施形態においては、ドレイン120及びソース130のうち、アバランシェブレークダウンが生じる側とは反対(ソース130を例示)に、アバランシェブレークダウンが生じる側(ドレイン120を例示)に印加する電圧よりも負の電圧を印加し、具体的には基板電位と同電位(接地)とする例を示した。これに対し、本実施形態においては、基板電位と同電位ではなく、半導体基板110との間に構成される寄生ダイオードがオンしない範囲で基板電位と異なる電圧を印加する点を特徴とする。
なお、本実施形態に係る構成においては、半導体基板110との電位差を−1Vよりも低くすると、ソース130と半導体基板110との間に構成される寄生ダイオードがオン状態となり、順方向電流が流れることとなる。そこで、半導体基板110との間に−1V以上の電位差を有するように、ソース130に基板電位と異なる電圧を印加する。具体的には、図6に示すように2Vの電圧を印加する。
このように、本実施形態に係る不揮発性半導体記憶装置100のデータ消去方法によれば、ドレイン120及びソース130のうち、アバランシェブレークダウンが生じる側とは反対に基板電位と異なる電圧を印加することによって、印加した電圧に応じて、基板バイアス効果により、消去後の閾値電圧(レベル)を調整することができる。
なお、本実施形態に係るデータ消去方法は、第1実施形態に記載の不揮発性半導体記憶装置100の構成のみならず、第2実施形態に記載の構成に適用することも可能である。
(第4実施形態)
次に、本発明の第4実施形態を、図7に基づいて説明する。図7は、本実施形態に係る不揮発性半導体記憶装置100のデータ消去方法を説明するための図ある。
次に、本発明の第4実施形態を、図7に基づいて説明する。図7は、本実施形態に係る不揮発性半導体記憶装置100のデータ消去方法を説明するための図ある。
第4実施形態における不揮発性半導体記憶装置100の消去方法は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第1実施形態においては、半導体基板110の電位(基板電位)を接地(GND)とする例を示した。これに対し、本実施形態においては、基板電位を、ドレイン120及びソース130のうち、アバランシェブレークダウンが生じる側に印加する電圧と、アバランシェブレークダウンが生じる側とは反対に印加する電圧との間の電位とする点を特徴とする。すなわち、ドレイン120−半導体基板110−ソース130間で構成される寄生バイポーラを動作させることによって、ドレイン120−ソース130間に電流を流すようにしても良い。なお、図7においては、基板電位を接地(0V)ではなく、ドレイン120とソース130の中間である1Vとしている。
このように、本実施形態に係る不揮発性半導体記憶装置100のデータ消去方法によれば、ドレイン120−半導体基板110−ソース130間で構成される寄生バイポーラを動作させることによって、ドレイン120−ソース130間に電流を流し、アバランシェ電流を低減又はアバランシェ電流を流れなくすることができる。
なお、本実施形態に係るデータ消去方法は、第1実施形態に記載の不揮発性半導体記憶装置100の構成のみならず、第2実施形態に記載の構成に適用することも可能である。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、ドレイン120及びソース130のうち、ドレイン120側でアバランシェブレークダウンを生じる例を示した。しかしながら、ソース130側でアバランシェブレークダウンを生じる構成としても良い。この場合、ドレイン120を所定電位に固定すれば良い。
本実施形態においては、不揮発性半導体記憶装置100として、Nチャネル型のフラッシュメモリを含む例を示した。しかしながらPチャネル型のフラッシュメモリを含む構成としても良い。さらには、フラッシュ以外のホットホール方式によるデータ消去可能な不揮発性メモリ(例えばEEPROM)を含む構成としても良い。いずれの場合も、本実施形態に示した装置構成、データ消去方法、消去判定方法を採用することができる。
本実施形態においては、ドレイン120及びソース130のうち、アバランシェブレークダウンが生じる側とは反対に印加する電圧を調整することで、閾値電圧を何Vにするのか調整する例を示した。しかしながら、例えば制御ゲート電極180に印加する電圧を調整することによっても、消去後の閾値電圧を何Vにするのか調整することができる。
100・・・不揮発性半導体記憶装置
110・・・半導体基板
120・・・ドレイン
130・・・ソース
160・・・浮遊ゲート電極
180・・・制御ゲート電極
110・・・半導体基板
120・・・ドレイン
130・・・ソース
160・・・浮遊ゲート電極
180・・・制御ゲート電極
Claims (8)
- 第1導電型の半導体基板の主表面に、前記第1導電型とは逆の第2導電型不純物拡散領域であるドレイン及びソースが互いに離間して形成され、前記ドレインと前記ソースとの間を覆うように形成された第1ゲート絶縁膜上に、浮遊ゲート電極、制御ゲート電極、及び前記浮遊ゲート電極と前記制御ゲート電極とを電気的に絶縁する第2ゲート絶縁膜が積層配置された不揮発性半導体記憶装置において、前記ドレイン及び前記ソースの一方と前記半導体基板との間にアバランシェブレークダウンを生じさせて、これに伴うホットホールを前記浮遊ゲート電極に注入することにより、データの消去を行う不揮発性半導体記憶装置のデータ消去方法であって、
前記制御ゲート電極に、基板電位と同電位又は前記基板電位に対して負の電圧を印加し、
前記ドレイン及び前記ソースの一方に、前記基板電位に対して、前記半導体基板との間で前記アバランシェブレークダウンを生じる正の電圧を印加し、
前記ドレイン及び前記ソースの他方に、前記ホットホールの注入に伴う前記浮遊ゲート電極の電位上昇によって前記ドレインと前記ソースとの間に電流が流れるように、前記ドレイン及び前記ソースの一方に印加される電圧に対して負の電圧を印加することを特徴とする不揮発性半導体記憶装置のデータ消去方法。 - 前記ドレイン及び前記ソースのうち、前記アバランシェブレークダウンが生じる側とは反対の前記第2導電型不純物拡散領域を、前記基板電位と同電位とすることを特徴とする請求項1に記載の不揮発性半導体記憶装置のデータ消去方法。
- 前記ドレイン及び前記ソースのうち、前記アバランシェブレークダウンが生じる側とは反対の前記第2導電型不純物拡散領域に、前記半導体基板との間に構成される寄生ダイオードがオンしない範囲で前記基板電位と異なる電圧を印加することを特徴とする請求項1に記載の不揮発性半導体記憶装置のデータ消去方法。
- 前記基板電位を、前記ドレイン及び前記ソースの一方に印加する電圧と前記ドレイン及び前記ソースの他方に印加する電圧との間の電位とすることを特徴とする請求項1〜3いずれか1項に記載の不揮発性半導体記憶装置のデータ消去方法。
- 第1導電型の半導体基板の主表面に、前記第1導電型とは逆の第2導電型不純物拡散領域であるドレイン及びソースが互いに離間して形成され、前記ドレインと前記ソースとの間を覆うように形成された第1ゲート絶縁膜上に、浮遊ゲート電極、制御ゲート電極、及び前記浮遊ゲート電極と前記制御ゲート電極とを電気的に絶縁する第2ゲート絶縁膜が積層配置され、請求項1〜4いずれか1項に記載のデータ消去方法が適用される不揮発性半導体記憶装置において、
前記ドレイン及び前記ソースのうち、少なくとも前記アバランシェブレークダウンが生じる側の前記第2導電型不純物拡散領域の周りに、前記第1導電型で、且つ、前記半導体基板の前記ドレインと前記ソースとの間よりも不純物濃度の高い第1導電型不純物拡散領域が形成されていることを特徴とする不揮発性半導体記憶装置。 - 前記第1導電型不純物拡散領域において、前記半導体基板の主表面近傍の濃度が、前記主表面近傍よりも深い部位の濃度よりも薄いことを特徴とする請求項5に記載の不揮発性半導体記憶装置。
- 前記ドレイン及び前記ソースのうち、前記アバランシェブレークダウンが生じる側とは反対の前記第2導電型不純物拡散領域に、抵抗が電気的に接続されていることを特徴とする請求項5又は請求項6に記載の不揮発性半導体記憶装置。
- 第1導電型の半導体基板の主表面に、前記第1導電型とは逆の第2導電型不純物拡散領域であるドレイン及びソースが互いに離間して形成され、前記ドレインと前記ソースとの間を覆うように形成された第1ゲート絶縁膜上に、浮遊ゲート電極、制御ゲート電極、及び前記浮遊ゲート電極と前記制御ゲート電極とを電気的に絶縁する第2ゲート絶縁膜が積層配置された不揮発性半導体記憶装置において、請求項1〜4いずれか1項に記載のデータ消去方法を適用した際に、データが消去されたか否かを判定する不揮発性半導体記憶装置の消去判定方法であって、
前記ドレインと前記ソースとの間に流れる電流に基づいて、前記データが消去されたと判定することを特徴とする不揮発性半導体記憶装置の消去判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006237763A JP2008060466A (ja) | 2006-09-01 | 2006-09-01 | 不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006237763A JP2008060466A (ja) | 2006-09-01 | 2006-09-01 | 不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008060466A true JP2008060466A (ja) | 2008-03-13 |
Family
ID=39242825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006237763A Pending JP2008060466A (ja) | 2006-09-01 | 2006-09-01 | 不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008060466A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295754A (ja) * | 2008-06-04 | 2009-12-17 | Denso Corp | 不揮発性半導体記憶装置 |
US7796442B2 (en) | 2007-04-02 | 2010-09-14 | Denso Corporation | Nonvolatile semiconductor memory device and method of erasing and programming the same |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH031396A (ja) * | 1989-05-29 | 1991-01-08 | Oki Electric Ind Co Ltd | 半導体記憶装置のデータ書込み及び消去方法 |
JPH05190866A (ja) * | 1991-06-27 | 1993-07-30 | Toshiba Corp | 不揮発性半導体記憶装置およびその動作方法 |
JPH0794613A (ja) * | 1993-09-06 | 1995-04-07 | Philips Electron Nv | 半導体装置及びその製造方法 |
JP2005252034A (ja) * | 2004-03-04 | 2005-09-15 | Sony Corp | 不揮発性半導体メモリ装置とその電荷注入方法、および、電子装置 |
JP2005317191A (ja) * | 2004-04-26 | 2005-11-10 | Macronix Internatl Co Ltd | 電荷トラップ不揮発性メモリのための電荷均衡化を有する動作方式 |
JP2006502581A (ja) * | 2002-10-09 | 2006-01-19 | フリースケール セミコンダクター インコーポレイテッド | 不揮発性メモリーデバイスおよびそれの形成方法 |
-
2006
- 2006-09-01 JP JP2006237763A patent/JP2008060466A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH031396A (ja) * | 1989-05-29 | 1991-01-08 | Oki Electric Ind Co Ltd | 半導体記憶装置のデータ書込み及び消去方法 |
JPH05190866A (ja) * | 1991-06-27 | 1993-07-30 | Toshiba Corp | 不揮発性半導体記憶装置およびその動作方法 |
JPH0794613A (ja) * | 1993-09-06 | 1995-04-07 | Philips Electron Nv | 半導体装置及びその製造方法 |
JP2006502581A (ja) * | 2002-10-09 | 2006-01-19 | フリースケール セミコンダクター インコーポレイテッド | 不揮発性メモリーデバイスおよびそれの形成方法 |
JP2005252034A (ja) * | 2004-03-04 | 2005-09-15 | Sony Corp | 不揮発性半導体メモリ装置とその電荷注入方法、および、電子装置 |
JP2005317191A (ja) * | 2004-04-26 | 2005-11-10 | Macronix Internatl Co Ltd | 電荷トラップ不揮発性メモリのための電荷均衡化を有する動作方式 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7796442B2 (en) | 2007-04-02 | 2010-09-14 | Denso Corporation | Nonvolatile semiconductor memory device and method of erasing and programming the same |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US9030877B2 (en) | 2007-08-30 | 2015-05-12 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
JP2009295754A (ja) * | 2008-06-04 | 2009-12-17 | Denso Corp | 不揮発性半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007142398A (ja) | 単層ポリシリコン不揮発性メモリーセルの駆動方法 | |
KR20060042165A (ko) | 불휘발성 반도체 메모리 장치와 그 전하 주입 방법, 및, 전자 장치 | |
JPS63249375A (ja) | 半導体記憶装置のデ−タ消去方法 | |
JP5059437B2 (ja) | 不揮発性半導体記憶装置 | |
JP2010134983A (ja) | デプレッションタイプnandフラッシュメモリ | |
JP2007294861A (ja) | 単層ポリシリコン不揮発性メモリーセルの動作方法 | |
JP2005354074A (ja) | 不揮発性メモリ素子及びその駆動方法 | |
KR100735929B1 (ko) | 낸드형 플래시 메모리 어레이 및 그 동작 방법 | |
JP4622902B2 (ja) | 不揮発性半導体記憶装置 | |
US7728378B2 (en) | Nonvolatile semiconductor memory device, manufacturing method thereof and method of programming information into the memory device | |
JP2008060466A (ja) | 不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法 | |
US7088623B2 (en) | Non-volatile memory technology suitable for flash and byte operation application | |
KR101700992B1 (ko) | 비휘발성 메모리 및 비휘발성 메모리의 제조 방법 | |
KR19980024206A (ko) | 드레인 소거 불가능한 이피롬 셀 | |
TWI419166B (zh) | Low - pressure rapid erasure of nonvolatile memory | |
US9966476B2 (en) | Semiconductor memory device having first and second floating gates of different polarity | |
JP2005057106A (ja) | 不揮発性半導体メモリ装置およびその電荷注入方法 | |
US9424924B2 (en) | Non-volatile semiconductor memory device having depletion-type and enhancement-type channel regions | |
JP5353071B2 (ja) | 不揮発性半導体記憶装置 | |
JP2010272832A (ja) | 不揮発性半導体記憶装置および動作方法 | |
KR100600316B1 (ko) | 플래쉬 메모리 셀 및 그 소거 방법 | |
JP2009021305A (ja) | 不揮発性メモリトランジスタ | |
JP3420132B2 (ja) | 不揮発性半導体記憶装置 | |
KR100466187B1 (ko) | 플래시 메모리 셀 | |
JP5522296B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |