JP3420132B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP3420132B2 JP3420132B2 JP26600999A JP26600999A JP3420132B2 JP 3420132 B2 JP3420132 B2 JP 3420132B2 JP 26600999 A JP26600999 A JP 26600999A JP 26600999 A JP26600999 A JP 26600999A JP 3420132 B2 JP3420132 B2 JP 3420132B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- nonvolatile semiconductor
- memory device
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置、特に浮遊ゲートを有するフラッシュメモリセル
アレイに関するものである。 【０００２】 【従来の技術】図５に示すように従来例に係る不揮発性
半導体記憶装置は、Ｐ型半導体基板１の表層に第１のゲ
ート絶縁膜４と多結晶シリコンからなる浮遊ゲート６，
７と第２のゲート絶縁膜５と第２の多結晶シリコンから
なる制御ゲート８，９が順次積層された複合ゲートを有
している。 【０００３】さらに図５に示すように従来例に係る不揮
発性半導体記憶装置は、前記複合ゲートの両側のＰ型半
導体基板１上にＮ+型拡散層からなるソース１０，１１
及びドレイン１２が形成されてメモリセルＭ１，Ｍ２が
構成され、そのメモリセルＭ１，Ｍ２のドレイン１２に
はビット線１３が接続され、ソース１０，１１にはソー
ス線１４が接続されている。 【０００４】図示した従来例に係る不揮発性半導体記憶
装置では、図５に示すように通常読出し時は、メモリセ
ルＭ１，Ｍ２のアレイ基体部（Ｐ型半導体基板１）及び
共通なソース１０，１１を接地電位に保持して、読出し
対象の選択メモリセルＭ２に接続される選択ワードと選
択デジットに正電圧を印加する、或いは図６に示すよう
に通常読出し時は、メモリセルＭ１，Ｍ２のアレイ基体
部（Ｐ型半導体基板１）及び共通なソース１０，１１を
接地電位に保持して、読出し対象の選択メモリセルＭ２
に接続される選択ワードと選択デジットに正電圧を印加
し、かつ非選択メモリセルＭ１のワード（制御ゲート
９）に負電圧（−０．５Ｖ）を印加するようになってい
る。 【０００５】 【発明が解決しようとする課題】しかしながら図５に示
す従来例では、選択デジットに接続された非選択メモリ
セルＭ１のしきい値が低く設定されている場合、ドレイ
ン１２に読出しの正電圧が印加されたとき、ドレイン１
２と浮遊ゲート７との容量結合により、浮遊ゲート７の
電位が上昇し、非選択メモリセルＭ１にチャネル性のリ
ークが生じるため、選択デジットに接続された非選択メ
モリセルＭ１にリークが生じ、選択メモリセルＭ２の読
出しに支障が生じてしまうという問題がある。 【０００６】一方、図６に示す従来例では、非選択メモ
リセルＭ１のリークは抑制されるが、負電圧発生回路や
非選択ワードに印加するためのデコード回路の余計な回
路が必要になるという問題がある。 【０００７】本発明の目的は、制御ゲートからみたメモ
リセルのしきい値を高くして、読出し時の非選択メモリ
セルのドレインリーク電流を抑制するようにした不揮発
性半導体記憶装置を提供することにある。 【０００８】 【課題を解決するための手段】前記目的を達成するた
め、本発明に係る不揮発性半導体記憶装置は、浮遊ゲー
トを有する不揮発性半導体記憶装置であって、半導体基
板の表面側に深さの異なる異導電型のウエルからなる２
重ウエルを有し、かつ前記２重ウエル上に、前記浮遊ゲ
ートと制御ゲートとを順次積層して複合ゲートを構成
し、さらに前記複合ゲートの両側に位置する半導体基板
の表層にソース及びドレインを形成してメモリセルを構
成し、読出し動作時には、前記メモリセルが形成される
２重ウエルの両ウエルとメモリセルのソースとに正電圧
を印加する手段を有するものである。 【０００９】 【００１０】 【００１１】 【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。 【００１２】（実施形態１）図１は、本発明の実施形態
１に係る不揮発性半導体記憶装置を示す断面図である。 【００１３】図１に示す本発明の実施形態１に係る不揮
発性半導体記憶装置は、Ｐ型半導体基板（半導体基体）
１の表面に、深いＮウエル２と前記深いＮウエル２内に
形成した浅いＰウエル３とから構成された２重ウエルを
有しており、前記２重ウエル上に、膜厚が約１００Å程
度の第１のゲート絶縁膜４と多結晶シリコンからなる浮
遊ゲート６，７とＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ
−Ｏｘｉｄｅ）の３層構造と、酸化膜換算約２００Åの
第２のゲート絶縁膜５と、第２の多結晶シリコンからな
る制御ゲート８，９とを順次積層して複合ゲートを構成
し、さらに前記複合ゲートの両側に位置するＰ型半導体
基板１の表層にＮ+型拡散層からなるソース１０，１１
及びドレイン１２を形成してメモリセルＭ１，Ｍ２を構
成したものである。 【００１４】さらにメモリセルＭ１，Ｍ２のドレイン１
２にはビット線１３を接続し、かつ共通のソース１０，
１１にはソース線１４に接続している。 【００１５】図２は、ビット線とソース線に連結される
メモリセルを回路図で示したものである。 【００１６】図２に示すメモリセルＭ１〜Ｍｉは、図１
に示すメモリセルＭ１，Ｍ２と同様に構成されており、
各メモリセルＭ１〜Ｍｉのソース１０，１１はソース線
１４に共通に接続され、各メモリセルＭ１〜Ｍｉのドレ
イン１２はビット線１３に共通に接続されている。 【００１７】次に本発明の実施形態１に係る不揮発性半
導体記憶装置における書込み及び、消去の動作の代表例
を図２及び図３を用いて説明する。なお、図において、
書込み，消去，読出し対象のメモリセルを選択メモリセ
ルＭ２と表記し、それらの対象となり得ないものを非選
択メモリセルＭ１と表記している。 【００１８】メモリセルの書込みを行う場合には、選択
メモリセルＭ２のドレイン１２に接続されるビット線１
３に例えば約５Ｖを、ソース１０に接続されるソース線
１４に０Ｖを、選択メモリセルＭ２の制御ゲート８に例
えば８．５Ｖをそれぞれ印加することにより、ドレイン
１２の近傍でインパクトアイオナイゼーションを誘起
し、電子を選択メモリセルＭ２の浮遊ゲート６に注入さ
せて、選択メモリセルＭ２のしきい値を約６Ｖ程度の高
レベルにシフトさせて行う。 【００１９】この際、非選択のメモリセルＭ１，Ｍ３〜
Ｍｉの制御ゲート９は接地電位に保持しておく。 【００２０】一方、選択メモリセルＭ２の消去を行う場
合には、ソース１０，１１とドレイン１２に接続される
ビット線１３及びソース線１４を浮遊状態にして、制御
ゲート８，９に負電圧を印加し、浮遊ゲート６，７から
半導体基板１に第１のゲート酸化膜４を介して電子をフ
ァウラーノルドハイムトンネル放出させて行う。 【００２１】その選択メモリセルＭ２の消去を行う場合
に、制御ゲート８，９に印加する負電圧は例えば−１７
Ｖ、その消去パルス幅が５ｍｓｅｃであり、選択メモリ
セルＭ２のしきい値が最終消去レベル、例えば３Ｖにな
るまで、制御ゲート８，９に前記負電圧を逐次印加する
ようになっている。 【００２２】上述した本発明の実施形態１に係る不揮発
性半導体記憶装置における読出し方法を図３を参照して
以下に説明する。 【００２３】メモリセルの読出しを行う場合には、２重
ウエルの深いＮウエル２と浅いＰウエル３とに正電圧、
例えば０．５Ｖ印加し、メモリセルのソース１０，１１
に接続されるソース線１４にウエル２，３と同じ電圧、
例えば０．５Ｖを印加し、選択されたメモリセルＭ２の
制御ゲート８に例えば５Ｖの電圧を印加し、非選択のメ
モリセルＭ１，Ｍ３〜Ｍｉの制御ゲート９は０Ｖに保持
して、メモリセルＭ２のドレイン１２に接続されるビッ
ト線１３に例えば１．５Ｖを印加して行う。 【００２４】選択メモリセルＭ２の浮遊ゲート６に電子
が蓄積されているか否かは、メモリセルＭ２のオン電流
が流れるか、流れないかに基づいて判定する。 【００２５】本発明の実施形態１に係る不揮発性半導体
記憶装置では、選択メモリセルＭ２の浮遊ゲート６に電
子が蓄積されているか否かを、メモリセルＭ２のオン電
流が流れるか、流れないかで判定する際、非選択メモリ
セルＭ１，Ｍ３〜Ｍｉは、同一ビット線１３上に（ｉ−
１）ビットあるため、読出し動作の際に、深いＮウエル
２とＰウエル３、及びソース線１４に正電圧０．５Ｖを
印加することにより、選択メモリセルＭ２の制御ゲート
９からみたしきい値が０．５Ｖ高くなり、非選択メモリ
セルＭ１，Ｍ３〜Ｍｉのドレインリーク電流は抑制され
る。 【００２６】本発明の実施形態１に係る不揮発性半導体
記憶装置において、非選択メモリセルのドレインリーク
電流は抑制される理由について説明する。 【００２７】すなわち本発明の実施形態１に係る不揮発
性半導体記憶装置では、選択デジットに接続された非選
択メモリセル（図３の場合には、非選択メモリセルＭ
１，Ｍ３〜Ｍｉ）のしきい値が低く設定されている場
合、ドレインに読出しの正電圧が印加されたとき、ドレ
インと浮遊ゲートとの容量結合により、浮遊ゲートの電
位が上昇して、非選択メモリセルにチャネル性のリーク
が生じるが、セルアレイ部（半導体基体１）とセルアレ
イの共通ソース１０，１１とに正電圧を印加することに
より、リークを抑制するためである。 【００２８】以上のように本発明の実施形態１に係る不
揮発性半導体記憶装置によれば、同一ビット線上の（ｉ
−１）個の非選択メモリセルＭ１，Ｍ３〜Ｍｉによるド
レインリーク電流が選択メモリセルＭ２のオン電流に比
べて、無視できる程に小さく抑制され、選択メモリセル
Ｍ２の読み出し不良を起こすことはなくなる。 【００２９】また非選択メモリセルＭ１，Ｍ３〜Ｍｉの
ドレインリーク電流が抑制されるため、メモリセルＭ
１，Ｍ３〜Ｍｉの消去状態のしきい値をより低く設定で
き、選択メモリセルＭ２の読出し時のオン電流を高く確
保できる。メモリセルのオン電流を高くできることは、
読出し速度を速める効果がある。 【００３０】（実施形態２）図４は、本発明の実施形態
２に係る不揮発性半導体記憶装置を示す断面図、及び本
発明の実施形態２に係る不揮発性半導体装置の読出し動
作を説明する図である。 【００３１】図４に示す本発明の実施形態２に係る不揮
発性半導体記憶装置は、図１に示す実施形態１の不揮発
性半導体記憶装置と異なり、Ｐ型半導体基板１に深いＮ
ウエル２と浅いＰウエル３からなる２重ウエルを有しな
い構成としたことを特徴とするものである。その他の構
成は図１に示す本発明の実施形態１の構成と同様であ
る。 【００３２】図４に示す本発明の実施形態２に係る不揮
発性半導体記憶装置では、読出し動作の際、Ｐ型半導体
基板１を接地電位に保持し、メモリセルＭ１，Ｍ２のソ
ース１０，１１に接続されるソース線１４に正電圧、例
えば０．５Ｖ印加し、非選択メモリセルＭ１の制御ゲー
ト９は接地電位に保持して、選択メモリセルＭ２の制御
ゲート８に例えば５Ｖ印加し、選択メモリセルＭ２のド
レイン１２に接続されるビット線１３には例えば１．５
Ｖの読出し電圧を印加して行う。 【００３３】上述した図１に示す実施形態１の不揮発性
半導体記憶装置とは違って、図４に示す実施形態２の不
揮発性半導体記憶装置では、メモリセルの基板基体部
（半導体基板１）には正電圧を印加しないため、ソース
１０，１１にのみ正電圧を印加している。 【００３４】図４に示す本発明の実施形態２に係る不揮
発性半導体記憶装置によれば、基板基体部（半導体基板
１）を接地電位に保持し、ソース１０，１１にのみ正電
圧を印加することにより、制御ゲート９からみたメモリ
セルＭ１のしきい値は高くなり、読出し時の非選択メモ
リセルＭ１のドレインリーク電流を抑制することができ
るという利点を有するものである。 【００３５】 【発明の効果】以上説明したように本発明によれば、選
択デジットに接続された非選択メモリセルのしきい値が
低く設定されている場合、ドレインに読出しの正電圧が
印加されたとき、ドレインと浮遊ゲートとの容量結合に
より、浮遊ゲート電位が上昇し、非選択メモリセルにチ
ャネル性のリークが生じるが、セルアレイ部（半導体基
板）とセルアレイの共通ソースとに正電圧を印加するこ
とにより、リークを抑制することができ、したがって読
出し時に同一デジット線上の非選択メモリセルによるド
レイン浮き上がりリークを抑制できるため、非選択メモ
リセルの低レベルしきい値を低く設定でき、それによっ
て高レベルしきい値も低く設定することができ、高レベ
ルしきい値の設定に必要な電圧が低電圧化できる。
憶装置、特に浮遊ゲートを有するフラッシュメモリセル
アレイに関するものである。 【０００２】 【従来の技術】図５に示すように従来例に係る不揮発性
半導体記憶装置は、Ｐ型半導体基板１の表層に第１のゲ
ート絶縁膜４と多結晶シリコンからなる浮遊ゲート６，
７と第２のゲート絶縁膜５と第２の多結晶シリコンから
なる制御ゲート８，９が順次積層された複合ゲートを有
している。 【０００３】さらに図５に示すように従来例に係る不揮
発性半導体記憶装置は、前記複合ゲートの両側のＰ型半
導体基板１上にＮ+型拡散層からなるソース１０，１１
及びドレイン１２が形成されてメモリセルＭ１，Ｍ２が
構成され、そのメモリセルＭ１，Ｍ２のドレイン１２に
はビット線１３が接続され、ソース１０，１１にはソー
ス線１４が接続されている。 【０００４】図示した従来例に係る不揮発性半導体記憶
装置では、図５に示すように通常読出し時は、メモリセ
ルＭ１，Ｍ２のアレイ基体部（Ｐ型半導体基板１）及び
共通なソース１０，１１を接地電位に保持して、読出し
対象の選択メモリセルＭ２に接続される選択ワードと選
択デジットに正電圧を印加する、或いは図６に示すよう
に通常読出し時は、メモリセルＭ１，Ｍ２のアレイ基体
部（Ｐ型半導体基板１）及び共通なソース１０，１１を
接地電位に保持して、読出し対象の選択メモリセルＭ２
に接続される選択ワードと選択デジットに正電圧を印加
し、かつ非選択メモリセルＭ１のワード（制御ゲート
９）に負電圧（−０．５Ｖ）を印加するようになってい
る。 【０００５】 【発明が解決しようとする課題】しかしながら図５に示
す従来例では、選択デジットに接続された非選択メモリ
セルＭ１のしきい値が低く設定されている場合、ドレイ
ン１２に読出しの正電圧が印加されたとき、ドレイン１
２と浮遊ゲート７との容量結合により、浮遊ゲート７の
電位が上昇し、非選択メモリセルＭ１にチャネル性のリ
ークが生じるため、選択デジットに接続された非選択メ
モリセルＭ１にリークが生じ、選択メモリセルＭ２の読
出しに支障が生じてしまうという問題がある。 【０００６】一方、図６に示す従来例では、非選択メモ
リセルＭ１のリークは抑制されるが、負電圧発生回路や
非選択ワードに印加するためのデコード回路の余計な回
路が必要になるという問題がある。 【０００７】本発明の目的は、制御ゲートからみたメモ
リセルのしきい値を高くして、読出し時の非選択メモリ
セルのドレインリーク電流を抑制するようにした不揮発
性半導体記憶装置を提供することにある。 【０００８】 【課題を解決するための手段】前記目的を達成するた
め、本発明に係る不揮発性半導体記憶装置は、浮遊ゲー
トを有する不揮発性半導体記憶装置であって、半導体基
板の表面側に深さの異なる異導電型のウエルからなる２
重ウエルを有し、かつ前記２重ウエル上に、前記浮遊ゲ
ートと制御ゲートとを順次積層して複合ゲートを構成
し、さらに前記複合ゲートの両側に位置する半導体基板
の表層にソース及びドレインを形成してメモリセルを構
成し、読出し動作時には、前記メモリセルが形成される
２重ウエルの両ウエルとメモリセルのソースとに正電圧
を印加する手段を有するものである。 【０００９】 【００１０】 【００１１】 【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。 【００１２】（実施形態１）図１は、本発明の実施形態
１に係る不揮発性半導体記憶装置を示す断面図である。 【００１３】図１に示す本発明の実施形態１に係る不揮
発性半導体記憶装置は、Ｐ型半導体基板（半導体基体）
１の表面に、深いＮウエル２と前記深いＮウエル２内に
形成した浅いＰウエル３とから構成された２重ウエルを
有しており、前記２重ウエル上に、膜厚が約１００Å程
度の第１のゲート絶縁膜４と多結晶シリコンからなる浮
遊ゲート６，７とＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ
−Ｏｘｉｄｅ）の３層構造と、酸化膜換算約２００Åの
第２のゲート絶縁膜５と、第２の多結晶シリコンからな
る制御ゲート８，９とを順次積層して複合ゲートを構成
し、さらに前記複合ゲートの両側に位置するＰ型半導体
基板１の表層にＮ+型拡散層からなるソース１０，１１
及びドレイン１２を形成してメモリセルＭ１，Ｍ２を構
成したものである。 【００１４】さらにメモリセルＭ１，Ｍ２のドレイン１
２にはビット線１３を接続し、かつ共通のソース１０，
１１にはソース線１４に接続している。 【００１５】図２は、ビット線とソース線に連結される
メモリセルを回路図で示したものである。 【００１６】図２に示すメモリセルＭ１〜Ｍｉは、図１
に示すメモリセルＭ１，Ｍ２と同様に構成されており、
各メモリセルＭ１〜Ｍｉのソース１０，１１はソース線
１４に共通に接続され、各メモリセルＭ１〜Ｍｉのドレ
イン１２はビット線１３に共通に接続されている。 【００１７】次に本発明の実施形態１に係る不揮発性半
導体記憶装置における書込み及び、消去の動作の代表例
を図２及び図３を用いて説明する。なお、図において、
書込み，消去，読出し対象のメモリセルを選択メモリセ
ルＭ２と表記し、それらの対象となり得ないものを非選
択メモリセルＭ１と表記している。 【００１８】メモリセルの書込みを行う場合には、選択
メモリセルＭ２のドレイン１２に接続されるビット線１
３に例えば約５Ｖを、ソース１０に接続されるソース線
１４に０Ｖを、選択メモリセルＭ２の制御ゲート８に例
えば８．５Ｖをそれぞれ印加することにより、ドレイン
１２の近傍でインパクトアイオナイゼーションを誘起
し、電子を選択メモリセルＭ２の浮遊ゲート６に注入さ
せて、選択メモリセルＭ２のしきい値を約６Ｖ程度の高
レベルにシフトさせて行う。 【００１９】この際、非選択のメモリセルＭ１，Ｍ３〜
Ｍｉの制御ゲート９は接地電位に保持しておく。 【００２０】一方、選択メモリセルＭ２の消去を行う場
合には、ソース１０，１１とドレイン１２に接続される
ビット線１３及びソース線１４を浮遊状態にして、制御
ゲート８，９に負電圧を印加し、浮遊ゲート６，７から
半導体基板１に第１のゲート酸化膜４を介して電子をフ
ァウラーノルドハイムトンネル放出させて行う。 【００２１】その選択メモリセルＭ２の消去を行う場合
に、制御ゲート８，９に印加する負電圧は例えば−１７
Ｖ、その消去パルス幅が５ｍｓｅｃであり、選択メモリ
セルＭ２のしきい値が最終消去レベル、例えば３Ｖにな
るまで、制御ゲート８，９に前記負電圧を逐次印加する
ようになっている。 【００２２】上述した本発明の実施形態１に係る不揮発
性半導体記憶装置における読出し方法を図３を参照して
以下に説明する。 【００２３】メモリセルの読出しを行う場合には、２重
ウエルの深いＮウエル２と浅いＰウエル３とに正電圧、
例えば０．５Ｖ印加し、メモリセルのソース１０，１１
に接続されるソース線１４にウエル２，３と同じ電圧、
例えば０．５Ｖを印加し、選択されたメモリセルＭ２の
制御ゲート８に例えば５Ｖの電圧を印加し、非選択のメ
モリセルＭ１，Ｍ３〜Ｍｉの制御ゲート９は０Ｖに保持
して、メモリセルＭ２のドレイン１２に接続されるビッ
ト線１３に例えば１．５Ｖを印加して行う。 【００２４】選択メモリセルＭ２の浮遊ゲート６に電子
が蓄積されているか否かは、メモリセルＭ２のオン電流
が流れるか、流れないかに基づいて判定する。 【００２５】本発明の実施形態１に係る不揮発性半導体
記憶装置では、選択メモリセルＭ２の浮遊ゲート６に電
子が蓄積されているか否かを、メモリセルＭ２のオン電
流が流れるか、流れないかで判定する際、非選択メモリ
セルＭ１，Ｍ３〜Ｍｉは、同一ビット線１３上に（ｉ−
１）ビットあるため、読出し動作の際に、深いＮウエル
２とＰウエル３、及びソース線１４に正電圧０．５Ｖを
印加することにより、選択メモリセルＭ２の制御ゲート
９からみたしきい値が０．５Ｖ高くなり、非選択メモリ
セルＭ１，Ｍ３〜Ｍｉのドレインリーク電流は抑制され
る。 【００２６】本発明の実施形態１に係る不揮発性半導体
記憶装置において、非選択メモリセルのドレインリーク
電流は抑制される理由について説明する。 【００２７】すなわち本発明の実施形態１に係る不揮発
性半導体記憶装置では、選択デジットに接続された非選
択メモリセル（図３の場合には、非選択メモリセルＭ
１，Ｍ３〜Ｍｉ）のしきい値が低く設定されている場
合、ドレインに読出しの正電圧が印加されたとき、ドレ
インと浮遊ゲートとの容量結合により、浮遊ゲートの電
位が上昇して、非選択メモリセルにチャネル性のリーク
が生じるが、セルアレイ部（半導体基体１）とセルアレ
イの共通ソース１０，１１とに正電圧を印加することに
より、リークを抑制するためである。 【００２８】以上のように本発明の実施形態１に係る不
揮発性半導体記憶装置によれば、同一ビット線上の（ｉ
−１）個の非選択メモリセルＭ１，Ｍ３〜Ｍｉによるド
レインリーク電流が選択メモリセルＭ２のオン電流に比
べて、無視できる程に小さく抑制され、選択メモリセル
Ｍ２の読み出し不良を起こすことはなくなる。 【００２９】また非選択メモリセルＭ１，Ｍ３〜Ｍｉの
ドレインリーク電流が抑制されるため、メモリセルＭ
１，Ｍ３〜Ｍｉの消去状態のしきい値をより低く設定で
き、選択メモリセルＭ２の読出し時のオン電流を高く確
保できる。メモリセルのオン電流を高くできることは、
読出し速度を速める効果がある。 【００３０】（実施形態２）図４は、本発明の実施形態
２に係る不揮発性半導体記憶装置を示す断面図、及び本
発明の実施形態２に係る不揮発性半導体装置の読出し動
作を説明する図である。 【００３１】図４に示す本発明の実施形態２に係る不揮
発性半導体記憶装置は、図１に示す実施形態１の不揮発
性半導体記憶装置と異なり、Ｐ型半導体基板１に深いＮ
ウエル２と浅いＰウエル３からなる２重ウエルを有しな
い構成としたことを特徴とするものである。その他の構
成は図１に示す本発明の実施形態１の構成と同様であ
る。 【００３２】図４に示す本発明の実施形態２に係る不揮
発性半導体記憶装置では、読出し動作の際、Ｐ型半導体
基板１を接地電位に保持し、メモリセルＭ１，Ｍ２のソ
ース１０，１１に接続されるソース線１４に正電圧、例
えば０．５Ｖ印加し、非選択メモリセルＭ１の制御ゲー
ト９は接地電位に保持して、選択メモリセルＭ２の制御
ゲート８に例えば５Ｖ印加し、選択メモリセルＭ２のド
レイン１２に接続されるビット線１３には例えば１．５
Ｖの読出し電圧を印加して行う。 【００３３】上述した図１に示す実施形態１の不揮発性
半導体記憶装置とは違って、図４に示す実施形態２の不
揮発性半導体記憶装置では、メモリセルの基板基体部
（半導体基板１）には正電圧を印加しないため、ソース
１０，１１にのみ正電圧を印加している。 【００３４】図４に示す本発明の実施形態２に係る不揮
発性半導体記憶装置によれば、基板基体部（半導体基板
１）を接地電位に保持し、ソース１０，１１にのみ正電
圧を印加することにより、制御ゲート９からみたメモリ
セルＭ１のしきい値は高くなり、読出し時の非選択メモ
リセルＭ１のドレインリーク電流を抑制することができ
るという利点を有するものである。 【００３５】 【発明の効果】以上説明したように本発明によれば、選
択デジットに接続された非選択メモリセルのしきい値が
低く設定されている場合、ドレインに読出しの正電圧が
印加されたとき、ドレインと浮遊ゲートとの容量結合に
より、浮遊ゲート電位が上昇し、非選択メモリセルにチ
ャネル性のリークが生じるが、セルアレイ部（半導体基
板）とセルアレイの共通ソースとに正電圧を印加するこ
とにより、リークを抑制することができ、したがって読
出し時に同一デジット線上の非選択メモリセルによるド
レイン浮き上がりリークを抑制できるため、非選択メモ
リセルの低レベルしきい値を低く設定でき、それによっ
て高レベルしきい値も低く設定することができ、高レベ
ルしきい値の設定に必要な電圧が低電圧化できる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る不揮発性半導体記憶
装置を示す断面図である。 【図２】本発明の実施形態１に係る不揮発性半導体装置
の動作を説明するメモリセルアレイ回路図である。 【図３】本発明の実施形態１に係る不揮発性半導体装置
の読出し動作を説明する図である。 【図４】本発明の実施形態２に係る不揮発性半導体記憶
装置を示す断面図、及び本発明の実施形態２に係る不揮
発性半導体装置の読出し動作を説明する図である。 【図５】従来例に係る不揮発性半導体記憶装置を示す断
面図、及び不揮発性半導体記憶装置の読出し動作を説明
する図である。 【図６】従来例に係る不揮発性半導体記憶装置を示す断
面図、及び不揮発性半導体記憶装置の読出し動作を説明
する図である。 【符号の説明】 １ Ｐ型半導体基板（半導体基体） ２ 深いＮウエル ３ 浅いＰウエル ４ 第１のゲート絶縁膜 ５ 第２のゲート絶縁膜 ６ 浮遊ゲート ７ 浮遊ゲート ８ 制御ゲート ９ 制御ゲート １０，１１ ソース １２ ドレイン １３ ビット線 １４ ソース線
装置を示す断面図である。 【図２】本発明の実施形態１に係る不揮発性半導体装置
の動作を説明するメモリセルアレイ回路図である。 【図３】本発明の実施形態１に係る不揮発性半導体装置
の読出し動作を説明する図である。 【図４】本発明の実施形態２に係る不揮発性半導体記憶
装置を示す断面図、及び本発明の実施形態２に係る不揮
発性半導体装置の読出し動作を説明する図である。 【図５】従来例に係る不揮発性半導体記憶装置を示す断
面図、及び不揮発性半導体記憶装置の読出し動作を説明
する図である。 【図６】従来例に係る不揮発性半導体記憶装置を示す断
面図、及び不揮発性半導体記憶装置の読出し動作を説明
する図である。 【符号の説明】 １ Ｐ型半導体基板（半導体基体） ２ 深いＮウエル ３ 浅いＰウエル ４ 第１のゲート絶縁膜 ５ 第２のゲート絶縁膜 ６ 浮遊ゲート ７ 浮遊ゲート ８ 制御ゲート ９ 制御ゲート １０，１１ ソース １２ ドレイン １３ ビット線 １４ ソース線
Claims (1)
- (57)【特許請求の範囲】【請求項１】 浮遊ゲートを有する不揮発性半導体記憶
装置であって、 半導体基板の表面側に深さの異なる異導電型のウエルか
らなる２重ウエルを有し、かつ前記２重ウエル上に、前
記浮遊ゲートと制御ゲートとを順次積層して複合ゲート
を構成し、さらに前記複合ゲートの両側に位置する半導
体基板の表層にソース及びドレインを形成してメモリセ
ルを構成し、 読出し動作時には、前記メモリセルが形成される２重ウ
エルの両ウエルとメモリセルのソースとに正電圧を印加
する手段を有することを特徴とする不揮発性半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26600999A JP3420132B2 (ja) | 1999-09-20 | 1999-09-20 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26600999A JP3420132B2 (ja) | 1999-09-20 | 1999-09-20 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093994A JP2001093994A (ja) | 2001-04-06 |
| JP3420132B2 true JP3420132B2 (ja) | 2003-06-23 |
Family
ID=17425116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26600999A Expired - Fee Related JP3420132B2 (ja) | 1999-09-20 | 1999-09-20 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420132B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5446149B2 (ja) * | 2008-07-07 | 2014-03-19 | 株式会社デンソー | 不揮発性半導体装置 |
-
1999
- 1999-09-20 JP JP26600999A patent/JP3420132B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001093994A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7177192B2 (en) | Method of operating a flash memory device | |
| US6646924B1 (en) | Non-volatile memory and operating method thereof | |
| JP4562602B2 (ja) | メモリーセル及び関連操作方法 | |
| JP2007142398A (ja) | 単層ポリシリコン不揮発性メモリーセルの駆動方法 | |
| JP2005510889A (ja) | バイト消去可能なｅｅｐｒｏｍメモリを有する半導体デバイス | |
| JPH09213094A (ja) | 半導体記憶装置および半導体記憶装置の情報読出方法 | |
| JPH09306182A (ja) | 不揮発性記憶装置 | |
| JP2005012219A (ja) | Ｓｏｎｏｓメモリ素子及びそのデータ消去方法 | |
| US6822910B2 (en) | Non-volatile memory and operating method thereof | |
| JP2006080247A5 (ja) | ||
| JPH06291332A (ja) | 半導体記憶装置及びその使用方法 | |
| JP2003204000A (ja) | 不揮発性半導体メモリ装置および電荷注入方法 | |
| JPH11126494A (ja) | 不揮発性半導体記憶装置のデータ消去方法 | |
| JPH11233743A (ja) | 不揮発性半導体記憶装置 | |
| JP3464955B2 (ja) | 半導体記憶装置及び記憶方法 | |
| JP3420132B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH05110113A (ja) | 半導体記憶装置およびその記憶情報読出方法 | |
| JPH09246404A (ja) | 不揮発性半導体記憶装置 | |
| US6940757B2 (en) | Structure and operating method for nonvolatile memory cell | |
| JP2004006549A (ja) | 不揮発性半導体記憶装置における情報の消去方法 | |
| US20230386574A1 (en) | Flash memory | |
| JP3324691B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ書き換え方法 | |
| KR100600316B1 (ko) | 플래쉬 메모리 셀 및 그 소거 방법 | |
| JP2006236424A (ja) | 不揮発性メモリデバイス、および、その電荷注入方法 | |
| JP3104978B2 (ja) | 不揮発性半導体記憶装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |