JP5446149B2 - 不揮発性半導体装置 - Google Patents
不揮発性半導体装置 Download PDFInfo
- Publication number
- JP5446149B2 JP5446149B2 JP2008176989A JP2008176989A JP5446149B2 JP 5446149 B2 JP5446149 B2 JP 5446149B2 JP 2008176989 A JP2008176989 A JP 2008176989A JP 2008176989 A JP2008176989 A JP 2008176989A JP 5446149 B2 JP5446149 B2 JP 5446149B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- selected cell
- conductivity type
- data
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される不揮発性半導体装置は、例えばフラッシュメモリとして用いられるものである。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。本実施形態では、非選択セル23の各メモリトランジスタ1のソース領域16の電位を浮遊電位に固定することが特徴となっている。
本実施形態では、第2実施形態と異なる部分についてのみ説明する。本実施形態では、非選択セル23のワード線18にGND電圧よりも高い電圧を印加することが特徴となっている。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図7は、本実施形態に係る不揮発性半導体装置の構成図である。また、図8は、本実施形態に係るメモリトランジスタ1の一部断面図である。
上記各実施形態に示されたビット線電圧印加部2、ワード線電圧印加部3、ソース線電圧印加部4、ウェル電位調整部5や、図示しない制御部は各部位に電圧を印加するための回路部としての一例を示したものであり、これらに限定されるものではない。例えば、これらが一つにまとめられた回路手段を採用しても良い。
5 ウェル電位調整部
8 半導体基板
9 P型ウェル
12 フローティングゲート
14 コントロールゲート
17 ドレイン領域
18 ワード線
20 ビット線
21 ウェル線
22 選択セル
23 非選択セル
Claims (6)
- 半導体基板(8)に複数のメモリトランジスタ(1)が形成され、前記複数のメモリトランジスタ(1)のドレイン領域(17)にそれぞれ接続されるビット線(20)と前記複数のメモリトランジスタ(1)のコントロールゲート(14)にそれぞれ接続されるワード線(18)とが互いに垂直に配置されており、電圧が印加される前記ワード線(18)と前記ビット線(20)とが重なったメモリトランジスタ(1)のフローティングゲート(12)へのデータの書き込みまたはデータの読み出しが行われるように構成された不揮発性半導体装置であって、
前記半導体基板(8)の表層部に形成された複数の第1導電型ウェル(9)を備え、
前記複数の第1導電型ウェル(9)はそれぞれ離間して設けられ、前記複数の第1導電型ウェル(9)それぞれに前記複数のメモリトランジスタ(1)の一部がそれぞれ設けられており、
前記複数の第1導電型ウェル(9)が設けられた各領域のうちデータの読み出しが行われるメモリトランジスタ(1)が設けられた領域を選択セル(22)とし、前記データの読み出しが行われないメモリトランジスタ(1)が設けられた領域を非選択セル(23)とすると、前記データの読み出し時には前記選択セル(22)における第1導電型ウェル(9)にGND電圧を印加し、前記非選択セル(23)における第1導電型ウェル(9)に前記GND電圧よりも高く前記ビット線(20)に印加される読み出し電圧以下の電圧を印加するウェル電位調整手段(5、21)を備えていることを特徴とする不揮発性半導体装置。 - 第1導電型の第1半導体層(24)と第2半導体層(25)とで絶縁層(26)が挟み込まれて構成されたSOI基板(27)のうち前記第1導電型の第1半導体層(24)に複数のメモリトランジスタ(1)が形成され、前記複数のメモリトランジスタ(1)のドレイン領域(17)にそれぞれ接続されるビット線(20)と前記複数のメモリトランジスタ(1)のコントロールゲート(14)にそれぞれ接続されるワード線(18)とが互いに垂直に配置されており、電圧が印加される前記ワード線(18)と前記ビット線(20)とが重なったメモリトランジスタ(1)のフローティングゲート(12)へのデータの書き込みまたはデータの読み出しが行われるように構成された不揮発性半導体装置であって、
前記第1導電型の第1半導体層(24)に前記絶縁層(26)に達するトレンチ(28)が形成され、該トレンチ(28)によって前記第1導電型の第1半導体層(24)が複数に分割された複数の第1導電型ウェル(9)を備え、
前記複数の第1導電型ウェル(9)それぞれに前記複数のメモリトランジスタ(1)の一部がそれぞれ設けられており、
前記複数の第1導電型ウェル(9)が設けられた各領域のうちデータの読み出しが行われるメモリトランジスタ(1)が設けられた領域を選択セル(22)とし、前記データの読み出しが行われないメモリトランジスタ(1)が設けられた領域を非選択セル(23)とすると、前記データの読み出し時には前記選択セル(22)における第1導電型ウェル(9)にGND電圧を印加し、前記非選択セル(23)における第1導電型ウェル(9)に前記GND電圧よりも高く前記ビット線(20)に印加される読み出し電圧以下の電圧を印加するウェル電位調整手段(5、21)を備えていることを特徴とする不揮発性半導体装置。 - 前記複数のメモリトランジスタ(1)のソース領域(16)にソース線(19)がそれぞれ接続されており、
前記データの読み出し時に前記非選択セル(23)におけるソース線(19)の電位を浮遊電位とすることで、前記非選択セル(23)におけるメモリトランジスタ(1)のソース領域(16)の電位をそれぞれ前記浮遊電位とするソース線電圧印加手段(4)を備えていることを特徴とする請求項1または2に記載の不揮発性半導体装置。 - 前記データの読み出し時に前記非選択セル(23)のワード線(18)に前記GND電圧から前記選択セル(22)のワード線(18)に印加される読み出し電圧の間の電圧を印加するワード線電圧印加手段(3)を備えていることを特徴とする請求項3に記載の不揮発性半導体装置。
- 前記複数のメモリトランジスタ(1)それぞれは、前記コントロールゲート(14)の一部が前記フローティングゲート(12)の一部を覆っているスプリットゲート型構造をなしていることを特徴とする請求項1ないし4のいずれか1つに記載の不揮発性半導体装置。
- 前記複数のメモリトランジスタ(1)のソース領域(16)それぞれにソース線(19)が接続されており、
前記ソース線(19)は、前記ビット線(20)と平行に配置されていることを特徴とする請求項5に記載の不揮発性半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008176989A JP5446149B2 (ja) | 2008-07-07 | 2008-07-07 | 不揮発性半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008176989A JP5446149B2 (ja) | 2008-07-07 | 2008-07-07 | 不揮発性半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010016297A JP2010016297A (ja) | 2010-01-21 |
JP5446149B2 true JP5446149B2 (ja) | 2014-03-19 |
Family
ID=41702097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008176989A Expired - Fee Related JP5446149B2 (ja) | 2008-07-07 | 2008-07-07 | 不揮発性半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5446149B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3406077B2 (ja) * | 1994-08-26 | 2003-05-12 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
JP3474758B2 (ja) * | 1998-02-16 | 2003-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3420132B2 (ja) * | 1999-09-20 | 2003-06-23 | Necエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
-
2008
- 2008-07-07 JP JP2008176989A patent/JP5446149B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010016297A (ja) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6377490B1 (en) | Nonvolatile semiconductor memory device and method for driving the same | |
US5412600A (en) | Non-volatile semiconductor device with selecting transistor formed between adjacent memory transistors | |
US20080048239A1 (en) | Semiconductor memory device having DRAM cell mode and non-volatile memory cell mode and operation method thereof | |
TWI717759B (zh) | 半導體記憶裝置 | |
JP2010134983A (ja) | デプレッションタイプnandフラッシュメモリ | |
JP5059437B2 (ja) | 不揮発性半導体記憶装置 | |
KR101314328B1 (ko) | 비휘발성 메모리 소자 및 그 동작 방법 | |
JP5853853B2 (ja) | 半導体記憶装置及びその駆動方法 | |
JP4622902B2 (ja) | 不揮発性半導体記憶装置 | |
JP5868889B2 (ja) | 不揮発性半導体記憶装置 | |
JPWO2006087796A1 (ja) | 不揮発性半導体記憶装置 | |
JP3474614B2 (ja) | 不揮発性半導体メモリ装置及びその動作方法 | |
WO2016158529A1 (ja) | 不揮発性sramメモリセル、および不揮発性半導体記憶装置 | |
JPH11233743A (ja) | 不揮発性半導体記憶装置 | |
JP3940758B2 (ja) | 不揮発性半導体記憶装置 | |
JP5446149B2 (ja) | 不揮発性半導体装置 | |
CN107093457B (zh) | 半导体器件 | |
US20060261400A1 (en) | Nonvolatile semiconductor device | |
JP4856488B2 (ja) | 半導体装置 | |
JP2008060466A (ja) | 不揮発性半導体記憶装置、そのデータ消去方法、その消去判定方法 | |
JP2006310564A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
TWI569377B (zh) | 非揮發性記憶體單元 | |
JP4511627B1 (ja) | 不揮発性半導体記憶装置における書き込み方法及び不揮発性半導体記憶装置 | |
KR20110013700A (ko) | 수직채널형 비휘발성 메모리 소자 | |
JP3420132B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5446149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |