TWI717759B - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TWI717759B
TWI717759B TW108120747A TW108120747A TWI717759B TW I717759 B TWI717759 B TW I717759B TW 108120747 A TW108120747 A TW 108120747A TW 108120747 A TW108120747 A TW 108120747A TW I717759 B TWI717759 B TW I717759B
Authority
TW
Taiwan
Prior art keywords
wiring
voltage
transistor
time point
memory device
Prior art date
Application number
TW108120747A
Other languages
English (en)
Other versions
TW202034505A (zh
Inventor
坂口雄基
泉達雄
吉田真司
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202034505A publication Critical patent/TW202034505A/zh
Application granted granted Critical
Publication of TWI717759B publication Critical patent/TWI717759B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W36/00—Hand-off or reselection arrangements
    • H04W36/0005—Control or signalling for completing the hand-off
    • H04W36/0011—Control or signalling for completing the hand-off for data sessions of end-to-end connection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W36/00—Hand-off or reselection arrangements
    • H04W36/24—Reselection being triggered by specific parameters
    • H04W36/26—Reselection being triggered by specific parameters by agreed or negotiated communication parameters
    • H04W36/28—Reselection being triggered by specific parameters by agreed or negotiated communication parameters involving a plurality of connections, e.g. multi-call or multi-bearer connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W60/00—Affiliation to network, e.g. registration; Terminating affiliation with the network, e.g. de-registration
    • H04W60/06—De-registration or detaching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

根據一實施形態，半導體記憶裝置具備第1記憶電晶體、第1電晶體、第2電晶體及第1配線。又，具備連接於第1記憶電晶體、第1電晶體、第2電晶體之閘極電極之第2配線、第3配線及第4配線。自刪除動作之第1時點至第1時點之後之第2時點，第1配線之電壓自第1電壓增大至大於第2配線～第4配線之電壓之第2電壓。自第2時點至第2時點之後之第3時點，第1配線之電壓自第2電壓增大至第3電壓，第3配線之電壓自第4電壓，增大至大於第2配線之電壓及第4配線之電壓且小於第3電壓之第5電壓。

Description

半導體記憶裝置
以下所記載之實施形態係關於一種半導體記憶裝置。
已知有一種半導體記憶裝置，其具備：第1配線；第1記憶電晶體，其連接於第1配線；第1電晶體，其連接於第1配線及第1記憶電晶體之間；第2配線，其連接於第1記憶電晶體之閘極電極；及第3配線，其連接於第1電晶體之閘極電極。
本發明之一實施形態提供一種較佳且高速地動作之半導體記憶裝置。
一實施形態之導體記憶裝置具備：第1配線；第1記憶電晶體，其連接於第1配線；第1電晶體，其連接於第1配線及第1記憶電晶體之間；第2電晶體，其連接於第1配線及第1電晶體之間；第2配線，其連接於第1記憶電晶體之閘極電極；第3配線，其連接於第1電晶體之閘極電極；第4配線，其連接於第2電晶體之閘極電極；以及控制電路，其可執行刪除第1記憶電晶體之資料之刪除動作。控制電路自刪除動作之第1時點至第1時點之後之第2時點，使第1配線之電壓自第1電壓增大至大於第2配線之電壓、第3配線之電壓及第4配線之電壓之第2電壓。又，自第2時點至第2時點之後之第3時點，使第1配線之電壓自第2電壓增大至第3電壓，使第3配線之電壓自第4電壓增大至大於第2配線之電壓及第4配線之電壓且小於第3電壓之第5電壓。
根據上述構成，可提供一種較佳且高速地動作之半導體記憶裝置。
一實施形態之半導體記憶裝置具備：第1配線；第1記憶電晶體，其連接於第1配線；第1電晶體，其連接於第1配線及第1記憶電晶體之間；第2電晶體，其連接於第1配線及第1電晶體之間；第2配線，其連接於第1記憶電晶體之閘極電極；第3配線，其連接於第1電晶體之閘極電極；第4配線，其連接於第2電晶體之閘極電極；以及控制電路，其可執行刪除第1記憶電晶體之資料之刪除動作。控制電路自刪除動作之第1時點至第1時點之後之第2時點，使第1配線之電壓自第1電壓增大至大於第2配線之電壓、第3配線之電壓及第4配線之電壓之第2電壓。又，自第2時點至第2時點之後之第3時點，使第1配線之電壓自第2電壓增大至第3電壓，使第3配線之電壓自第4電壓增大至大於第2配線之電壓及第4配線之電壓且小於第3電壓之第5電壓。
一實施形態之半導體記憶裝置具備：第1配線；第1記憶電晶體，其連接於第1配線；第1電晶體，其連接於第1配線及第1記憶電晶體之間；第2電晶體，其連接於第1配線及第1電晶體之間；第2配線，其連接於第1記憶電晶體之閘極電極；第3配線，其連接於第1電晶體之閘極電極；第4配線，其連接於第2電晶體之閘極電極；以及控制電路，其可執行刪除第1記憶電晶體之資料之刪除動作。控制電路自刪除動作之第1時點至第1時點之後之第2時點，使第3配線之電壓自第1電壓增大至大於第2配線之電壓及第4配線之電壓之第2電壓。又，自第2時點至第2時點之後之第3時點，使第3配線之電壓自第2電壓增大至第3電壓，使第4配線之電壓自第4電壓增大至大於第2配線之電壓且小於第3電壓之第5電壓。 其次，參照圖式對實施形態之半導體記憶裝置進行詳細說明。再者，並非藉由該等實施形態限定本發明。又，以下實施形態僅為一例，並非意圖限定本發明而表示者。又，以下圖式係模式性者，存在為了便於說明而省略一部分構成等之情形。又，存在對於複數個實施形態，對共通之部分標註同一符號，且省略說明之情形。
又，於本說明書中，於稱為「半導體記憶裝置」之情形時，有時意指記憶體裸晶片，有時亦意指記憶體晶片、記憶卡、SSD(Solid State Drive，固體狀態驅動機)等包含控制裸晶片之記憶體系統。進而，有時亦意指智慧型手機、平板終端、個人電腦等包含主機之構成。
又，於本說明書中，於稱為第1構成「電性連接」於第2構成之情形時，可使第1構成直接連接於第2構成，亦可使第1構成經由配線、半導體構件或電晶體等連接於第2構成。例如，於3個電晶體串聯連接之情形時，即便第2個電晶體為斷開(OFF)狀態，第1個電晶體亦「電性連接」於第3個電晶體。
又，於本說明書中，於稱為第1構成「連接於」第2構成及第3構成之「間」之情形時，存在意指第1構成、第2構成及第3構成串聯連接且第1構成設置於第2構成及第3構成之電流路徑之情形。
又，於本說明書中，於稱為電路等使2個配線等「導通」之情形時，例如有時意指該電路等包含電晶體等，該電晶體等設置於2個配線之間之電流路徑，而該電晶體等成為接通(ON)狀態。
[第1實施形態] [構成] 以下，參照圖式，對第1實施形態之半導體記憶裝置之構成進行說明。
圖1係表示第1實施形態之半導體記憶裝置之構成之模式性等效電路圖。
本實施形態之半導體記憶裝置具備記憶胞陣列MA、及控制記憶胞陣列MA之周邊電路PC。
記憶胞陣列MA具備複數個記憶塊MB。該等複數個記憶塊MB分別具備複數個子塊SB。該等複數個子塊SB分別具備複數個記憶體串MS。該等複數個記憶體串MS之一端分別經由位線BL連接於周邊電路PC。又，該等複數個記憶體串MS之另一端分別經由共通之源極線SL連接於周邊電路PC。
記憶體串MS具備串聯連接於位線BL及源極線SL之間之汲極選擇電晶體STDT、汲極選擇電晶體STD、複數個記憶胞MC、源極選擇電晶體STS、及源極選擇電晶體STSb。以下，有時將汲極選擇電晶體STDT、汲極選擇電晶體STD、源極選擇電晶體STS、及源極選擇電晶體STSb簡稱為選擇電晶體(STDT、STD、STS、STSb)等。
記憶胞MC係具備作為通道區域發揮功能之半導體層、包含電荷儲存膜之閘極絕緣膜、及閘極電極之場效型電晶體(記憶電晶體)。記憶胞MC之閾值電壓根據電荷儲存膜中之電荷量變化。再者，於對應於1個記憶體串MS之複數個記憶胞MC之閘極電極分別連接字線WL。該等字線WL分別共通地連接於1個記憶塊MB中之全部記憶體串MS。
選擇電晶體(STDT、STD、STS、STSb)係具備作為通道區域發揮功能之半導體層、閘極絕緣膜及閘極電極之場效型電晶體。於選擇電晶體(STDT、STD、STS、STSb)之閘極電極分別連接選擇閘極線(SGDT、SGD、SGS、SGSb)。汲極選擇線SGDT共通地連接於1個記憶塊MB中之全部記憶體串MS。汲極選擇線SGD對應於子塊SB設置，共通地連接於1個子塊SB中之全部記憶體串MS。源極選擇線SGS及源極選擇線SGSb共通地連接於1個記憶塊MB中之複數個子塊SB中之全部記憶體串MS。
周邊電路PC具備產生動作電壓之動作電壓產生電路21、對位址資料進行解碼之位址解碼器22、根據位址解碼器22之輸出信號對記憶胞陣列MA傳送動作電壓之塊選擇電路23及電壓選擇電路24、連接於位線BL之感測放大器25、以及控制該等構件之定序器26。
動作電壓產生電路21依照來自定序器26之控制信號，依序產生在對記憶胞陣列MA進行讀出動作、寫入動作及刪除動作時施加於位線BL、源極線SL、字線WL及選擇閘極線(SGDT、SGD、SGS、SGSb)之複數種動作電壓，並輸出至複數個動作電壓輸出端子。
動作電壓產生電路21例如具備複數個電荷泵電路31a及複數個調節器電路31b。電荷泵電路31a及調節器電路31b分別具備動作電壓輸出端子。
電荷泵電路31a例如依照時脈信號，將大於電源電壓之電壓輸出至動作電壓輸出端子。於電荷泵電路31a之動作電壓輸出端子之電壓小於特定電壓之情形時，對電荷泵電路31a輸入時脈信號。因此，動作電壓輸出端子之電壓增大至特定電壓。另一方面，於電荷泵電路31a之動作電壓輸出端子之電壓大於特定電壓之情形時，不對電荷泵電路31a輸入時脈信號。因此，動作電壓輸出端子之電壓減少至特定電壓。再者，電荷泵電路31a之動作電壓輸出端子之電壓例如可由定序器26控制。
調節器電路31b例如連接於電荷泵電路31a之動作電壓輸出端子。於電荷泵電路31a之輸出電壓足夠大之情形時，調節器電路31b之輸出電壓成為較電荷泵電路31a之輸出電壓小一定電壓之電壓。另一方面，於電荷泵電路31a之輸出電壓小於該一定電壓之情形時，調節器電路31b之輸出電壓大致成為接地電壓VSS 左右之大小。
再者，於本實施形態中，於可經由感測放大器25連接於位線BL之特定之電荷泵電路31a之動作電壓輸出端子連接有2個以上之調節器電路31b。該等2個以上之調節器電路31b中之一個調節器電路之動作電壓輸出端子連接於汲極選擇線SGD，另一個調節器電路之動作電壓輸出端子連接於汲極選擇線SGDT。
位址解碼器22具備複數個塊選擇線32及複數個電壓選擇線33。例如，位址解碼器22依照來自定序器26之控制信號依序參照位址暫存器之位址資料，對該位址資料進行解碼，將對應於位址資料之特定之塊選擇線32及電壓選擇線33設為“H”狀態，將除此以外之塊選擇線32及電壓選擇線33設為“L”狀態。
塊選擇電路23具備對應於記憶塊MB之複數個塊選擇部34。該等複數個塊選擇部34分別具備對應於字線WL及選擇閘極線(SGDT、SGD、SGS、SGSb)之複數個塊選擇電晶體35。塊選擇電晶體35例如為場效型耐壓電晶體。塊選擇電晶體35之一端分別電性連接於對應之字線WL或選擇閘極線(SGDT、SGD、SGS、SGSb)。另一端分別經由配線CG及電壓選擇電路24電性連接於電荷泵電路31a或調節器電路31b之動作電壓輸出端子。閘極電極共通地連接於對應之塊選擇線32。
電壓選擇電路24具備對應於字線WL及選擇閘極線(SGDT、SGD、SGS、SGSb)之複數個電壓選擇部36。該等複數個電壓選擇部36分別具備複數個電壓選擇電晶體37。電壓選擇電晶體37例如為場效型耐壓電晶體。電壓選擇電晶體37之一端分別經由配線CG及塊選擇電路23電性連接於對應之字線WL或選擇閘極線(SGDT、SGD、SGS、SGSb)。另一端分別電性連接於對應之動作電壓輸出端子。閘極電極分別連接於對應之電壓選擇線33。
感測放大器25連接於複數個位線BL。感測放大器25例如具備對應於位線BL之複數個感測放大器單元。感測放大器單元分別具備基於在動作電壓產生電路21中產生之電壓對位線BL充電之箝位電晶體、感測位線BL之電壓或電流之感測電路、保持該感測電路之輸出信號或寫入資料、驗證通過標誌等之複數個鎖存器、及邏輯電路。例如，邏輯電路於讀出動作時，參照保存於鎖存器之下位頁之資料特定出保持於記憶胞MC之資料。又，於寫入動作時，參照保存於鎖存器之下位頁之資料，控制位線BL之電壓。
定序器26根據所輸入之命令及半導體記憶裝置之狀態，對動作電壓產生電路21、位址解碼器22及感測放大器25輸出控制信號。例如，定序器26依照時脈信號依序參照指令暫存器之指令資料，對該指令資料進行解碼，然後輸出至動作電壓產生電路21、位址解碼器22及感測放大器25。
圖2係本實施形態之半導體記憶裝置之模式性俯視圖。如圖2所示，本實施形態之半導體記憶裝置具備半導體基板100。於圖示之例中，於半導體基板100設置排列於X方向上之2個記憶胞陣列MA。記憶胞陣列MA具備排列於Y方向上之複數個記憶塊MB。記憶塊MB具備排列於Y方向上之2個塊構造BS。塊構造BS具備排列於Y方向上之2個子塊SB。
圖3係圖2之A所表示之部分之模式性放大圖。如圖3所示，於排列於Y方向上之2個塊構造BS之間，設置X方向上延伸之塊構造間絕緣層ST。塊構造BS具備在X方向上延伸之導電層110、及以特定圖案排列於X方向及Y方向上之複數個半導體層120。又，於排列於Y方向上之2個子塊SB之間，設置X方向上延伸之子塊間絕緣層SHE。子塊間絕緣層SHE，於Y方向上將一部分導電層110及半導體層120分斷。又，於圖3中，圖示出排列於X方向上且於Y方向上延伸之複數個位線BL。該等複數個位線BL分別連接於各子塊SB所包含之1個半導體層120。
圖4係沿B-B'線切斷圖3所示之構造，並於箭頭方向上觀察該構造之模式性剖視圖。圖5係圖4之C所表示之部分之模式性放大圖。
如圖4所示，塊構造BS具備排列於Z方向上之複數個導電層110、於Z方向上延伸之複數個半導體層120、及分別設置於複數個導電層110及複數個半導體層120之間之複數個閘極絕緣膜130。
導電層110作為記憶胞MC等之閘極電極及字線WL等而發揮功能。導電層110係於X方向上延伸之大致板狀之導電層。導電層110例如可包含氮化鈦(TiN)及鎢(W)之積層膜等，亦可包含含有磷(P)或硼(B)等雜質之多晶矽等。又，於排列於Z方向上之複數個導電層110之間，設置有氧化矽(SiO2 )等絕緣層101。
於導電層110之下方設置有導電層111。導電層111作為源極選擇電晶體STSb之閘極電極及源極選擇線SGSb而發揮功能。導電層111例如亦可包含含有磷(P)等雜質之多晶矽等。又，於導電層111及導電層110之間，設置有氧化矽(SiO2 )等絕緣層101。
於導電層111之下方設置有導電層112。導電層112作為源極線SL發揮功能。導電層112例如亦可包含含有矽化鎢(WSi)等金屬之導電層113、及含有磷(P)等N型雜質之多晶矽等導電層114。又，於導電層112及導電層111之間，設置有氧化矽(SiO2 )等絕緣層101。
半導體層120作為1個記憶體串MS(圖1)所包含之複數個記憶胞MC及選擇電晶體(STDT、STD、STS、STSb)之通道區域發揮功能。半導體層120例如係多晶矽(Si)等半導體層。半導體層120例如具有大致有底圓柱狀之形狀，於中心部分設置有氧化矽等絕緣膜121。又，半導體層120之外周面分別由導電層110包圍。
於半導體層120之下端部及上端部，設置有含有磷(P)等N型雜質之雜質區域122、123。又，於雜質區域122、123之間，設置有雜質濃度較該等雜質區域122、123小之非摻雜區域124。雜質區域122連接於導電層114，且與導電層111對向。非摻雜區域124與導電層111及排列於Z方向上之全部導電層110對向。雜質區域123經由接點CH連接於位線BL(圖3)，且與設置於最上方之導電層110對向。
閘極絕緣膜130具有覆蓋半導體層120之外周面及下端之大致有底圓柱狀之形狀。但是閘極絕緣膜130未設置於半導體層120及導電層114之連接部分。
例如圖5所示，閘極絕緣膜130具備積層於半導體層120及導電層110之間之隧道絕緣膜131、電荷儲存膜132、及塊絕緣膜133。隧道絕緣膜131及塊絕緣膜133例如為絕緣膜。電荷儲存膜132例如為氮化矽(Si3 N4 )等可儲存電荷之膜。隧道絕緣膜131、電荷儲存膜132、及塊絕緣膜133具有大致圓柱狀之形狀，沿著半導體層120之外周面於Z方向上延伸。
再者，於圖5中，示出閘極絕緣膜130具備氮化矽等電荷儲存膜132之例。然而，閘極絕緣膜130例如亦可具備含有N型或P型雜質之多晶矽等浮動閘極。
圖6係本實施形態之半導體記憶裝置之模式性剖視圖。
如圖6所示，排列於Z方向上之複數個導電層110中之位於最下層之複數個導電層110作為源極選擇線SGS(圖1)及連接於該源極選擇線SGS之複數個源極選擇電晶體STS之閘極電極發揮功能。於圖示之例中，介隔絕緣層101排列於Z方向上之複數個源極選擇線SGS相互電性連接。又，介隔塊構造間絕緣層ST排列於Y方向上之複數個源極選擇線SGS相互電絕緣。
位於較上述導電層更靠上方之複數個導電層110作為字線WL(圖1)及連接於該字線WL之複數個記憶胞MC(圖1)之閘極電極發揮功能。於圖示之例中，介隔絕緣層101排列於Z方向上之複數個字線WL相互電絕緣。又，介隔1個記憶塊MB所包含之塊構造間絕緣層ST排列於Y方向上之2個字線WL相互電性連接。
又，位於較上述導電層更靠上方之複數個導電層110作為汲極選擇線SGD及連接於該汲極選擇線SGD之複數個汲極選擇電晶體STD(圖1)之閘極電極發揮功能。於圖示之例中，介隔絕緣層101排列於Z方向上之複數個汲極選擇線SGD相互電性連接。又，介隔塊構造間絕緣層ST排列於Y方向上之2個汲極選擇線SGD相互電絕緣。同樣地，介隔子塊間絕緣層SHE排列於Y方向上之2個汲極選擇線SGD相互電絕緣。
又，位於最上方之1個導電層110作為汲極選擇線SGDT及連接於該汲極選擇線SGDT之複數個汲極選擇電晶體STDT(圖1)之閘極電極發揮功能。於圖示之例中，介隔1個記憶塊MB所包含之塊構造間絕緣層ST或子塊間絕緣層SHE排列於Y方向上之4個汲極選擇線SGDT相互電性連接。
再者，於圖示之例中，記憶塊MB包含4個子塊SB。以下，存在將該等4個子塊SB所包含之記憶體串MS(圖1)分別稱為串StrA、串StrB、串StrC、串StrD之情形。
[讀出動作] 圖7係用以對本實施形態之半導體記憶裝置之讀出動作進行說明之模式性剖視圖。再者，於圖7中，對於對與串StrA對應之選擇頁P執行讀出動作之例進行說明。
於讀出動作時，例如使選擇頁P所包含之複數個選擇記憶胞MC選擇性地與位線BL及源極線SL導通。例如，將接通電壓VON 供給至對應於串StrA之選擇閘極線(SGDT、SGD、SGS、SGSb)，而將複數個選擇電晶體(STDT、STD、STS、STSb)設為接通狀態。又，將斷開電壓VOFF 供給至對應於串StrB之汲極選擇線SGD、及對應於串StrC、串StrD之選擇閘極線(SGD、SGS、SGSb)，而將選擇電晶體(STD、STS、STSb)設為斷開狀態。又，將讀出通過電壓VREAD 供給至對應於非選擇頁之非選擇字線WL，而將連接於非選擇字線WL之記憶胞MC全部設為接通狀態。
再者，接通電壓VON 係於半導體層120之表面形成電子之通道之程度的大小之電壓。又，斷開電壓VOFF 係於半導體層120之表面不形成通道之程度的大小之電壓。又，讀出通過電壓VREAD 係無論記憶於記憶胞MC之資料如何均於半導體層120之表面形成電子之通道之程度的大小之電壓。
又，於讀出動作時，例如將讀出電壓VCGR 供給至對應於選擇頁P之選擇字線WL。讀出電壓VCGR 係根據記憶於記憶胞MC之資料、即記憶胞MC之閾值電壓於記憶胞MC之表面形成電子之通道之程度的大小之電壓。
又，於讀出動作時，例如對位線BL-源極線SL間供給特定電壓差，藉由感測放大器25(圖1)檢測位線BL之電流或電壓。
[寫入動作] 圖8係用以對本實施形態之半導體記憶裝置之寫入動作進行說明之模式性剖視圖。
於寫入動作時，例如將接地電壓VSS 供給至連接於進行閾值電壓之調整之記憶胞MC之位線BL，對連接於不進行閾值電壓之調整之記憶胞MC之位線BL禁止電壓供給。禁止電壓大於接地電壓VSS 。
又，於寫入動作時，例如使進行閾值電壓之調整之記憶胞MC選擇性地與位線BL導通。例如，將接通電壓VON '供給至汲極選擇線SGDT及對應於串StrA之汲極選擇線SGD，將斷開電壓VOFF 供給至對應於串StrB、StrC、StrD之汲極選擇線SGD。接通電壓VON '例如亦可小於圖7之接通電壓VON 。又，將寫入通過電壓VPASS 供給至對應於非選擇頁之非選擇字線WL。寫入通過電壓VPASS 例如亦可大於圖7之讀出通過電壓VREAD 。
又，於寫入動作時，例如將編程電壓VPGM 供給至選擇字線WL。編程電壓VPGM 大於寫入通過電壓VPASS 。藉此，於所需記憶胞MC之電荷儲存膜132(圖5)儲存電子，從而記憶胞MC之閾值電壓增大。
[刪除動作] 圖9係用以對本實施形態之半導體記憶裝置之刪除動作進行說明之模式性剖視圖。
於刪除動作時，例如將刪除電壓VERA 供給至位線BL及源極線SL。刪除電壓VERA 例如大於圖8之寫入通過電壓VPASS 。
又，於刪除動作時，例如使選擇記憶塊MB所包含之全部記憶胞MC與位線BL及源極線SL導通。例如，將電壓V11 、V13 供給至選擇記憶塊MB所包含之全部汲極選擇線SGD及源極選擇線SGS。電壓V11 、V13 例如係於半導體層120之表面形成電洞之通道之程度的大小之電壓。電壓V11 、V13 小於刪除電壓VERA 。再者，電壓V11 、V13 例如亦可為相同大小之電壓。
又，於刪除動作時，例如將電壓V12 、V14 供給至選擇記憶塊MB所包含之汲極選擇線SGDT及源極選擇線SGSb。電壓V12 、V14 例如為於半導體層120之表面產生GIDL(Gate Induced Drain Leakage，閘極引發汲極漏電流)之程度之大小之電壓。電壓V12 、V14 小於電壓V11 、V13 。
又，於刪除動作時，例如將接地電壓VSS 供給至選擇記憶塊MB所包含之全部字線WL。藉此，於選擇記憶塊MB所包含之全部記憶胞MC之電荷儲存膜132(圖5)儲存電洞，從而記憶胞MC之閾值電壓減少。
圖10係用以對本實施形態之半導體記憶裝置之刪除動作進行說明之模式性波形圖。
於本實施形態之半導體記憶裝置之刪除動作中，考慮例如將位線BL及源極線SL連接於電荷泵電路31a(圖1)，對該電荷泵電路31a輸入時脈信號，而使動作電壓輸出端子之電壓增大至刪除電壓VERA 左右。又，考慮將選擇閘極線(SGDT、SGD、SGS、SGSb)連接於調節器電路31b(圖1)，而供給上述電壓V11 、V12 、V13 、V14 。又，考慮將字線WL連接於未圖示之焊墊電極等，而供給上述接地電壓VSS 。圖10例示出以此種方式進行之刪除動作中之波形。
於時點T101 ，位線BL、汲極選擇線SGDT及汲極選擇線SGD之電壓均為接地電壓VSS 左右之電壓。自時點T101 至時點T102 ，位線BL之電壓增大至特定大小(例如8 V左右)。
於時點T102 ，位線BL及汲極選擇線SGD之間之電壓差成為特定大小(例如8 V左右)。自時點T102 至時點T103 ，位線BL之電壓進一步增大。又，汲極選擇線SGD之電壓亦增大。於此期間，位線BL及汲極選擇線SGD之間之電壓差大致維持於特定大小(例如8 V左右)。
於時點T103 ，位線BL及汲極選擇線SGD之間之電壓差亦為特定大小(例如8 V左右)。又，於時點T103 ，汲極選擇線SGD及汲極選擇線SGDT之間之電壓差成為特定大小(例如8 V左右)。自時點T103 至時點T104 ，位線BL之電壓進一步增大。又，汲極選擇線SGD之電壓亦進一步增大。又，汲極選擇線SGDT之電壓亦增大。於此期間，位線BL及汲極選擇線SGD之間之電壓差、以及汲極選擇線SGD及汲極選擇線SGDT之間之電壓差大致維持於特定大小(例如8 V左右)特定期間。 位線BL及汲極選擇線SGD之間之電壓差與汲極選擇線SGD及汲極選擇線SGDT之間之電壓差可相同，亦可不同。
於時點T104 ，位線BL之電壓達到刪除電壓VERA (圖9)。又，汲極選擇線SGD之電壓達到上述電壓V11 (圖9)。又，汲極選擇線SGD之電壓達到上述電壓V12 (圖9)。 再者，如圖10所例示般，亦可與位線BL之電壓同樣地控制源極線SL之電壓。又，亦可與汲極選擇線SGD之電壓同樣地控制源極選擇線SGS之電壓。又，亦可與汲極選擇線SGDT之電壓同樣地控制源極選擇線SGSb之電壓。
[效果] 如參照圖9所說明般，於本實施形態中，於刪除動作中，藉由GIDL產生電洞。於此種情形時，閘極-通道間之電壓差越大則可越高速地產生電洞，從而可使刪除動作高速化。然而，存在如下情形：若使汲極選擇線SGD-半導體層120間之電壓差過大，則會於汲極選擇線SGD之閘極絕緣膜130所包含之電荷儲存膜132儲存電洞，從而汲極選擇電晶體STD之閾值電壓變動。於此種情形時，存在無法較佳地控制汲極選擇電晶體STD之情形。
因此，於本實施形態中，除了設置用於選擇記憶體串MS之汲極選擇線SGD以外，還設置為了於刪除動作時產生GIDL而使用之汲極選擇線SGDT。又，於刪除動作時，對汲極選擇線SGD供給閾值電壓不變動之程度之電壓，對汲極選擇線SGDT供給使電洞高速地產生之電壓。藉此，可實現能夠一面控制誤動作一面高速地執行刪除動作之半導體記憶裝置。
又，如參照圖10說明般，於本實施形態中，位線BL、汲極選擇線SGD及汲極選擇線SGDT之電壓一面維持特定電壓差一面依序上升。藉由此種方式，將半導體層120及汲極選擇線SGD之電壓差維持於一定大小，因此可較佳地抑制汲極選擇線SGD之閾值電壓之變動。
又，如參照圖6說明般，於本實施形態中，作為汲極選擇線SGDT發揮功能之複數個導電層110相互電性連接。藉由此種構成，例如與分別控制1個記憶塊MB所包含之4個汲極選擇線SGDT之情況相比，可縮小電路面積。
[第2實施形態] 其次，參照圖11及圖12，對第2實施形態之半導體記憶裝置進行說明。
圖11係本實施形態之半導體記憶裝置之模式性剖視圖。本實施形態之半導體記憶裝置基本上與第1實施形態之半導體記憶裝置同樣地構成。但是於本實施形態中，如圖11所示，設置有排列於Z方向上之2個汲極選擇線SGDT1、SGDT0作為汲極選擇線SGDT。該等2個汲極選擇線SGDT1、SGDT0相互電絕緣。
圖12係用以對本實施形態之刪除動作進行說明之模式性波形圖。本實施形態之刪除動作基本上與第1實施形態之刪除動作同樣地執行。但是於本實施形態中，如圖12所示，汲極選擇線SGDT1之電壓開始增大之時點T105 與汲極選擇線SGDT0之電壓開始增大之時點T106 互不相同。又，供給至該等汲極選擇線SGDT1、SGDT0之電壓之大小亦互不相同。再者，此種動作例如可藉由將連接於汲極選擇線SGDT1之調節器電路31b(圖1)之輸出電壓與連接於汲極選擇線SGDT0之調節器電路31b(圖1)之輸出電壓設為不同大小之電壓而實現。
此處，為了較佳地產生GIDL，較佳為半導體層120之雜質區域123(圖4)與非摻雜區域124(圖4)之邊界部分與作為汲極選擇線SGDT發揮功能之導電層110對向。然而，存在難以調整雜質區域123與非摻雜區域124之邊界部分之Z方向上之位置之情形。
因此，於本實施形態中，如參照圖11所說明般，構成為可獨立地控制排列於Z方向上之2個汲極選擇線SGDT1、SGDT0。藉由此種構成，即便雜質區域123與非摻雜區域124之邊界部分之位置偏移，亦可藉由調整汲極選擇線SGDT1、SGDT0之電壓，實現可一面抑制誤動作，一面高速地執行刪除動作之半導體記憶裝置。
[第3實施形態] [構成] 其次，參照圖13，就第3實施形態之半導體記憶裝置之構成進行說明。
圖13係本實施形態之半導體記憶裝置之模式性剖視圖。本實施形態之半導體記憶裝置，基本上與第1實施形態之半導體記憶裝置同樣地構成。
但本實施形態之半導體層120'與半導體層120(圖4)不同，具備設置於雜質區域123及非摻雜區域124之間之非摻雜區域125。非摻雜區域125中之N型雜質之雜質濃度，小於雜質區域122、123中之N型雜質之雜質濃度。非摻雜區域125之下表面，設置於較作為汲極選擇線SGDT發揮功能之導電層110之下表面靠下方，且連接於非摻雜區域124及絕緣膜121之上表面。又，非摻雜區域125之上表面，於Z方向上設置於作為汲極選擇線SGDT發揮功能之導電層110之下表面及上表面之間，且連接於雜質區域123之下表面。於本實施形態中，作為汲極選擇線SGDT發揮功能之導電層110，與非摻雜區域125及雜質區域123之兩者對向。
又，本實施形態之閘極絕緣膜130'之隧道絕緣膜131、電荷儲存膜132及塊絕緣膜133之上端，延伸至非摻雜區域125之下表面附近。又，本實施形態之閘極絕緣膜130'，具備設置於非摻雜區域125與導電層110之間、及雜質區域123與導電層110之間之氧化矽(SiO2 )等閘極絕緣膜134。閘極絕緣膜134作為汲極選擇電晶體STDT之閘極絕緣膜發揮功能。再者，閘極絕緣膜134不包含電荷儲存膜等。
[製造方法] 其次，參照圖14～圖28，對本實施形態之汲極選擇電晶體STDT之製造方法簡單地進行說明。圖14～圖28係用以對該製造方法進行說明之模式性剖視圖。
於該製造方法中，例如圖14所示，於絕緣層101上，形成導電層113、矽等半導體層114A、氧化矽等犧牲層114B、矽等犧牲層114C、氧化矽等犧牲層114D、矽等半導體層114E、絕緣層101及導電層111。又，交替地形成複數個絕緣層101及複數個犧牲層110A。該步驟例如藉由CVD(Chemical Vapor Deposition，化學氣相沈積)等方法進行。
繼而，例如圖15所示，形成貫通複數個絕緣層101及複數個犧牲層110A、導電層111、半導體層114E、犧牲層114D、犧牲層114C及犧牲層114B且於Z方向上延伸之開口MH。該步驟例如藉由RIE(Reactive Ion Etching，反應離子蝕刻)等方法進行。
繼而，例如圖16所示，於開口MH之內部形成閘極絕緣膜130'、半導體層120A及絕緣膜121。該步驟例如藉由利用CVD進行之成膜及利用RIE進行之回蝕等方法進行。
繼而，例如圖17所示，去除閘極絕緣膜130'、半導體層120A及絕緣膜121之一部分。該步驟例如以閘極絕緣膜130'、半導體層120A及絕緣膜121之上端位於較複數個犧牲層110A中位於最上層之犧牲層110A之下表面更靠下方之方式進行。該步驟例如藉由RIE等方法進行。
繼而，例如圖18所示，於絕緣層101及犧牲層110A之內周面、以及閘極絕緣膜130'、半導體層120A及絕緣膜121之上端形成閘極絕緣膜134。該步驟例如藉由CVD等方法進行。
繼而，例如圖19所示，去除閘極絕緣膜134中之設置於半導體層120A及絕緣膜121之上端之部分。該步驟例如以半導體層120A之上端露出之方式進行。該步驟例如藉由RIE等方法進行。
繼而，例如圖20所示，於半導體層120A及絕緣膜121之上端及閘極絕緣膜134之內周面形成半導體層125A。半導體層125A例如為不含有雜質之非晶矽等。該步驟例如藉由CVD等方法進行。
繼而，例如圖21所示，去除半導體層125A之一部分，而形成半導體層120'之非摻雜區域125。該步驟例如以半導體層125A之上表面位於較複數個犧牲層110A中位於最上層之犧牲層110A之下表面更靠上方且位於較上表面更靠下方之方式進行。該步驟例如藉由RIE等方法進行。
繼而，例如圖22所示，於非摻雜區域125之上表面及閘極絕緣膜134之內周面形成半導體層123A。半導體層123A例如為含有磷(P)等N型雜質之非晶矽等。該步驟例如藉由CVD等方法進行。
繼而，例如圖23所示，去除半導體層123A之一部分，形成半導體層120'之雜質區域123。該步驟例如藉由CMP(Chemical Mechanical Polishing，化學機械拋光)等方法進行。
繼而，例如圖24所示，形成貫通複數個絕緣層101及複數個犧牲層110A、導電層111、半導體層114E及犧牲層114D且於X方向及Z方向上延伸之開口STA。該步驟例如藉由RIE等方法進行。又，藉由CVD等方法，於開口STA之Y方向之側面形成氮化矽等保護膜STB。
繼而，例如圖25所示，去除犧牲層114C及閘極絕緣膜130'之一部分。該步驟例如藉由濕式蝕刻等方法進行。
繼而，例如圖26所示，形成導電層114。例如，藉由濕式蝕刻等方法去除犧牲層114B及犧牲層114D，並藉由CVD等方法形成含有磷等雜質之矽。
繼而，例如圖27所示，去除保護膜STB。該步驟例如藉由濕式蝕刻等方法進行。
繼而，例如圖28所示，形成導電層110。例如，藉由濕式蝕刻等方法去除犧牲層110A，並藉由CVD等方法形成鎢等。
其後，藉由CVD等方法於開口STA之內部形成塊構造間絕緣層ST(圖13)，藉由RIE及CVD等方法形成子塊間絕緣層SHE(圖13)，且藉由RIE及CVD等方法形成接點CH(圖13)。藉此，形成參照圖13說明之構造。
[效果] 於本實施形態中，汲極選擇電晶體STDT之閘極絕緣膜134不包含電荷儲存膜。因此，可大幅度抑制汲極選擇電晶體STDT之閾值之變動，從而可更佳地控制刪除動作等。
又，於本實施形態中，如參照圖21說明般，可藉由加工控制半導體層120'之非摻雜區域125之上表面之位置。因此，可相對較容易地調整參照圖13說明之非摻雜區域125及雜質區域123之邊界部分之位置。藉此，可更佳地控制刪除動作等。
[其他實施形態] 以上，對實施形態之半導體記憶裝置進行了說明。然而，以上說明僅為例示，可適當調整上述構成或方法等。
例如，GIDL之產生及串之產生可使用汲極選擇電晶體STDT及源極選擇電晶體STSb之兩者進行，亦可使用一者進行。
又，如參照圖10說明之動作可通過位線BL、汲極選擇電晶體STD及汲極選擇電晶體STDT之組合執行，亦可通過源極線SL、源極選擇電晶體STS及源極選擇電晶體STSb之組合執行。
又，如圖10所示之動作僅為一例，可例如圖29所例示般，適當調整具體之方式。圖29係用以對變化例之刪除動作進行說明之模式性波形圖。
於圖29(a)中，位線BL與汲極選擇線SGDT自時點T101 起同時上升，汲極選擇線SGD自時點T102 起上升。於時點T104 以後，位線BL與汲極選擇線SGD之電壓差、及汲極選擇線SGD與汲極選擇線SGDT之電壓差分別大致一定地維持一定期間。此時，位線BL之電壓大於汲極選擇線SGD之電壓，汲極選擇線SGD之電壓大於汲極選擇線SGDT之電壓。
於圖29(b)中，汲極選擇線SGD自時點T101 起上升。位線BL自時點T102 起上升。汲極選擇線SGDT自時點T103 起上升。於時點T104 以後，位線BL與汲極選擇線SGD之電壓差、及汲極選擇線SGD與汲極選擇線SGDT之電壓差分別大致一定地維持一定期間。此時，位線BL之電壓大於汲極選擇線SGD之電壓，汲極選擇線SGD之電壓大於汲極選擇線SGDT之電壓。
於圖29(c)中，位線BL、汲極選擇線SGDT及汲極選擇線SGD自時點T101 起同時上升。於時點T104 以後，位線BL與汲極選擇線SGD之電壓差、及汲極選擇線SGD與汲極選擇線SGDT之電壓差分別大致一定地維持一定期間。此時，位線BL之電壓大於汲極選擇線SGD之電壓，汲極選擇線SGD之電壓大於汲極選擇線SGDT之電壓。
於圖29(d)中，汲極選擇線SGDT自時點T101 起上升。汲極選擇線SGD自時點T102 起上升。位線BL自時點T103 起上升。於時點T104 以後，位線BL與汲極選擇線SGD之電壓差、及汲極選擇線SGD與汲極選擇線SGDT之電壓差分別大致一定地維持一定期間。此時，位線BL之電壓大於汲極選擇線SGD之電壓，汲極選擇線SGD之電壓大於汲極選擇線SGDT之電壓。
如上所述，於其他實施形態中，於刪除動作時，最終位線BL與汲極選擇線SGD之電壓差、及汲極選擇線SGD與汲極選擇線SGDT之電壓差亦分別大致一定地維持一定期間。此時，位線BL之電壓大於汲極選擇線SGD之電壓，汲極選擇線SGD之電壓大於汲極選擇線SGDT之電壓。
於使位線BL、汲極選擇線SGD、汲極選擇線SGDT之電壓變化之情形時，亦可不經由調節器電路31b而自電荷泵電路31a直接施加電壓。
上述所謂大致一定係即便存在電波動或雜訊亦成為大致一定而不會產生阻礙。 位線BL與汲極選擇線SGD之電壓差和汲極選擇線SGD與汲極選擇線SGDT之電壓差可相同，亦可不同。
又，於上述實施形態中，於刪除動作時，對汲極選擇線SGD供給閾值電壓不變動之程度之電壓，對汲極選擇線SGDT供給使電洞高速地產生之電壓。藉此，可實現可一面抑制誤動作一面高速地執行刪除動作之半導體記憶裝置。
又，作為汲極選擇線SGDT發揮功能之複數個導電層110相互電性連接。通過此種構成，例如與分別控制1個記憶塊MB所包含之4個汲極選擇線SGDT之情況相比，可縮小電路面積。 [其他] 雖對特定之實施例進行了說明，然而該等實施例僅以例示之方法揭示，並非用以限制本發明之範圍。事實上，此處說明之新穎之方法及系統能夠以各種其他形式實施；再者，以不脫離本發明之精神之前提下，可對此處所說明之方法及系統之形式進行各種省略、替換及變化。所附申請專利範圍及其等效形式意欲包含本發明之範圍及精神內之形式與變化。  [相關申請之引用] 本申請基於在2019年3月7日提出申請之先前之日本專利申請第2019-041174號之優先權之利益，且謀求該利益，該日本專利申請之內容整體藉由引用而包含於本申請。
21:動作電壓產生電路 22:位址解碼器 23:塊選擇電路 24:電壓選擇電路 25:感測放大器 26:定序器 31a:電荷泵電路 31b:調節器電路 32:塊選擇線 33:電壓選擇線 34:塊選擇部 35:塊選擇電晶體 36:電壓選擇部 37:電壓選擇電晶體 100:半導體基板 101:絕緣層 110:導電層 110A:犧牲層 111:導電層 112:導電層 113:導電層 114:導電層 114A:半導體層 114B:犧牲層 114C:犧牲層 114D:犧牲層 114E:半導體層 120:半導體層 120':半導體層 120A:導體層 121:絕緣膜 122:雜質區域 123:雜質區域 123A:半導體層 124:非摻雜區域 125:非摻雜區域 125A:半導體層 130:閘極絕緣膜 130':閘極絕緣膜 131:隧道絕緣膜 132:電荷儲存膜 133:塊絕緣膜 134:閘極絕緣膜 A:部分 BL:位線 BS:塊構造 C:部分 CG:配線 CH:接點 MA:記憶胞陣列 MB:記憶塊 MC:記憶胞 MH:開口 MS:記憶體串 P:選擇頁 PC:周邊電路 SB:子塊 SGD:汲極選擇線 SGDT:汲極選擇線 SGDT0:汲極選擇線 SGDT1:汲極選擇線 SGS:源極選擇線 SGSb:源極選擇線 SHE:子塊間絕緣層 SL:源極線 ST:塊構造間絕緣層 STA:開口 STB:保護膜 STD:汲極選擇電晶體 STDT:汲極選擇電晶體 StrA:串 StrB:串 StrC:串 StrD:串 STS:源極選擇電晶體 STSb:源極選擇電晶體 WL:字線
圖1係表示第1實施形態之半導體記憶裝置之構成之模式性方塊圖。 圖2係表示該半導體記憶裝置之構成之模式性俯視圖。 圖3係圖2之A所表示之部分之放大圖。 圖4係沿B-B'線切斷圖3所示之構造並於箭頭方向上觀察該構造之剖視圖。 圖5係圖4之C所表示之部分之放大圖。 圖6係表示第1實施形態之半導體記憶裝置之構成之模式性剖視圖。 圖7係用以對讀出動作進行說明之模式性剖視圖。 圖8係用以對寫入動作進行說明之模式性剖視圖。 圖9係用以對刪除動作進行說明之模式性剖視圖。 圖10係用以對刪除動作進行說明之模式性波形圖。 圖11係用以對第2實施形態之半導體記憶裝置進行說明之模式性剖視圖。 圖12係用以對刪除動作進行說明之模式性波形圖。 圖13係用以對第3實施形態之半導體記憶裝置進行說明之模式性剖視圖。 圖14係用以對該半導體記憶裝置之製造方法進行說明之模式性剖視圖。 圖15係用以對該製造方法進行說明之模式性剖視圖。 圖16係用以對該製造方法進行說明之模式性剖視圖。 圖17係用以對該製造方法進行說明之模式性剖視圖。 圖18係用以對該製造方法進行說明之模式性剖視圖。 圖19係用以對該製造方法進行說明之模式性剖視圖。 圖20係用以對該製造方法進行說明之模式性剖視圖。 圖21係用以對該製造方法進行說明之模式性剖視圖。 圖22係用以對該製造方法進行說明之模式性剖視圖。 圖23係用以對該製造方法進行說明之模式性剖視圖。 圖24係用以對該製造方法進行說明之模式性剖視圖。 圖25係用以對該製造方法進行說明之模式性剖視圖。 圖26係用以對該製造方法進行說明之模式性剖視圖。 圖27係用以對該製造方法進行說明之模式性剖視圖。 圖28係用以對該製造方法進行說明之模式性剖視圖。 圖29(a)～(d)係用以對另一實施形態中之半導體裝置之刪除動作進行說明之模式性波形圖。
BL:位線
SGD:汲極選擇線
SGDT:汲極選擇線
SGS:源極選擇線
SGSb:源極選擇線
SL:源極線
WL:字線

Claims (20)

  1. 一種半導體記憶裝置，其包含：第1配線；第1記憶電晶體，其連接於上述第1配線；第1電晶體，其連接於上述第1配線及上述第1記憶電晶體之間；第2電晶體，其連接於上述第1配線及上述第1電晶體之間；第2配線，其連接於上述第1記憶電晶體之閘極電極；第3配線，其連接於上述第1電晶體之閘極電極；第4配線，其連接於上述第2電晶體之閘極電極；及控制電路，其可執行刪除(erasing)上述第1記憶電晶體之資料之刪除動作；上述控制電路係：於自上述刪除動作之第1時點至上述第1時點之後的使電壓增大之第2時點，以將上述第1配線與上述第3配線之電壓差維持於特定值之方式，將上述第1配線與上述第3配線之電壓依序上升，以將上述第3配線與上述第4配線之間之電壓差維持於特定值之方式，將上述第3配線與上述第4配線之電壓依序上升，且以上述第1配線之電壓大於上述第3配線之電壓之方式進行控制，以上述第3配線之電壓大於上述第4配線之電壓之方式進行控制。
  2. 如請求項1之半導體記憶裝置，其中上述控制電路自上述刪除動作之上述第1時點至上述第2時點， 將上述第4配線與上述第2配線之電壓差維持於特定值，且以上述第4配線之電壓大於上述第2配線之電壓之方式進行控制。
  3. 如請求項1之半導體記憶裝置，其進而包含：第3電晶體，其連接於上述第1電晶體及上述第2電晶體之間；及第5配線，其連接於上述第3電晶體之閘極電極；上述控制電路自上述刪除動作之上述第1時點至上述第2時點，將上述第1配線與上述第5配線之電壓差維持於特定區間，且以上述第1配線之電壓大於上述第5配線之電壓之方式進行控制，以上述第5配線之電壓大於上述第4配線之電壓之方式進行控制。
  4. 如請求項3之半導體記憶裝置，其中上述第5配線電性連接於上述第3配線。
  5. 如請求項1之半導體記憶裝置，其進而包含：第4電晶體，其連接於上述第1電晶體及上述第2電晶體之間；及第6配線，其連接於上述第4電晶體之閘極電極；上述控制電路自上述刪除動作之上述第1時點至上述第2時點，將上述第3配線與上述第6配線之電壓差維持於特定區間，且以上述第3配線之電壓大於上述第6配線之電壓之方式進行控制。
  6. 如請求項5之半導體記憶裝置，其中自上述第1時點至上述第2時點， 上述第6配線之電壓與上述第4配線之電壓不同。
  7. 如請求項1之半導體記憶裝置，其包含：第2記憶電晶體，其連接於上述第1配線；第5電晶體，其連接於上述第1配線及上述第2記憶電晶體之間；第6電晶體，其連接於上述第1配線及上述第5電晶體之間；第7配線，其連接於上述第2記憶電晶體之閘極電極；第8配線，其連接於上述第5電晶體之閘極電極；及第9配線，其連接於上述第6電晶體之閘極電極。
  8. 如請求項7之半導體記憶裝置，其中上述第9配線電性連接於上述第4配線。
  9. 如請求項1之半導體記憶裝置，其包含：第10配線，其連接於上述第1記憶電晶體；第7電晶體，其連接於上述第10配線及上述第1記憶電晶體之間；第8電晶體，其連接於上述第10配線及上述第7電晶體之間；第11配線，其連接於上述第7電晶體之閘極電極；及第12配線，其連接於上述第8電晶體之閘極電極；上述控制電路自上述第1時點至上述第2時點，將上述第10配線與上述第11配線之電壓差維持於特定值，將上述第11配線與上述第12配線之間之電壓差維持於特定值，且以上述第10配線之電壓大於上述第11配線之電壓之方式進行控制， 以上述第11配線之電壓大於上述第12配線之電壓之方式進行控制。
  10. 如請求項9之半導體記憶裝置，其中自上述第1時點至上述第2時點，上述第1配線之電壓及上述第10配線之電壓，大於上述第3配線及上述第11配線之電壓，上述第3配線及上述第11配線之電壓，大於上述第4配線及上述第12配線之電壓，且上述第4配線及上述第12配線之電壓，大於上述第2配線之電壓。
  11. 如請求項1之半導體記憶裝置，其中上述控制電路自上述刪除動作之較上述第1時點前之第3時點，至上述第3時點及上述第1時點之間之第4時點，使上述第1配線之電壓，自第1電壓增大至大於上述第2配線之電壓、上述第3配線之電壓及上述第4配線之電壓之第2電壓，自上述第4時點至上述第4時點及上述第1時點之間之第5時點，使上述第1配線之電壓自上述第2電壓增大至第3電壓，使上述第3配線之電壓自第4電壓，增大至大於上述第2配線之電壓及上述第4配線之電壓且小於上述第3電壓之第5電壓。
  12. 如請求項11之半導體記憶裝置，其中上述控制電路自上述刪除動作之上述第5時點，至上述第5時點及上述第1時點之間之第6時點， 使上述第1配線之電壓自上述第3電壓增大至第6電壓，使上述第3配線之電壓自上述第5電壓，增大至大於上述第2配線之電壓及上述第4配線之電壓且小於上述第6電壓之第7電壓，且使上述第4配線之電壓自第8電壓，增大至大於上述第2配線之電壓且小於上述第7電壓之第9電壓。
  13. 如請求項1之半導體記憶裝置，其包含：基板；複數個導電層，其等排列於與上述基板之表面交叉之第1方向上；半導體層，其於上述第1方向上延伸且與上述複數個導電層對向；及閘極絕緣膜，其設置於上述複數個導電層及上述半導體層之間，且包含電荷儲存膜；上述第1記憶電晶體包含上述複數個導電層中之第1導電層、上述半導體層之與上述第1導電層對向之第1區域、及設置於上述第1導電層及上述第1區域之間之上述電荷儲存膜之一部分，上述第1電晶體包含上述複數個導電層中之較上述第1導電層距上述基板遠之第2導電層、及上述半導體層之與上述第2導電層對向之第2區域，且上述第2電晶體包含上述複數個導電層中之較上述第2導電層距上述基板遠之第3導電層、及上述半導體層之與上述第3導電層對向之第3區域。
  14. 如請求項13之半導體記憶裝置，其中 上述第2電晶體包含上述半導體層之與上述第3導電層對向之第4區域，上述半導體層之第4區域，較上述半導體層之第3區域距上述基板遠，且上述半導體層之第4區域中之N型雜質之雜質濃度，大於上述半導體層之第3區域中之N型雜質之雜質濃度。
  15. 如請求項13之半導體記憶裝置，其中上述第1電晶體包含上述電荷儲存膜之一部分，且上述第2電晶體不包含上述電荷儲存膜之一部分。
  16. 如請求項13之半導體記憶裝置，其包含在上述第1方向上延伸且外周面被上述半導體層包圍之第1絕緣膜，且上述半導體層之第3區域之下表面，連接於上述半導體層之上述第2區域之上表面、及上述第1絕緣膜之上表面。
  17. 一種半導體記憶裝置之資料刪除方法，其中該半導體記憶裝置包含：第1配線；第1記憶電晶體，其連接於上述第1配線；第1電晶體，其連接於上述第1配線及上述第1記憶電晶體之間；第2電晶體，其連接於上述第1配線及上述第1電晶體之間；第2配線，其連接於上述第1記憶電晶體之閘極電極； 第3配線，其連接於上述第1電晶體之閘極電極；第4配線，其連接於上述第2電晶體之閘極電極；及控制電路，其可執行刪除上述第1記憶電晶體之資料之刪除動作；上述控制電路係：於自上述刪除動作之第1時點至上述第1時點之後的使電壓增大之第2時點，以將上述第1配線與上述第3配線之電壓差維持於特定值之方式，將上述第1配線與上述第3配線之電壓依序上升，以將上述第3配線與上述第4配線之間之電壓差維持於特定值之方式，將上述第3配線與上述第4配線之電壓依序上升，且以上述第1配線之電壓大於上述第3配線之電壓之方式進行控制，以上述第3配線之電壓大於上述第4配線之電壓之方式進行控制。
  18. 如請求項17之資料刪除方法，其中上述控制電路自上述刪除動作之上述第1時點至上述第2時點，將上述第4配線與上述第2配線之電壓差維持於特定值，且以上述第4配線之電壓大於上述第2配線之電壓之方式進行控制。
  19. 如請求項7之半導體記憶裝置，其包含：第1記憶體串，其連接於上述第1配線之第1部分，包含上述第1記憶電晶體、上述第1電晶體、及上述第2電晶體；及第2記憶體串，其連接於上述第1配線之與上述第1部分不同之第2部分，包含上述第2記憶電晶體、上述第5電晶體、及上述第6電晶體；上述控制電路可執行刪除上述第2記憶電晶體之資料之刪除動作、將 資料寫入至上述第1記憶電晶體及上述第2記憶電晶體之寫入動作、及讀出資料之讀出動作，且於上述寫入動作及上述讀出動作之特定時點，上述第4配線之電壓與上述第9配線之電壓成為大小相同之電壓。
  20. 如請求項19之半導體記憶裝置，其中於上述寫入動作及上述讀出動作之上述特定時點，上述第3配線之電壓與上述第8配線之電壓成為不同大小之電壓。
TW108120747A 2019-03-07 2019-06-14 半導體記憶裝置 TWI717759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-041174 2019-03-07
JP2019041174A JP2020144962A (ja) 2019-03-07 2019-03-07 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202034505A TW202034505A (zh) 2020-09-16
TWI717759B true TWI717759B (zh) 2021-02-01

Family

ID=72335004

Family Applications (3)

Application Number Title Priority Date Filing Date
TW112123660A TW202341439A (zh) 2019-03-07 2019-06-14 半導體記憶裝置
TW110100851A TWI809347B (zh) 2019-03-07 2019-06-14 半導體記憶裝置
TW108120747A TWI717759B (zh) 2019-03-07 2019-06-14 半導體記憶裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW112123660A TW202341439A (zh) 2019-03-07 2019-06-14 半導體記憶裝置
TW110100851A TWI809347B (zh) 2019-03-07 2019-06-14 半導體記憶裝置

Country Status (4)

Country Link
US (3) US10991431B2 (zh)
JP (1) JP2020144962A (zh)
CN (2) CN111667855B (zh)
TW (3) TW202341439A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210128791A (ko) * 2020-04-17 2021-10-27 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거방법
JP2021182457A (ja) * 2020-05-18 2021-11-25 キオクシア株式会社 半導体記憶装置
CN113140249B (zh) * 2020-05-29 2023-04-11 长江存储科技有限责任公司 用于存储器件中的数据擦除的方法和装置
JP7404203B2 (ja) 2020-09-17 2023-12-25 キオクシア株式会社 半導体記憶装置
US11348640B1 (en) * 2021-04-05 2022-05-31 Micron Technology, Inc. Charge screening structure for spike current suppression in a memory array
US11715520B2 (en) 2021-04-05 2023-08-01 Micron Technology, Inc. Socket structure for spike current suppression in a memory array
US11862215B2 (en) 2021-08-27 2024-01-02 Micron Technology, Inc. Access line having a resistive layer for memory cell access
WO2024057519A1 (ja) * 2022-09-16 2024-03-21 キオクシア株式会社 記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348637A1 (en) * 2010-02-09 2015-12-03 Jinman Han Nonvolatile memory devices, operating methods thereof and memory systems including the same
TW201633316A (zh) * 2015-03-04 2016-09-16 Toshiba Kk 半導體記憶裝置
TW201842507A (zh) * 2017-01-26 2018-12-01 美商美光科技公司 包括多個閘極引發汲極漏電流產生器電路之記憶體裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5309209B2 (ja) 2009-03-31 2013-10-09 京セラ株式会社 導波構造体、ならびに、導波構造体を含む高周波モジュールおよびレーダ装置
JP2012119013A (ja) * 2010-11-29 2012-06-21 Toshiba Corp 不揮発性半導体記憶装置
KR101187641B1 (ko) * 2011-03-04 2012-10-08 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그 제조 방법, 및 그 동작 방법
JP5524158B2 (ja) * 2011-09-26 2014-06-18 株式会社東芝 不揮発性半導体記憶装置
KR102083506B1 (ko) * 2013-05-10 2020-03-02 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
JP6430302B2 (ja) 2015-03-13 2018-11-28 東芝メモリ株式会社 不揮発性半導体記憶装置
JP6581019B2 (ja) * 2016-03-02 2019-09-25 東芝メモリ株式会社 半導体記憶装置
JP6613220B2 (ja) 2016-09-14 2019-11-27 キオクシア株式会社 半導体記憶装置
US10223199B2 (en) 2016-09-23 2019-03-05 Sandisk Technologies Llc Non-volatile memory configured to return error reduced read data
US10042755B2 (en) 2016-09-28 2018-08-07 Micron Technology, Inc. 3D vertical NAND memory device including multiple select lines and control lines having different vertical spacing
JP2018160612A (ja) 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348637A1 (en) * 2010-02-09 2015-12-03 Jinman Han Nonvolatile memory devices, operating methods thereof and memory systems including the same
TW201633316A (zh) * 2015-03-04 2016-09-16 Toshiba Kk 半導體記憶裝置
TW201842507A (zh) * 2017-01-26 2018-12-01 美商美光科技公司 包括多個閘極引發汲極漏電流產生器電路之記憶體裝置

Also Published As

Publication number Publication date
TW202118016A (zh) 2021-05-01
TW202034505A (zh) 2020-09-16
CN111667855B (zh) 2023-11-14
US20210225449A1 (en) 2021-07-22
CN111667855A (zh) 2020-09-15
US11769553B2 (en) 2023-09-26
JP2020144962A (ja) 2020-09-10
TW202341439A (zh) 2023-10-16
US20230395154A1 (en) 2023-12-07
US10991431B2 (en) 2021-04-27
TWI809347B (zh) 2023-07-21
CN117373512A (zh) 2024-01-09
US20200286564A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
TWI717759B (zh) 半導體記憶裝置
JP5951374B2 (ja) 半導体装置
US20060007741A1 (en) Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
US20060007732A1 (en) Charge trapping non-volatile memory and method for operating same
US20220254393A1 (en) Semiconductor memory device including memory string and plurality of select transitstors and method including a write operation
JP5491741B2 (ja) 半導体記憶装置
US9117526B2 (en) Substrate connection of three dimensional NAND for improving erase performance
KR20080053531A (ko) Ｎｒｏｍ 메모리 셀 구조물 및 그 형성 방법과, ｎａｎｄ아키텍쳐 ｎｒｏｍ 메모리 셀 스트링 및 그 형성 방법
TWI713038B (zh) 半導體記憶裝置
US11189638B2 (en) Semiconductor memory device including three-dimensionally stacked memory cells
TWI243475B (en) Byte-operational nonvolatile semiconductor memory device
JP5853853B2 (ja) 半導体記憶装置及びその駆動方法
TWI633552B (zh) 半導體記憶體裝置及半導體記憶體裝置之控制方法
US9356105B1 (en) Ring gate transistor design for flash memory
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US10395742B2 (en) Semiconductor device
JP4856488B2 (ja) 半導体装置
US6642571B2 (en) Nonvolatile semiconductor memory
US20220302031A1 (en) Semiconductor memory device and method of manufacturing the same
US10943865B2 (en) Semiconductor memory device
JP2022143850A (ja) 半導体装置
JP2007310999A (ja) 半導体記憶装置
JP2023183052A (ja) 半導体記憶装置、及び半導体記憶装置の製造方法
JP2011018432A (ja) 不揮発性半導体集積回路装置
KR20080111963A (ko) 비휘발성 메모리 소자 및 그 형성방법